CN105742294B - Tft基板的制作方法及制得的tft基板 - Google Patents

Tft基板的制作方法及制得的tft基板 Download PDF

Info

Publication number
CN105742294B
CN105742294B CN201610169540.1A CN201610169540A CN105742294B CN 105742294 B CN105742294 B CN 105742294B CN 201610169540 A CN201610169540 A CN 201610169540A CN 105742294 B CN105742294 B CN 105742294B
Authority
CN
China
Prior art keywords
electrode
region
source electrode
source
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610169540.1A
Other languages
English (en)
Other versions
CN105742294A (zh
Inventor
迟世鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610169540.1A priority Critical patent/CN105742294B/zh
Priority to PCT/CN2016/080189 priority patent/WO2017161625A1/zh
Priority to US15/105,572 priority patent/US10038074B2/en
Publication of CN105742294A publication Critical patent/CN105742294A/zh
Application granted granted Critical
Publication of CN105742294B publication Critical patent/CN105742294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种TFT基板的制作方法及制得的TFT基板，通过在第一源极与漏极之间设置第一沟道区与第一轻掺杂补偿区，在第二源极与漏极之间设置第二沟道区与第二轻掺杂补偿区，且所述漏极和第二源极分别与所述栅极之间形成第一重叠区和第二重叠区，从而使得从第一、第二源极流向漏极的电流与从漏极流向第一、第二源极的电流所经过的路径相同，即从源极到漏极与从漏极到源极的电流路径相同，从而实现了TFT结构的对称性，在实际工作中将漏极与源极互换使用也不会影响流过TFT器件的电流，提升了TFT器件的电学性能。

Description

TFT基板的制作方法及制得的TFT基板
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT基板的制作方法及制得的TFT基板。
背景技术
OLED是一种极具发展前景的平板显示技术，它具有十分优异的显示性能，特别是自发光、结构简单、超轻薄、响应速度快、宽视角、低功耗及可实现柔性显示等特性，被誉为“梦幻显示器”，再加上其生产设备投资远小于TFT-LCD，得到了各大显示器厂家的青睐，已成为显示技术领域中第三代显示器件的主力军。目前OLED已处于大规模量产的前夜，随着研究的进一步深入，新技术的不断涌现，OLED显示器件必将有一个突破性的发展。
OLED按照驱动方式可以分为无源矩阵型OLED(Passive Matrix OLED，PMOLED)和有源矩阵型OLED(Active Matrix OLED，AMOLED)两大类，即直接寻址和薄膜晶体管矩阵寻址两类。其中，AMOLED具有呈阵列式排布的像素，属于主动显示类型，发光效能高，通常用作高清晰度的大尺寸显示装置。
目前，AMOLED正在逐步走向成熟，在AMOLED中，需要以电流作为驱动，低温多晶硅(Low Temperature Poly-Silicon，LTPS)具有较大的迁移率，以其为有源层制作的薄膜晶体管(Thin Film Transistor，TFT)可以满足AMOLED的电流驱动模式。低温多晶硅薄膜晶体管(LTPS TFT)具有较高的迁移率，可以得到比较高的开态电流，但是由于LTPS中晶粒存在造成的缺陷，会导致LTPS TFT在关态时会出现较高的关态电流。为了减小LTPS TFT的关态电流，可以采用轻掺杂补偿(Lightly Doped Offset)结构。Offset结构目前已被研究的较多，但是offset结构形成高阻区会降低LTPS TFT的开态电流，为了获得较高的开态电流，可以对offset结构进行改进。
在具有offset结构的LTPS TFT中，为了减小高阻区对开态电流的影响，可以在TFT中增加重叠(overlap)结构，即源电极或漏电极与栅电极存在重叠区域，可以降低沟道长度和减小高阻区域，进而会提高开态电流。在LTPS TFT中，源电极或者漏电极分别采用offset和overlap结构，可以实现较小的关态电流，同时开态电流受到影响较小。但是，在一个LTPSTFT中，在源电极和漏电极分别采用offset和overlap结构时，会导致TFT结构出现不对称性，TFT在实际工作中，源电极或者漏电极互换时会因器件的不对称性而影响流过器件的电流。
发明内容
本发明的目的在于提供一种TFT基板的制作方法，通过将栅极、以及源极或漏极设计为U形结构，使得TFT中的电流从漏极到源极或者从源极到漏极的通路均需通过两个offset结构与两个overlap结构，不仅可以降低关态电流，提高开态电流，而且电流通路还具有对称性，避免了器件结构不对称对LTPS TFT中电流通路的影响，提升了TFT器件的电学性能。
本发明的目的还在于提供一种TFT基板，TFT中的电流从漏极到源极或者从源极到漏极的通路均需通过两个offset结构与两个overlap结构，不仅可以降低关态电流，提高开态电流，而且电流通路还具有对称性，避免了器件结构不对称对LTPS TFT中电流通路的影响，提升了TFT器件的电学性能。
为实现上述目的，本发明提供一种TFT基板的制作方法，包括如下步骤：
步骤1、提供一基板，在所述基板上形成栅极，所述栅极为U形结构，包括第一竖直部、第二竖直部、以及连接第一与第二竖直部对应端部的横向连接部；
步骤2、在所述栅极及基板上沉积栅极绝缘层，在所述栅极绝缘层上沉积非晶硅，得到非晶硅薄膜，采用低温结晶工艺将所述非晶硅薄膜转化为多晶硅薄膜，采用一道光罩对所述多晶硅薄膜进行图形化处理，得到有源层；
步骤3、对整个有源层进行离子轻掺杂；对所述有源层上的部分区域进行离子重掺杂，对应该部分区域形成漏极接触区以及分别位于所述漏极接触区的两侧且与其间隔一定距离的第一源极接触区与第二源极接触区；
其中，所述漏极接触区的左侧与所述栅极的第一竖直部的右侧部分重叠；所述第二源极接触区的左侧与所述栅极的第二竖直部的右侧部分重叠；
所述有源层上位于所述第一源极接触区的右侧边缘与所述栅极的第一竖直部的左侧边缘之间的区域形成第一轻掺杂补偿区，位于所述栅极的第一竖直部的左侧边缘与所述漏极接触区的左侧边缘之间的区域形成第一沟道区，位于所述漏极接触区的右侧边缘与所述栅极的第二竖直部的左侧边缘之间的区域形成第二轻掺杂补偿区，位于所述栅极的第二竖直部的左侧边缘与所述第二源极接触区的左侧边缘之间的区域形成第二沟道区；
步骤4、在所述有源层上分别对应第一源极接触区、第二源极接触区、及漏极接触区的位置形成第一源极、第二源极、及漏极，且所述漏极的左侧与所述栅极的第一竖直部的右侧之间形成第一重叠区，所述第二源极的左侧与所述栅极的第二竖直部的右侧之间形成第二重叠区；
步骤5、在所述第一源极、第二源极、漏极、有源层、及栅极绝缘层上沉积钝化保护层，采用一道光罩对所述钝化保护层进行图形化处理，分别对应于所述第一源极、第二源极、漏极上方形成第一通孔、第二通孔、及第三通孔；
步骤6、在所述钝化保护层上沉积导电层，采用一道光罩对所述导电层进行图形化处理，得到第一接触电极、第二接触电极、第三接触电极、及连接导线，所述第一、第二接触电极分别经由第一、第二通孔与第一、第二源极相接触，所述第三接触电极经由第三通孔与漏极相接触；
所述连接导线将所述第一与第二接触电极连接在一起，由于所述第一、第二接触电极分别与所述第一、第二源极相连，从而将所述第一、第二源极连接在一起，形成一U形的源极，从而制得一TFT基板。
所述第一沟道区与第二沟道区的宽度相等，所述第一轻掺杂补偿区与第二轻掺杂补偿区的宽度相等，所述第一重叠区和第二重叠区的宽度相等。
所述步骤3中，对整个有源层进行N型离子轻掺杂，对应所述第一源极接触区、第二源极接触区、及漏极接触区的位置对所述有源层进行P型离子重掺杂；或者，对整个有源层进行P型离子轻掺杂，对应所述第一源极接触区、第二源极接触区、及漏极接触区的位置对所述有源层进行N型离子重掺杂。
所述栅极的制备方法为：通过在基板上沉积金属层，采用一道光罩对该金属层进行图形化处理，得到栅极；或者为：通过在基板上形成多晶硅层，对该多晶硅层进行N型掺杂后，采用一道光罩对N型掺杂多晶硅层进行图形化处理，得到栅极；
所述第一源极、第二源极、及漏极的制备方法为：通过在有源层及栅极绝缘层上沉积金属层，采用一道光罩对该金属层进行图形化处理，得到第一源极、第二源极、及漏极；或者为：通过在有源层及栅极绝缘层上形成多晶硅层，对该多晶硅层进行N型掺杂后，采用一道光罩对N型掺杂多晶硅层进行图形化处理，得到第一源极、第二源极、及漏极。
所述第一、第二、第三接触电极、及连接导线的材料均为透明导电金属氧化物。
本发明还提供一种TFT基板，包括一基板、设于所述基板上的栅极、设于所述栅极及基板上的栅极绝缘层、设于所述栅极绝缘层上的有源层、设于所述有源层上的第一源极、第二源极、及漏极、设于所述第一源极、第二源极、漏极、有源层、及栅极绝缘层上的钝化保护层、以及设于所述钝化保护层上的第一接触电极、第二接触电极、第三接触电极、及连接导线；
所述栅极为U形结构，包括第一竖直部、第二竖直部、以及连接第一与第二竖直部对应端部的横向连接部；
所述有源层上设有漏极接触区以及分别位于所述漏极接触区两侧且与其间隔一定距离的第一源极接触区与第二源极接触区；
所述有源层上位于所述第一源极接触区的右侧边缘与所述栅极的第一竖直部的左侧边缘之间的区域形成第一轻掺杂补偿区，位于所述栅极的第一竖直部的左侧边缘与所述漏极接触区的左侧边缘之间的区域形成第一沟道区，位于所述漏极接触区的右侧边缘与所述栅极的第二竖直部的左侧边缘之间的区域形成第二轻掺杂补偿区，位于所述栅极的第二竖直部的左侧边缘与所述第二源极接触区的左侧边缘之间的区域形成第二沟道区；
所述第一源极、第二源极、及漏极分别对应第一源极接触区、第二源极接触区、漏极接触区设于所述有源层上；且所述漏极的左侧与所述栅极的第一竖直部的右侧之间形成第一重叠区，所述第二源极的左侧与所述栅极的第二竖直部的右侧之间形成第二重叠区；
所述钝化保护层上设有分别对应于所述第一源极、第二源极、漏极上方的第一通孔、第二通孔、及第三通孔，所述第一、第二接触电极分别经由第一、第二通孔与第一、第二源极相接触，所述第三接触电极经由第三通孔与漏极相接触；所述第一接触电极、第二接触电极通过连接导线连接在一起，从而将所述第一、第二源极连接在一起，形成一U形的源极。
所述第一沟道区与第二沟道区的宽度相等，所述第一轻掺杂补偿区与第二轻掺杂补偿区的宽度相等，所述第一重叠区和第二重叠区的宽度相等。
所述第一源极接触区、第二源极接触区、漏极接触区为N型重掺杂区，所述第一轻掺杂补偿区、第二轻掺杂补偿区、第一沟道区、及第二沟道区为P型轻掺杂区；或者，所述第一源极接触区、第二源极接触区、漏极接触区为P型重掺杂区，所述第一轻掺杂补偿区、第二轻掺杂补偿区、第一沟道区、及第二沟道区为N型轻掺杂区。
所述栅极、第一源极、第二源极、及漏极为金属层或者N型掺杂多晶硅层。
所述第一、第二、第三接触电极、及连接导线的材料均为透明导电金属氧化物。
本发明的有益效果：本发明提供的一种TFT基板的制作方法，通过在第一源极与漏极之间设置第一沟道区与第一轻掺杂补偿区，在第二源极与漏极之间设置第二沟道区与第二轻掺杂补偿区，且所述漏极和第二源极分别与所述栅极之间形成第一重叠区和第二重叠区，从而使得从第一、第二源极流向漏极的电流与从漏极流向第一、第二源极的电流所经过的路径相同，即从源极到漏极与从漏极到源极的电流路径相同，从而实现了TFT结构的对称性，在实际工作中将漏极与源极互换使用也不会影响流过TFT器件的电流，提升了TFT器件的电学性能。本发明制得的TFT基板，TFT中的电流从漏极到源极或者从源极到漏极的通路均需通过两个offset结构与两个overlap结构，不仅可以降低关态电流，提高开态电流，而且电流通路具有对称性，避免了器件结构不对称对LTPS TFT中电流通路的影响，提升了TFT器件的电学性能。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为本发明的TFT基板的制作方法的流程图；
图2-3为本发明的TFT基板的制作方法的步骤1的示意图；
图4-5为本发明的TFT基板的制作方法的步骤3的示意图；
图6-7为本发明的TFT基板的制作方法的步骤4的示意图；
图8-9为本发明的TFT基板的制作方法的步骤6的示意图。
图10为本发明制得的TFT基板中源极为高电压时的电流方向示意图；
图11为本发明制得的TFT基板中漏极为高电压时的电流方向示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种TFT基板的制作方法，包括如下步骤：
步骤1、如图2-3所示，提供一基板10，在所述基板10上形成栅极20，所述栅极20为U形结构，包括第一竖直部21、第二竖直部22、以及连接第一与第二竖直部21、22对应端部的横向连接部23。
具体的，所述栅极20的制备方法可以为：通过在基板10上沉积金属层，采用一道光罩对该金属层进行图形化处理，得到栅极20。
具体的，所述金属层的材料为铝(Al)、钼(Mo)、铜(Cu)、银(Ag)等金属材料。
具体的，所述栅极20的制备方法还可以为：通过在基板10上形成多晶硅层，对该多晶硅层进行N型掺杂后，采用一道光罩对N型掺杂多晶硅层进行图形化处理，得到栅极20。
步骤2、请参阅图4，在所述栅极20及基板10上沉积栅极绝缘层30，在所述栅极绝缘层30上沉积非晶硅，得到非晶硅薄膜，采用低温结晶工艺将所述非晶硅薄膜转化为多晶硅薄膜，采用一道光罩对所述多晶硅薄膜进行图形化处理，得到有源层40。
具体的，所述栅极绝缘层30可以为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
具体的，所述低温结晶工艺优选为固相结晶法(SPC，Solid PhaseCrystallization)。
步骤3、如图4-5所示，对整个有源层40进行离子轻掺杂；对所述有源层40上的部分区域进行离子重掺杂，对应该部分区域形成漏极接触区47以及分别位于所述漏极接触区47的两侧且与其间隔一定距离的第一源极接触区45与第二源极接触区46；
其中，所述漏极接触区47的左侧与所述栅极20的第一竖直部21的右侧部分重叠；所述第二源极接触区46的左侧与所述栅极20的第二竖直部22的右侧部分重叠；
所述有源层40上位于所述第一源极接触区45的右侧边缘与所述栅极20的第一竖直部21的左侧边缘之间的区域形成第一轻掺杂补偿(Lightly Doped Offset)区43，位于所述栅极20的第一竖直部21的左侧边缘与所述漏极接触区47的左侧边缘之间的区域形成第一沟道区41，位于所述漏极接触区47的右侧边缘与所述栅极20的第二竖直部22的左侧边缘之间的区域形成第二轻掺杂补偿区44，位于所述栅极20的第二竖直部22的左侧边缘与所述第二源极接触区46的左侧边缘之间的区域形成第二沟道区42。
具体的，所述第一沟道区41与第二沟道区42的宽度相等，所述第一轻掺杂补偿区43与第二轻掺杂补偿区44的宽度相等。
具体的，所述步骤3中，对整个有源层40进行N型离子轻掺杂，对应所述第一源极接触区45、第二源极接触区46、及漏极接触区47的位置对所述有源层40进行P型离子重掺杂；或者，对整个有源层40进行P型离子轻掺杂，对应所述第一源极接触区45、第二源极接触区46、及漏极接触区47的位置对所述有源层40进行N型离子重掺杂；
优选的，所述N型离子为磷离子或砷离子；所述P型离子为硼离子或镓离子。
步骤4、如图6-7所示，在所述有源层40上分别对应第一源极接触区45、第二源极接触区46、及漏极接触区47的位置形成第一源极51、第二源极52、及漏极53，且所述漏极53的左侧与所述栅极20的第一竖直部21的右侧之间形成第一重叠(overlap)区510，所述第二源极52的左侧与所述栅极20的第二竖直部21的右侧之间形成第二重叠区520。
具体的，所述第一重叠区510和第二重叠区520的宽度相等。
具体的，所述第一源极51、第二源极52、及漏极53的制备方法可以为：通过在有源层40及栅极绝缘层30上沉积金属层，采用一道光罩对该金属层进行图形化处理，得到第一源极51、第二源极52、及漏极53。
具体的，所述金属层的材料为铝(Al)、钼(Mo)、铜(Cu)、银(Ag)等金属材料。
具体的，所述第一源极51、第二源极52、及漏极53的制备方法还可以为：通过在有源层40及栅极绝缘层30上形成多晶硅层，对该多晶硅层进行N型掺杂后，采用一道光罩对N型掺杂多晶硅层进行图形化处理，得到第一源极51、第二源极52、及漏极53。
具体的，所述第一轻掺杂补偿区43与第二轻掺杂补偿区44形成高阻区，可降低LTPS TFT的关态电流。所述第一重叠区510与第二重叠区520可以降低LTPS TFT的沟道长度和减小高阻区域，进而提高开态电流。
步骤5、请参阅图8，在所述第一源极51、第二源极52、漏极53、有源层40、及栅极绝缘层30上沉积钝化保护层60，采用一道光罩对所述钝化保护层60进行图形化处理，分别对应于所述第一源极51、第二源极52、漏极53上方形成第一通孔61、第二通孔62、及第三通孔63。
具体的，所述钝化保护层60可以为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
步骤6、如图8所示，在所述钝化保护层60上沉积导电层，采用一道光罩对所述导电层进行图形化处理，得到第一接触电极71、第二接触电极72、及第三接触电极73、及连接导线80，所述第一、第二接触电极71、72分别经由第一、第二通孔61、62与第一、第二源极51、52相接触，所述第三接触电极73经由第三通孔63与漏极53相接触；
如图9所示，所述连接导线80将所述第一与第二接触电极71、72连接在一起，由于所述第一、第二接触电极71、72分别与所述第一、第二源极51、52相连，从而将所述第一、第二源极51、52连接在一起，形成一U形的源极90，从而制得一TFT基板。
具体的，所述第一、第二、第三接触电极71、72、73、及连接导线80的材料均为透明导电金属氧化物，优选为ITO(氧化铟锡)。
具体的，所述第一、第二、第三接触电极71、72、73的用途之一为作为引线将所述第一、第二源极51、52、及漏极53接至数据线，用途之二为作为测试位点，来测试所述第一源极51、第二源极52、及漏极53的电压信号。
如图10所示，当所述TFT基板中源极90为高电压时，从源极90流向漏极53的电流包括两个分支电流，分别为从第一源极51流向漏极53的第一分支电流与从第二源极52流向漏极53的第二分支电流，其中，所述第一分支电流流经第一轻掺杂补偿区43、第一沟道区41、及第一重叠区510，所述第二分支电流流经第二重叠区520、第二沟道区42、及第二轻掺杂补偿区44；
如图11所示，当所述TFT基板中漏极53为高电压时，从所述漏极53流向所述源极90的电流包括两个分支电流，分别为从漏极53流向第一源极51的第三分支电流与从漏极53流向第二源极52的第四分支电流，其中，所述第三分支电流流经第一重叠区510、第一沟道区41、及第一轻掺杂补偿区43，所述第二分支电流流经第二轻掺杂补偿区44、第二沟道区42、及第二重叠区520；
由于所述第一沟道区41与第二沟道区42的宽度相等，所述第一轻掺杂补偿区43与第二轻掺杂补偿区44的宽度相等，所述第一重叠区510和第二重叠区520的宽度相等，因此从源极90流向漏极53的两个分支电流的路径与从漏极53流向源极90的两个分支电流的路径实质相同，从而保证了TFT器件的对称性，在实际工作中将漏极53与源极90互换使用也不会影响流过TFT器件的电流。
上述TFT基板的制作方法，通过在第一源极51与漏极53之间设置第一沟道区41与第一轻掺杂补偿区43，在第二源极52与漏极53之间设置第二沟道区42与第二轻掺杂补偿区44，且所述漏极53和第二源极52分别与所述栅极20之间形成第一重叠区510和第二重叠区520，从而使得从第一、第二源极51、52流向漏极53的电流与从漏极53流向第一、第二源极51、52的电流所经过的路径相同，即从源极90到漏极53与从漏极53到源极90的电流路径相同，从而实现了TFT结构的对称性，在实际工作中将漏极53与源极90互换使用也不会影响流过TFT器件的电流，提升了TFT器件的电学性能。
请参阅图8-9，同时参阅图4-7，本发明还提供一种TFT基板，包括一基板10、设于所述基板10上的栅极20、设于所述栅极20及基板10上的栅极绝缘层30、设于所述栅极绝缘层30上的有源层40、设于所述有源层40上的第一源极51、第二源极52、及漏极53、设于所述第一源极51、第二源极52、漏极53、有源层40、及栅极绝缘层30上的钝化保护层60、以及设于所述钝化保护层60上的第一接触电极71、第二接触电极72、第三接触电极73、及连接导线80；
所述栅极20为U形结构，包括第一竖直部21、第二竖直部22、以及连接第一与第二竖直部21、22对应端部的横向连接部23；
所述有源层40上设有漏极接触区47以及分别位于所述漏极接触区47的两侧且与其间隔一定距离的第一源极接触区45与第二源极接触区46；
所述有源层40上位于所述第一源极接触区45的右侧边缘与所述栅极20的第一竖直部21的左侧边缘之间的区域形成第一轻掺杂补偿(Lightly Doped Offset)区43，位于所述栅极20的第一竖直部21的左侧边缘与所述漏极接触区47的左侧边缘之间的区域形成第一沟道区41，位于所述漏极接触区47的右侧边缘与所述栅极20的第二竖直部22的左侧边缘之间的区域形成第二轻掺杂补偿区44，位于所述栅极20的第二竖直部22的左侧边缘与所述第二源极接触区46的左侧边缘之间的区域形成第二沟道区42。
所述第一源极51、第二源极52、及漏极53分别对应第一源极接触区45、第二源极接触区46、漏极接触区47设于所述有源层40上；且所述漏极53的左侧与所述栅极20的第一竖直部21的右侧之间形成第一重叠(overlap)区510，所述第二源极52的左侧与所述栅极20的第二竖直部21的右侧之间形成第二重叠区520；
所述钝化保护层60上设有分别对应于所述第一源极51、第二源极52、漏极53上方的第一通孔61、第二通孔62、及第三通孔63，所述第一、第二接触电极71、72分别经由第一、第二通孔61、62与第一、第二源极51、52相接触，所述第三接触电极73经由第三通孔63与漏极53相接触；所述第一接触电极71、第二接触电极72通过连接导线80连接在一起，从而将所述第一、第二源极51、52连接在一起，形成一U形的源极90。
具体的，所述第一轻掺杂补偿区43与第二轻掺杂补偿区44形成高阻区，可降低LTPS TFT的关态电流。所述第一重叠区510与第二重叠区520可以降低LTPS TFT的沟道长度和减小高阻区域，进而提高开态电流。
具体的，所述第一沟道区41与第二沟道区42的宽度相等，所述第一轻掺杂补偿区43与第二轻掺杂补偿区44的宽度相等，所述第一重叠区510和第二重叠区520的宽度相等。
具体的，所述栅极20、第一源极51、第二源极52、及漏极53可以为金属层，也可以为N型掺杂多晶硅层。具体的，所述金属层的材料为铝(Al)、钼(Mo)、铜(Cu)、银(Ag)等金属材料。
具体的，所述第一源极接触区45、第二源极接触区46、漏极接触区47为N型重掺杂区，所述第一轻掺杂补偿区43、第二轻掺杂补偿区44、第一沟道区41、及第二沟道区42为P型轻掺杂区；或者，所述第一源极接触区45、第二源极接触区46、漏极接触区47为P型重掺杂区，所述第一轻掺杂补偿区43、第二轻掺杂补偿区44、第一沟道区41、及第二沟道区42为N型轻掺杂区。
优选的，所述N型掺杂区中掺杂的离子为磷离子或砷离子；所述P型掺杂区中掺杂的离子为硼离子或镓离子。
具体的，所述栅极绝缘层30、钝化保护层60可以为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
具体的，所述第一、第二、第三接触电极71、72、73、及连接导线80的材料均为透明导电金属氧化物，优选为ITO(氧化铟锡)。
具体的，所述第一、第二、第三接触电极71、72、73的用途之一为作为引线将所述第一、第二源极51、52、及漏极53接至数据线，用途之二为作为测试位点，来测试所述第一源极51、第二源极52、及漏极53的电压信号。
上述TFT基板，通过在第一源极51与漏极53之间设置第一沟道区41与第一轻掺杂补偿区43，第二源极52与漏极53之间设置第二沟道区42与第二轻掺杂补偿区44，且所述漏极53和第二源极52分别与所述栅极20之间形成第一重叠区510和第二重叠区520，从而使得从第一、第二源极51、52流向漏极53的电流与从漏极53流向第一、第二源极51、52的电流所经过的路径相同，即从源极90到漏极53与从漏极53到源极90的电流路径相同，从而实现了TFT结构的对称性，在实际工作中将漏极53与源极90互换使用也不会影响流过TFT器件的电流，提升了TFT器件的电学性能。
综上所述，本发明提供的一种TFT基板的制作方法，通过在第一源极与漏极之间设置第一沟道区与第一轻掺杂补偿区，在第二源极与漏极之间设置第二沟道区与第二轻掺杂补偿区，且所述漏极和第二源极分别与所述栅极之间形成第一重叠区和第二重叠区，从而使得从第一、第二源极流向漏极的电流与从漏极流向第一、第二源极的电流所经过的路径相同，即从源极到漏极与从漏极到源极的电流路径相同，从而实现了TFT结构的对称性，在实际工作中将漏极与源极互换使用也不会影响流过TFT器件的电流，提升了TFT器件的电学性能。本发明制得的TFT基板，TFT中的电流从漏极到源极或者从源极到漏极的通路均需通过两个offset结构与两个overlap结构，不仅可以降低关态电流，提高开态电流，而且电流通路具有对称性，避免了器件结构不对称对LTPS TFT中电流通路的影响，提升了TFT器件的电学性能。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(10)，在所述基板(10)上形成栅极(20)，所述栅极(20)为U形结构，包括第一竖直部(21)、第二竖直部(22)、以及连接第一与第二竖直部(21、22)对应端部的横向连接部(23)；
步骤2、在所述栅极(20)及基板(10)上沉积栅极绝缘层(30)，在所述栅极绝缘层(30)上沉积非晶硅，得到非晶硅薄膜，采用低温结晶工艺将所述非晶硅薄膜转化为多晶硅薄膜，采用一道光罩对所述多晶硅薄膜进行图形化处理，得到有源层(40)；
步骤3、对整个有源层(40)进行离子轻掺杂；对所述有源层(40)上的部分区域进行离子重掺杂，对应该部分区域形成漏极接触区(47)以及分别位于所述漏极接触区(47)的两侧且与其间隔一定距离的第一源极接触区(45)与第二源极接触区(46)；
其中，所述漏极接触区(47)的左侧与所述栅极(20)的第一竖直部(21)的右侧仅部分重叠；所述第二源极接触区(46)的左侧与所述栅极(20)的第二竖直部(22)的右侧仅部分重叠；
所述有源层(40)上位于所述第一源极接触区(45)的右侧边缘与所述栅极(20)的第一竖直部(21)的左侧边缘之间的区域形成第一轻掺杂补偿区(43)，位于所述栅极(20)的第一竖直部(21)的左侧边缘与所述漏极接触区(47)的左侧边缘之间的区域形成第一沟道区(41)，位于所述漏极接触区(47)的右侧边缘与所述栅极(20)的第二竖直部(22)的左侧边缘之间的区域形成第二轻掺杂补偿区(44)，位于所述栅极(20)的第二竖直部(22)的左侧边缘与所述第二源极接触区(46)的左侧边缘之间的区域形成第二沟道区(42)；
步骤4、在所述有源层(40)上分别对应第一源极接触区(45)、第二源极接触区(46)、及漏极接触区(47)的位置形成第一源极(51)、第二源极(52)、及漏极(53)，且所述漏极(53)的左侧与所述栅极(20)的第一竖直部(21)的右侧之间形成第一重叠区(510)，所述第二源极(52)的左侧与所述栅极(20)的第二竖直部(21)的右侧之间形成第二重叠区(520)；
步骤5、在所述第一源极(51)、第二源极(52)、漏极(53)、有源层(40)、及栅极绝缘层(30)上沉积钝化保护层(60)，采用一道光罩对所述钝化保护层(60)进行图形化处理，分别对应于所述第一源极(51)、第二源极(52)、漏极(53)上方形成第一通孔(61)、第二通孔(62)、及第三通孔(63)；
步骤6、在所述钝化保护层(60)上沉积导电层，采用一道光罩对所述导电层进行图形化处理，得到第一接触电极(71)、第二接触电极(72)、第三接触电极(73)、及连接导线(80)，所述第一、第二接触电极(71、72)分别经由第一、第二通孔(61、62)与第一、第二源极(51、52)相接触，所述第三接触电极(73)经由第三通孔(63)与漏极(53)相接触；
所述连接导线(80)将所述第一与第二接触电极(71、72)连接在一起，由于所述第一、第二接触电极(71、72)分别与所述第一、第二源极(51、52)相连，从而将所述第一、第二源极(51、52)连接在一起，形成一U形的源极(90)，从而制得一TFT基板。
2.如权利要求1所述的TFT基板的制作方法，其特征在于，所述第一沟道区(41)与第二沟道区(42)的宽度相等，所述第一轻掺杂补偿区(43)与第二轻掺杂补偿区(44)的宽度相等，所述第一重叠区(510)和第二重叠区(520)的宽度相等。
3.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤3中，对整个有源层(40)进行N型离子轻掺杂，对应所述第一源极接触区(45)、第二源极接触区(46)、及漏极接触区(47)的位置对所述有源层(40)进行P型离子重掺杂；或者，对整个有源层(40)进行P型离子轻掺杂，对应所述第一源极接触区(45)、第二源极接触区(46)、及漏极接触区(47)的位置对所述有源层(40)进行N型离子重掺杂。
4.如权利要求1所述的TFT基板的制作方法，其特征在于，所述栅极(20)的制备方法为：通过在基板(10)上沉积金属层，采用一道光罩对该金属层进行图形化处理，得到栅极(20)；或者为：通过在基板(10)上形成多晶硅层，对该多晶硅层进行N型掺杂后，采用一道光罩对N型掺杂多晶硅层进行图形化处理，得到栅极(20)；
所述第一源极(51)、第二源极(52)、及漏极(53)的制备方法为：通过在有源层(40)及栅极绝缘层(30)上沉积金属层，采用一道光罩对该金属层进行图形化处理，得到第一源极(51)、第二源极(52)、及漏极(53)；或者为：通过在有源层(40)及栅极绝缘层(30)上形成多晶硅层，对该多晶硅层进行N型掺杂后，采用一道光罩对N型掺杂多晶硅层进行图形化处理，得到第一源极(51)、第二源极(52)、及漏极(53)。
5.如权利要求1所述的TFT基板的制作方法，其特征在于，所述第一、第二、第三接触电极(71、72、73)、及连接导线(80)的材料均为透明导电金属氧化物。
6.一种TFT基板，其特征在于，包括一基板(10)、设于所述基板(10)上的栅极(20)、设于所述栅极(20)及基板(10)上的栅极绝缘层(30)、设于所述栅极绝缘层(30)上的有源层(40)、设于所述有源层(40)上的第一源极(51)、第二源极(52)、及漏极(53)、设于所述第一源极(51)、第二源极(52)、漏极(53)、有源层(40)、及栅极绝缘层(30)上的钝化保护层(60)、以及设于所述钝化保护层(60)上的第一接触电极(71)、第二接触电极(72)、第三接触电极(73)、及连接导线(80)；
所述栅极(20)为U形结构，包括第一竖直部(21)、第二竖直部(22)、以及连接第一与第二竖直部(21、22)对应端部的横向连接部(23)；
所述有源层(40)上设有漏极接触区(47)以及分别位于所述漏极接触区(47)两侧且与其间隔一定距离的第一源极接触区(45)与第二源极接触区(46)；
所述有源层(40)上位于所述第一源极接触区(45)的右侧边缘与所述栅极(20)的第一竖直部(21)的左侧边缘之间的区域形成第一轻掺杂补偿区(43)，位于所述栅极(20)的第一竖直部(21)的左侧边缘与所述漏极接触区(47)的左侧边缘之间的区域形成第一沟道区(41)，位于所述漏极接触区(47)的右侧边缘与所述栅极(20)的第二竖直部(22)的左侧边缘之间的区域形成第二轻掺杂补偿区(44)，位于所述栅极(20)的第二竖直部(22)的左侧边缘与所述第二源极接触区(46)的左侧边缘之间的区域形成第二沟道区(42)；
所述第一源极(51)、第二源极(52)、及漏极(53)分别对应第一源极接触区(45)、第二源极接触区(46)、漏极接触区(47)设于所述有源层(40)上；且所述漏极(53)的左侧与所述栅极(20)的第一竖直部(21)的右侧之间形成第一重叠区(510)，所述第二源极(52)的左侧与所述栅极(20)的第二竖直部(21)的右侧之间形成第二重叠区(520)；
所述钝化保护层(60)上设有分别对应于所述第一源极(51)、第二源极(52)、漏极(53)上方的第一通孔(61)、第二通孔(62)、及第三通孔(63)，所述第一、第二接触电极(71、72)分别经由第一、第二通孔(61、62)与第一、第二源极(51、52)相接触，所述第三接触电极(73)经由第三通孔(63)与漏极(53)相接触；所述第一接触电极(71)、第二接触电极(72)通过连接导线(80)连接在一起，从而将所述第一、第二源极(51、52)连接在一起，形成一U形的源极(90)。
7.如权利要求6所述的TFT基板，其特征在于，所述第一沟道区(41)与第二沟道区(42)的宽度相等，所述第一轻掺杂补偿区(43)与第二轻掺杂补偿区(44)的宽度相等，所述第一重叠区(510)和第二重叠区(520)的宽度相等。
8.如权利要求6所述的TFT基板，其特征在于，所述第一源极接触区(45)、第二源极接触区(46)、漏极接触区(47)为N型重掺杂区，所述第一轻掺杂补偿区(43)、第二轻掺杂补偿区(44)、第一沟道区(41)、及第二沟道区(42)为P型轻掺杂区；或者，所述第一源极接触区(45)、第二源极接触区(46)、漏极接触区(47)为P型重掺杂区，所述第一轻掺杂补偿区(43)、第二轻掺杂补偿区(44)、第一沟道区(41)、及第二沟道区(42)为N型轻掺杂区。
9.如权利要求6所述的TFT基板，其特征在于，所述栅极(20)、第一源极(51)、第二源极(52)、及漏极(53)为金属层或者N型掺杂多晶硅层。
10.如权利要求6所述的TFT基板，其特征在于，所述第一、第二、第三接触电极(71、72、73)、及连接导线(80)的材料均为透明导电金属氧化物。
CN201610169540.1A 2016-03-23 2016-03-23 Tft基板的制作方法及制得的tft基板 Active CN105742294B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610169540.1A CN105742294B (zh) 2016-03-23 2016-03-23 Tft基板的制作方法及制得的tft基板
PCT/CN2016/080189 WO2017161625A1 (zh) 2016-03-23 2016-04-26 Tft基板的制作方法及制得的tft基板
US15/105,572 US10038074B2 (en) 2016-03-23 2016-04-26 Manufacture method of TFT substrate and manufactured TFT substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610169540.1A CN105742294B (zh) 2016-03-23 2016-03-23 Tft基板的制作方法及制得的tft基板

Publications (2)

Publication Number Publication Date
CN105742294A CN105742294A (zh) 2016-07-06
CN105742294B true CN105742294B (zh) 2019-01-15

Family

ID=56251079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610169540.1A Active CN105742294B (zh) 2016-03-23 2016-03-23 Tft基板的制作方法及制得的tft基板

Country Status (3)

Country Link
US (1) US10038074B2 (zh)
CN (1) CN105742294B (zh)
WO (1) WO2017161625A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742294B (zh) * 2016-03-23 2019-01-15 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN107482055B (zh) * 2017-08-28 2023-12-01 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管制备方法和阵列基板
CN112419954A (zh) 2019-08-21 2021-02-26 群创光电股份有限公司 电子装置
CN110649101B (zh) 2019-10-18 2022-04-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
EP4134940A4 (en) 2020-04-10 2023-05-17 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD OF MAKING THEREOF, AND DISPLAY APPARATUS
JP2023529530A (ja) 2020-04-10 2023-07-11 京東方科技集團股▲ふん▼有限公司 表示基板及びその製作方法、表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030111691A1 (en) * 2001-12-19 2003-06-19 Samsung Sdi Co., Ltd. CMOS thin film transistor and method of manufacturing the same
KR20030050907A (ko) * 2001-12-19 2003-06-25 삼성에스디아이 주식회사 멀티플 게이트 박막 트랜지스터
CN1622339A (zh) * 2003-11-25 2005-06-01 三星Sdi株式会社 薄膜晶体管及其制造方法、使用该薄膜晶体管的平板显示器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198379A (en) * 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
US5548132A (en) * 1994-10-24 1996-08-20 Micron Technology, Inc. Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions
US5808317A (en) * 1996-07-24 1998-09-15 International Business Machines Corporation Split-gate, horizontally redundant, and self-aligned thin film transistors
US6680223B1 (en) * 1997-09-23 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7022556B1 (en) * 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
US6891236B1 (en) * 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2000277738A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
KR20010057116A (ko) * 1999-12-18 2001-07-04 박종섭 전기적 특성을 개선시키기 위한 박막 트랜지스터의 제조방법
CN1327531C (zh) * 2003-05-19 2007-07-18 友达光电股份有限公司 低温多晶硅薄膜晶体管的结构
KR100557731B1 (ko) * 2003-12-27 2006-03-06 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
TWI420670B (zh) * 2008-10-30 2013-12-21 Hitachi Displays Ltd 顯示裝置
JP5575455B2 (ja) * 2009-10-29 2014-08-20 株式会社ジャパンディスプレイ 表示装置の製造方法
CN101866918B (zh) * 2010-06-28 2012-10-03 信利半导体有限公司 一种薄膜晶体管阵列基板、显示器及其制造方法
KR101426515B1 (ko) * 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
CN105742294B (zh) * 2016-03-23 2019-01-15 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030111691A1 (en) * 2001-12-19 2003-06-19 Samsung Sdi Co., Ltd. CMOS thin film transistor and method of manufacturing the same
KR20030050907A (ko) * 2001-12-19 2003-06-25 삼성에스디아이 주식회사 멀티플 게이트 박막 트랜지스터
CN1622339A (zh) * 2003-11-25 2005-06-01 三星Sdi株式会社 薄膜晶体管及其制造方法、使用该薄膜晶体管的平板显示器

Also Published As

Publication number Publication date
WO2017161625A1 (zh) 2017-09-28
US20180102417A1 (en) 2018-04-12
US10038074B2 (en) 2018-07-31
CN105742294A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN105742294B (zh) Tft基板的制作方法及制得的tft基板
CN105789117B (zh) Tft基板的制作方法及制得的tft基板
CN104538429B (zh) Amoled背板的制作方法及其结构
CN102636927B (zh) 阵列基板及其制造方法
CN104465702B (zh) Amoled背板的制作方法
CN103022145B (zh) 阵列基板、显示装置及制备方法
CN103872060B (zh) 阵列基板及其制造方法
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
CN105702623B (zh) Tft阵列基板的制作方法
CN105226015B (zh) 一种tft阵列基板及其制作方法
KR20150056052A (ko) 박막 트랜지스터 구동 백 플레이트 및 그 제조방법
CN105514120B (zh) 一种双栅tft阵列基板及其制造方法和显示装置
CN102751200B (zh) 薄膜晶体管、阵列基板及其制造方法
WO2020215603A1 (zh) Oled显示面板及其制备方法
CN104966722A (zh) Tft基板结构及其制作方法
CN109148482A (zh) 显示背板及其制备方法、显示装置
CN105070764A (zh) Tft、阵列基板、显示装置及tft的制备方法
KR20140075937A (ko) 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치
CN106298957A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US11791414B2 (en) TFT device, manufacturing method thereof, and array substrate
CN105374749A (zh) 一种薄膜晶体管及其制造方法
US20180197973A1 (en) Manufacturing method of top gate thin-film transistor
CN106505071B (zh) 薄膜晶体管阵列基板及其制作方法
CN205609532U (zh) 薄膜晶体管及阵列基板、显示装置
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant