KR100557731B1 - 유기전계 발광소자와 그 제조방법 - Google Patents

유기전계 발광소자와 그 제조방법 Download PDF

Info

Publication number
KR100557731B1
KR100557731B1 KR1020030098135A KR20030098135A KR100557731B1 KR 100557731 B1 KR100557731 B1 KR 100557731B1 KR 1020030098135 A KR1020030098135 A KR 1020030098135A KR 20030098135 A KR20030098135 A KR 20030098135A KR 100557731 B1 KR100557731 B1 KR 100557731B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
gate
drain electrode
organic light
Prior art date
Application number
KR1020030098135A
Other languages
English (en)
Other versions
KR20050067255A (ko
Inventor
박재용
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030098135A priority Critical patent/KR100557731B1/ko
Priority to US11/020,065 priority patent/US7446741B2/en
Priority to CNB2004101027737A priority patent/CN100435381C/zh
Publication of KR20050067255A publication Critical patent/KR20050067255A/ko
Application granted granted Critical
Publication of KR100557731B1 publication Critical patent/KR100557731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

본 발명은 유기전계 발광소자에 관한 것으로, 특히 비정질 박막트랜지스터를 스위칭 소자와 구동소자로 사용한 듀얼 플레이트 구조(dual plate structure)의 유기전계 발광소자에 관한 것이다.
본 발명에 따른 유기전계 발광소자는 비정질 박막트랜지스터를 이용하여 구동소자와 스위칭 소자를 구성함에 있어, 다수개의 박막트랜지스터를 병렬로 연결하여 상기 구동소자를 구성하는 것을 특징으로 한다.
더욱이, 액티브층을 중심으로 하부 게이트 전극에 대응하는 위치에 상부 게이트 전극을 더욱 구성함으로써, 액티브 채널영역을 더욱 확보할 수 있도록 한다.
따라서, 유기 발광층을 구동하는데 충분한 전류를 얻기 위한 액티브채널의 너비 대 길이비(W/L)를 크게 할 수 있으므로, 고해상도의 대면적 유기전계 발광소자를 제작할 수 있는 장점이 있다.
본 발명에 따른 유기전계 발광소자는 어레이부와 발광부를 별도로 구성하고 이를 합착하여 제작하기 때문에 탑에미션(top emission)방식으로 구동하는 것이 가능하여, 고개구율 및 고휘도를 구현할 수 있고 생산관리의 측면에서 양호한 장점이 있다.

Description

유기전계 발광소자와 그 제조방법{The organic electro-luminescence device and method for fabricating of the same}
도 1은 유기전계 발광소자를 개략적으로 도시한 단면도이고,
도 2는 종래의 유기전계 발광소자의 한 화소를 나타내는 등가회로도이고,
도 3은 비정질 박막트랜지스터를 포함하는 종래의 유기전계 발광소자의 한 화소를 확대하여 도시한 확대 평면도이고,
도 4는 도 3의 Ⅲ-Ⅲ, Ⅳ-Ⅳ를 따라 절단한 단면도이고,
도 5는 본 발명에 따른 듀얼플레이트 구조 유기전계 발광소자를 도시한 확대 단면도이고,
도 6은 본 발명에 따른 유기전계 발광소자의 박막트랜지스터 어레이부의 한 화소를 확대한 평면도이고,
도 7a와 도 7b는 도 6의 Ⅴ-Ⅴ, Ⅵ-Ⅵ을 따라 절단한 단면도이고,
도 8내지 도 12는 본 발명에 따른 구동소자의 변형예를 도시한 평면도이고,
도 13a 내지 도 13f와 도 14a 내지 도 14f는 도 6의 Ⅴ-Ⅴ, Ⅵ-Ⅵ을 따라 절단하여 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 102 : 게이트 전극(스위칭 소자)
104 : 게이트 배선 106 : 하부 게이트 전극(구동 소자)
110, 114 : 액티브층 120a,122a : 소스 전극
120b,122b : 드레인 전극 130 : 상부 게이트 전극(구동소자)
400 : 연결전극
본 발명은 유기전계 발광소자에 관한 것으로 특히, 구동소자의 열화가 발생하지 않는 듀얼플레이트 구조의 유기전계 발광소자의 구성과 그 제조방법에 관한 것이다.
일반적으로, 유기전계 발광소자는 전자 주입전극(cathode electrode)과 정공 주입전극(anode electrode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.
이러한 원리로 인해 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.
또한, 유기전계 발광소자는 고품위 패널특성(저 전력, 고휘도, 고 반응속도, 저중량)을 나타낸다. 이러한 특성 때문에 OLED는 이동통신 단말기, CNS(Car Navigation System), PDA, Camcorder, Palm PC등 대부분의 consumer전자 응용제품에 사용될 수 있는 강력한 차세대 디스플레이로 여겨지고 있다.
또한 제조 공정이 단순하기 때문에 생산원가를 기존의 LCD보다 많이 줄일 수 있는 장점이 있다.
이러한 유기전계 발광소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.
상기 수동 매트릭스형 유기전계 발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할 수록 개구율이 저하되는 단점이 있다.
반면 능동 매트릭스형 유기전계 발광소자는 높은 발광효율과 고 화질을 제공할 수 있는 장점이 있다.
도 1은 능동 매트릭스형 유기전계 발광소자의 구성을 개략적으로 도시한 도면이다.
도시한 바와 같이, 유기전계 발광소자(10)는 투명하고 유연성이 있는 제 1 기판(12)의 상부에 박막트랜지스터(T) 어레이부(14)와, 상기 박막트랜지스터 어레이부(14)의 상부에 화소마다 독립적으로 패턴된 제 1 전극(16)과, 유기 발광층(18)과, 유기 발광층 상부의 기판의 전면에 제 2 전극(20)을 구성한다.
이때, 상기 발광층(18)은 적(R),녹(G),청(B)의 컬러를 표현하게 되는데, 일반적인 방법으로는 상기 각 화소(P)마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용한다.
상기 제 1 기판(12)이 흡습제(22)가 부착된 제 2 기판(28)과 실런트(26)를 통해 합착됨으로써 유기전계 발광소자(10)가 완성된다.
이때, 상기 흡습제(22)는 캡슐내부에 침투할 수 있는 수분을 제거하기 위한 것이며, 기판(28)의 일부를 식각하고 식각된 부분에 분말형태의 흡습제(22)를 놓고 테이프(25)를 부착함으로서 흡습제(22)를 고정한다.
전술한 바와 같은 구성은, 투명한 양극전극(16)이 어레이부에 형성되어 하부 발광식으로 동작하게 된다.
전술한 바와 같은 유기전계 발광소자의 한 화소에 대한 구성을 이하, 도 2의 등가회로도를 참조하여 상세히 설명한다.
도 2는 종래의 유기전계 발광소자의 한 화소에 해당하는 등가회로도이다.
도시한 바와 같이, 기판(30)의 일 방향으로 게이트 배선(36)과 이와는 수직하게 교차하는 데이터 배선(49)이 구성된다.
상기 데이터 배선(49)과 게이트 배선(36)의 교차지점에는 스위칭 소자(TS)가 구성되고, 상기 스위칭 소자(TS)와 전기적으로 연결된 구동 소자(TD)가 구성된다.
이때, 상기 구동 소자(TD)는 p타입 박막트랜지스터이기 때문에, 박막트랜지스터의 소스 전극(52)과 게이트 전극(34)사이에 스토리지 캐패시터(CST)가 구성되고, 상기 구동 소자(TD)의 드레인 전극(54)은 유기 발광층(E)의 양극 전극(도 1의 16, anode electrode)과 접촉하여 구성된다.
전술한 구성에서, 상기 구동소자(TD)의 게이트 전극(34)과 소스 전극(52)사이에 스토리지 캐패시터(CST)가 구성된다.
상기 구동 소자(TD)의 소스 전극(52)과 전원배선(62)을 연결하여 구성한다.
전술한 바와 같이 구성된 유기전계 발광소자의 동작특성을 이하, 간략히 설명한다.
먼저, 상기 스위칭 소자(TS)의 게이트 전극(32)에 게이트 신호가 인가되면 상기 데이터 배선(49)을 흐르는 전류 신호는 상기 스위칭 소자(TS)를 통해 전압 신호로 바뀌어 구동 소자(TD)의 게이트 전극(34)에 인가된다.
이와 같이 하면, 상기 구동 소자(TD)가 동작되어 상기 발광부(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광층은 그레이 스케일(grey scale)을 구현할 수 있게 된다.
이때, 상기 스토리지 캐패시터(CST)에 저장된 신호는 상기 게이트 전극(34)의 신호를 유지하는 역할을 하기 때문에, 상기 스위칭 소자(TS)가 오프 상태가 되더라도 다음신호가 인가될 때까지 상기 발광부(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
상기 스위칭 소자(TS)와 구동 소자(TD)는 비정질 박막트랜지스터 또는 다결 정 박막트랜지스터로 구성할 수 있으며, 비정질 박막트랜지스터는 다결정 박막트랜지스터에 비해 간편한 공정으로 제작할 수 있다는 장점이 있다.
이하, 도 3을 참조하여, 비정질 박막트랜지스터를 구동소자와 스위칭 소자로 사용한 유기전계 발광소자의 구성을 설명한다.
도 3은 비정질 박막트랜지스터를 스위칭 소자와 구동소자로 사용한 종래의 유기전계 발광소자의 한 화소를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 기판(30)의 일 방향으로 데이터 배선(49)이 구성되고, 데이터 배선(49)과 수직하게 교차하는 게이트 배선(36)과, 이에 평행하게 이격된 전원배선(62)으로 구성된다.
상기 데이터 배선(49)과 게이트 배선(36) 및 전원 배선(62)이 수직하게 교차하여 정의되는 영역의 일 측에는 스위칭 소자(TS)가 구성되고, 상기 스위칭 소자(TS)와 연결되어 상기 정의된 영역을 과도하게 차지하는 구동소자(TD)가 구성된다.
상기 스위칭 소자(TS)와 구동 소자(TD)는 게이트 전극(32,34)과 소스 및 드레인 전극(48/52,50/54)을 포함하고 액티브층(56a,58a)이 비정질 실리콘으로 형성된 비정질 박막트랜지스터를 사용한다.
전술한 구성에서, 상기 구동 소자(TD)의 게이트 전극(34)은 스위칭 소자(TS)의 드레인 전극(50)과 접촉되며, 상기 구동 소자(TD)의 소스 전극(52)은 전원 배선(62)과 연결되고 드레인 전극(54)은 화소전극(즉, 유기발광부의 제 1 전극)(66)과 연결된다.
이때, 비정질 실리콘층을 구동시키기 위한 충분한 구동능력을 가지는 박막트랜지스터를 형성하기 위해서는, 상기 액티브층(58a)의 너비대 길이비(W/L)가 큰 박막트랜지스터가 필요하다.
상기 너비 대 길이비(W/L)가 크게 되면 상기 유기 발광층(E)을 구동하기 위해 필요한 전류를 충분히 구현할 수 있기 때문이다.
이하, 도 4를 참조하여, 도 3의 단면 구성을 설명한다.
도 4는 도 3의 Ⅲ-Ⅲ, Ⅳ-Ⅳ를 따라 절단한 단면도이다.
(이때,Ⅲ-Ⅲ은 스위칭 소자의 절단선이고, Ⅳ-Ⅳ는 구동소자의 절단선이다.)
도시한 바와 같이, 다수의 화소 영역(P)이 정의된 기판(30) 상에 스위칭 소자(TS)의 게이트 전극(32)과 이에 연결된 게이트 배선(도 3의 36)과, 상기 구동소자(TD)의 게이트 전극(34)이 동일한 층에 형성된다.
이때, 구동소자(TD)의 게이트 전극(34)은 화소영역(P)의 일 측을 차지하면서 일 방향으로 길게 구성된다.
상기 게이트 배선(도 3의 36)과 스위칭 및 구동소자(TS,TD)의 게이트 전극(32,34)이 형성된 기판(30)의 전면에 제 1 절연막인 게이트 절연막(38)을 형성한다.
상기 스위칭 소자(TS)의 게이트 전극(32)에 대응한 게이트 절연막(38)의 상부에 섬형상으로 패턴된 액티브층(56a)과 오믹 콘택층(56b)이 적층된 제 1 반도체(56)층이 형성되고, 상기 구동소자(TD)의 게이트 전극(34)에 대응한 제 1 절연막(38)의 상부에도 일 방향으로 연장되고 섬형상으로 패턴된 액티브층(58a)과 오믹 콘택층(58b)이 적층된 제 2 반도체층(58)이 구성된다.
상기 스위칭 및 구동소자(TS,TD)의 오믹 콘택층(56b,58b)과 접촉하고 서로 이격된 소스 전극(48,52)과 드레인 전극(50,54)이 구성되는데, 이때 상기 스위칭 소자(TS)의 드레인 전극(50)은 상기 구동소자(TD)의 게이트 전극(34)과 접촉하도록 형성된다.
상기 스위칭 및 구동소자(TS,TD)의 소스 및 드레인 전극(48/52,50/54)이 형성된 기판(30)의 전면에 제 2 절연막인 제 1 보호막(60)이 형성되고, 제 1 보호막(60)의 상부에는 상기 구동소자(TD)의 소스 전극(52)과 접촉하는 전원배선(62)이 형성된다.
상기 전원 배선(62)이 형성된 기판(30)의 전면에는 제 3 절연막인 제 2 보호막(64)이 형성되고, 제 2 보호막(64)의 상부에는 상기 구동소자(TD)의 드레인 전극(54)과 접촉하여 화소영역에 구성되는 화소전극(66)(발광부의 제 1 전극)이 형성된다.
전술한 바와 같은 종래의 유기전계 발광소자는 앞서 설명한 바와 같이 전류 를 충분히 구동하기 위해, 액티브채널층(58a)의 너비대 길이비를 크게 하기 위한 방법으로 구동소자는 화소영역의 일측을 과도하게 차지하는 크기로 형성하게 된다.
따라서, 구동소자(TD)가 화소영역(P)을 차지하는 면적이 커지게 되어 반대로 개구율이 떨어지는 문제가 있고 또한, 전류에 의한 스트레스 가중 현상으로 박막트랜지스터의 열화가 발생하여 동작특성의 변화가 심하게 된다.
특히, 구동소자에 지속적으로 DC 바이어스(bias)가 인가되기 때문에 특성의 변화가 심하게 된다.
이에 따라 비정질 실리콘 박막트랜지스터를 사용하여 제작된 능동매트릭스형 유기전계 발광소자는 화소에 잔상이 남는 화질불량을 야기하게 되며, 전술한 구성에서 구동 소자가 하나로 이루어 질 경우 구동소자에 불량이 발생하게 되면 이는 점결함을 유발하는 문제가 있다.
상기 구동소자의 크기에 의해 표시영역이 잠식되기 때문에 고개구율을 실현하기 힘든 문제가 있다.
또한, 종래와 같이 단일 기판 상에 박막트랜지스터 어레이부와 발광부를 형성하는 경우, 박막트랜지스터의 수율과 유기 발광층의 수율의 곱이 박막트랜지스터와 유기 발광층을 형성한 패널의 수율을 결정하게 된다.
따라서, 종래의 경우와 같이 구성된 하판은 상기 유기 발광층의 수율에 의해 패널의 수율이 크게 제한되는 문제점을 가지고 있었다.
특히, 박막트랜지스터가 양호하게 형성되었다 하더라도, 1000Å정도의 박막 을 사용하는 유기 발광층의 형성시 이물이나 기타 다른 요소에 의해 불량이 발생하게 되면 패널은 불량등급으로 판정된다.
이로 인하여 양품의 박막트랜지스터를 제조하는데 소요되었던 제반 경비 및 원재료비의 손실로 이어지고, 수율이 저하되는 문제점을 가지고 있었다.
또한, 전술한 바와 같은 하부 발광방식은 인캡슐레이션에 의한 안정성 및 공정의 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있다.
앞서 설명하지는 않았지만, 종래의 상부 발광방식은 빛이 상부로 나오기 때문에 빛이 나아가는 방향이 하부의 박막트랜지스터 어레이부와 무관하여 박막트랜지스터 설계가 용이하고, 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부 발광방식 구조에서는 유기전계 발광층 상부에 통상적으로 음극이 위치함에 따라 재료 선택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 점과, 광투과도의 저하를 최소화하기 위해 박막형 보호막을 구성해야 하는 경우 외기를 충분히 차단하지 못하는 문제점이 있었다.
본 발명은 전술한 문제를 해결하기 위한 목적으로 제안된 것으로, 본 발명에 따른 유기전계 발광소자를 상부 발광식인 듀얼 플레이트구 조로 형성하고, 상기 구동소자는 다수개의 박막트랜지스터를 병렬로 연결하여 구성하는 것을 특징으로 한다.
이와 같은 구성은 상기 구동소자의 액티브 채널의 너비대 길이비(W/L)를 크게 할 수 있는 효과가 있다.
따라서, 구동에 필요한 충분한 전류를 공급할 수 있는 동시에, 전류 스트레스를 다수의 구동소자로 분산할 수 있기 때문에 전류 스트레스를 약화 시켜 구동소자의 동작을 안정화시키는 장점이 있다.
또한, 본 발명에 따른 듀얼 구조의 유기전계 발광소자는, 종래의 구조와 달리 투명한 애노드전극(anode)층이 기판의 상부에 위치할 수 있으므로, 탑에미션(top emission)방식으로 동작이 가능하여 개구영역을 더욱 확보할 수 있어 고휘도를 구현할 수 있는 장점이 있다.
또한, 하부 어레이부를 설계할 때 개구영역에 대해 고려할 필요가 없기 때문에 설계의 자유도가 매우 높고, 어레이부와 발광부를 별도로 제작하기 때문에 불량이 발생하여도 불량난 기판 만을 교체하면 되므로 생산 수율을 개선할 수 있는 장점이 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 제 1 특징에 따른 유기전계 발광소자는 기판 상에 서로 교차하여 다수의 화소 영역을 정의하는 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 위치하고, 게이트 전극과 비정질 실리콘 액티브층과 소스 전극과 드레인 전극을 포함하는 스위칭 소자와; 상기 스위칭 소자의 드레인 전극과 연결되고, 하나로 연결되면서 서로 이 격된 하부 제 1 및 제 2 게이트 전극과, 하부 게이트 전극의 상부에 d1의 두께로 구성된 제 1 절연막과, 상기 제 1 절연막 상에 구성된 비정질 액티브층, 상기 액티브층 상에 드레인 전극과 드레인 전극의 양측에서 소정간격 이격된 소스 전극과, 상기 액티브층 상에 d2의 두께를 가지며, d1< d2의 관계로 구성된 제 2 절연막을 사이에 두고 상기 하부 게이트 전극과 접촉하여 구성된 상부 제 1 및 제 2 게이트 전극을 포함하는 구동소자와; 상기 구동소자와 전기적으로 연결된 발광부를 포함한다.
상기 구동 소자의 드레인 전극과 연결된 전원배선이 더욱 구성되며, 상기 소스 전극은 "U"형상으로 구성하고, 소스 전극의 내부에 드레인 전극을 막대형상으로 이격하여 구성함에 있어서, 소스 전극과 드레인 전극의 마주보는 면은 평면적으로 모두 돌출부가 마주 구성된 톱니 형상이거나, 일측 면이 톱니형상으로 구성된 것을 특징으로 한다.
상기 상부 게이트 전극과 하부 게이트 전극은 상기 소스 전극과 드레인 전극의 각 돌출부 사이의 이격영역에 대응하여 하며, 상기 발광부는 상기 구동소자와 접촉하는 양극 전극과, 양극전극 상부에 구성된 유기 발광층과, 유기발광층의 상부에 구성된 음극 전극으로 구성한다.
본 발명의 제 2 특징에 따른 듀얼플레이트 구조 유기전계 발광소자는 이격 하여 구성되고 다수의 화소 영역이 정의된 제 1 기판과, 제 2 기판과; 상기 제 1 기판 상에 서로 교차하여 다수의 화소 영역을 정의하는 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 위치하고, 게이트 전극과 비정 질 실리콘 액티브층과 소스 전극과 드레인 전극을 포함하는 스위칭 소자와; 상기 스위칭 소자의 드레인 전극과 연결되고, 하나로 연결되면서 서로 이격된 하부 제 1 및 제 2 게이트 전극과, 하부 게이트 전극의 상부에 d1의 두께로 구성된 제 1 절연막과, 상기 제 1 절연막 상에 구성된 비정질 액티브층, 상기 액티브층 상에 드레인 전극과 드레인 전극의 양측에서 소정간격 이격된 소스 전극과, 상기 액티브층 상에 d2의 두께를 가지며, d1< d2의 관계로 구성된 제 2 절연막을 사이에 두고 상기 하부 게이트 전극과 접촉하는 상부 제 1 및 제 2 게이트 전극을 포함하는 구동소자와; 상기 제 2 기판의 일면에 구성된 제 1 전극과; 상기 양극전극의 상부에 구성된 발광층과; 상기 발광층의 상부에 상기 화소 영역마다 독립적으로 구성되고, 상기 구동소자와 연결된 제 2 전극을 포함한다.
상기 소스 전극은 "U"형상으로 구성하고, 소스 전극의 내부에 드레인 전극을 막대형상으로 이격하여 형성함에 있어서, 소스 전극과 드레인 전극의 마주보는 면은 평면적으로 모두 돌출부가 마주 구성된 톱니 형상이거나, 일측 면이 톱니형상으로 형성된 것을 특징으로 하며, 상기 상부 게이트 전극과 하부 게이트 전극은 상기 소스 전극과 드레인 전극의 각 돌출부 사이의 이격영역에 형성한다.
상기 제 1 전극은 양극 전극(anode electrode)이고, 상기 제 2 전극은 음극 전극(cathode)인 이다,
본 발명의 제 2 특징에 따른 유기전계 발광소자의 제조방법은 다수의 화소 영역이 정의된 제 1 기판과, 제 2 기판을 준비하는 단계와; 상기 제 1 기판 상에 서로 교차하여 다수의 화소 영역을 정의하는 게이트 배선과 데이터 배선을 형성하 는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 위치하고, 게이트 전극과 비정질 실리콘 액티브층과 소스 전극과 드레인 전극을 포함하는 스위칭 소자를 형성하는 단계와; 상기 스위칭 소자의 드레인 전극과 연결되고, 하나로 연결되면서 서로 이격된 하부 제 1 및 제 2 게이트 전극과, 하부 게이트 전극의 상부에 d1의 두께로 구성된 제 1 절연막과, 상기 제 1 절연막 상에 구성된 비정질 액티브층, 상기 액티브층 상에 드레인 전극과 드레인 전극의 양측에서 소정간격 이격된 소스 전극과, 상기 액티브층 상에 d2의 두께를 가지며, d1< d2의 관계로 구성된 제 2 절연막을 사이에 두고 상기 하부 게이트 전극과 접촉하여 구성된 상부 제 1 및 제 2 게이트 전극을 포함하는 구동소자를 형성하는 단계와; 상기 제 2 기판의 일면에 구성된 제 1 전극을 형성하는 단계와; 상기 제 1 전극의 상부에 유기 발광층을 형성하는 단계와; 상기 발광층의 상부에 상기 화소 영역마다 독립적으로 구성되고, 상기 구동소자와 연결된 제 2 전극을 형성하는 단계를 포함한다.
상기 소스 전극은 "U"형상으로 구성하고, 소스 전극의 내부에 드레인 전극을 막대형상으로 이격하여 형성함에 있어서, 소스 전극과 드레인 전극의 마주보는 면은 평면적으로 모두 돌출부가 마주 구성된 톱니 형상이거나, 일측 면이 톱니형상으로 형성된 것을 특징으로 하며, 상기 상부 게이트 전극과 하부 게이트 전극은 상기 소스 전극과 드레인 전극의 돌출부 사이의 이격영역에 형성된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
본 발명에 따른 유기전계 발광소자는 상부 발광식 듀얼플레이트 구조이며, 구동소자를 듀얼 게이트 구조로 다수개 병렬 연결하는 것을 특징으로 한다.
이하, 도 5는 본 발명에 따른 듀얼플레이트 구조 유기전계 발광소자의 구성을 도시한 확대 단면도이다.
도시한 바와 같이 본 발명에 따른 듀얼 플레이트 구조의 유기전계 발광소자(99)는 박막트랜지스터(T)와 어레이부(AL)가 구성된 어레이기판(AS)과, 발광층(208)과 양극 및 음극 전극(202,210)이 구성된 발광기판(ES)으로 구성된다.
상기 어레이기판(AS)과 발광기판(ES)은 실런트(300)를 이용하여 합착한다.
상기 어레이기판(AS)과 발광 기판(ES)은 다수의 화소 영역(P)으로 정의되며 도시하지는 않았지만, 어레이기판(AS)에는 투명한 제 1 기판(100)상에 스위칭 소자(TS)와 이에 연결된 구동 소자(TD)를 구성한다.
상시 스위칭 소자(TS)와 구동 소자(TD)는 화소 영역(P)마다 형성한다.
상기 발광기판(ES)은 투명한 제 2 기판(200)상에 먼저, 양극 전극(anode electrode, 202)을 형성하고 양극 전극(202)의 하부에는 유기 발광부(208)를 형성하는데, 상기 유기 발광부(208)는 적색과 녹색과 청색의 빛을 발광하는 유기발광물질을 화소 영역(P)에 순차 패턴함으로써 형성한다.
상기 유기 발광부(208)의 하부에는 음극 전극(cathode electrode, 210)을 화소 영역(P)마다 독립적으로 형성한다.
상기 유기 발광부(208)는 유기 발광층(208a)과, 유기 발광층(208a)과 음극 전극(210)사이에 위치하는 전자 수송층(208c)과, 상기 유기 발광층(208c)과 양극 전극(202) 사이에 위치하는 홀수송층(208b)으로 구성한다.
전자수송층(208c,ETL)과 홀수송층(208b,HTL)을 더욱 구성하여, 전자와 홀의 이동이 쉽도록 한다.
상기 음극 전극(210)은 어레이기판(AS)의 구동 소자(TD)와 연결하여 구성하는데 이때, 두 기판(AS,ES)의 갭을 고려하여 소정 높이를 가지는 연결 전극(400)을 음극 전극(210)과 구동소자(TD)사이에 구성할 수 있다.
전술한 구성에서, 본 발명의 특징적인 구성은 상기 구동소자(TD)를 구성할 때, 액티브층을 중심으로 상부와 하부에 각각 두개의 게이트 전극을 각각 이격하여 구성하는 것이다. 이때 상,하부에 위치한 게이트 전극은 하나로 연결한다.
이러한 구성은 액티브층의 일면과 이에 반대되는 타면을 모두 액티브 채널층으로 사용하는 것이 가능하여, 액티브채널 영역을 더욱 확보할 수 있으므로 채널의 W/L의 비율을 높이는 결과를 얻을 수 있다.
이하, 도 6과 도 7a 및 도 7b를 참조하여, 전술한 구동소자를 포함하는 어레부의 구성을 설명한다.
도 6은 본 발명에 따른 듀얼 플레이트 구조 유기전계 발광소자의 한 화소에 대응하는 어레이부의 구성을 도시한 평면도이고, 도 7a와 도 7b는 도 6의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 각각 절단한 단면도이다.
도시한 바와 같이, 기판(100)상에 일 방향으로 게이트 배선(104)을 구성하고, 이와 수직한 방향으로 데이터 배선(DL)을 구성한다.
상기 두 배선(104,DL)의 교차에 의해 정의되는 영역을 화소 영역(P)이라 하면, 화소 영역(P)의 일측 즉, 두 배선(104,DL)의 교차지점에는 스위칭 소자(TS)와 이와 연결된 구동 소자(TD)를 구성한다.
상기 스위칭 소자(TS)는 게이트 전극(102)과 게이트 전극(102)상부에 비정질 실리콘으로 형성된 액티브층(110)과, 상기 액티브층(110)의 상부에 이격된 소스 및 드레인 전극(120a,120b)을 포함한다.
상기 구동 소자(TD)는 상기 스위칭 소자(TS)의 드레인 전극(120b)과 접촉하는 제 1 및 제 2 하부 게이트 전극(106a,106b)과 제 1 및 제 2 상부 게이트 전극(130a,130b)과, 상기 상.하 게이트 전극(106,130)사이에 위치하고, 하부 게이트 전극(106)과는 d1의 두께를 가지는 게이트 절연막(108)을 사이에 두고 위치하면서, 상부 및 하부 양측의 게이트 전극(106a,106b/130a,130b)에 걸쳐 구성된 액티브층(114)과, 상기 액티브층(114)상에 위치하고, 상기 제 1 및 제 2 게이트 전극(106a,106b)사이에 위치하면서 동시에, 두 전극의 일부와 겹쳐 구성된 드레인 전극과, 상기 드레인 전극을 감싸는 "U" 형상의 소스 전극(122a)을 구성한다.
상기 드레인 전극(122b)과 소스 전극(122a)의 상부에는 d2의 두께를 가지는 보호막(124)을 사이에 두고 상부 제 1 및 제 2 게이트 전극(130a,130b)을 구성한다.
상기 상부 제 1 및 제 2 게이트 전극(130a,130b)은 상기 하부 제 1 및 제 2 전극(106a,106b)과 서로 대응되도록 구성한다.
상기 데이터 배선(DL)과 평행한 방향에 위치하고, 상기 구동 소자(TD)의 소스 전극(122a)과 접촉하는 전원 배선(132)을 구성한다.
전술한 바와 같은 구성에서 특징적인 것은, 상기 하부 제 1 및 제 2 게이트 전극(106a,106b)은 하나에서 분기된 형상으로 구성하고 , 마찬가지로 상부 제 1 및 제 2 게이트 전극(130a,130b) 또한 하나에서 분기된 형상으로 구성한다.
또한, 상기 하부 게이트 전극(106)과 상부 게이트 전극(130)은 하나로 연결하여 구성한다.
이때, "U"형상의 소스 전극(122a)의 내부 양측은 서로 마주보는 방향으로 볼록부가 마주 구성된 톱니 형상으로 구성한다.
상기 드레인 전극(122b)은 상기 U형상의 소스 전극(122a)의 내부에 구성되며, 이 또한 양측이 상기 소스 전극(122a)의 볼록부에 대응하여 볼록부가 마주 구성된 톱니 형상으로 구성한다.
전술한 구성은 회로적으로, 상기 액티브층(114)을 중심으로 상부와 하부에 각각 다수개의 박막트랜지스터가 병렬로 연결된 샘이다.
이때, 상기 드레인 전극(122b)과 소스 전극(122a)을 변형하여, 박막트랜지스터를 회로적으로 추가로 구성할 수 있다.
이에 대해, 도 8 내지 도 12를 참조하여 설명한다.
도 8 내지 도 12는 본 발명에 따른 구동소자를 구성한 병렬 연결된 박막트랜지스터의 변형예이다.(도면을 간략히 하기 위해, 액티브층을 규정하는 선은 생략하 며, 점선으로 도시한 것은 상부 게이트 전극과 하부 게이트 전극임.)
도 8에 도시한 바와 같이, 소스 전극(122a)을 내부가 톱니 형상인 "U"형상으로 구성하고, 소스 전극(122a)의 내부에 위치하는 드레인 전극(122b)을 막대 형상으로 구성할 수 있다.
반대로, 도 9에 도시한 바와 같이, 상기 소스 전극(122a)의 내부에 구성된 드레인 전극(122b)만을 톱니형상으로 구성할 수 있다.
이때, 도 10에 도시한 바와 같이, 분기된 게이트 전극(106a,106b/130a,130b)의 끝단을 하나로 연결하는 연결부(M)를 형성함으로써 액티브 채널영역을 더욱 확보 할 수 있다.
즉, 서로 마주 보며 구성된 소스 및 드레인 전극(122a,122b)의 하부에 게이트 전극(M)이 더욱 구성되는 샘이 되므로, 상기 게이트 전극(M)에 의해 소스 및 드레인 전극(122a,122b) 사이의 노출된 액티브 영역(114)에 채널이 발생하게 된다.
이와 같은 경우는 박막트랜지스터의 개수는 늘지 않지만 액티브 채널영역을 더욱 확보할 수 있는 장점이 있다.
도 11은 박막트랜지스터의 개수를 늘리기 위한 구성으로 도시한 바와 같이, 상부 및 하부 게이트 전극(106,130)의 끝단을 연결하는 연결부(M)상부로 상기 드레인 전극(122b)의 끝단을 돌출 형성하면, 돌출된 부분(F)의 드레인 전극(122b)과 이에 대응하는 소스 전극(122a)과, 상기 소스 및 드레인 전극(122a,122b)의 하부에 위치한 액티브층(114)과, 액티브층(114)의 상부 및 하부에 위치한 게이트 전극(106,130)으로 구성된 박막트랜지스터가 구성된다.
또 다른 구성으로, 도 10의 구성에서 박막트랜지스터의 액티브 채널폭을 넓게 설계할 수도 있는데 이에 대해 도 12에 도시한 바와 같이, 소스 및 드레인 전극(122a,122b)의 돌출된 일변(G)을 길게 설계하면, 이에 따른 액티브채널(CH)의 폭(W)이 커지는 결과를 얻을 수 있다.
도 8과 도 12의 구성에서 박막트랜지스터를 형성하는 규칙은, 게이트 전극(106,130)과 액티브층(114)과 소스 및 드레인 전극(122a,122b)이 평면적으로 겹쳐 구성되는 형상이 되어야 한다는 것이다.
이와 같이 구성되어야만 상기 소스 및 드레인 전극(122a,122b)사이에 위치한 액티브층의 표면에 채널(channel)이 형성되며 비로소 박막트랜지스터로서의 기능을 하게 되기 때문이다.
단, 전술한 구성에서 상기 소스 전극과 드레인 전극을 바꾸어 구성할 수는 없다. 왜냐하면 유기전계 발광소자는 구동시 포화영역(saturation)에 구동해야 하기 때문인데 만약 소스 전극과 드레인 전극의 구성을 바꾸게 되며, 드레인 전극부에 핀치 오프(pinch off)가 발생하게 되고 이것이 채널의 저항성분으로 작용하게 된다.
따라서, 열이 발생하게 되므로 오히려 구동소자의 열화에 의한 동작 불량을 유발하게 된다.
따라서, 도 8 내지 도 12의 구성에서, 소스 및 드레인 전극 사이의 이격된 돌출부가 많을수록 병렬 연결된 박막트랜지스터의 개수가 늘어나게 된다.
도 8 내지 도 12의 구성예 이외에도 변형하여 설계할 수 있다.
이하, 도 13과 도 14를 참조하여, 본 발명에 따른 유기전계 발광소자에 구성되는 박막트랜지스터 어레이부의 제조공정을 설명한다.
도 13a 내지 도 13f와 도 14a 내지 도 14f는 도 6의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
도 13a 내지 도 14a에 도시한 바와 같이, 기판(100)상에 화소 영역과, 화소 영역(P)의 일 측에 스위칭 영역(S)과 구동 영역(D)을 정의한다.
상기 다수의 영역(B,S,P)이 정의된 기판(100)상에 알루미늄(Al), 알루미늄합금(AlNd), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 티타늄(Ti)을 포함하는 도전성금속 그룹 중 선택된 하나를 증착하고 패턴하여, 일 방향으로 연장된 게이트 배선(도 6의 104)과, 게이트 배선에서 스위칭 영역(S)으로 돌출된 게이트 전극(102)과, 상기 구동 영역(D)에 게이트 전극(106)을 형성한다.
이때, 상기 구동영역(D)에 형성한 게이트 전극(106)은 제 1 및 제 2 하부 게이트 전극(106a,106b)으로 분기하여 형성한다. 상기 분기된 게이트 전극(106a,106b)은 끝단에서 연결하여 형성할 수 도 있다.
다음으로 도 13b와 도 14b에 도시한 바와 같이, 상기 스위칭 영역(S)및 구동 영역(D)에 게이트 전극(102,106)을 형성한 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여, d1의 두께로 제 1 절연막인 게이트 절연막(108)을 형성한다.
상기 게이트 절연막(108)의 상부에 순수 비정질 실리콘(a-Si:H)과 불순물을 포함하는 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 상기 스위칭 영역(S)과 구동 영역(D)에 구성된 게이트 전극(102,106)상부의 게이트 절연막(108)상에 액티층(110,114)과 오믹 콘택층(112, 116)을 형성한다.
이때, 상기 구동영역(D)에 형성한 액티브층 및 오믹 콘택층(114,116)은 분기된 양측 게이트 전극(106a,106b)에 걸쳐지도록 형성한다.
즉, 상기 액티브층(114)과 오믹 콘택층(116)이 상기 분기된 각 게이트 전극(106a,106b)의 상부에 위치하면 된다.
다음으로, 상기 게이트 절연막(108)을 식각하여, 상기 구동영역(D)에 형성한 게이트 전극(106)의 일 끝단을 노출하여 게이트 콘택홀(118)을 형성한다.
도 13c와 도 14c에 도시한 바와 같이, 상기 스위칭 영역(S)과 구동 영역(D)에 각각 액티브층(110,114)과 오믹 콘택층(112,116)을 적층하여 형성한 기판(100)의 전면에, 전술한 바와 같은 도전성 금속물질을 증착하고 패턴하여, 상기 스위칭 영역(S) 및 구동 영역(D)에 구성된 오믹 콘택층(112,116) 상부에 서로 이격하여 구성된 소스 전극(120a,122a)과 드레인 전극(120b,122b)을 형성한다.
이때, 상기 스위칭 영역(S)의 드레인 전극(118)은 상기 구동영역(D)의 노출된 게이트 전극(106)에 접촉하면서 형성된다.
또한, 상기 구동 영역(D)의 오믹 콘택층(116)의 상부에 서로 이격하여 구성된 소스 전극(122a)과 드레인 전극(122b)은 아래와 같이 구성된다.
즉, 평면적으로 "U"형상의 소스 전극(112a)내부 양측은 돌출부가 마주하여 구성된 톱니 형상이며, 상기 드레인 전극(122b)은 상기 소스 전극(122a)의 내부에 위치하여 상기 드레인 전극(122b)과 마주하여 이와 이격된 돌출부를 가지는 톱니 형상으로 구성한다.
이때, 상기 소스 전극(122a)의 내부와 이에 따른 드레인 전극(122b)의 형상은 앞서 도 8 내지 도 12의 구성에 따라 회로적으로 박막트랜지터가 병렬로 연결된 형상으로 구성할 수 있다.
단, 규칙은 게이트 전극(106)의 상부에 반드시 액티브층(114)이 존재하고, 상기 게이트 전극(106)에 대응하는 액티브층(114)의 상부에 소스 전극(122a)과 드레인 전극(122b)이 일정간격 구성되어야 한다는 것이다. 이와 같이 구성되어야만 상기 소스 및 드레인 전극(122a,122b)사이에 위치한 액티브층의 표면에 채널(channel)이 형성되며 비로소 박막트랜지스터로서의 기능을 하게 되기 때문이다.
따라서, 앞서 설명한 "U"형상의 소스 전극과, 소스 전극 내부에 위치한 드레인 전극의 형상을 변형하여 전술한 규칙에 따라 병렬로 연결된 다수의 박막트랜지스터를 형성할 수 있다.
상기 구동 영역(D)과 스위칭 영역에(S) 각각 이격된 소스 전극(120a,122a)과 드레인 전극(120b,122b)을 형성한 후, 소스 및 드레인 전극 사이의 오믹 콘택영역(112,116)을 제거하여 하부의 액티브층(110,114)을 노출하는 공정을 진행한다.
도 13d와 도 14d에 도시한 바와 같이, 상기 소스 및 드레인 전극(120,122a/120b,122b)이 형성된 기판(100)의 전면에 d2의 두께로 제 1 보호막(124)을 형성한다.
다음으로, 상기 보호막(124)을 패턴하여, 상기 스위칭 영역(S)에 구성되고 상기 하부 게이트 전극(106)접촉하는 드레인 전극(120b)의 일 측 끝단을 노출하는 제 1 콘택홀(126)과, 상기 구동 영역(D)에 형성한 소스 전극(122a)의 일측을 노출하는 제 2 콘택홀(128)을 형성한다.
도 13e와 도 14e에 도시한 바와 같이, 상기 제 1 보호막(124)이 형성된 기판(100)의 전면에 전술한 바와 같은 도전성 금속물질을 증착하고 패턴하여, 상기 스위칭 영역(S)에 형성한 드레인 전극(120b)과 접촉하는 상부 게이트 전극(130)을 형성하고, 상기 구동 영역(D)에 형성한 소스 전극(122a)과 접촉하는 전원 배선(132)을 형성한다.
이때, 상기 상부 게이트 전극(130)은 제 1 및 제 2 상부전극(130a,130b)으로 분기하여 형성하며, 상기 제 1 및 제 2 하부 전극(106a,106b)과 평면적으로 겹치는 형상으로 구성한다. 이때, 상기 스위칭 영역(S)의 드레인 전극(120b)과 상기 하부 게이트 전극(106)과 상부 게이트 전극(130)이 동시에 접촉되는 형상이 된다..
이러한 구성은, 앞서 형성한 병렬로 연결한 다수의 박막트랜지스터의 구성이 회로적으로 상기 액티브층을 중심으로 상부에도 형성되는 구성이 된다.
단, 상기 하부 게이트 전극(106)과 상부 게이트 전극(130)간 신호간섭을 방지하기 위해 상기 하부 게이트 전극(106a,106b)과 액티브층(114)의 사이에 존재하는 게이트 절연막(108)의 두께(d1)보다, 상기 액티브층(114)과 상부 게이트 전극(130a,130b)사이에 존재하는 제 1 보호막(134)의 두께(d2)를 두껍게 구성한다.
이와 같은 구성은 상기 액티브층을 중심으로 상부와 하부에 다수개가 병렬로 연결된 박막트랜지스터가 구성된 형상이므로, 액티브채널의 W/L의 비를 최대로 확보할 수 있는 구성이다.
도 13f와 도 14f에 도시한 바와 같이, 상기 상부 게이트 전극(130)과 전원 배선(132)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하거나, 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 제 2 보호막(134)을 형성한다.
도시하지는 않았지만, 상기 구동 영역(D)에 구성된 드레인 전극(122b)의 일부를 노출하는 공정을 진행한 후, 도 6에 도시한 연결전극을 형성한다.
전술한 바와 같은 공정을 통해 본 발명에 따른 유기전계 발광소자의 어레이부를 형성할 수 있으며, 상기 도 6에서 설명한 발광부와 합착하여 유기전계 발광소자를 제작할 수 있다.
본 발명에 따른 유기전계 발광소자는 스위칭 소자와 구동소자로 비정질 박막트랜지스터를 사용함에 있어서, 상기 구동소자를 다수개가 병렬로 연결된 비정질 박막랜지스터로 형성한다.
따라서, 상기 구동 소자에 가해지는 전류 스트레스는 병렬 연결된 박막트랜 지스터에 골고루 분산되어 전류 스트레스가 구동소자의 동작에 큰 영향을 미치지 않는다. 그러므로 고화질의 유기전계 발광소자를 제작할 수 있는 효과가 있다.
또한, 유기전계 발광소자를 듀얼플레이트 구조로 형성하여, 종래의 구조와 달리 투명한 애노드 전극(anode)층이 기판의 상부에 위치할 수 있으므로, 탑에미션(top emission)방식으로 동작이 가능하여 개구영역을 더욱 확보할 수 있어 고휘도를 구현할 수 있는 효과가 있다.
또한, 하부 어레이부를 설계할 때 개구영역에 대해 고려할 필요가 없기 때문에 설계의 자유도가 매우 높고, 어레이부와 발광부를 별도로 제작하기 때문에 불량이 발생하여도 불량난 부분만 교체하면 되므로 생산 수율을 개선할 수 있는 효과가 있다.

Claims (15)

  1. 기판 상에 서로 교차하여 다수의 화소 영역을 정의하는 게이트 배선과 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 위치하고, 게이트 전극과 비정질 실리콘 액티브층과 소스 전극과 드레인 전극을 포함하는 스위칭 소자와;
    상기 스위칭 소자의 드레인 전극과 연결되고, 하나로 연결되면서 서로 이격된 하부 제 1 및 제 2 게이트 전극과, 하부 게이트 전극의 상부에 d1의 두께로 구성된 제 1 절연막과, 상기 제 1 절연막 상에 구성된 비정질 액티브층, 상기 액티브층 상에 드레인 전극과 드레인 전극의 양측에서 소정간격 이격된 소스 전극과, 상기 액티브층 상에 d2의 두께를 가지며, d1< d2의 관계로 구성된 제 2 절연막을 사이에 두고 상기 하부 게이트 전극과 접촉하여 구성된 상부 제 1 및 제 2 게이트 전극을 포함하는 구동소자와;
    상기 구동소자와 전기적으로 연결된 발광부
    를 포함하는 유기전계 발광 소자.
  2. 제 1 항에 있어서,
    상기 구동 소자의 드레인 전극과 연결된 전원배선이 더욱 구성된 유기전계 발광소자.
  3. 제 1 항에 있어서,
    상기 소스 전극은 "U"형상으로 구성하고, 소스 전극의 내부에 드레인 전극을 막대형상으로 이격하여 구성함에 있어서, 소스 전극과 드레인 전극의 마주보는 면은 평면적으로 모두 돌출부가 마주 구성된 톱니 형상이거나, 일측 면이 톱니형상으로 구성된 유기전계 발광소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 상부 게이트 전극과 하부 게이트 전극은 상기 소스 전극과 드레인 전극의 각 돌출부 사이의 이격영역에 대응하여 위치한 유기전계 발광소자.
  5. 제 1 항에 있어서,
    상기 발광부는 상기 구동소자와 접촉하는 양극 전극과, 양극전극 상부에 구성된 유기 발광층과, 유기발광층의 상부에 구성된 음극 전극으로 구성된 유기전계 발광소자.
  6. 이격 하여 구성되고 다수의 화소 영역이 정의된 제 1 기판과, 제 2 기판과;
    상기 제 1 기판 상에 서로 교차하여 다수의 화소 영역을 정의하는 게이트 배선과 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 위치하고, 게이트 전극과 비정질 실리콘 액티브층과 소스 전극과 드레인 전극을 포함하는 스위칭 소자와;
    상기 스위칭 소자의 드레인 전극과 연결되고, 하나로 연결되면서 서로 이격된 하부 제 1 및 제 2 게이트 전극과, 하부 게이트 전극의 상부에 d1의 두께로 구성된 제 1 절연막과, 상기 제 1 절연막 상에 구성된 비정질 액티브층, 상기 액티브층 상에 드레인 전극과 드레인 전극의 양측에서 소정간격 이격된 소스 전극과, 상기 액티브층 상에 d2의 두께를 가지며, d1< d2의 관계로 구성된 제 2 절연막을 사이에 두고 상기 하부 게이트 전극과 접촉하는 상부 제 1 및 제 2 게이트 전극을 포함하는 구동소자와;
    상기 제 2 기판의 일면에 구성된 제 1 전극과;
    상기 제 1 전극의 상부에 구성된 발광층과;
    상기 발광층의 상부에 상기 화소 영역마다 독립적으로 구성되고, 상기 구동소자와 연결된 제 2 전극을
    포함하는 유기전계 발광 소자.
  7. 제 6 항에 있어서,
    상기 구동 소자의 소스 전극과 연결된 전원배선이 더욱 구성된 유기전계 발 광소자.
  8. 제 6 항에 있어서,
    상기 소스 전극은 "U"형상으로 구성하고, 소스 전극의 내부에 드레인 전극을 막대형상으로 이격하여 형성함에 있어서, 소스 전극과 드레인 전극의 마주보는 면은 평면적으로 모두 돌출부가 마주 구성된 톱니 형상이거나, 일측 면이 톱니형상으로 형성된 유기전계 발광소자.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 상부 게이트 전극과 하부 게이트 전극은 상기 소스 전극과 드레인 전극의 각 돌출부 사이의 이격영역에 형성된 유기전계 발광소자.
  10. 제 1 항에 있어서,
    상기 제 1 전극은 양극 전극(anode electrode)이고, 상기 제 2 전극은 음극 전극(cathode)인 유기전계 발광소자.
  11. 다수의 화소 영역이 정의된 제 1 기판과, 제 2 기판을 준비하는 단계와;
    상기 제 1 기판 상에 서로 교차하여 다수의 화소 영역을 정의하는 게이트 배선과 데이터 배선을 형성하는 단계와;
    상기 게이트 배선과 데이터 배선의 교차지점에 위치하고, 게이트 전극과 비정질 실리콘 액티브층과 소스 전극과 드레인 전극을 포함하는 스위칭 소자를 형성하는 단계와;
    상기 스위칭 소자의 드레인 전극과 연결되고, 하나로 연결되면서 서로 이격된 하부 제 1 및 제 2 게이트 전극과, 하부 게이트 전극의 상부에 d1의 두께로 구성된 제 1 절연막과, 상기 제 1 절연막 상에 구성된 비정질 액티브층, 상기 액티브층 상에 드레인 전극과 드레인 전극의 양측에서 소정간격 이격된 소스 전극과, 상기 액티브층 상에 d2의 두께를 가지며, d1< d2의 관계로 구성된 제 2 절연막을 사이에 두고 상기 하부 게이트 전극과 접촉하여 구성된 상부 제 1 및 제 2 게이트 전극을 포함하는 구동소자를 형성하는 단계와;
    상기 제 2 기판의 일면에 구성된 제 1 전극을 형성하는 단계와;
    상기 제 1 전극의 상부에 유기 발광층을 형성하는 단계와;
    상기 발광층의 상부에 상기 화소 영역마다 독립적으로 구성되고, 상기 구동소자와 연결된 제 2 전극을 형성하는 단계를
    포함하는 유기전계 발광 소자.
  12. 제 11 항에 있어서,
    상기 구동 소자의 소스 전극과 연결된 전원배선이 더욱 형성된 유기전계 발광소자 제조방법.
  13. 제 11 항에 있어서,
    상기 소스 전극은 "U"형상으로 구성하고, 소스 전극의 내부에 드레인 전극을 막대형상으로 이격하여 형성함에 있어서, 소스 전극과 드레인 전극의 마주보는 면은 평면적으로 모두 돌출부가 마주 구성된 톱니 형상이거나, 일측 면이 톱니형상으로 형성된 유기전계 발광소자 제조방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 상부 게이트 전극과 하부 게이트 전극은 상기 소스 전극과 드레인 전극의 돌출부 사이의 이격영역에 형성된 유기전계 발광소자 제조방법.
  15. 제 11 항에 있어서,
    상기 제 1 전극은 양극 전극(anode electrode)이고, 상기 제 2 전극은 음극 전극(cathode)인 유기전계 발광소자 제조방법.
KR1020030098135A 2003-12-27 2003-12-27 유기전계 발광소자와 그 제조방법 KR100557731B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030098135A KR100557731B1 (ko) 2003-12-27 2003-12-27 유기전계 발광소자와 그 제조방법
US11/020,065 US7446741B2 (en) 2003-12-27 2004-12-23 Active matrix organic electroluminescent display device and method of fabricating the same
CNB2004101027737A CN100435381C (zh) 2003-12-27 2004-12-27 有源矩阵有机电致发光显示器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098135A KR100557731B1 (ko) 2003-12-27 2003-12-27 유기전계 발광소자와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050067255A KR20050067255A (ko) 2005-07-01
KR100557731B1 true KR100557731B1 (ko) 2006-03-06

Family

ID=34747736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098135A KR100557731B1 (ko) 2003-12-27 2003-12-27 유기전계 발광소자와 그 제조방법

Country Status (3)

Country Link
US (1) US7446741B2 (ko)
KR (1) KR100557731B1 (ko)
CN (1) CN100435381C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021162680A1 (en) * 2020-02-11 2021-08-19 Hewlett-Packard Development Company, L.P. Dual plate olet displays

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624314B1 (ko) * 2005-06-22 2006-09-19 삼성에스디아이 주식회사 발광표시장치 및 박막트랜지스터
US7750874B2 (en) * 2005-09-07 2010-07-06 Chunghwa Picture Tubes, Ltd. Organic electro-luminescence display apparatus
JP2007121629A (ja) * 2005-10-27 2007-05-17 Canon Inc アクティブマトリクス型表示装置およびカメラ
CN100353407C (zh) * 2005-11-08 2007-12-05 友达光电股份有限公司 像素的驱动方法
KR101251998B1 (ko) 2006-02-20 2013-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101183437B1 (ko) * 2006-06-14 2012-09-14 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 유기전계발광표시장치
KR101293562B1 (ko) * 2006-06-21 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100814820B1 (ko) 2006-08-31 2008-03-20 삼성에스디아이 주식회사 유기 발광 표시장치
KR101491136B1 (ko) * 2007-07-20 2015-02-09 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 제조방법
TWI459587B (zh) * 2012-02-02 2014-11-01 Chunghwa Picture Tubes Ltd 主動式發光元件
KR102061791B1 (ko) * 2012-11-13 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102132781B1 (ko) * 2013-07-12 2020-07-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102253966B1 (ko) * 2013-12-09 2021-05-18 엘지디스플레이 주식회사 유기전계 발광표시장치, 이의 제조방법 및 검사방법
CN103715226A (zh) * 2013-12-12 2014-04-09 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置
CN105742294B (zh) * 2016-03-23 2019-01-15 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
US20200118988A1 (en) * 2018-10-16 2020-04-16 Innolux Corporation Electronic device
US20230082769A1 (en) * 2020-03-30 2023-03-16 Sharp Kabushiki Kaisha Display device and method for manufacturing display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4781437A (en) * 1987-12-21 1988-11-01 Hughes Aircraft Company Display line driver with automatic uniformity compensation
US5808317A (en) * 1996-07-24 1998-09-15 International Business Machines Corporation Split-gate, horizontally redundant, and self-aligned thin film transistors
US6219019B1 (en) * 1996-09-05 2001-04-17 Kabushiki Kaisha Toshiba Liquid crystal display apparatus and method for driving the same
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JP2001117509A (ja) * 1999-10-14 2001-04-27 Nippon Hoso Kyokai <Nhk> 有機ｅｌ表示装置
KR100751172B1 (ko) * 2000-12-29 2007-08-22 엘지.필립스 엘시디 주식회사 2-도트 인버젼 방식 액정 패널 구동 방법 및 그 장치
JP4757393B2 (ja) * 2001-03-23 2011-08-24 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
US7230592B2 (en) * 2002-03-04 2007-06-12 Hitachi, Ltd. Organic electroluminescent light emitting display device
JP4165120B2 (ja) * 2002-05-17 2008-10-15 株式会社日立製作所 画像表示装置
JP4050972B2 (ja) * 2002-10-16 2008-02-20 株式会社 日立ディスプレイズ 表示装置
TW583466B (en) * 2002-12-09 2004-04-11 Hannstar Display Corp Structure of liquid crystal display
KR20050068860A (ko) * 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 듀얼 플레이트 유기전계 발광소자용 상부기판 및 그의제조방법
DE102004031109B4 (de) * 2003-12-30 2016-03-31 Lg Display Co., Ltd. Organisches Lumineszenzdisplay vom Doppeltafeltyp sowie Verfahren zum Herstellen desselben
JP4214946B2 (ja) * 2004-04-20 2009-01-28 セイコーエプソン株式会社 電気光学装置および電子機器
JP2006066871A (ja) * 2004-07-27 2006-03-09 Seiko Epson Corp 発光装置、画像形成装置および表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021162680A1 (en) * 2020-02-11 2021-08-19 Hewlett-Packard Development Company, L.P. Dual plate olet displays

Also Published As

Publication number Publication date
US7446741B2 (en) 2008-11-04
US20050156514A1 (en) 2005-07-21
CN1638564A (zh) 2005-07-13
CN100435381C (zh) 2008-11-19
KR20050067255A (ko) 2005-07-01

Similar Documents

Publication Publication Date Title
KR100543478B1 (ko) 유기전계 발광소자와 그 제조방법
US6998770B2 (en) Organic electroluminescent device and fabricating method thereof
KR100557731B1 (ko) 유기전계 발광소자와 그 제조방법
KR100500147B1 (ko) 유기전계 발광소자와 그 제조방법
KR100544436B1 (ko) 유기전계 발광소자와 그 제조방법
KR100435054B1 (ko) 유기전계 발광소자와 그 제조방법
US20050127825A1 (en) Dual panel-type organic electroluminescent display device and method of fabricating the same
KR100594865B1 (ko) 유기전계 발광소자와 그 제조방법
KR100473590B1 (ko) 유기전계 발광소자와 그 제조방법
US6744197B2 (en) Organic electroluminescent display device and method of fabricating the same
KR100557235B1 (ko) 유기전계 발광소자와 그 제조방법
KR100473999B1 (ko) 유기전계 발광소자와 그 제조방법
KR100554494B1 (ko) 유기전계 발광소자와 그 제조방법
JP4108674B2 (ja) 有機電界発光素子とその製造方法
KR100591254B1 (ko) 유기전계 발광소자와 그 제조방법
KR100984824B1 (ko) 상부발광형 유기전계발광 소자 및 그 제조방법
KR100549985B1 (ko) 유기전계 발광소자와 그 제조방법
KR100632214B1 (ko) 유기전계 발광소자와 그 제조방법
KR20050068440A (ko) 유기전계 발광소자와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 15