KR100473999B1 - 유기전계 발광소자와 그 제조방법 - Google Patents

유기전계 발광소자와 그 제조방법 Download PDF

Info

Publication number
KR100473999B1
KR100473999B1 KR10-2002-0038812A KR20020038812A KR100473999B1 KR 100473999 B1 KR100473999 B1 KR 100473999B1 KR 20020038812 A KR20020038812 A KR 20020038812A KR 100473999 B1 KR100473999 B1 KR 100473999B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
light emitting
organic light
contact
Prior art date
Application number
KR10-2002-0038812A
Other languages
English (en)
Other versions
KR20040004783A (ko
Inventor
박재용
유충근
김옥희
이남양
김관수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0038812A priority Critical patent/KR100473999B1/ko
Priority to US10/608,229 priority patent/US7105999B2/en
Priority to JP2003191733A priority patent/JP4068520B2/ja
Priority to CNB031482406A priority patent/CN1301558C/zh
Priority to GB0329484A priority patent/GB2409324B/en
Priority to TW092136634A priority patent/TWI254454B/zh
Publication of KR20040004783A publication Critical patent/KR20040004783A/ko
Application granted granted Critical
Publication of KR100473999B1 publication Critical patent/KR100473999B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission

Abstract

본 발명은 유기전계 발광소자에 관한 것으로 특히, 유기 전계 발광소자의 제조방법에 관한 것이다.
요약하면, 본 발명에 따른 유기전계 발광소자는 제 1 기판에 박막트랜지스터 어레이부를 구성하고, 제 1 기판과 합착되는 제 2 기판에 유기 발광부를 구성하는 듀얼 플레이트(dual plate) 구조이다.
전술한 구성에서, 상기 제 1 기판 상에 박막트랜지스터와 유기 발광부의 제 2 전극(음극 전극)과 접촉하는 제 1 연결전극을 형성하는 동시에, 제 1 기판의 외곽에 구성되는 공통전극과 상기 유기발광부의 제 1 전극(양극 전극)을 연결하는 제 2 연결전극을 형성한다.
상기 공통전극은 기판의 일 측 또는 양 측에 구성할수 있으며, 상기 제 1 및 제 2 기판을 부착하는 실런트(sealant)의 안쪽 또는 바깥쪽에 구성할 수 있다.
전술한 바와 같은 구성은 박막트랜지스터 어레이부에 직접 유기발광부를 형성하는 것을 피할 수 있으므로 공정 상 어려움을 해소할 수 있고, 공통전극과 제 2 연결전극의 접촉특성을 용이하게 하는 구성임으로 신호불량을 방지하여 고화질의 유기전계 발광소자를 제작할 수 있다.

Description

유기전계 발광소자와 그 제조방법{The organic electro-luminescence device and method for fabricating of the same}
본 발명은 유기전계 발광소자에 관한 것으로 특히, 제 1 기판에는 박막트랜지스터 어레이부를 구성하고 제 1 기판과 합착되는 제 2 기판에는 유기전계 발광부를 구성한 이중 플레이트 구조의 유기전계 발광소자(DPOLED)와 그 제조방법에 관한 것이다.
일반적으로, 유기전계 발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.
이러한 원리로 인해 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.
또한, 유기전계 발광소자는 고품위 패널특성(저전력, 고휘도, 고반응속도, 저중량)을 나타낸다. 이러한 특성때문에 OELD는 이동통신 단말기, CHS, PDA, Camcorder, Palm PC등 대부분의 consumer전자 응용제품에 사용될수 있는 강력한 차세대 디스플레이로 여겨지고 있다.
또한 제조 공정이 단순하기 때문에 생산원가를 기존의 LCD보다 많이 줄일 수 있는 장점이 있다.
이러한 유기전계 발광소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.
상기 수동 매트릭스형 유기전계 발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할 수록 개구율이 저하되는 단점이 있다.
반면 능동 매트릭스형 유기전계 발광소자는 높은 발광효율과 고 화질을 제공할 수 있는 장점이 있다.
도 1은 종래의 유기전계 발광소자의 구성을 개략적으로 도시한 도면이다.
도시한 바와 같이, 유기전계 발광소자(10)는 투명한 제 1 기판(12)의 상부에 박막트랜지스터(T)어레이부(14)와, 박막트랜지스터 어레이부(14)의 상부에 제 1 전극(16)과 유기 발광층(18)과 제 2 전극(20)이 구성된다.
이때, 상기 발광층(18)은 적(R),녹(G),청(B)의 컬러를 표현하게 되는데, 일반적인 방법으로는 상기 각 화소(P)마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용한다.
상기 제 1 기판(12)이 흡습제(22)가 부착된 제 2 기판(28)과 실런트(26)를 통해 합착되므로서 캡슐화된 유기전계 발광소자(10)가 완성된다.
이때, 상기 흡습제(22)는 캡슐내부에 침투할 수 있는 수분과 산소를 제거하기 위한 것이며, 기판(28)의 일부를 식각하고 식각된 부분에 흡습제(22)를 채우고 테이프(25)로 고정한다.
도 2는 종래의 유기전계 발광소자에 구성되는 박막트랜지스터 어레이부를 개략적으로 도시한 평면도이다.
일반적으로, 능동 매트릭스형 박막트랜지스터 어레이부는 기판(12)에 정의된 다수의 화소마다 스위칭 소자(TS)와 구동 소자(TD)와 스토리지 캐패시터(storage capacitor : CST)가 구성되며, 동작의 특성에 따라 상기 스위칭 소자(TS) 또는 구동 소자(TD)는 각각 하나 이상의 박막트랜지스터의 조합으로 구성될 수 있다.
이때, 상기 기판(12)은 투명한 절연 기판을 사용하며, 그 재질로는 유리나 플라스틱을 예를 들 수 있다.
도시한 바와 같이, 기판(12)상에 서로 소정 간격 이격 하여 일 방향으로 구성된 게이트 배선(32)과, 게이트 배선(32)과 절연막을 사이에 두고 교차하는 데이터 배선(34)이 구성된다.
동시에, 상기 데이터 배선(34)과 평행하게 이격되며 게이트 배선과 교차하는 전원 배선(35)이 구성된다.
상기 스위칭 소자(TS)와 구동 소자(TD)로 각각 게이트 전극(36,38)과 액티브층(40,42)과 소스 전극(46,48) 및 드레인 전극(50,52)을 포함하는 박막트랜지스터가 사용된다.
전술한 구성에서, 상기 스위칭 소자(TS)의 게이트 전극(36)은 상기 게이트 배선(32)과 연결되고, 상기 소스 전극(46)은 상기 데이터 배선(34)과 연결된다.
상기 스위칭 소자(TS)의 드레인 전극(50)은 상기 구동 소자(TD)의 게이트 전극(38)과 콘택홀(54)을 통해 연결된다.
상기 구동 소자(TD)의 소스 전극(48)은 상기 전원 배선(35)과 콘택홀(56)을 통해 연결된다.
또한, 상기 구동 소자(TD)의 드레인 전극(52)은 화소부(P)에 구성된 제 1 전극(16)과 접촉하도록 구성된다.
이때, 상기 전원 배선(35)과 그 하부의 다결정 실리콘층인 제 1 전극(15)은 절연막을 사이에 두고 겹쳐져 스토리지 캐패시터(CST)를 형성한다.
이하, 도 3은 전술한 바와 같은 어레이구성을 가진 유기전계 발광소자의 평면구성을 개략적으로 도시한 평면도이다.
도시한 바와 같이, 기판(12)의 일 측에는 데이터 패드부(E)가 구성되고, 데이터 패드부와 평행하지 않은 기판의 양측에는 게이트 패드부(F1,F2)가 각각 구성된다.
상기 데이터 패드부(E)와 평행한 기판(12)의 일 측에는 공통전극(39)을 구성한다.
이때, 상기 공통전극은 제 2 전극(음극 전극)(도 1의 20)에 공통전압을 인가하여 제 2 전극의 전위를 유지하도록 하는 역할을 한다.
이하, 도 4를 참조하여 종래에 따른 유지전계 발광소자의 단면 구성을 설명한다.
도 4는 도 2의 Ⅲ-Ⅲ`과 도 3의 Ⅳ-Ⅳ`를 절단한 단면도이다.
(도 2의 구성은 도 3의 한 부분이므로 연속하여 절단하였다고 생각하고 이를 도 4의 단면도로 나타낸다.)
도시한 바와 같이, 유기전계 발광소자는 게이트 전극(38)과, 액티브층(42)과 소스 전극(56)과 드레인 전극(52)을 포함하는 구동소자인 박막트랜지스터(TD)가 구성되고, 구동소자(TD)의 상부에는 절연막(57)을 사이에 두고 구동소자(TD)의 드레인 전극(52)과 접촉하는 제 1 전극(양극 전극)(16)과, 제 1 전극(16)의 상부에 특정한 색의 빛을 발광하는 발광층(18)과, 발광층(18)의 상부에는 제 2 전극(음극 전극)(20)이 구성된다.
상기 구동소자(TD)와는 병렬로 스토리지 캐패시터(CST)가 구성되며, 소스 전극(56)은 스토리지 캐패시터(CST)의 제 2 전극(전원배선)(35)과 접촉하여 구성되며, 상기 제 2 전극(35)의 하부에는 상기 제 1 전극(15)이 구성된다.
상기 구동소자(TD)와 스토리지 캐패시터(CST)와 유기 발광층(18)이 구성된 기판의 전면에는 제 2 전극(20)이 구성된다.
전술한 구성에서, 기판(12)의 외곽에는 상기 제 2 전극(20)에 공통전압을 인가하는 공통전극(39)을 상기 구동소자(TD)의 소스 및 드레인 전극(56,52)과 동일층 동일물질로 형성한다.
상기 공통 전극(39)은 상부에 구성된 다수의 절연막을 식각한 제 1 콘택홀(50)과 제 2 콘택홀(52)에 의해 일부가 노출되며, 상기 제 2 전극(20)은 제 1 콘택홀(50)을 통해 공통전극과 접촉하는 구성이고, 상기 제 2 콘택홀(52)은 외부에 구성되는 전원부에서 상기 제 2 전극에 전달할 공통전압을 입력받기 위해, 외부의 전원배선(미도시)과 공통전극을 연결하기 위한 구성이다.
전술한 바와 같은 구성을 통해 종래의 유기전계 발광소자를 제작할 수 있다.
그러나, 종래의 경우와 같이, 단일 기판 상에 박막트랜지스터 어레이부와 발광부를 형성하는 경우, 박막트랜지스터의 수율과 유기 발광층의 수율의 곱이 박막트랜지스터와 유기 발광층을 형성한 패널의 수율을 결정하게 된다.
따라서, 종래의 경우와 같이 구성된 하판은 상기 유기 발광층의 수율에 의해 패널의 수율이 크게 제한되는 문제점을 가지고 있었다.
특히, 박막트랜지스터가 양호하게 형성되었다 하더라도, 1000Å정도의 박막을 사용하는 유기 발광층의 형성시 이물이나 기타 다른 요소에 의해 불량이 발생하게 되면 패널은 불량등급으로 판정된다.
이로 인하여 양품의 박막트랜지스터를 제조하는데 소요되었던 제반 경비 및 원재료비의 손실로 이어지고, 수율이 저하되는 문제점을 가지고 있었다.
또한, 전술한 바와 같은 하부 발광방식은 인캡슐레이션에 의한 안정성 및 공정이 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있다.
앞서 설명하지는 않았지만, 상부 발광방식은 빛이 상부로 나오기 때문에 빛이 나아가는 방향이 하부의 박막트랜지스터 어레이부와 무관하여 박막트랜지스터 설계가 용이하고, 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부 발광방식 구조에서는 유기전계 발광층 상부에 통상적으로 음극이 위치함에 따라 재료 선택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 점과, 광투과도의 저하를 최소화하기 위해 박막형 보호막을 구성해야 하는 경우 외기를 충분히 차단하지 못하는 문제점이 있었다.
본원 발명은 이를 해결하기 위한 목적으로 제안된 것으로, 상기 박막트랜지스터 어레이부와 발광부를 별도의 기판에 구성한 후 이를 합착한 상부 발광 방식의 유기전계 발광소자와 그 제조방법을 제안한다.
이때, 상기 어레이기판의 외곽에 구성되는 공통전극을 기존 보다 상위층에 구성하고, 또한 상기 공통전극과 상부기판에 구성된 제 2 전극과의 연결을 용이하게 하기 위해 연결전극을 더욱 구성한다.
전술한 바와 같은 구성은 종래의 유기전계 발광소자의 문제를 해결할 수 있고, 또한 기판의 외곽에 발광부의 제 2 전극과 공통패드를 연결하는 연결전극을 더욱 구성함으로써, 신호 불량을 방지하여 고화질의 유기전계 발광소자를 제작할 수 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 특징의 따른 유기전계 발광소자는 서로 이격하여 구성되고 다수의 화소부가 정의된 제 1 기판과 제 2 기판과; 상기 제 1 기판의 외곽에 구성된 공통 전극과; 상기 화소영역의 일 측에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 구동 박막트랜지스터와; 상기 드레인 전극과 접촉하는 제 1 연결전극과; 상기 제 1 연결전극과 동일층 동일물질로 구성되고, 상기 공통 전극과 연결된 제 2 연결전극과; 상기 제 1 기판과 마주보는 제 2 기판의 전면에 구성되고, 기판의 외곽에서 상기 제 2 연결전극과 접촉하여 구성된 제 1 전극과; 상기 제 1 전극의 상부에 구성된 유기발광층과; 상기 유기발광층의 상부에 상기 화소 영역마다 독립적으로 패턴되어 구성되고, 상기 연결전극과 접촉하는 제 2 전극과; 상기 제 1 기판과 제 2 기판을 부착하는 실런트를 포함한다.
상기 액티브층은 다결정 실리콘으로 형성하며, 상기 구동소자와 연결되어 신호전류를 인가하는 전원배선을 구성한다.
상기 구동소자와 병렬로 연결되는 스토리지 캐패시터를 더욱 구성한다.
상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)이며, 제 1 전극은 인듐-틴-옥사이드(ITO)로 구성하고, 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 구성한다.
상기 공통 전극은 실런트의 안쪽에 위치하여, 기판의 일측 또는 양측에 구성하는 것을 특징으로 하며, 공통 전극이 기판의 바깥쪽에 위치할 경우에는 기판의 일 측에만 구성하는 것을 특징으로 한다.
상기 제 2 기판과 제 1 전극과의 사이에 제 1 전극 보다 저항이 작은 보조 전극 패턴을 화소부 이외의 영역에 더욱 구성한다.
본 발명의 특징에 따른 유기전계 발광소자 제조방법은 제 1 기판과 제 2 기판을 준비하는 단계와; 상기 제 1 기판 상에 제 1 절연막인 버퍼층을 형성하는 단계와; 상기 버퍼층의 상부에 다결정 실리콘인 액티브층을 형성하는 단계와; 상기 액티브층의 상부에 게이트 전극과 제 2 절연막인 게이트 절연막을 적층하는 단계와; 상기 게이트 전극이 형성된 기판의 전면에 제 3 절연막을 형성하는 단계와; 상기 제 3 절연막의 상부에 전원 배선을 형성하는 단계와; 상기 파워배선이 형성된 기판의 전면에 제 4 절연막을 형성한후, 상기 게이트 전극의 양측 액티브층을 각각 노출하는 제 1, 제 2 콘택홀과, 상기 파워배선의 일부를 노출하는 제 3 콘택홀을 형성하는 단계와; 상기 노출된 일 측의 액티브층과 접촉하는 드레인 전극과, 상기 노출된 타측의 액티브층과 파워배선과 동시에 접촉하는 소스 전극과, 기판의 외곽에 일 방향으로 공통 전극을 형성하는 단계와; 상기 소스 및 드레인 전극과 공통 전극이 형성된 기판의 전면에 제 5 절연막을 형성한 후 패턴하여, 상기 드레인 전극의 일부를 노출하는 제 4 콘택홀과 상기 공통패드의 양측을 각각 노출하는 제 5, 제 6 콘택홀을 형성하는 단계와; 상기 노출된 드레인 전극과 접촉하는 제 1 연결전극과, 상기 제 5 콘택홀을 통해 노출된 공통패드전극과 접촉하는 제 2 연결전극을 형성하는 단계와; 상기 제 1 기판과 마주보는 제 2 기판의 일면에 제 1 전극을 형성하는 단계와; 상기 제 1 전극의 상부에 유기 발광층을 형성하는 단계와; 상기 유기 발광층의 상부에 제 2 전극을 형성하는 단계와; 상기 제 1 기판과 제 2 기판을 실런트를 통해 합착하여 상기 제 1 연결전극이 상기 제 2 전극과 접촉하도록 하고, 상기 제 2 연결전극이 상기 제 1 전극과 접촉하도록 하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 제 1 실시예 --
본 발명은 제 1 기판에 박막트랜지스터 어레이부가 구성되고 제 2 기판에 유기발광부가 구성되는 유기전계 발광소자의 구성에 있어서, 상기 제 1 기판의 외곽에 구성된 공통전극과 상기 제 2 기판에 구성된 제 2 전극의 연결을 용이하게 하기 위해 연결전극을 더욱 구성하는 것을 특징으로 한다.
이하, 도 5는 본 발명에 따른 유기전계 발광소자의 개략적인 구성을 도시한 평면도이다.
도시한 바와 같이, 본 발명에 따른 유기전계 발광소자(99)는 투명한 제 1 기판(100)과 제 2 기판(200)을 실런트(sealant)(300)를 통해 합착하여 구성한다.
상기 제 1 기판(100)의 상부에는 다수의 화소부(발광부)(P)가 정의되고, 각 화소부(P)의 일측마다 박막트랜지스터(스위칭 소자와 구동소자)(T)와 어레이 배선(미도시)이 구성된다.
상기 제 2 기판(200)의 상부에는 보조 전극(201)을 구성하고, 보조 전극(201)이 구성된 기판의(200)의 전면에 투명한 홀 주입전극인 제 1 전극(202)을 구성한다.
상기 제 1 전극(202)의 상부에는 유기 발광층(204)과, 제 2 전극(206)을 차례로 구성한다.
상기 제 2 전극(206)과 구동 소자(TD)의 드레인 전극(122)은 별도의 제 1 연결전극(130)을 통해 간접적으로 연결된다. 즉, 상기 제 1 연결전극(130)을 제 1 기판(100)에 구성하고 제 1 및 제 2 기판(100,200)을 합착 하면 제 1 연결전극(130)이 발광층(204)의 상부에 구성된 전자 주입전극인 제 2 전극(206)과 접촉하게 된다.
전술한 구성에서, 상기 제 1 기판(100)의 외곽에는 공통 전극(126)이 구성되며, 상기 공통 전극(126)과 접촉하는 제 2 연결전극(132)을 더욱 구성하여 제 2 기판(200)에 구성된 제 2 전극(206)과 접촉을 용이하게 하도록 한다.
이때, 상기 연결전극은 콘택 저항과, 상기 공통패드와 상기 제 2 전극(206)과의 접촉특성을 고려하여 하나 이상의 물질을 적층하여 구성할 수 있다.
또한, 상기 공통 전극(126) 또한 연결전극과의 접촉특성을 개선하기 위해 하나 이상의 금속을 적층하여 구성할 수 있다.
이하, 도 6a 내지 도 6c를 참조하여, 본 발명에 따른 박막트랜지스터 어레이부의 형성공정을 설명한다.
도 6a 내지 도 6c는 본 발명에 따른 유기전계 발광소자이 박막트랜지스터 어레이부의 제조방법을 공정 순서에 따라 도시한 공정 단면도이다.
(도 6a 내지 도 6c는 도 2의 Ⅲ-Ⅲ`과 도 3의 Ⅳ-Ⅳ`를 절단한 단면도이다.
(도 2의 구성은 도 3의 한 부분이므로 연속하여 절단하였다고 생각하고 이를 도 6a 내지 도 6c의 단면도로 나타낸다.)
도 6a에 도시한 바와 같이, 발광영역(E)과 구동 영역(D)과 스토리지 영역(C)이 정의된 기판(100)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 실리콘 절연물질 그룹 중 선택된 하나로 제 1 절연막인 버퍼층(102)을 형성한다.
상기 버퍼층(102)의 상부에 비정질 실리콘(a-Si:H)을 증착한 후 탈수소화 과정과 열을 이용한 결정화 공정을 진행하여 다결정 실리콘층을 형성하고 패턴하여, 상기 구동 영역(D)과 스토리지 영역(C)에 액티브층(104,105)을 형성한다.
상기 스토리지 영역(C)에 구성된 액티브층(105)은 표면에 불순물을 증착하는 방법으로 전극의 역할을 하도록 함으로써 스토리지 캐패시터의 제 1 전극으로 기능한다.
상기 구동 영역(D)에 형성한 액티브층(104)은 제 1 액티브 영역(104a)과, 제 1 액티브 영역(104a)의 양측을 각각 제 2 액티브 영역(104b)으로 정의한다.
다음으로, 상기 제 1 액티브 영역(104a)의 상부에 제 2 절연막인 게이트 절연막(106)과 게이트 전극(108)을 적층하여 구성한다.
이때, 상기 게이트 절연막(106)은 기판(100)의 전면에 형성할 수 도 있다.
게이트 절연막(106)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나로 형성한다.
연속하여, 상기 게이트 전극(108)이 형성된 기판(100)의 전면에 3가 또는 4가의 불순물(B 또는 P)을 도핑하여 상기 제 2 액티브 영역(104b)을 오믹 콘택(ohmic contact)영역으로 형성한다.
다음으로, 게이트 전극(108)이 형성된 기판(100)의 전면에 제 3 절연막인 층간 절연막(110)을 형성한다.
상기 게이트 전극(108)은 알루미늄(Al)과 알루미늄 합금과 구리(Cu)와 텅스텐(W)과 탄탈륨(Ta)과 몰리브덴(Mo)을 포함한 도전성 금속그룹 중 선택된 하나로 형성하고, 층간 절연막(110)은 전술한 바와 같은 절연물질 그룹 중 선택된 하나로 형성한다.
연속하여, 상기 스토리지 영역(C)의 상부에 도전성 금속으로 전원배선(112)을 형성한다. 스토리지 영역(C)을 지나는 전원배선(112)의 일부는 캐패시터 제 2 전극으로서 기능한다.
도 6b에 도시한 바와 같이, 상기 전원배선(112)이 형성된 기판(100)의 전면에 제 4 절연막(114)을 형성한 후 패턴하여, 상기 제 2 액티브 영역(104b)을 각각 노출하는 제 1 콘택홀(116)과 제 2 콘택홀(118)을 형성하는 동시에, 상기 파워배선(112)의 일부를 노출하는 제 3 콘택홀(120)을 형성한다.
도 6c에 도시한 바와 같이, 층간 절연막(110)이 형성된 기판(100)의 전면에 크롬(Cr), 몰리브덴(Mo), 탄탈륨(Ta), 텅스텐(Wa)등을 포함하는 도전성 금속을 증착하고 패턴하여, 상기 노출된 제 2 액티브 영역(104b)에 각각 접촉하는 드레인 전극(122)과 소스 전극(124)을 형성한다.
동시에, 기판(100)의 외곽에 공통전극(126)을 형성한다.
다음으로, 상기 드레인 및 소스 전극(122,124)과 공통전극(126)이 형성된 기판(100)의 전면에 제 5 절연막(128)을 형성한 후 패턴하여, 상기 드레인 전극(122)의 일부를 노출하는 제 4 콘택홀(H)과, 상기 공통전극(126)의 양측을 각각 노출하는 제 5 및 제 6 콘택홀(I,J)을 형성한다.
연속하여, 상기 제 5 절연막(128)이 형성된 기판(100)이 전면에 도전성 금속을 증착하고 패턴하여, 상기 드레인 전극(122)과 접촉하면서 화소부(P)에 구성된 제 1 연결전극(130)과, 상기 제 5 콘택홀(I)을 통해 공통패드(126)와 접촉하는 제 2 연결전극(132)을 형성한다.
전술한 공정을 통해 본 발명에 따른 박막트랜지스터 어레이기판을 형성할 수 있다.
이하, 도 7a 내지 도 7c를 통해, 상기 어레이기판과 접촉하는 발광부의 형성공정을 설명한다.
도 7a 내지 도 7c는 본 발명에 따른 유기 발광층의 제조공정을 순서에 따라 도시한 공정 단면도이다.
도 7a에 도시한 바와 같이, 투명한 절연기판(200)상에 저 저항 금속을 증착하고 패턴하여 앞서 설명한 격자 형상의 보조 전극(201)을 형성한다.
이때, 상기 보조전극(201)은 이후 형성되는 제 1 전극(미도시)의 저항보다 낮은 금속이면 모두 가능하며, 예를 들어 제 1 전극(미도시)을 형성하는 물질이 ITO라면 보조 전극(201)으로 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 알루미늄합금(AlNd)등을 사용할 수 있다.
상기 보조 전극(201)은 일반적으로 불투명한 금속을 사용하게 되므로 표시영역으로 사용되지 않는 영역에 대응하여 구성한다.
다음으로, 상기 보조 전극(201)이 형성된 기판의 전면에 제 1 전극(202)을 형성한다.
상기 제 1 전극(202)은 유기 발광층(미도시)에 홀(hole)을 주입하는 홀 주입 전극으로 주로 투명하며 일 함수(work function)가 높은 인듐-틴-옥사이드(ITO)를 증착하여 형성한다.
다음으로, 도 7b에 도시한 바와 같이, 상기 제 1 전극(202)의 상부에 상기 각 화소 영역(P)에 대응하여 위치하고 적(R), 녹(G), 청색(B)의 빛을 발광하는 유기 발광층(204)을 형성한다.
이때, 상기 유기 발광층(204)은 단층 또는 다층으로 구성할 수 있으며, 상기 유기막이 다층으로 구성될 경우에는, 주발광층(204a)에 홀 수송층(Hole Transporting Layer)(204c)과 전자 수송층(Electron Transporting Layer : ETL)(204b)을 더욱 구성한다.
다음으로, 도 7c에 도시한 바와 같이, 상기 발광층(204)의 상부에 제 2 전극(206)을 증착하는 공정을 진행한다.
상기 제 2 전극(206)은 각 화소영역(P)에 대응하여 위치하며, 서로 독립되도록 구성한다.
상기 제 2 전극(206)을 형성하는 물질은 알루미늄(Al)과 칼슘(Ca)과 마그네슘(Mg)중 선택된 하나로 형성하거나 리튬플루오린/알루미늄(LIF/Al)의 이중 금속층으로 형성할 수 있다.
전술한 바와 같은 공정을 통해 제작한 박막트랜지스터 어레이부와 발광부를 합착함으로써 도 5에 도시한 본 발명에 따른 유기전계 발광소자를 제작할 수 있다.
이하, 제 2 실시예를 통해 본 발명의 또 다른 변형예를 설명한다.
-- 제 2 실시예 --
본 발명의 제 2 실시예의 특징은 공통 패드를 실런트의 안쪽에 형성하는 동시에 기판의 양측에 형성하는 것을 특징으로 한다.
도 8은 본 발명의 제 2 실시예에 따른 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 본 발명에 따른 유기전계 발광소자(299)는 투명한 제 1 기판(300)과 제 2 기판(400)을 실런트(sealant)(500)를 통해 합착하여 구성한다.
상기 제 1 기판(300)의 상부에는 다수의 화소부(P)가 정의되고, 각 화소부(P)의 일측마다 박막트랜지스터(스위칭 소자와 구동소자)(T)와 어레이 배선(미도시)이 구성된다.
상기 제 2 기판(400)의 상부에는 보조 전극(401)을 구성하고, 보조 전극(401)이 구성된 기판의(400)의 전면에 투명한 홀 주입전극인 제 1 전극(402)을 구성한다.
상기 제 1 전극(402)의 상부에는 유기 발광층(408)과, 제 2 전극(410)을 차례로 구성한다. 이때, 상기 제 2 전극(410)을 패턴함과 동시에 발광부와는 별개로 상기 기판(400) 외곽의 제 1 전극(402)의 상부에 독립적인 패턴(412)을 형성한다.
상기 제 2 전극(410)과 박막트랜지스터(T)의 드레인 전극(302)은 별도의 연결전극(304)을 통해 간접적으로 연결된다. 즉, 상기 제 1 연결전극(304)을 제 1 기판(300)에 구성하고 제 1 및 제 2 기판(300,400)을 합착하면, 상기 제 1 연결전극(304)이 발광층(408)의 상부에 구성된 전자 주입전극인 제 2 전극(410)과 접촉하게 된다.
전술한 구성에서, 상기 제 1 기판(300)의 외곽에는 공통전극(306)이 구성되며, 상기 공통 전극(306)과 접촉하는 제 2 연결전극(308)을 더욱 구성하여 제 2 기판(400)에 구성된 제 1 전극(402)과 접촉을 용이하게 하도록 한다.
이때, 상기 공통 전극(306)은 실런트(500)의 안쪽에 구성되는 동시에 기판(300)의 양측에 구성할 수 있다.
상기 제 2 연결전극(306)은 콘택 저항과, 상기 공통 전극(306)과 상기 제 2 전극과의 접촉특성을 고려하여 하나 이상의 물질을 적층하여 구성할 수 있다.
또한, 상기 공통패드(306) 또한 제 2 연결전극(308)과의 접촉특성을 개선하기 위해 하나 이상의 금속을 적층하여 구성할 수 있다.
전술한 바와 같이 구성되는 공통패드(306)와 제 2 연결전극(306)은 이하, 도 9에 도시한 바와 같이, 실런트(500)의 외부에 구성할 수 도 있다.
즉, 도 9에 도시한 바와 같이, 투명한 제 1 기판(300)과 제 2 기판(400)을 실런트(sealant)(500)를 통해 합착하여 구성한다.
상기 제 1 기판(300)의 상부에는 다수의 화소부(P)가 정의되고, 각 화소부(P)의 일측마다 박막트랜지스터(스위칭 소자와 구동소자)(T)와 어레이 배선(미도시)이 구성된다.
상기 제 2 기판(400)의 상부에는 보조 전극(401)을 구성하고, 보조 전극(401)이 구성된 기판의(400)의 전면에 투명한 홀 주입전극인 제 1 전극(402)을 구성한다.
상기 제 1 전극(402)의 상부에는 유기 발광층(408)과, 제 2 전극(410)을 차례로 구성한다. 이때, 상기 제 2 전극(410)을 패턴함과 동시에 발광부와는 별개로 상기 기판(400) 외곽의 제 1 전극(402)의 상부에 독립적인 패턴(412)을 형성한다.
상기 제 2 전극(410)과 박막트랜지스터(T)의 드레인 전극(302)은 별도의 연결전극(304)을 통해 간접적으로 연결된다. 즉, 상기 제 1 연결전극(304)을 제 1 기판(300)에 구성하고 제 1 및 제 2 기판(300,400)을 합착하면, 상기 제 1 연결전극(304)이 발광층(408)의 상부에 구성된 전자 주입전극인 제 2 전극(410)과 접촉하게 된다.
전술한 구성에서, 상기 제 1 기판(300)의 외곽에는 공통전극(306)이 구성되며, 상기 공통 전극(306)과 접촉하는 제 2 연결전극(308)을 더욱 구성하여 제 2 기판(400)에 구성된 제 1 전극(402)과 접촉을 용이하게 하도록 한다.
이때, 상기 공통 전극(306)은 실런트(500)의 바깥쪽에 구성된다.
상기 제 2 연결전극(306)은 콘택 저항과, 상기 공통 전극(306)과 상기 제 2 전극과의 접촉특성을 고려하여 하나 이상의 물질을 적층하여 구성할 수 있다.
또한, 상기 공통패드(306) 또한 제 2 연결전극(308)과의 접촉특성을 개선하기 위해 하나 이상의 금속을 적층하여 구성할 수 있다.
전술한 바와 같이 본 발명에 따른 유기전계 발광소자를 제작할 수 있다.
본 발명에 따른 유기전계 발광소자는 아래와 같은 효과가 있다.
첫째, 상부 발광형이므로 하부 어레이패턴의 형상에 영향을 받지 않으므로 고 개구율을 확보할 수 있는 효과가 있다.
둘째, 상기 유기전계 발광층을 박막트랜지스터 어레이패턴의 상부에 구성하지 않고 별도로 구성하기 때문에, 유기전계 발광층을 형성하는 공정 중 상기 박막트랜지스터에 미칠 수 있는 영향들을 고려하지 않아도 되므로 수율을 향상하는 효과가 있다.
셋째, 상기 박막트랜지스터 어레이기판의 외곽에 구성된 공통전극에 연결전극을 더욱 구성함으로써, 상부기판에 구성되는 제 2 전극(발광층의 상부 전극)과의 접촉특성을 용이하게 할 수 있기 때문에, 신호 불량에 의한 유기전계 발광소자의 불량을 방지하여 수율을 개선하는 효과가 있다.
도 1은 유기전계 발광소자를 개략적으로 도시한 단면도이고,
도 2는 종래의 유기전계 발광소자의 평면형상을 개략적으로 도시한 평면도이고,
도 3은 유기전계 발광소자의 평면구성을 개략적으로 도시한 평면도이고,
도 4는 도 2의 Ⅲ-Ⅲ`, 도 3의 Ⅳ-Ⅳ`를 따라 절단한 단면도이고,
도 5는 본 발명에 따른 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이고,
도 6a 내지 도6c는 본 발명에 따른 유기전계 발광소자의 박막트랜지스터 어레이부의 제조공정을 공정 순서에 따라 도시한 공정 단면도이고,
도 7a 내지 도 7c는 본 발명에 따른 발광부의 형성공정을 도시한 공정 단면도이고,
도 8은 제 2 실시예에 따른 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이고,
도 9는 도 8의 구성을 변형하여 구성한 유기전계 발광소자의 구성을 개략적으로 도시한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 제 1 기판 200 : 제 2 기판
122 : 드레인 전극 126 : 공통 전극
130 : 제 1 연결전극 132 : 제 2 연결전극
200 : 제 2 기판 201 : 보조 전극
202 : 보조전극 204 : 유기 발광층
206 : 제 2 전극 300 : 실런트

Claims (22)

  1. 서로 이격하여 구성되고 다수의 화소부가 정의된 제 1 기판과 제 2 기판과;
    상기 제 1 기판의 외곽에 구성된 공통 전극과;
    상기 화소영역의 일 측에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 구동 박막트랜지스터와;
    상기 드레인 전극과 접촉하는 제 1 연결전극과;
    상기 제 1 연결전극과 동일층 동일물질로 구성되고, 상기 공통 전극과 연결된 제 2 연결전극과;
    상기 제 1 기판과 마주보는 제 2 기판의 전면에 구성되고, 기판의 외곽에서 상기 제 2 연결전극과 접촉하여 구성된 제 1 전극과;
    상기 제 1 전극의 상부에 구성된 유기발광층과;
    상기 유기발광층의 상부에 상기 화소 영역마다 독립적으로 패턴되어 구성되고, 상기 제 1 연결전극과 접촉하는 제 2 전극과;
    상기 제 1 기판과 제 2 기판을 부착하는 실런트
    를 포함하는 유기전계 발광소자.
  2. 삭제
  3. 제 2 항에 있어서,
    상기 구동소자와 연결되어 신호전류를 인가하는 전원배선이 구성된 유기전계 발광소자.
  4. 제 3 항에 있어서,
    상기 구동소자와 병렬로 연결되는 스토리지 캐패시터가 더욱 구성된 유기전계 발광소자.
  5. 제 1 항에 있어서,
    상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 공통 전극은 상기 실런트의 안쪽에 위치하여 구성된 유기전계 발광소자.
  9. 제 1 항에 있어서,
    상기 공통 전극은 상기 실런트의 바깥쪽에 위치하여 구성된 유기전계 발광소자.
  10. 제 1 항에 있어서,
    상기 제 2 기판과 제 1 전극과의 사이에 제 1 전극 보다 저항이 작은 보조 전극 패턴이 상기 화소 영역 사이에 더욱 구성된 유기전계 발광소자.
  11. 제 1 기판과 제 2 기판을 준비하는 단계와;
    상기 제 1 기판의 마주보는 일면에 구성되고, 각각 게이트 전극과 액티브층과 소스 전극과 드레인 전극으로 구성된 스위칭 소자와 구동소자를 형성하는 단계와;
    상기 스위칭 및 구동소자의 소스 및 드레인 전극과 동일층에 위치하고, 기판의 외곽에 공통전극을 형성하는 단계와;
    상기 노출된 드레인 전극과 접촉하는 제 1 연결전극과, 상기 노출된 공통전극과 접촉하는 제 2 연결전극을 형성하는 단계와;
    상기 제 1 기판과 마주보는 제 2 기판의 일면에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극의 상부에 유기 발광층을 형성하는 단계와;
    상기 유기 발광층의 상부에 제 2 전극을 형성하는 단계와;
    상기 제 1 기판 또는 제 2 기판의 마주보는 일면에 실런트 패턴을 형성하는 단계와;
    상기 실런트 패턴을 포함한 제 1 기판과 제 2 기판을 합착하여, 상기 제 1 연결전극이 상기 제 2 전극과 접촉하도록 하고, 상기 제 2 연결전극이 상기 제 1 전극과 접촉하도록 하는 단계
    를 포함하는 유기전계 발광소자 제조방법.
  12. 제 11 항에 있어서,
    상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자 제조방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 11 항에 있어서,
    상기 공통 전극은 실런트의 안쪽에 위치하여 형성된 유기전계 발광소자 제조방법.
  18. 제 11 항에 있어서,
    상기 공통 전극은 기판의 바깥쪽에 위치하여 형성된 유기전계 발광소자 제조방법.
  19. 제 11 항에 있어서,
    상기 제 2 기판과 제 1 전극 사이에 제 1 전극보다 저항이 낮은 보조전극을 형성하는 단계를 더욱 포함하는 유기전계 발광소자 제조방법.
  20. 제 19 항에 있어서,
    상기 보조전극은 상기 발광층에 대응하지 않은 영역에 형성하는 유기전계 발광소자 제조방법.
  21. 제 1 항에 있어서,
    상기 제 1 전극과 제 2 연결 전극 사이에 상기 제 2 전극과 동일한 물질로서 섬형상의 독립된 패턴이 더욱 구성된 유기전계 발광소자.
  22. 제 11 항에 있어서,
    상기 제 1 전극과 제 2 연결 전극 사이에 상기 제 2 전극과 동일한 물질로서 섬형상의 독립된 패턴을 형성하는 단계를 더욱 포함하는 유기전계 발광소자 제조방법.
KR10-2002-0038812A 2002-07-05 2002-07-05 유기전계 발광소자와 그 제조방법 KR100473999B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2002-0038812A KR100473999B1 (ko) 2002-07-05 2002-07-05 유기전계 발광소자와 그 제조방법
US10/608,229 US7105999B2 (en) 2002-07-05 2003-06-30 Organic electroluminescent display device and method of fabricating the same
JP2003191733A JP4068520B2 (ja) 2002-07-05 2003-07-04 有機電界発光素子とその製造方法
CNB031482406A CN1301558C (zh) 2002-07-05 2003-07-04 有机电致发光显示装置及其制造方法
GB0329484A GB2409324B (en) 2002-07-05 2003-12-19 Organic electroluminescent display device and method of fabricating the same
TW092136634A TWI254454B (en) 2002-07-05 2003-12-23 Organic electroluminescent display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0038812A KR100473999B1 (ko) 2002-07-05 2002-07-05 유기전계 발광소자와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040004783A KR20040004783A (ko) 2004-01-16
KR100473999B1 true KR100473999B1 (ko) 2005-03-10

Family

ID=37315195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0038812A KR100473999B1 (ko) 2002-07-05 2002-07-05 유기전계 발광소자와 그 제조방법

Country Status (2)

Country Link
KR (1) KR100473999B1 (ko)
TW (1) TWI254454B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683678B1 (ko) * 2004-07-07 2007-02-15 삼성에스디아이 주식회사 유기 발광 소자
DE102005032741A1 (de) * 2005-07-08 2007-01-18 Samsung Sdi Germany Gmbh OLED-Bauelement, Aktiv-Matrix-OLED-Display und Verfahren zu deren Herstellung
KR100654564B1 (ko) * 2005-10-31 2006-12-06 엘지.필립스 엘시디 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
KR100747185B1 (ko) * 2005-12-26 2007-08-07 엘지전자 주식회사 전계발광표시장치
US7932520B2 (en) 2006-04-07 2011-04-26 Chimei Innolux Corporation Organic light emitting device and method of fabricating the same
KR101338312B1 (ko) 2008-04-30 2013-12-09 엘지디스플레이 주식회사 유기전계 발광 디스플레이 장치 및 그 구동방법
TWI475685B (zh) * 2011-12-07 2015-03-01 Innolux Corp 有機發光二極體顯示裝置及其製造方法
TWI549283B (zh) * 2011-12-29 2016-09-11 三星顯示器有限公司 有機發光二極體顯示器以及製造其之方法
KR101994227B1 (ko) 2012-12-07 2019-09-30 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조방법
KR102199906B1 (ko) * 2014-12-03 2021-01-08 엘지디스플레이 주식회사 발광다이오드 표시장치 및 그의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175345B1 (en) * 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof

Also Published As

Publication number Publication date
KR20040004783A (ko) 2004-01-16
TW200522358A (en) 2005-07-01
TWI254454B (en) 2006-05-01

Similar Documents

Publication Publication Date Title
KR100544436B1 (ko) 유기전계 발광소자와 그 제조방법
KR100465883B1 (ko) 유기전계 발광소자와 그 제조방법
KR100500147B1 (ko) 유기전계 발광소자와 그 제조방법
KR100435054B1 (ko) 유기전계 발광소자와 그 제조방법
JP4068520B2 (ja) 有機電界発光素子とその製造方法
US6998770B2 (en) Organic electroluminescent device and fabricating method thereof
KR100478759B1 (ko) 유기전계 발광소자와 그 제조방법
KR100551131B1 (ko) 유기전계 발광소자와 그 제조방법
KR100579548B1 (ko) 유기전계 발광소자와 그 제조방법
KR100473590B1 (ko) 유기전계 발광소자와 그 제조방법
JP3746046B2 (ja) 有機電界発光素子とその製造方法
KR100489591B1 (ko) 유기전계 발광소자와 그 제조방법
KR100473999B1 (ko) 유기전계 발광소자와 그 제조방법
KR20040007823A (ko) 유기전계 발광소자와 그 제조방법
KR100557235B1 (ko) 유기전계 발광소자와 그 제조방법
KR100446919B1 (ko) 유기전계 발광소자와 그 제조방법
KR20050068440A (ko) 유기전계 발광소자와 그 제조방법
KR100487257B1 (ko) 유기전계 발광소자
KR100480335B1 (ko) 유기전계 발광소자의 제조방법
KR20040079169A (ko) 유기전계 발광소자와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 16