KR100549985B1 - 유기전계 발광소자와 그 제조방법 - Google Patents

유기전계 발광소자와 그 제조방법 Download PDF

Info

Publication number
KR100549985B1
KR100549985B1 KR1020030094458A KR20030094458A KR100549985B1 KR 100549985 B1 KR100549985 B1 KR 100549985B1 KR 1020030094458 A KR1020030094458 A KR 1020030094458A KR 20030094458 A KR20030094458 A KR 20030094458A KR 100549985 B1 KR100549985 B1 KR 100549985B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
substrate
organic light
thin film
Prior art date
Application number
KR1020030094458A
Other languages
English (en)
Other versions
KR20050063109A (ko
Inventor
박재용
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030094458A priority Critical patent/KR100549985B1/ko
Priority to TW093139431A priority patent/TWI255150B/zh
Priority to CN2004101014489A priority patent/CN1638576B/zh
Priority to US11/016,785 priority patent/US8097882B2/en
Priority to JP2004370649A priority patent/JP4108674B2/ja
Publication of KR20050063109A publication Critical patent/KR20050063109A/ko
Application granted granted Critical
Publication of KR100549985B1 publication Critical patent/KR100549985B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources

Abstract

본 발명은 유기전계 발광소자에 관한 것으로, 특히 구동특성이 개선된 유기전계 발광소자의 구성과 그 제조방법에 관한 것이다.
본 발명에 따른 유기전계 발광소자는 어레이부와 발광부를 별도의 기판에 구성하여 합착한 듀얼플레이트 구조이며, 상기 어레이부에 구성한 스위칭 소자로 p형 다결정 박막트랜지스터를 사용하고 구동 소자로 다수개의 n형 다결정 박막트랜지스터를 병렬로 연결하여 구성하는 것을 특징으로 한다.
이와 같이 하면, 스위칭 소자는 off 전류가 낮기 때문에 동작시 유리하고, 구동 박막트랜지스터는 n타입 박막트랜지스터를 병렬로 연결함으로써 드레인에 나타나는 높은 드레인 스트레스(high drain stress)를 분산시킬 수 있으므로 구동소자의 동작을 안정화시키고 수명을 연장할 수 있는 장점이 있다.
또한, 전술한 구성은 어레이부와 발광부를 별도로 구성하고 이를 합착하여 제작하기 때문에 탑에미션(top emission)방식으로 구동하는 것이 가능하여, 고개구율 및 고휘도를 구현할 수 있고, 생산관리의 측면에서 양호한 장점이 있다.

Description

유기전계 발광소자와 그 제조방법{The organic electro-luminescence device and method for fabricating of the same}
도 1은 종래의 유기전계 발광소자를 개략적으로 도시한 단면도이고,
도 2는 종래의 유기전계 발광소자의 한 화소를 나타내는 등가회로도이고.
도 3은 본 발명에 따른 유기전계 발광소자를 개략적으로 도시한 단면도이고,
도 4는 본 발명에 따른 유기전계 발광소자(듀얼플레이트 구조)의 한 화소에 대응하는 등가회로도이고,
도 5는 본 발명에 따른 유기전계 발광소자를 구성하는 어레이부의 한 화소를 확대한 확대 평면도이고,
도 6a 내지 6h와 도 7a 내지 도 7h는 도 5의 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단하여 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 104 : 제 1 다결정 액티브층
106 : 제 2 다결정 액티브층 110 : 게이트 전극(스위칭 소자)
112 : 게이트 전극 126a,128a : 소스 전극
126b,128b : 드레인 전극 134 : 전원배선
본 발명은 유기전계 발광소자에 관한 것으로 특히, p타입 다결정 박막트랜지스터(p타입 poly-Si TFT)를 스위칭 소자로 구성하고, 병렬로 연결된 다수의 n타입 다결정 박막트랜지스터(n타입 poly-Si TFT)를 구동소자로 구성한 듀얼플레이트타입(dual plate type)유기전계 발광소자의 구성과 그 제조방법에 관한 것이다.
일반적으로, 유기전계 발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.
이러한 원리로 인해 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.
또한, 유기전계 발광소자는 고품위 패널특성(저전력, 고휘도, 고반응속도, 저중량)을 나타낸다. 이러한 특성때문에 OELD는 이동통신 단말기, CNS, PDA, Camcorder, Palm PC등 대부분의 consumer전자 응용제품에 사용될수 있는 강력한 차세대 디스플레이로 여겨지고 있다.
또한 제조 공정이 단순하기 때문에 생산원가를 기존의 LCD보다 많이 줄일 수 있는 장점이 있다.
이러한 유기전계 발광소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.
상기 수동 매트릭스형 유기전계 발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할 수록 개구율이 저하되는 단점이 있다.
반면, 능동 매트릭스형 유기전계 발광소자는 높은 발광효율과 고화질을 제공할 수 있는 장점이 있다.
도 1은 종래의 능동매트릭스형 유기전계 발광소자의 구성을 개략적으로 도시한 도면이다.
도시한 바와 같이, 유기전계 발광소자(10)는 투명하고 유연성이 있는 제 1 기판(12)의 상부에 박막트랜지스터(T) 어레이부(14)와, 상기 박막트랜지스터 어레이부(14)의 상부에 양극 전극(16, anode electrode)과 유기 발광층(18)과 음극 전극(20, cathode electrode)을 구성한다.
상기 양극 전극(도 1의 16)은 홀 주입전극으로 주로 투명한 재질로 형성되고, 상기 음극 전극(도 1의 20)은 전자 주입전극으로 불투명한 재질로 형성되기 때문에, 빛은 어레이부(14)를 통과하여 하부로 발광된다.
이때, 상기 발광층(18)은 상기 각 화소(P)마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용한다.
상기 제 1 기판(12)이 흡습제(22)가 부착된 제 2 기판(28)과 실런트(26)를 통해 합착되므로서 유기전계 발광소자(10)가 완성된다.
이때, 상기 흡습제(22)는 캡슐내부에 침투할 수 있는 수분을 제거하기 위한 것이며, 기판(28)의 일부를 식각하고 식각된 부분에 분말형태의 흡습제(22)를 놓고 테이프(25)를 부착함으로서 흡습제(22)를 고정한다.
전술한 바와 같은 유기전계 발광소자의 한 화소에 대한 구성 및 구동방식을 이하, 도 2의 등가회로도를 참조하여 설명한다.
도 2는 종래의 하부 발광식 유기전계 발광소자의 한 화소에 해당하는 등가회로도이다.
도시한 바와 같이, 기판(12)의 일 방향으로 게이트 배선(34)과 이와는 수직하게 교차하는 데이터 배선(36)이 구성된다.
상기 데이터 배선(36)과 게이트 배선(34)의 교차지점에는 스위칭 소자(TS)와 전기적으로 연결된 구동 소자(TD)가 구성된다.
이때, 상기 구동 소자(TD)는 p타입 박막트랜지스터이기 때문에, 박막트랜지스터의 소스 전극(42)과 게이트 전극(40)사이에 스토리지 캐패시터(CST)가 구성되고, 상기 구동 소자(TD)의 드레인 전극(44)은 유기 발광층(E)의 양극 전극(도 1의 16, anode electrode)과 접촉하여 구성된다.
전술한 구성에서, 상기 구동소자(TD)의 게이트 전극(40)과 소스 전극(42)사 이에 스토리지 캐패시터(CST)가 구성된다.
상기 구동 소자(TD)의 소스 전극(42)과 전원배선(46)을 연결하여 구성한다.
전술한 바와 같이 구성된 유기전계 발광소자의 동작특성을 이하, 간략히 설명한다.
먼저, 상기 스위칭 소자(TS)의 게이트 전극(38)에 게이트 신호가 인가되면 상기 데이터 배선(36)을 흐르는 전류 신호는 상기 스위칭 소자(TS)를 통해 전압 신호로 바뀌어 구동 소자(TD)의 게이트 전극(40)에 인가된다.
이와 같이 하면, 상기 구동 소자(TD)가 동작되어 상기 발광부(E)에 흐르는 전류의 레벨이 정해지며 이로 인해 유기발광층은 그레이 스케일(grey scale)을 구현할 수 있게 된다.
이때, 상기 스토리지 캐패시터(CST)에 저장된 신호는 상기 게이트 전극(40)의 신호를 유지하는 역할을 하기 때문에, 상기 스위칭 소자(TS)가 오프 상태가 되더라도 다음신호가 인가될 때까지 상기 발광부(E)에 흐르는 전류의 레벨을 일정하게 유지할 수 있게 된다.
상기 스위칭 소자(TS)와 구동 소자(TD)는 비정질 박막트랜지스터 또는 다결정 박막트랜지스터로 구성할 수 있으며, 비정질 박막트랜지스터는 다결정 박막트랜지스터에 비해 간편한 공정으로 제작할 수 있다는 장점이 있다.
그런데, 비정질 실리콘층을 구동시키기 위한 충분한 구동능력을 가지는 박막트랜지스터를 형성하기 위해서는, 상기 액티브층의 너비대 길이비(W/L)가 큰 박막트랜지스터가 필요하다.
상기 너비 대 길이비(W/L)가 크게 되면 상기 유기 발광층(E)을 구동하기 위해 필요한 전류를 충분히 공급할 수 있으나, 한편으로는 전류에 의한 스트레스 가중 현상으로 박막트랜지스터의 열화가 발생하여 동작특성의 변화가 심하게 된다.
특히, 구동소자에 지속적으로 DC 바이어스(bias)가 인가되기 때문에 특성의 변화가 심하게 된다.
전술한 구성에서 구동 소자가 하나로 이루어 질 경우 구동소자에 불량이 발생하게 되면 이는 점결함을 유발하는 문제가 있다.
또한, 종래의 구성과 같이, 단일 기판 상에 박막트랜지스터 어레이부와 발광부를 형성하는 경우, 박막트랜지스터의 수율과 유기 발광층의 수율의 곱이 박막트랜지스터와 유기 발광층을 형성한 패널의 수율을 결정하게 된다.
따라서, 종래의 경우와 같이 구성된 하판은 상기 유기 발광층의 수율에 의해 패널의 수율이 크게 제한되는 문제점을 가지고 있었다.
특히, 박막트랜지스터가 양호하게 형성되었다 하더라도, 1000Å정도의 박막을 사용하는 유기 발광층의 형성시 이물이나 기타 다른 요소에 의해 불량이 발생하게 되면 패널은 불량등급으로 판정된다.
이로 인하여 양품의 박막트랜지스터를 제조하는데 소요되었던 제반 경비 및 원재료비의 손실로 이어지고, 수율이 저하되는 문제점을 가지고 있었다.
또한, 전술한 바와 같은 하부 발광방식은 인캡슐레이션에 의한 안정성 및 공정이 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있다.
앞서 설명하지는 않았지만, 종래의 상부 발광방식은 빛이 상부로 나오기 때문에 빛이 나아가는 방향이 하부의 박막트랜지스터 어레이부와 무관하여 박막트랜지스터 설계가 용이하고, 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부 발광방식 구조에서는 유기전계 발광층 상부에 통상적으로 음극이 위치함에 따라 재료 선택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 점과, 광투과도의 저하를 최소화하기 위해 박막형 보호막을 구성해야 하는 경우 외기를 충분히 차단하지 못하는 문제점이 있었다.
본 발명은 전술한 문제를 해결하기 위한 목적으로 제안된 것으로, 본 발명에 따른 유기전계 발광소자는, 어레이부(박막트랜지스터와 배선)와 발광부(유기 발광층과 애노드 및 캐소드 전극)를 별도로 형성하여 이를 합착하는 듀얼플레이트 구조로 구성하고, 상기 스위칭 소자로는 p형 다결정 박막트랜지스터를 사용하고 상기 구동소자로는 다수개의 n형 다결정 박막트랜지터를 병렬로 연결하여 사용하는 것을 특징으로 한다.
본 발명에 따른 듀얼 구조의 유기전계 발광소자는, 종래의 구조와 달리 투명한 애노드전극(anode)층이 기판의 상부에 위치할 수 있으므로, 탑에미션(top emission)방식으로 동작이 가능하여 개구영역을 더욱 확보할 수 있어 고휘도를 구현할 수 있는 장점이 있다.
또한, 하부 어레이부를 설계할 때 개구영역에 대해 고려할 필요가 없기 때문에 설계의 자유도가 매우 높고, 어레이부와 발광부를 별도로 제작하기 때문에 불량이 발생하여도 불량난 기판만을 교체하면 되므로 생산 수율을 개선할 수 있는 장점이 있다.
또한, 스위칭 소자로 p형 다결정 박막트랜지스터를 구성하고 구동 소자로 다수개가 병렬로 연결된 n형 다결정 박막트랜지스터를 구성함으로써, 스위칭 소자의 off전류를 낮춰 동작 특성을 개선하는 동시에, 구동 박막트랜지스터의 드레인에 나타나는 높은 드레인 스트레스(high drain stress)를 분산시킬 수 있으므로 동작 안정화 및 수명을 연장할 수 있는 장점이 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 제 1 특징에 따른 유기전계 발광소자는 기판 상에 서로 교차하여 다수의 화소부를 정의하는 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, p형 다결정 실리콘 박막트랜지스터로 구성된 스위칭 소자와; 상기 스위칭 소자와 연결되고, 다수의 n형 다결정 실리콘 박막트랜지스터가 병렬로 연결되어 구성된 구동 소자와;
상기 구동소자와 전기적으로 연결된 발광부를 포함한다.
상기 구동소자와 병렬 연결된 스토리지 캐패시터가 더욱 구성되며, 상기 구 동 소자와 연결된 전원배선(poewr line)을 더욱 구성한다.
상기 발광부는 상기 구동소자와 연결된 제 1 전극과, 상기 제 1 전극의 상부에 구성된 유기발광층과, 유기발광층의 상부에 구성된 제 2 전극으로 구성하며, 상기 제 1 전극은 양극 전극(anode electrode)이고, 상기 제 2 전극은 음극 전극(cathode electrode)이다.
본 발명의 제 1 특징에 따른 유기전계 발광소자 제조방법은 이격 하여 구성되고 다수의 화소 영역이 정의된 제 1 기판과, 제 2 기판과; 상기 제 1 기판의 일면에 구성된 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, p형 다결정 실리콘 박막트랜지스터로 구성된 스위칭 소자와; 상기 스위칭 소자와 연결되고, 다수의 n형 다결정 실리콘 박막트랜지스터가 병렬로 연결되어 구성된 구동 소자와; 상기 제 2 기판의 일면에 구성된 제 1 전극과; 상기 양극전극의 상부에 구성된 발광층과; 상기 발광층의 상부에 상기 화소 영역마다 독립적으로 구성되고, 상기 구동소자와 연결된 제 2 전극을 포함한다.
이때, 상기 제 1 전극은 양극전극이고, 제 2 전극은 음극 전극이다.
본 발명의 제 2 특징에 따른 유기전계 발광소자 제조방법은 제 1 기판과, 제 2 기판을 준비하는 단계와; 상기 제 1 기판의 일면에 수직하게 교차하는 게이트 배선과 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, p형 다결정 실리콘 박막트랜지스터로 구성된 스위칭 소자를 형성하는 단계와; 상기 스위칭 소자와 연결되고, 다수의 n형 다결정 실리콘 박막트랜지스터가 병렬로 연결되어 구성된 구동 소자를 형성하는 단계와; 상기 제 2 기판의 일면 에 제 1 전극을 형성하는 단계와; 상기 양극전극의 상부에 발광층을 형성하는 단계와; 상기 발광층의 상부에 상기 화소 영역마다 독립적으로 구성되고, 상기 구동소자와 연결된 제 2 전극을 형성하는 단계를 포함한다.
본 발명의 따른 유기전계 발광소자 제조방법은 제 1 기판과 제 2 기판을 준비하는 단계와; 상기 제 1 기판과 제 2 기판에 다수의 화소 영역과 화소 영역의 일측에 스위칭 영역과 구동 영역을 정의하는 단계와; 상기 스위칭 영역과 구동 영역에 제 1 다결정 액티브층과 제 2 다결정 액티브층을 형성하는 단계와; 상기 제 1 다결정 액티브층과 제 2 다결정 액티브층상에 제 1 절연막을 사이에 두고 제 1 게이트 전극과 제 2 게이트 전극을 형성하는 단계와; 상기 제 2 게이트 전극을 포함하는 제 2 다결정 액티브층을 차폐하고, 상기 제 1 게이트 전극이 위치하지 않는 제 1 다결정 액티브층에 p+이온을 도핑하는 단계와; 상기 제 1 게이트 전극을 포함한 제 1 다결정 액티브층을 차폐하고, 상기 제 2 게이트 전극이 위치하지 않는 제 2 다결정 액티브층에 n+이온을 도핑하는 단계와; 상기 제 1 및 제 2 게이트 전극이 형성된 기판의 전면에 제 2 절연막을 형성하고 패턴하여, 상기 제 1 다결정 액티브층과 제 2 다결정 액티브층의 양측 도핑된 영역을 노출하는 단계와; 상기 제 1 다결정 액티브층의 양측 도핑영역과, 상기 제 2 다결정 액티브층의 양측 도핑영역과 각각 접촉하는 제 1 소스 및 드레인 전극과 제 2 소스 및 드레인 전극을 형성하는 단계와; 상기 제 2 기판의 일면에 투명한 제 1 전극을 형성하는 단계와; 상기 양극 전극의 상부에 유기 발광층을 형성하는 단계와; 상기 유기 발광층의 상부에 상기 구동영역의 드레인 전극과 접촉하면서 상기 화소 영역마다 독립적으로 구성된 제 2 전극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
본 발명의 특징은 유기전계 발광소자를 구성할 때, 발광부와 어레이부를 별도로 구성하여 합착하는 동시에, 상기 어레이부에 구성하는 스위칭 소자로 p형 다결정 박막트랜지스터를 구성하고, 구동 소자로 n형 다결정 박막트랜지스터를 다수개 병렬로 구성하는 것이다.
도 3은 본 발명에 따른 듀얼 플레이트 구조의 유기전계 발광소자를 개략적으로 도시한 확대 단면도이다.
도시한 바와 같이 본 발명에 따른 듀얼 플레이트 구조의 유기전계 발광소자(99)는 박막트랜지스터(T)와 어레이층(AL)이 구성된 어레이기판(AS)과, 발광층과 양극 및 음극 전극이 구성된 발광기판(ES)으로 구성된다.
상기 어레이기판(AS)과 발광기판(ES)은 실런트(300)를 이용하여 합착한다.
상기 어레이기판(AS)과 발광 기판(ES)은 다수의 화소 영역(P)으로 정의되며 도시하지는 않았지만, 어레이기판(AS)은 투명한 제 1 기판(100)상에 스위칭 소자와 이에 연결된 구동소자를 구성한다.
상기 스위칭 소자(TS)와 구동 소자(TD)는 화소 영역(P)마다 형성한다.
상기 발광기판(ES)은 투명한 제 2 기판(200)상에 먼저, 양극 전극(202)을 형성하고 양극 전극(202)의 하부에는 유기 발광부(208)를 형성하는데, 상기 유기 발광부(208)는 적색과 녹색과 청색의 빛을 발광하는 유기물질을 화소 영역(P)에 순차 패턴함으로써 형성한다.
상기 유기 발광부(208)의 하부에는 음극 전극(210)을 화소 영역(P)마다 독립적으로 형성한다.
상기 유기 발광부(208)는 유기 발광층(208a)과, 유기 발광층(208a)과 음극 전극(210)사이에 위치하는 전자수송층(208c)과, 상기 유기 발광층(208c)과 양극 전극(202) 사이에 위치하는 홀수송층(208b)으로 구성한다.
전자수송층(208c,ETL)과 홀수송층(208b,HTL)을 더욱 구성하여 전자와 홀의 이동이 쉽도록 한다.
상기 음극 전극(210)은 어레이기판(AS)의 구동 소자(TD)와 연결하여 구성하는데 이때, 두 기판(AS,ES)의 갭을 고려하여 소정 높이를 가지는 접촉전극(400)을 음극 전극(210)과 구동소자 사이에 구성할 수 있다.
전술한 구성에서, 본 발명의 특징적인 구성은 상기 스위치 소자로 p형 다결정 박막트랜지스터를 구성하고, 상기 구동소자로 다수개의 n형 다결정 박막트랜지스터를 병렬로 연결하여 구성하는 것을 특징으로 한다.
이에 대해 이하, 도 4를 참조하여 설명한다.
도 4는 본 발명에 따른 듀얼플레이트 구조 유기전계 발광소자의 한 화소에 대한 등가회로를 나타낸 도면이다.
도시한 바와 같이, 스위칭 소자(TS)로 P형 다결정 박막트랜지스터를 사용하게 되고, 구동 소자(TD)로 n형 다결정 박막트랜지스터(TD(T1+Tn ))를 다수개 병렬로 구성한다.
이때, 상기 스위칭 소자(TS)는 게이트 배선(GL)과 데이터 배선(DL)과 직접 연결하여 구성하며, 상기 구동 소자(T)는 스위칭 소자(TS)와 연결하여 스위칭 소자 (TS)의 스위칭에 따라 동작하게 된다.
상기 구동 소자(TD)는 유기발광부(E)의 음극 전극(cathode)과 연결된다. 이러한 구조에서 보조 용량부(CST)는 상기 구동소자(TD)의 게이트 전극(112)과 소스 전극(126a)사이에 형성하며, 소스 전극(128a)은 파워 배선(134)과 연결한다.
전술한 구성에서, 스위칭 소자(TS)를 p형 다결정 박막트랜지스터로 구성함에 따라 off 동작시, 누설전류에 영향을 많이 받는 스위칭 소자의 단점을 보완하였다.
즉, p형 다결정 박막트랜지스터는 n형 비정질 박막트랜지스터와 비교하여, 동작이 빠를 뿐 아니라 off 전류 특성이 좋다. 따라서 스위칭 소자(TS)의 동작을 안정화 시킬 수 있는 장점이 있다.
또한, 일반적으로 상기 유기 발광부를 통해 구동소자(TD)의 드레인 전극으로 전류가 입력되면 드레인은 초기 과도한 전류 유입에 의한 스트레스에 의해 소자의 열화가 발생하기 쉬운데, 도시한 바와 같이 구동소자(TD)로 n형 다결정 박막트랜지스터를 다수개 병렬로 구성함으로써, 이러한 과다한 전류 유입을 분산하여 전류에 의한 스트레스를 분산시켜 구동소자의 수명을 연장할 수 있는 장점이 있다.
전술한 바와 같은 등가 회로의 구성을 구체적으로 설계하여 구성한 어레이기판의 구성을 이하, 도 5를 참조하여 설명한다.
도 5는 본 발명에 따른 유기전계 발광소자의 한 화소에 해당하는 어레이기판 의 구성을 도시한 확대 평면도이다.(이때, 스토리지 캐패시터의 구성은 생략함)
도시한 바와 같이, 기판(100)상에 일방향으로 게이트 배선(GL)을 구성하고, 이와 수직한 방향으로 데이터 배선(DL)을 구성한다.
상기 두 배선(GL,DL)의 교차에 의해 정의되는 영역을 화소 영역(P)이라 하면, 화소 영역(P)의 일측 즉, 두 배선(GL,DL)의 교차지점에는 스위칭 소자(TS)와 이와 연결된 구동 소자(TD)를 구성한다.
상기 스위칭 소자(TS)는 다결정 액티브층(104)과, 액티브층 상에 구성되고 상기 게이트 배선(GL)과 연결된 게이트 전극(110)과, 상기 액티브층(104)의 양측에 접촉된 소스 및 드레인 전극(126a,126b)을 포함한다.
이때, 상기 소스 및 드레인 전극(126a,126b)이 접촉하는 부분의 액티브층 표면에는 p+ 불순물 이온이 도핑된 상태이다.
상기 구동 소자(TD)는 상기 스위칭 소자(TS)의 드레인 전극(126b)과 접촉하 는 게이트 전극(112)과, 상기 게이트 전극(112) 하부에 구성된 다결정 액티브층(106)과, 액티브층(106)의 양측에 접촉된 소스 및 드레인 전극(128a,128b)을 포함한다.
이때, 상기 소스 및 드레인 전극(128a,128b)이 접촉하는 부분의 액티브층 표면에는 n+불순물 이온이 도핑된 상태이며, 액티브층은 상기 게이트 전극(112)에 대응하는 부분에서 이격영역이 존재하도록 다수개로 분리하여 구성한다.
상기 구동소자(TD)는 다수를 병렬로 연결하여 구성하며 실제로 이러한 효과를 얻기 위해, 상기 게이트 전극(112)에 수직하게 걸쳐진 이격된 액티브층의 개수에 따라 병렬로 연결된 다결정 박막트랜지스터의 개수가 정해진다.
상기 구동소자(TD)의 소스 전극(128a)은 전원 배선(134)과 연결하며 드레인 전극(128b)의 상부에는 접촉전극(400)을 구성한다.
이하, 도 6을 참조하여, 본 발명에 따른 듀얼플레이트 구조 유기전계 발광소자의 어레이부를 제조하는 방법을 설명한다.
도 6a 내지 도 6h와 도 7a 내지 도 7h는 도 5의 Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
도 6a와 도 7a에 도시한 바와 같이, 기판(100)상에 화소 영역(P)과 화소 영역(P)의 일측에 스위칭 영역(S)과 구동 영역(D)을 정의한다.
다음으로, 상기 기판(100)의 전면에 질화 실리콘(SiNx)또는 산화 실리콘(SiO2)을 증착하여 버퍼층(102)을 형성한다.
다음으로, 상기 스위칭 영역(S)에 대응하는 버퍼층(102)의 상부에 제 1 다결정 액티브층(104)을 형성하고 동시에, 상기 구동 영역(T)에 대응하는 버퍼층(102)의 상부에 제 2 다결정 액티브층(106)을 형성하는 공정을 진행한다.
이때, 상기 제 1 다결정 액티브층(104)과 제 2 다결정 액티브층(106)은 비정질 실리콘층을 기판(100)의 전면에 증착한 후, 열을 이용한 결정화 공정을 통해 결정화 한 후 원하는 형상에 따라 패턴하여 형성한다.
상기 제 1 및 제 2 다결정 액티브층(104,106)은 제 1 액티브 영역(A1)과 제 2 액티브 영역(A2)으로 정의한다.
상기 제 1 액티브 영역(A1)은 액티브 채널(active channel)의 기능을 하고, 상기 제 2 액티브 영역(A2)은 오믹 콘택층(ohmic contact layer)의 기능을 하게 된다.
다음으로, 상기 제 1 및 제 2 다결정 액티브층(104,106)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연 물질 그룹 중 선택된 하나로 게이트 절연막(108)을 형성한다.
다음으로, 상기 제 1 및 제 2 다결정 액티브층(104,106)의 제 1 액티브 영역(A1)에 대응하는 게이트 절연막(108)상에 게이트 전극(110,112)을 각각 형성한다.
이때, 상기 제 2 다결정 액티브층(106)의 둘레는 하나로 연결되지만, 게이트 전극(110)에 대응하는 부분은 게이트 전극(112)과 수직한 다수개의 막대 형상(미도 시)으로 이격되도록 구성한다.(도 5의 평면도 참조.)
상기 게이트 전극(112)과 수직한 액티브 패턴의 개수는 곧, 병렬 연결된 트랜지스터의 개수와 같다.
이때, 상기 스위칭 영역의(S) 게이트 전극(110)과 접촉하는 게이트 배선(도 5의 GL)을 형성한다.
도 6b와 도 7b에 도시한 바와 같이, 상기 게이트 전극(112)을 포함하는 제 2 다결정 액티브층(106)을 덮는 제 1 차단패턴(114, 감광패턴)을 형성한 후, 기판(100)의 전면에 대해 p+불순물 이온을 도핑하는 공정을 진행한다.
이와 같은 공정은 상기 스위칭 영역(S)에 구성된 제 1 다결정 액티브층(104)의 제 2 액티브 영역(A2)에 p+이온을 도핑하기 위한 것이다.
도 6c와 도 7c에 도시한 바와 같이, 상기 p+이온을 도핑하는 공정을 진행 한 후, 게이트 전극(110)을 포함하는 제 1 다결정 액티브층(104)을 덮는 제 2 차단패턴(116)을 형성한 후, 기판(100)의 전면에 n+불순물 이온을 도핑하는 공정을 진행한다.
이와 같은 공정은 상기 구동 영역(D)에 구성된 제 2 다결정 액티브층(106)의 제 2 액티브 영역(A2)에 n+이온을 도핑하기 위한 것이다.
도 6d와 도 7d에 도시한 바와 같이, 상기 불순물 이온을 도핑한 후, 기판(100)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 층간 절연막(118)을 형성한 후 패턴하여, 상기 제 1 및 제 2 다결정 액티브층(104,106)의 양측 제 2 액티브 영역(A2)을 각각 노출하는 제 1 콘택홀(120a,122a)과 제 2 콘택홀(120b,122b)을 형성한다.
동시에, 상기 구동 영역(D)에 형성한 게이트 전극(112)의 일 끝단을 노출하는 게이트 콘택홀(124)을 형성한다.
도 6e와 도 7e에 도시한 바와 같이, 상기 층간 절연막(118)이 형성된 기판(100)의 전면에 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 알루미늄합금(AlN), 텅스텐(W), 탄탈륨(Ta), 몰리텅스텐(MoW)등을 포함하는 도전성 그속 그룹 중 선택된 하나 또는 하나 이상의 금속을 적층한 후 패턴하여, 상기 스위칭 영역(S)과 구동 영역(D)의 제 1 및 제 2 콘택홀을 통해 상기 제 1 및 제 2 다결정 액티브층(104,106)의 제 2 액티브 영역(A2)과 접촉하는 소스 전극(126a,128a)과 드레인 전극(128b,128b)을 형성한다.
이때, 상기 스위칭 영역(S)의 소스 전극(128a)과 접촉하는 데이터 배선(도 5의 DL)을 형성한다.
도 6f와 도 7f에 도시한 바와 같이, 상기 소스 및 드레인 전극(126a,126b/128a,128b)이 형성된 기판(100)의 전면에 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)을 포함하는 무기절연 물질 그룹 중 선택된 하나를 증착하거나, 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 도포하여 보호막(130)을 형성한다.
다음으로, 상기 구동 영역(D)의 소스 전극(128a)을 노출하는 콘택홀(132)을 형성한다.
도 6g와 도 7g에 도시한 바와 같이, 상기 보호막(130)이 형성된 기판(100)의 전면에 앞서 언급한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 구동 영역(D)의 노출된 소스 전극(128a)과 접촉하는 파워배선(134)을 형성한다.
이때, 상기 파워배선(134)은 게이트 전극(112)을 형성하는 공정에서 형성한 후, 이후 공정에서 상기 드레인 전극과 접촉하도록 구성할 수 있다.
도 6h와 도 7h에 도시한 바와 같이, 상기 파워 배선(134)이 형성된 기판(100)의 전면에 앞서 언급한 무기 절연물질 그룹 중 선택된 하나를 증착하거나, 유기 절연물질 그룹 중 선택된 하나를 도포하여 제 2 보호막(136)을 형성한다.
다음으로, 상기 구동 영역(D)에 위치한 드레인 전극(128b)을 노출하는 공정을 진행한다.
전술한 공정에서, 드레인 전극(128)과 접촉하는 접촉 전극(400)을 더욱 구성할 수 있다. 상기 접촉전극의 하부에 일정높이를 가지는 유기막 패턴(350)을 형성하여, 접촉전극(400)과 도 3의 제 2 전극과의 접촉이 용이하도록 한다.
전술한 바와 같은 공정을 통해 본 발명에 따른 유기전계 발광소자의 어레이기판을 제작할 수 있다.
이와 같이 제작한 본 발명에 따른 어레이기판과 도 3의 구성에서 설명한 발광부를 합착하여, 듀얼 플레이트 구조의 유기전계 발광소자를 제작할 수 있다.
본 발명에 따른 따른 듀얼플레이트 구조의 유기전계 발광소자는, 종래의 구조와 달리 투명한 애노드 전극(anode)층이 기판의 상부에 위치할 수 있으므로, 탑에미션(top emission)방식으로 동작이 가능하여 개구영역을 더욱 확보할 수 있어 고휘도를 구현할 수 있는 효과가 있다.
또한, 하부 어레이부를 설계할 때 개구영역에 대해 고려할 필요가 없기 때문에 설계의 자유도가 매우 높고, 어레이부와 발광부를 별도로 제작하기 때문에 불량이 발생하여도 불량난 부분만 교체하면 되므로 생산 수율을 개선할 수 있는 효과가 있다.
또한, 스위칭 소자로 p형 다결정 박막트랜지스터를 구성하고 구동 소자로 다수개가 병렬로 연결된 n형 다결정 박막트랜지스터를 구성함으로써, 스위칭 소자의 off전류를 낮춰 동작 특성을 개선하는 동시에, 구동 박막트랜지스터 드레인에 나타나는 높은 드레인 스트레스(high drain stress)를 분산시킬 수 있으므로 동작 안정화 및 수명을 연장할 수 있는 효과가 있다.

Claims (15)

  1. 기판 상에 서로 교차하여 다수의 화소부를 정의하는 게이트 배선과 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, p형 다결정 실리콘 박막트랜지스터로 구성된 스위칭 소자와;
    상기 스위칭 소자와 연결되고, 다수의 n형 다결정 실리콘 박막트랜지스터가 병렬로 연결되어 구성된 구동 소자와;
    상기 구동소자와 전기적으로 연결된 발광부
    를 포함하는 유기전계 발광 소자.
  2. 제 1 항에 있어서,
    상기 구동소자와 병렬 연결된 스토리지 캐패시터가 더욱 구성된 유기전계 발광소자.
  3. 제 1 항에 있어서,
    상기 구동 소자와 연결된 전원배선이 더욱 구성된 유기전계 발광소자.
  4. 제 1 항에 있어서,
    상기 발광부는 상기 구동소자와 연결된 제 1 전극과, 상기 제 1 전극의 상부에 구성된 유기발광층과, 유기발광층의 상부에 구성된 제 2 전극으로 구성된 유기전계 발광소자.
  5. 제 4 항에 있어서,
    상기 제 1 전극은 양극 전극(anode electrode)이고, 상기 제 2 전극은 음극 전극(cathode electrode)인 유기전계 발광소자.
  6. 이격 하여 구성되고 다수의 화소 영역이 정의된 제 1 기판과, 제 2 기판과;
    상기 제 1 기판의 일면에 구성된 게이트 배선과 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, p형 다결정 실리콘 박막트랜지스터로 구성된 스위칭 소자와;
    상기 스위칭 소자와 연결되고, 다수의 n형 다결정 실리콘 박막트랜지스터가 병렬로 연결되어 구성된 구동 소자와;
    상기 제 2 기판의 일면에 구성된 제 1 전극과;
    상기 제 1 전극의 상부에 구성된 발광층과;
    상기 발광층의 상부에 상기 화소 영역마다 독립적으로 구성되고, 상기 구동소자와 연결된 제 2 전극을
    포함하는 유기전계 발광 소자.
  7. 제 6 항에 있어서,
    상기 구동소자와 병렬 연결된 스토리지 캐패시터가 더욱 구성된 유기전계 발광소자.
  8. 제 6 항에 있어서,
    상기 구동 소자의 소스 전극과 연결된 전원배선이 더욱 구성된 유기전계 발광소자.
  9. 제 6 항에 있어서,
    상기 제 1 전극은 양극 전극(anode electrode)이고, 상기 제 2 전극은 음극 전극(cathode electrode)인 유기전계 발광소자.
  10. 제 1 기판과, 제 2 기판을 준비하는 단계와;
    상기 제 1 기판의 일면에 수직하게 교차하는 게이트 배선과 데이터 배선을 형성하는 단계와;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, p형 다결정 실리콘 박막트랜지스터로 구성된 스위칭 소자를 형성하는 단계와;
    상기 스위칭 소자와 연결되고, 다수의 n형 다결정 실리콘 박막트랜지스터가 병렬로 연결되어 구성된 구동 소자를 형성하는 단계와;
    상기 제 2 기판의 일면에 제 1 전극을 형성하는 단계와;
    상기 제 1 전극의 상부에 발광층을 형성하는 단계와;
    상기 발광층의 상부에 상기 화소 영역마다 독립적으로 구성되고, 상기 구동소자와 연결된 제 2 전극을 형성하는 단계를
    포함하는 유기전계 발광 소자 제조방법.
  11. 제 10 항에 있어서,
    상기 구동소자와 병렬 연결된 스토리지 캐패시터가 더욱 형성된 유기전계 발광소자 제조방법.
  12. 제 10 항에 있어서,
    상기 구동 소자와 연결된 전원배선이 더욱 형성된 유기전계 발광소자 제조방법.
  13. 제 10 항에 있어서,
    상기 제 1 전극은 양극 전극(anode electrode)이고, 상기 제 2 전극은 음극 전극(cathode electrode)인 유기전계 발광소자 제조방법.
  14. 제 1 기판과 제 2 기판을 준비하는 단계와;
    상기 제 1 기판과 제 2 기판에 다수의 화소 영역과 화소 영역의 일측에 스위칭 영역과 구동 영역을 정의하는 단계와
    상기 스위칭 영역과 구동 영역에 제 1 다결정 액티브층과 제 2 다결정 액티브층을 형성하는 단계와;
    상기 제 1 다결정 액티브층과 제 2 다결정 액티브층상에 제 1 절연막을 사이에 두고 제 1 게이트 전극과 제 2 게이트 전극을 형성하는 단계와;
    상기 제 2 게이트 전극을 포함하는 제 2 다결정 액티브층을 차폐하고, 상기 제 1 게이트 전극이 위치하지 않는 제 1 다결정 액티브층에 p+이온을 도핑하는 단 계와;
    상기 제 1 게이트 전극을 포함한 제 1 다결정 액티브층을 차폐하고, 상기 제 2 게이트 전극이 위치하지 않는 제 2 다결정 액티브층에 n+이온을 도핑하는 단계와;
    상기 제 1 및 제 2 게이트 전극이 형성된 기판의 전면에 제 2 절연막을 형성하고 패턴하여, 상기 제 1 다결정 액티브층과 제 2 다결정 액티브층의 양측 도핑된 영역을 노출하는 단계와;
    상기 제 1 다결정 액티브층의 양측 도핑영역과, 상기 제 2 다결정 액티브층의 양측 도핑영역과 각각 접촉하는 제 1 소스 및 드레인 전극과 제 2 소스 및 드레인 전극을 형성하는 단계와;
    상기 제 2 기판의 일면에 투명한 제 1 전극을 형성하는 단계와;
    상기 제 1 전극의 상부에 유기 발광층을 형성하는 단계와;
    상기 유기 발광층의 상부에 상기 구동영역의 드레인 전극과 접촉하면서 상기 화소 영역마다 독립적으로 구성된 제 2 전극을 형성하는 단계를
    포함하는 유기전계 발광소자 제조방법.
  15. 제 14 항에 있어서,
    상기 제 1 전극은 양극 전극(anode electrode)이고, 상기 제 2 전극은 음극 전극(cathode electrode)인 유기전계 발광소자 제조방법.
KR1020030094458A 2003-12-22 2003-12-22 유기전계 발광소자와 그 제조방법 KR100549985B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030094458A KR100549985B1 (ko) 2003-12-22 2003-12-22 유기전계 발광소자와 그 제조방법
TW093139431A TWI255150B (en) 2003-12-22 2004-12-17 Organic electroluminescent device and method of fabricating the same
CN2004101014489A CN1638576B (zh) 2003-12-22 2004-12-20 有机电致发光器件及其制造方法
US11/016,785 US8097882B2 (en) 2003-12-22 2004-12-21 Organic EL display and method of fabricating comprising plural TFTs and with connection electrode wrapped on organic pattern
JP2004370649A JP4108674B2 (ja) 2003-12-22 2004-12-22 有機電界発光素子とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094458A KR100549985B1 (ko) 2003-12-22 2003-12-22 유기전계 발광소자와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050063109A KR20050063109A (ko) 2005-06-28
KR100549985B1 true KR100549985B1 (ko) 2006-02-07

Family

ID=37254993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030094458A KR100549985B1 (ko) 2003-12-22 2003-12-22 유기전계 발광소자와 그 제조방법

Country Status (1)

Country Link
KR (1) KR100549985B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293562B1 (ko) 2006-06-21 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101373386B1 (ko) * 2006-12-27 2014-03-14 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20050063109A (ko) 2005-06-28

Similar Documents

Publication Publication Date Title
KR100500147B1 (ko) 유기전계 발광소자와 그 제조방법
US7232702B2 (en) Dual panel type organic electroluminescent device and method of fabricating the same
US7259395B2 (en) Dual panel type organic electroluminescent display device and manufacturing method for the same
KR100465883B1 (ko) 유기전계 발광소자와 그 제조방법
US8071978B2 (en) Organic electroluminescent device comprising power supply line on same layer as gate line
US7211944B2 (en) Dual panel-type organic electroluminescent display device and method of fabricating the same
KR101295192B1 (ko) 유기전계 발광소자와 그 제조방법
KR20040062095A (ko) 유기전계 발광소자와 그 제조방법
KR100557731B1 (ko) 유기전계 발광소자와 그 제조방법
KR100594865B1 (ko) 유기전계 발광소자와 그 제조방법
KR100489591B1 (ko) 유기전계 발광소자와 그 제조방법
KR20030086165A (ko) 유기전계 발광소자와 그 제조방법
KR100473999B1 (ko) 유기전계 발광소자와 그 제조방법
KR100554494B1 (ko) 유기전계 발광소자와 그 제조방법
JP4108674B2 (ja) 有機電界発光素子とその製造方法
KR100557235B1 (ko) 유기전계 발광소자와 그 제조방법
KR100549985B1 (ko) 유기전계 발광소자와 그 제조방법
KR100984824B1 (ko) 상부발광형 유기전계발광 소자 및 그 제조방법
KR100632214B1 (ko) 유기전계 발광소자와 그 제조방법
KR20050067254A (ko) 유기전계 발광소자와 그 제조방법
KR100556525B1 (ko) 유기전계 발광소자와 그 제조방법
KR100446919B1 (ko) 유기전계 발광소자와 그 제조방법
KR20050068441A (ko) 유기전계 발광소자와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 15