CN107482055B - 薄膜晶体管、薄膜晶体管制备方法和阵列基板 - Google Patents

薄膜晶体管、薄膜晶体管制备方法和阵列基板 Download PDF

Info

Publication number
CN107482055B
CN107482055B CN201710749797.9A CN201710749797A CN107482055B CN 107482055 B CN107482055 B CN 107482055B CN 201710749797 A CN201710749797 A CN 201710749797A CN 107482055 B CN107482055 B CN 107482055B
Authority
CN
China
Prior art keywords
active layer
electrode
layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710749797.9A
Other languages
English (en)
Other versions
CN107482055A (zh
Inventor
王国英
宋振
孙宏达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710749797.9A priority Critical patent/CN107482055B/zh
Publication of CN107482055A publication Critical patent/CN107482055A/zh
Priority to PCT/CN2018/102505 priority patent/WO2019042251A1/zh
Priority to US16/330,990 priority patent/US11088283B2/en
Application granted granted Critical
Publication of CN107482055B publication Critical patent/CN107482055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明属于显示技术领域，具体涉及一种薄膜晶体管、薄膜晶体管的制备方法和阵列基板。该薄膜晶体管包括设置在衬底上方的栅极、有源层、源极和漏极，所述有源层位于中心区域，所述源极和所述漏极分别与所述有源层连接，所述栅极与所述有源层至少部分同层设置、且所述栅极与所述有源层至少两面相隔绝缘层相对设置。该薄膜晶体管的宽长比Weff/L增大，从而有效提高了器件的开态电流Ion，提高了氧化物薄膜晶体管电流驱动能力；另外，还考虑了电极对有源层的遮光效果，最大限度的减小了光照对器件VTH漂移的影响，提高了薄膜晶体管的负偏压光照稳定性。

Description

薄膜晶体管、薄膜晶体管制备方法和阵列基板
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管、薄膜晶体管的制备方法和阵列基板。
背景技术
薄膜晶体管(Thin Film Transistor，简称TFT)是重要的半导体器件，尤其在平板显示装置中发挥着重要的作用。目前的平板显示装置包括LCD(Liquid Crystal Display：液晶显示装置)和OLED(Organic Light-Emitting Diode:有机发光二极管)显示装置。
根据形成有源层(Active)结构的材料不同，薄膜晶体管包括a-Si薄膜晶体管(a-Si TFT)和氧化物薄膜晶体管(Oxide TFT)。其中，氧化物薄膜晶体管相比较于a-Si薄膜晶体管，由于具有迁移率高、工艺温度低、可靠性高等优势，被认为是最有潜力取代a-Si薄膜晶体管的技术；并且，由于氧化物薄膜晶体管具有LTPS(Low Temperature Poly-Silicon：低温多晶硅材料)技术无法比拟的均匀性，因此在大尺寸OLED显示技术中备受关注。
同时，由于顶栅型(Top Gate)薄膜晶体管结构具有较小的寄生电容，因而被广泛应用于阵列基板制程中。但是，由于有源层和栅绝缘层之间存在的大量大的界面陷阱缺陷以及导体化不充分导致源漏接触电阻RSD较大等问题，使薄膜晶体管的开态电流Ion无法进一步提高。而且，如图1所示，氧化物薄膜晶体管的光照稳定性也是目前困扰业界的一大难题——薄膜晶体管在光照和栅极2的偏压的作用下，有源层4的区域内会产生大量的电子空穴对，出现NBIS(Negative Bias Illumination Stability，负偏压光照稳定性)较差的问题,使氧化物薄膜晶体管出现较大的阈值(VTH)负漂，造成显示画面不均等问题。
可见，如何提高氧化物薄膜晶体管的开态电流Ion并保证光照稳定性成为目前亟待解决的技术问题。
发明内容
本发明所要解决的技术问题是针对现有技术中上述不足，提供一种薄膜晶体管、薄膜晶体管的制备方法和阵列基板，至少解决提高氧化物薄膜晶体管的开态电流Ion和保证光照稳定性的问题。
解决本发明技术问题所采用的技术方案是该薄膜晶体管，包括设置在衬底上方的栅极、有源层、源极和漏极，所述有源层位于中心区域，所述源极和所述漏极分别与所述有源层连接，所述栅极与所述有源层至少部分同层设置、且所述栅极与所述有源层至少两面相隔绝缘层相对设置。
优选的是，所述栅极包括底栅极和顶栅极，所述底栅极为条状、且纵截面为中间区域下凹的结构，所述有源层设置于所述底栅极的上方且位于下凹区域内，所述顶栅极设置于所述有源层的上方；所述源极和所述漏极与所述有源层同层设置，且所述源极和所述漏极分别位于所述有源层的两侧。
优选的是，所述底栅极的条状结构的延伸方向的中心线为第一镜像线；所述源极、所述漏极分别位于与所述底栅极的条状延伸方向垂直的两侧，所述源极、所述漏极相对于所述有源层的中心连接线形成为第二镜像线，所述第一镜像线与所述第二镜像线在与所述衬底所在平面平行的面内互相垂直。
优选的是，所述栅极包括第一底栅极、第二底栅极和顶栅极，所述第一底栅极、所述第二底栅极和所述有源层同层设置，所述顶栅极位于所述有源层的上方且与所述有源层在正投影方向上完全重合；所述源极和所述漏极与所述有源层同层设置、且分别位于所述有源层的两侧。
优选的是，所述第一底栅极、所述第二底栅极的中心连接线相对于所述有源层形成为第一镜像线；所述源极、所述漏极分别位于与所述第一底栅极和所述第二底栅极排列方向垂直，所述源极、所述漏极的中心连接线相对于所述有源层形成为第二镜像线，所述第一镜像线与所述第二镜像线在与所述衬底所在平面平行的面内互相垂直。
优选的是，所述栅极包括第一底栅极和第二底栅极，所述第一底栅极、所述第二底栅极和所述有源层至少部分同层设置；所述源极和所述漏极分别位于所述有源层的上方和下方，所述源极、所述有源层和所述漏极在正投影方向上完全重合。
优选的是，所述第一底栅极、所述第二底栅极的中心连接线相对于所述有源层形成为第一镜像线，所述源极、所述漏极的中心连接线相对于所述有源层形成为第二镜像线，所述第一镜像线与所述第二镜像线在与所述衬底所在平面垂直的面内互相垂直。
一种薄膜晶体管的制备方法，包括在衬底上方形成栅极、有源层、源极和漏极的步骤，该所述制备方法中：
所述有源层形成于中心区域，所述栅极形成在与所述有源层至少部分同层设置、且同层设置的部分相对于所述有源层为第一镜像对称分布，所述源极和所述漏极相对于所述有源层为第二镜像对称分布；其中:第一镜像线与所述第二镜像线互相垂直。
一种实施制备方法为，包括步骤：
形成条状的、纵截面为中间区域为下凹的底栅极；
在所述底栅极的上方形成第一绝缘层；
在所述第一绝缘层对应着所述底栅极的下凹区域形成有源层；
在所述有源层的两侧形成源极和漏极；
在所述有源层、所述源极和所述漏极的上方形成第二绝缘层和顶栅极。
优选的是，所述底栅极采用易于氧化的导电材料形成；
将所述底栅极结构进行氧化，使得所述底栅极结构的表面自对准生长形成设定厚度的绝缘层而形成所述第一绝缘层。
一种实施制备方法为，包括步骤：
形成分离设置的第一底栅极和第二底栅极；
在所述第一底栅极和所述第二底栅极的中间区域形成有源层、第一绝缘层和顶栅极；
在所述有源层与所述第一底栅极和所述第二底栅极排列方向垂直的两侧形成源极和漏极；
在所述有源层、所述源极和所述漏极的上方形成第二绝缘层。
优选的是，在形成第一底栅极、第二底栅极、有源层、第一绝缘层和顶栅极的步骤中，包括：
形成栅极膜层和光刻胶层，并将所述光刻胶层形成中间区域空缺的岛状结构；
对所述栅极膜层进行湿法刻蚀，使得刻蚀液在所述光刻胶层与所述栅极膜层的接触面横向钻蚀，形成分离设置的所述第一底栅极和所述第二底栅极；
通过自对准的方法，在对应所述光刻胶层的中间区域分别形成所述有源层、所述第一绝缘层和所述顶栅极，所述有源层、所述绝缘层和所述顶栅极在正投影方向上完全重合；
剥离去除所述光刻胶层。
一种实施制备方法为，包括步骤：
形成分离设置的第一底栅极和第二底栅极；
在所述第一底栅极和所述第二底栅极的中间区域依次形成源极、有源层和漏极；
在所述第一底栅极、所述第二底栅极和所述漏极的上方形成绝缘层。
优选的是，在形成第一底栅极、第二底栅极、源极、有源层和漏极的步骤中，包括：
形成栅极膜层和光刻胶层，并将所述光刻胶层形成中间区域空缺的岛状结构；
对所述栅极膜层进行湿法刻蚀，使得刻蚀液在所述光刻胶层与所述栅极膜层的接触面横向钻蚀，形成分离设置的所述第一底栅极和所述第二底栅极；
通过自对准的方法，在对应所述光刻胶层的中间区域依次形成所述源极、所述有源层和所述漏极，所述源极、所述有源层和所述漏极在正投影方向上完全重合；
剥离去除所述光刻胶层。
一种阵列基板，包括上述的薄膜晶体管。
本发明的有益效果是：该薄膜晶体管的宽长比Weff/L增大，从而有效提高了器件的开态电流Ion(即IDS)，提高了氧化物薄膜晶体管电流驱动能力；另外，还考虑了电极对有源层的遮光效果，最大限度的减小了光照对器件VTH漂移的影响，提高了薄膜晶体管的负偏压光照稳定性。
附图说明
图1为现有技术中薄膜晶体管栅极施加负偏压下光照对有源层区域的影响示意图；
图2A为本发明实施例1中薄膜晶体管的结构剖视图；
图2B为本发明实施例1中薄膜晶体管的俯视图；
图3A-图3E为图2A中薄膜晶体管的制备流程示意图；
图4A为本发明实施例2中薄膜晶体管的结构剖视图；
图4B为本发明实施例2中薄膜晶体管的俯视图；
图5A-图5F为图4A中薄膜晶体管的制备流程示意图；
图6A为本发明实施例3中薄膜晶体管的结构剖视图；
图6B为本发明实施例3中薄膜晶体管的俯视图；
图7A-图7F为图6A中薄膜晶体管的制备流程示意图；
附图标识中：
1-衬底；2-栅极；20-栅极膜层；21-底栅极；211-第一底栅极；212-第二底栅极；22-顶栅极；3-栅绝缘层；31-第一栅绝缘层；32-第二栅绝缘层；4-有源层；5-源极；6-漏极；7-钝化层；8-光刻胶层；10-过孔。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明薄膜晶体管、薄膜晶体管的制备方法和阵列基板作进一步详细描述。
本发明的技术构思在于：发明人经过仔细研究发现，出现背景技术部分的问题的主要归因于氧化物半导体材料自身的禁带宽度，由于目前很难通过调整有源层工艺得到改善，因此从设计有效的遮光层阻断光的照射入手来解决。
该薄膜晶体管包括设置在衬底上方的栅极、有源层、源极和漏极，其中，有源层位于中心区域，所述源极和所述漏极分别与所述有源层连接，所述栅极与所述有源层至少部分同层设置、且所述栅极与所述有源层至少两面相隔绝缘层相对设置；栅极与有源层同层设置的部分相对于有源层为第一镜像对称分布，源极和漏极相对于有源层为第二镜像对称分布；其中:第一镜像线与第二镜像线互相垂直。该薄膜晶体管通过设置栅极、源极和漏极相对于有源层的分布，使得有源层与源极和漏极在空间多方位接触，一方面实现对有源层遮光，另一方面增大源极和漏极与有源层的接触；同时还充分利用有源层侧面，使得有源层相隔绝缘层与栅极相对的面积增大，使得开启电流Ion增大。
相应的，该薄膜晶体管的制备方法，包括在衬底上方形成栅极、有源层、源极和漏极的步骤，其中，该制备方法中：
有源层形成于中心区域，栅极形成在与有源层至少部分同层设置、且同层设置的部分相对于有源层为第一镜像对称分布，源极和漏极相对于有源层为第二镜像对称分布；其中:第一镜像线与第二镜像线互相垂直。
本发明中的薄膜晶体管，将增大开态电流Ion和增强对有源层遮光的两种技术效果相结合，提出了三种不同的实施例，以改善氧化物薄膜晶体管的器件特性。
另外，本发明中：光刻工艺，是指包括曝光、显影、刻蚀等工艺过程的利用光刻胶、掩模板、曝光机等进行刻蚀形成图形的工艺。
实施例1：
针对现有技术中薄膜晶体管在光照和栅极偏压的作用下，有源层区域内会产生大量的电子空穴对，使薄膜晶体管出现大的VTH负漂，造成显示画面不均等问题，本实施例提供一种薄膜晶体管，实现对有源层的遮光，以及充分利用有源层的侧面参与导电实现增大开态电流Ion。
如图2A和图2B所示，本实施例的薄膜晶体管中，该薄膜晶体管的主要的层叠结构包括：底栅极21(Bottom Gate)、有源层4(Active)、栅绝缘层3(GI)、顶栅极22(Top Gate)和源极5(S，图2A的剖视图中未示出)、漏极6(D，图2A的剖视图中未示出)。其中，栅极2包括底栅极21和顶栅极22，底栅极21为条状、且纵截面为中间区域下凹的结构，有源层4设置于底栅极21的上方且位于下凹区域内，顶栅极22设置于有源层4的上方；参考图2B，源极5和漏极6与有源层4同层设置，且源极5和漏极6分别位于有源层4的两侧。该薄膜晶体管设计为底栅+顶栅结构，使得有源层4在前后左右和上下分别与栅极2相隔绝缘层相对，并在前后分别与源极5和漏极6接触，增大接触面积，增大开启电流Ion。
优选的是，如图2B所示，底栅极21的条状结构的延伸方向的中心线为第一镜像线，源极5、漏极6相对于有源层4的中心连接线形成为第二镜像线，第一镜像线与第二镜像线在与衬底1所在平面平行的面内互相垂直。通过设计薄膜晶体管中源极5、漏极6和底栅、顶栅相对于有源层4的分布，增大开启电流Ion。
容易理解的是，薄膜晶体管中源极5、漏极6的位置对称，结构相同，在功能上可以互换。而且，图2B中还示出了过孔10，以便于用于两个图层之间的搭接。
相应的，本实施例中薄膜晶体管的制备方法，在衬底1上沉积一层较厚的导电金属材料(最好是易于氧化的导电金属材料)作为栅极膜层，并将其图形化为底栅极21(也即遮光层)，底栅极21具有凹槽；通过阳极氧化或者热氧化的方法在底栅极21的表面自对准生长适当厚度的绝缘层作为第一栅绝缘层31，使有源层4位于该凹槽内，最后沉积作为第二栅绝缘层32和顶栅极22，并图形化。
如图3A-图3E所示，该薄膜晶体管的制备方法具体包括如下步骤：
步骤S1)：形成条状的、纵截面为中间区域为下凹的底栅极21。
在该步骤中：底栅极21采用易于氧化的导电材料形成。如图3A所示，衬底1采用标准方法进行清洗后，首先在衬底1上沉积一层易氧化的导电金属材料作为栅极膜层20，并将其图形化形成岛状结构。
然后，在栅极膜层20上涂覆光刻胶，在栅极膜层20上形成凹槽，形成底栅极21，如图3B所示。
步骤S2)：在底栅极21的上方形成第一绝缘层。
在该步骤中：将底栅极21结构进行氧化，使得底栅极21结构的表面自对准生长形成设定厚度的绝缘层而形成第一栅绝缘层31(即第一绝缘层)。自对准生长技术是微电子技术中利用元件、器件结构特点实现光复印自动对准的技术，即以已经图形化的图层代替显影后的光刻胶为掩膜，进行后续层叠结构的图形化工艺。自对准在具有节省掩膜(mask)数目，降低生产成本的优势，且在工艺上可以实现上下图层的精准对位，避免两次光刻(Photo)工艺间的套刻容差的优点。如图3C所示，采用阳极氧化或者热氧化的方法在底栅极21的表面自对准生长适当厚度的绝缘层作为第一栅绝缘层31，由于自对准的特性，因此工艺简单且栅绝缘层的质量好，保证了底栅极31对有源层4的控制作用。
步骤S3)：在第一栅绝缘层31对应着底栅极21的下凹区域形成有源层4。
在该步骤中：如图3D所示，在底栅极21和第一栅绝缘层31的凹槽中通过溅射、蒸发或者溶胶凝胶的方法填充透明导电氧化物作为有源层4(Active)，可以选用的材料包括铝掺杂的氧化锌(AZO)、氧化铟锌(Indium Zinc Oxide，简称IZO)、氧化铟镓锌(IndiumGallium Zinc Oxide，简称IGZO)等。
步骤S4)：在有源层4的两侧形成源极5和漏极6。
在该步骤中：参考图2B，在有源层4的两侧(即与底栅极21的条状延伸方向垂直的两侧)沉积源漏极膜层并刻蚀出图形，形成源极5和漏极6。
步骤S5)：在有源层4、源极5和漏极6的上方形成第二绝缘层和顶栅极22。
在该步骤中：如图3E所示，在步骤S4)的基础上，依次沉积第二栅绝缘层32(即第二绝缘层)以及栅极膜层，并将栅极膜层光刻出顶栅极22图形。
该薄膜晶体管的制备方法中，通过版图设计(Layout Design)对各层结构进行制备，以及底栅极结构自对准生长绝缘层，使得有源层4在前后左右和上下分别与栅极2相隔绝缘层相对，并在前后分别与源极5和漏极6接触，增大接触面积，增大开启电流Ion。
本实施例中的薄膜晶体管结构有效实现了对有源层4的包裹，最大限度的减小了光照对器件VTH漂移的影响，解决了当前困扰业界的氧化物薄膜晶体管的NBIS(NegativeBias Illumination Stress，负偏压照明应力)较差的问题。
本实施例中的薄膜晶体管是利用阳极氧化工艺制备包裹的栅极结构，可以实现对有源层遮光，以及充分利用有源层侧面参与导电实现增大开态电流Ion，可靠性高。
实施例2：
本实施例提供一种薄膜晶体管，实现对有源层4的遮光，以及充分利用有源层4的侧面，参与导电实现增大开态电流Ion。
如图4A和图4B所示，本实施例的薄膜晶体管中，栅极2包括第一底栅极211、第二底栅极212和顶栅极22，第一底栅极211、第二底栅极212和有源层4同层设置，顶栅极22位于有源层4的上方且与有源层4在正投影方向上完全重合；参考图4B，源极5和漏极6与有源层4同层设置、且分别位于有源层4与第一底栅极211和第二底栅极212排列方向垂直的两侧。该薄膜晶体管设计为底栅+顶栅结构，使得有源层4相隔绝缘层与栅极2左右相对、在前后与源极5和漏极6接触，增大接触面积，增大开启电流Ion。
优选的是，如图4B所示，第一底栅极211、第二底栅极212的中心连接线相对于有源层4形成为第一镜像线，源极5、漏极6的中心连接线相对于有源层4形成为第二镜像线，第一镜像线与第二镜像线在与衬底1所在平面平行的面内互相垂直。通过设计薄膜晶体管中源极5、漏极6和底栅极21相对于有源层4的分布，增大接触面积，增大开启电流Ion。
该薄膜晶体管形成的两个底栅极21可以在施加栅压时在有源层4的侧面形成导电通路，与实施例1中的薄膜晶体管类似，也相当于增加了导电沟道的宽度，提高了薄膜晶体管器件的电流驱动能力。
相应的，本实施例中薄膜晶体管的制备方法，在衬底1上沉积一层导电金属材料，并光刻出岛状结构，之后利用湿法刻蚀的横向钻蚀特点，形成两侧的底栅极21图形，再利用光刻胶作为自对准的掩膜，剥离(lift-off)形成有源层4、栅绝缘层3和顶栅极22。
如图5A-图5F所示，该薄膜晶体管的制备方法具体包括如下步骤：
步骤S1)：形成分离设置的第一底栅极211和第二底栅极212。
在步骤S11)中：形成栅极膜层20和光刻胶层8，并将光刻胶层8形成中间区域空缺的岛状结构。
在该步骤中：衬底1采用标准方法进行清洗后，在衬底1上沉积一层导电金属材料或其他导电材料作为栅极膜层20，并光刻形成岛状结构，如图5A所示。
在衬底1和栅极膜层20上涂覆光刻胶，将栅极膜层20中间的光刻胶通过光刻工艺(曝光、显影)去掉，光刻出中间区域空缺的岛状结构，如图5B所示。通过使用特殊的光刻胶材料，或者通过降低烘胶温度以及不进行后烘工艺等方法，降低光刻胶和栅极层的粘附性，有利于下一步湿法刻蚀时横向钻蚀的进行。
在步骤S12)中：对栅极膜层进行湿法刻蚀，使得刻蚀液在光刻胶层8与栅极膜层的接触面横向钻蚀，形成分离设置的第一底栅极211和第二底栅极212。
在该步骤中：将完成步骤S11)的衬底1放在腐蚀液中进行湿法刻蚀，由于光刻胶和栅极膜层20的粘附力较小，腐蚀液在向下腐蚀材料的同时在光刻胶下存在一定程度的横向钻蚀——即发生底切现象，利用这种现象生成底栅极21结构，形成分离设置的第一底栅极211和第二底栅极212，如图5C所示。
步骤S2)：在第一底栅极211和第二底栅极212的中间区域形成有源层4、第一绝缘层和顶栅极22。
步骤S21)：通过自对准的方法，在对应光刻胶层8的中间区域分别形成有源层4、栅绝缘层3(即第一绝缘层)和顶栅极22，有源层4、栅绝缘层3和顶栅极22在正投影方向上完全重合。
在该步骤中：在完成步骤S1)的基础上，不去掉光刻胶，通过自对准的方法，通过沉积依次形成有源层4、栅绝缘层3和顶栅极22的膜层，并通过构图工艺形成有源层4、栅绝缘层3和顶栅极22，如图5D所示。其中，有源层4层可以是透明导电氧化物半导体，也可以是a-Si、p-Si等硅基材料或者各种有机材料等；栅绝缘层3可以使用各种常用的绝缘材料，也可以使用High k介质材料等。通过自对准沉积并图形化的有源层4的导电沟道长度可以做到亚微米级别，并且与光刻精度无关，在增加了导电沟道的宽度的基础上进一步提高了开态电流Ion。
步骤S22)：剥离去除光刻胶层8。
在该步骤中：采用剥离工艺去掉顶栅极22上方的光刻胶，如图5E所示。
在形成第一底栅极211、第二底栅极212、有源层4、栅绝缘层3和顶栅极22的步骤中，光刻胶的掩膜作用和湿刻的横向钻蚀方法，使得独特形状的结构易于制备，简化了制备工艺。
步骤S3)：在有源层4与第一底栅极211和第二底栅极212排列方向垂直的两侧形成源极5和漏极6。
在该步骤中：参考图4B，在有源层4的两侧沉积导电材料作为源漏膜层，并光刻出源极5和漏极6图形。
步骤S4)：在有源层4、源极5和漏极6的上方形成第二绝缘层。
在该步骤中：在步骤S3)的基础上直接沉积例如氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(AlOx)等绝缘材料，绝缘材料在填充侧栅和有源层4之间的空隙作为底栅极21的栅绝缘层3的同时，其他部分和高出底栅极21的绝缘材料可以直接作为整个薄膜晶体管器件的钝化层7(PVX，即第二绝缘层)，如图5F所示。
该薄膜晶体管的制备方法，通过合理设计各层结构的制备顺序和工艺，使得有源层4相隔绝缘层与栅极2左右相对、在前后与源极5和漏极6接触，增大接触面积，增大开启电流Ion。
本实施例中的薄膜晶体管相对于实施例1的薄膜晶体管，有源层4、栅绝缘层3和顶栅极22的图形化是结合了湿法刻蚀工艺的底切现象，同时利用光刻胶作为掩膜，通过自对准的方式形成，节省了工艺步骤，降低了工艺难度；同时，其中的底栅极21的栅绝缘层3和钝化层7通过一次沉积同时形成，进一步节省了工艺步骤。
本实施例中的薄膜晶体管在实施例1的薄膜晶体管的基础上简化了工艺步骤，利用光刻胶自对准制备顶栅极，增大了开态电流Ion。
实施例3：
本实施例提供一种薄膜晶体管，实现对有源层的遮光，以及充分利用有源层的侧面，参与导电实现增大开态电流Ion。
如图6A和图6B所示，本实施例的薄膜晶体管中，栅极2包括第一底栅极211和第二底栅极212，第一底栅极211、第二底栅极212和有源层4至少部分同层设置；源极5和漏极6分别位于有源层4的上方和下方，源极5(源极5由于位于下方，在图6B中未能示出)、有源层4和漏极6在正投影方向上完全重合。该薄膜晶体管设计为底栅结构，使得有源层4相隔绝缘层与栅极2左右相对、在上下分别与源极5和漏极6接触，增大接触面积，增大开启电流Ion。
优选的是，如图6B所示，第一底栅极211、第二底栅极212的中心连接线相对于有源层4形成为第一镜像线，源极5、漏极6的中心连接线相对于有源层4形成为第二镜像线，第一镜像线与第二镜像线在与衬底1所在平面垂直的面内互相垂直。通过设计薄膜晶体管中源极5、漏极6和底栅相对于有源层4的分布，增大开启电流Ion。
该薄膜晶体管形成的两个底栅极21可以在施加栅压时在有源层4的侧面形成导电通路，相当于增加了导电沟道的宽度，提高了薄膜晶体管器件的电流驱动能力；形成的两个底栅极21也可以有效遮挡来自其设置背板内散射的光线，而且由于有源层4的上方、下方均设置有电源结构，因此对顶部、底部的遮光效果也较好。
相应的，本实施例中薄膜晶体管的制备方法，考虑到实施例2中的薄膜晶体管在对有源层4底部遮光效果具有缺陷的情况下，本实施例进一步进行了改进，即在形成两侧的底栅极21之后，依次形成下层的源极5、有源层4和上层的漏极6，同样是利用光刻胶自对准，并通过剥离工艺图形化，从而形成了一种垂直型的薄膜晶体管结构。
如图7A-图7F所示，该薄膜晶体管的制备方法具体包括如下步骤：
步骤S1)：形成分离设置的第一底栅极211和第二底栅极212。
步骤S11)：形成栅极膜层20和光刻胶层8，并将光刻胶层8形成中间区域空缺的岛状结构。
在该步骤中：衬底1采用标准方法进行清洗后，在衬底1上沉积一层导电金属材料或其他导电材料作为栅极膜层20；在栅极膜层20上涂覆光刻胶，光刻出中间区域空缺的岛状结构，如图7A所示。
然后，在衬底1和栅极膜层20上涂覆光刻胶，将栅极膜层20中间的光刻胶显影后去掉，如图7B所示。通过使用特殊的光刻胶材料，或者通过降低烘胶温度以及不进行后烘工艺等方法降低光刻胶和栅极膜层的粘附性。但是不限定于此，只要目的是降低光刻胶和栅极膜层的粘附性，便于横向钻蚀的实现。
步骤S12)：对栅极膜层20进行湿法刻蚀，使得刻蚀液在光刻胶层8与栅极膜层20的接触面横向钻蚀，形成分离设置的第一底栅极211和第二底栅极212。
在该步骤中：将器件放在腐蚀液中进行湿法刻蚀，由于光刻胶和Gate材料的粘附力较小，腐蚀液在向下腐蚀材料的同时在光刻胶下存在一定程度的横向钻蚀，利用这种现象生成侧栅结构，如图7C所示。
步骤S2)：在第一底栅极211和第二底栅极212的中间区域依次形成源极5、有源层4和漏极6。
步骤S21)：通过自对准的方法，在对应光刻胶层8的中间区域依次形成源极5、有源层4和漏极6，源极5、有源层4和漏极6在正投影方向上完全重合。
在该步骤)中：在步骤S1)的基础上，不去掉光刻胶，通过自对准的方法，通过沉积依次形成源极5、有源层4和漏极6，如图7D所示。源漏膜层使用的材料参照栅极膜层20的材料选取，有源层4可以是透明导电氧化物半导体，也可以是a-Si、p-Si等硅基材料或者各种有机材料等。在该步骤中，通过自对准沉积保留了实施例2中薄膜晶体管的尺寸优势——有源层4的导电沟道长度可以做到亚微米级别，并与光刻精度无关，不仅拓宽了工艺容限，而且有效增大了开态电流Ion。
步骤S22)：剥离去除光刻胶层。
在该步骤中：采用剥离工艺去掉栅极上方的光刻胶，如图7E所示。
在第一底栅极211和第二底栅极212的中间区域形成源极5、有源层4和漏极6的步骤中，光刻胶的掩膜作用和湿刻的横向钻蚀方法，使得独特形状的结构易于制备，简化了制备工艺。
步骤S3)：在第一底栅极211、第二底栅极212和漏极6的上方形成绝缘层。
在该步骤中：在步骤S2)的基础上直接沉积例如氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(AlOx)等绝缘材料，绝缘材料在填充底栅极21和有源层4之间的空隙作为栅绝缘层3的同时，其他部分和高出已有图形部分的绝缘材料可以直接作为器件的钝化层7(PVX)，如图7F所示，从而提高器件的可靠性。
该薄膜晶体管的制备方法，通过合理设计各层结构的制备顺序和工艺，形成有源层4相隔绝缘层与栅极2左右相对、在上下分别与源极5和漏极6接触，增大接触面积，增大开启电流Ion。
本实施例中的薄膜晶体管在实施例1和实施例2的基础上，实现了垂直型薄膜晶体管的制备，同时满足了增大开态电流Ion和改善遮光的技术效果，且保留了方实施例2制备方法简单的优势。具体的，该薄膜晶体管在两侧形成底栅极结构，实现了与实施例1、2相同的增大开态电流Ion的效果；同时，在保留了实施例2的薄膜晶体管工艺简洁的基础上，对有源层4上方、下方通过源极5和漏极6来实现遮光效果，也满足了实施例1中对有源层4全包裹实现遮光的技术效果；
与实施例1、2的两个方案相比，本实施例中的薄膜晶体管不必另外制备源极和漏极，且位于有源层上方的漏极和下方的源极可以做得非常薄，因此与栅极的交叠面积很小，有利于减小器件的寄生电容Cgs，提高工作频率。
在实施例1-实施例3的薄膜晶体管中，根据漏极电流公式：
该薄膜晶体管均充分利用了有源层侧面、上方或下方一种以上的导电沟道，增加了氧化物薄膜晶体管的有效沟道宽度Weff(例如实施例1的薄膜晶体管中Weff＝W上+W下+2W侧面)，使得器件的宽长比Weff/L增大，从而有效提高了器件的开态电流Ion(即IDS)，提高了氧化物薄膜晶体管电流驱动能力。
另外，实施例1-实施例3的氧化物薄膜晶体管，均考虑了电极对有源层的遮光效果，最大限度的减小了光照对器件VTH漂移的影响，提高了薄膜晶体管的负偏压光照稳定性。
各实施例中具体结构或制备工艺的差异如下：
实施例1的薄膜晶体管制备方法利用了阳极氧化工艺形成栅绝缘层3，实施例2、3的薄膜晶体管制备方法利用了底切现象实现自对准的制备方案，均具有节省工艺成本，降低制备器件的难度的作用；
实施例1的薄膜晶体管制备方法中采用热氧化或阳极氧化方法形成栅绝缘层，栅绝缘层的致密性好，保证了栅对有源层的控制作用；
实施例2、3的薄膜晶体管制备方法中栅绝缘层和钝化层通过一次沉积同时形成，进一步节省了工艺步骤；
实施例2、3的薄膜晶体管结构在方面更具有尺寸优势，即自对准沉积的有源层的导电沟道长度可以做到亚微米级别，并与光刻精度无关，不仅拓宽了工艺容限，而且进一步增大了开态电流Ion；
实施例3的薄膜晶体管的结构上方的源极、下方的漏极可以做的非常薄，与栅极的交叠面积小，可以有效减小寄生电容。
实施例4：
本实施例提供一种阵列基板，该显示装置包括实施例1-实施例3中任一的薄膜晶体管。
采用该阵列基板可形成显示装置，该显示装置可以为：台式电脑、平板电脑、笔记本电脑、手机、PDA、GPS、车载显示、投影显示、摄像机、数码相机、电子手表、计算器、电子仪器、仪表、液晶面板、电子纸、电视机、显示器、数码相框、导航仪等任何具有显示功能的产品或部件，可应用于公共显示和虚幻显示等多个领域。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (6)

1.一种薄膜晶体管，包括设置在衬底上方的栅极、有源层、源极和漏极，其特征在于，所述有源层位于中心区域，所述源极和所述漏极分别与所述有源层连接，所述栅极与所述有源层至少部分同层设置、且所述栅极与所述有源层至少两面相隔绝缘层相对设置；
所述栅极包括分离设置的第一底栅极和第二底栅极，所述第一底栅极、所述第二底栅极和所述有源层至少部分同层设置，且在所述第一底栅极和所述第二底栅极的中间区域形成所述有源层、第一绝缘层和顶栅极；
所述源极和所述漏极分别位于所述有源层的上方和下方，且位于所述有源层与所述第一底栅极和所述第二底栅极排列方向垂直的两侧；所述源极、所述有源层和所述漏极在正投影方向上完全重合；在所述有源层、所述源极和所述漏极的上方形成有第二绝缘层。
2.根据权利要求1述的薄膜晶体管，其特征在于，所述第一底栅极、所述第二底栅极的中心连接线相对于所述有源层形成为第一镜像线，所述源极、所述漏极的中心连接线相对于所述有源层形成为第二镜像线，所述第一镜像线与所述第二镜像线在与所述衬底所在平面垂直的面内互相垂直。
3.一种薄膜晶体管的制备方法，包括在衬底上方形成栅极、有源层、源极和漏极的步骤，其特征在于，该所述制备方法中：
所述有源层形成于中心区域，所述栅极形成在与所述有源层至少部分同层设置、且同层设置的部分相对于所述有源层为第一镜像对称分布，所述源极和所述漏极相对于所述有源层为第二镜像对称分布；其中:第一镜像线与所述第二镜像线互相垂直；
所述制备方法包括步骤：
形成分离设置的第一底栅极和第二底栅极；
在所述第一底栅极和所述第二底栅极的中间区域形成有源层、第一绝缘层和顶栅极；
在所述有源层与所述第一底栅极和所述第二底栅极排列方向垂直的两侧形成源极和漏极；
在所述有源层、所述源极和所述漏极的上方形成第二绝缘层。
4.根据权利要求3所述的制备方法，其特征在于，在形成第一底栅极、第二底栅极、有源层、第一绝缘层和顶栅极的步骤中，包括：
形成栅极膜层和光刻胶层，并将所述光刻胶层形成中间区域空缺的岛状结构；
对所述栅极膜层进行湿法刻蚀，使得刻蚀液在所述光刻胶层与所述栅极膜层的接触面横向钻蚀，形成分离设置的所述第一底栅极和所述第二底栅极；
通过自对准的方法，在对应所述光刻胶层的中间区域分别形成所述有源层、所述第一绝缘层和所述顶栅极，所述有源层、所述绝缘层和所述顶栅极在正投影方向上完全重合；
剥离去除所述光刻胶层。
5.一种薄膜晶体管的制备方法，包括在衬底上方形成栅极、有源层、源极和漏极的步骤，其特征在于，该所述制备方法中：
所述有源层形成于中心区域，所述栅极形成在与所述有源层至少部分同层设置、且同层设置的部分相对于所述有源层为第一镜像对称分布，所述源极和所述漏极相对于所述有源层为第二镜像对称分布；其中:第一镜像线与所述第二镜像线互相垂直；
所述制备方法包括步骤：
形成分离设置的第一底栅极和第二底栅极；
在所述第一底栅极和所述第二底栅极的中间区域依次形成源极、有源层和漏极；
在所述第一底栅极、所述第二底栅极和所述漏极的上方形成绝缘层；
在形成第一底栅极、第二底栅极、源极、有源层和漏极的步骤中，包括：
形成栅极膜层和光刻胶层，并将所述光刻胶层形成中间区域空缺的岛状结构；
对所述栅极膜层进行湿法刻蚀，使得刻蚀液在所述光刻胶层与所述栅极膜层的接触面横向钻蚀，形成分离设置的所述第一底栅极和所述第二底栅极；
通过自对准的方法，在对应所述光刻胶层的中间区域依次形成所述源极、所述有源层和所述漏极，所述源极、所述有源层和所述漏极在正投影方向上完全重合；
剥离去除所述光刻胶层。
6.一种阵列基板，其特征在于，包括权利要求1-2任一项所述的薄膜晶体管。
CN201710749797.9A 2017-08-28 2017-08-28 薄膜晶体管、薄膜晶体管制备方法和阵列基板 Active CN107482055B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710749797.9A CN107482055B (zh) 2017-08-28 2017-08-28 薄膜晶体管、薄膜晶体管制备方法和阵列基板
PCT/CN2018/102505 WO2019042251A1 (zh) 2017-08-28 2018-08-27 薄膜晶体管、薄膜晶体管制备方法和阵列基板
US16/330,990 US11088283B2 (en) 2017-08-28 2018-08-27 Thin film transistor, method of fabricating thin film transistor and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710749797.9A CN107482055B (zh) 2017-08-28 2017-08-28 薄膜晶体管、薄膜晶体管制备方法和阵列基板

Publications (2)

Publication Number Publication Date
CN107482055A CN107482055A (zh) 2017-12-15
CN107482055B true CN107482055B (zh) 2023-12-01

Family

ID=60602734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710749797.9A Active CN107482055B (zh) 2017-08-28 2017-08-28 薄膜晶体管、薄膜晶体管制备方法和阵列基板

Country Status (3)

Country Link
US (1) US11088283B2 (zh)
CN (1) CN107482055B (zh)
WO (1) WO2019042251A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107482055B (zh) * 2017-08-28 2023-12-01 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管制备方法和阵列基板
CN109686793A (zh) * 2018-12-24 2019-04-26 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、阵列基板、显示装置
CN110718467B (zh) * 2019-09-24 2021-12-03 Tcl华星光电技术有限公司 一种tft阵列基板的制作方法
CN113451332B (zh) * 2021-06-21 2023-10-27 昆山国显光电有限公司 一种阵列基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338959A (en) * 1992-03-30 1994-08-16 Samsung Electronics Co., Ltd. Thin film transistor with three dimensional multichannel structure
CN101097871A (zh) * 2007-07-05 2008-01-02 友达光电股份有限公司 薄膜晶体管、像素结构及其制造方法
CN106816410A (zh) * 2017-03-22 2017-06-09 深圳市华星光电技术有限公司 阵列基板及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5808317A (en) * 1996-07-24 1998-09-15 International Business Machines Corporation Split-gate, horizontally redundant, and self-aligned thin film transistors
KR100259078B1 (ko) 1997-08-14 2000-06-15 김영환 박막트랜지스터 및 이의 제조방법
JP2008526040A (ja) * 2004-12-28 2008-07-17 エヌエックスピー ビー ヴィ 帯状のチャネルを有する半導体装置及びその製造方法
CN103915510B (zh) * 2014-03-27 2017-08-04 京东方科技集团股份有限公司 一种多栅薄膜晶体管、阵列基板及显示装置
US9299853B1 (en) * 2014-09-16 2016-03-29 Eastman Kodak Company Bottom gate TFT with multilayer passivation
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN105742294B (zh) * 2016-03-23 2019-01-15 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN207124196U (zh) 2017-08-28 2018-03-20 京东方科技集团股份有限公司 薄膜晶体管和阵列基板
CN107482055B (zh) 2017-08-28 2023-12-01 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管制备方法和阵列基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338959A (en) * 1992-03-30 1994-08-16 Samsung Electronics Co., Ltd. Thin film transistor with three dimensional multichannel structure
CN101097871A (zh) * 2007-07-05 2008-01-02 友达光电股份有限公司 薄膜晶体管、像素结构及其制造方法
CN106816410A (zh) * 2017-03-22 2017-06-09 深圳市华星光电技术有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
CN107482055A (zh) 2017-12-15
US20190267493A1 (en) 2019-08-29
WO2019042251A1 (zh) 2019-03-07
US11088283B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
CN107482055B (zh) 薄膜晶体管、薄膜晶体管制备方法和阵列基板
WO2016165186A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN110061034B (zh) Oled显示面板的制备方法及oled显示面板
CN109065551B (zh) Tft阵列基板的制造方法及tft阵列基板
WO2014117443A1 (zh) 氧化物薄膜晶体管阵列基板及其制作方法、显示面板
WO2020215603A1 (zh) Oled显示面板及其制备方法
WO2015123975A1 (zh) 阵列基板及制备方法、显示面板
CN110634804A (zh) 一种阵列基板及其制备方法、触控显示面板
CN109860305B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
WO2020244292A1 (zh) 发光二极管驱动背板及其制备方法、显示装置
CN109037343B (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
US20120080677A1 (en) Thin film transistor and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof
WO2018014385A1 (zh) 薄膜晶体管及其制作方法
KR102224457B1 (ko) 표시장치와 그 제조 방법
KR101087993B1 (ko) 다결정 실리콘 박막트랜지스터
JP2007519251A (ja) トランジスタの製造方法
CN105870199A (zh) 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
CN206584934U (zh) 一种薄膜晶体管、阵列基板、显示装置
CN105789325B (zh) 薄膜晶体管、薄膜晶体管的制备方法及cmos器件
KR20130066247A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN106298951B (zh) 薄膜晶体管的制作方法
KR102235421B1 (ko) 어레이 기판 및 그 제조방법
KR102161585B1 (ko) 어레이 기판의 제조방법
JP2015046499A (ja) 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
WO2022001468A1 (zh) 薄膜晶体管、显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant