CN103915510B - 一种多栅薄膜晶体管、阵列基板及显示装置 - Google Patents
一种多栅薄膜晶体管、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN103915510B CN103915510B CN201410120804.5A CN201410120804A CN103915510B CN 103915510 B CN103915510 B CN 103915510B CN 201410120804 A CN201410120804 A CN 201410120804A CN 103915510 B CN103915510 B CN 103915510B
- Authority
- CN
- China
- Prior art keywords
- active layer
- gate
- electrode
- grid
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 title abstract 3
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种多栅薄膜晶体管、阵列基板及显示装置，用以实现一个占用面积较小的多栅TFT，设置有该多栅TFT的像素的开口率较高，显示装置的分辨率较高。所述多栅薄膜晶体管包括：至少三个栅极，分别与每一栅极一一对应的有源层，各有源层为一体式结构；还包括：与其中一个有源层相连的源极，以及分别与其余的有源层一一对应相连的漏极。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种多栅薄膜晶体管、阵列基板及显示装置。
背景技术
在液晶显示（LCD）技术领域或有机发光显示(OLED)技术领域，薄膜晶体管(TFT)作为像素单元充放电的开关,其漏电流的大小是影响液晶屏性能的重要参数之一。
现有技术，在TFT的有源层一直使用稳定性和加工性较好的非晶硅（a-Si）材料，但是a-Si材料的载流子迁移率较低，不能满足大尺寸、高分辨率显示器件的要求，特别是不能满足下一代有源矩阵式有机发光显示器件（Active Matrix Organic Light EmittingDevice，AMOLED）的要求。与非晶硅（a-Si）薄膜晶体管相比，多晶硅尤其是低温多晶硅薄膜晶体管具有更高的电子迁移率和较少的漏电流，已经逐渐取代非晶硅薄膜晶体管，成为薄膜晶体管的主流。
现有低温多晶硅薄膜晶体管制备技术中，源极和漏极通过掺杂形成，即源极、漏极和有源层位于同一层。
常见的低温多晶硅TFT为单栅TFT，即一个TFT具有一个栅极、一个有源层、一个源极和漏极，为了降低单栅TFT的漏电流，现有技术提出了双栅TFT结构，即两个TFT串联而成一个双栅TFT，该双栅TFT具有两个栅极、一个源极和漏极、两个电性相连的有源层。双栅TFT在关态时的漏电流比同样宽长比的单栅TFT小1～2个数量级。但是双栅TFT在显示基板上的占用面积较单栅TFT大，影响显示器件像素的开口率，不利于实现高分辨率（高PPI）显示产品。
具体地，针对液晶显示器件，每一亚像素中设置有一个双栅TFT。针对有机发光显示器件，每一个像素中设置有多个单栅和/或双栅TFT，该单栅和/或双栅TFT构成用于驱动OLED发光的驱动电路。像素的开口率较低，难以制作出较高PPI的液晶显示器件。
以液晶显示器件中的像素为例说明，参见图1，为现有技术液晶显示器件中像素中的双栅TFT结构，包括：
与同一条栅线10相连的两个双栅TFT20，每一个双栅TFT作为对应的一个像素的充放电开关。
双栅TFT20包括：分别与栅线10相连的第一栅极201和第二栅极202；
分别与第一栅极201和第二栅极202相对的第一有源层203和第二有源层204，第一有源层203和第二有源层204通过连接层205电性相连，第一有源层203和第二有源层204呈“一”字型分布。
两个双栅TFT20共用栅线10，无论两个双栅TFT20是否共用数据线30，双栅TFT的占用面积较大，像素的开口率不够高。
参见图1，当两个双栅TFT20共用数据线30时，由于数据线30与两个双栅TFT20的连接点（b点）的存在，使得栅线10上与b点相邻位置（a点）的线宽变细，栅线10存在断线的风险。
发明内容
本发明实施例提供的一种多栅薄膜晶体管、阵列基板及显示装置，用以实现一个占用面积较小的多栅TFT，设置有该多栅TFT的像素的开口率较高，显示装置的分辨率较高。
本发明实施例提供的一种多栅薄膜晶体管，包括：
至少三个栅极，分别与每一栅极一一对应的有源层，各有源层为一体式结构；
还包括：与其中一个有源层相连的源极，以及分别与其余的有源层一一对应相连的漏极。
较佳地，所述多栅薄膜晶体管包括：第一栅极、第二栅极和第三栅极；
分别与所述第一栅极、第二栅极和第三栅极对应的第一有源层、第二有源层和第三有源层；所述第一有源层、第二有源层和第三有源层为一体式结构；
分别与所述第二有源层和第三有源层一一对应相连的第一漏极和第二漏极；
所述源极与所述第一有源层相连。
较佳地，所述第一有源层、第二有源层和第三有源层构成“T”型结构或“丫”字型结构；
第一有源层构成“T”型或“丫”字型结构中的纵向部分结构，第二有源层和第三有源层构成“T”型或“丫”字型结构中的横向部分结构。
较佳地，所述第一栅极、第二栅极和第三栅极构成“U”型结构；第一栅极构成“U”型结构的底部结构，第二栅极和第三栅极构成“U”型结构的两个侧部结构。
较佳地，所述多栅薄膜晶体管包括：第一栅极、第二栅极、第三栅极和第四栅极；
分别与所述第一栅极、第二栅极、第三栅极和第四栅极对应的第一有源层、第二有源层、第三有源层和第四有源层；第一有源层、第二有源层、第三有源层和第四有源层为一体式结构；
分别与所述第二有源层、第三有源层和第四有源层一一对应相连的第一漏极、第二漏极和第三漏极；
所述源极与所述第一有源层相连。
较佳地，所述第一栅极、第二栅极、第三栅极和第四栅极构成一个“口”字型结构，“口”字型结构的四个边分别为第一栅极、第二栅极、第三栅极和第四栅极。
较佳地，所述第一有源层、第二有源层、第三有源层和第四有源层构成一个“十”字型结构，由十字交叉点处向外延伸的四个部分分别为第一有源层、第二有源层、第三有源层和第四有源层。
本发明实施例提供一种阵列基板，包括：所述任一方式的多栅薄膜晶体管。
较佳地，还包括：多条栅线、多条数据线、多个设置有像素电极的像素单元，每相邻两行像素单元之间设置有一条数据线；
所述多栅薄膜晶体管位于至少两个相邻的像素单元之间，所述多栅薄膜晶体管中的各栅极与邻近的同一条栅线相连，源极与所述数据线相连，各漏极分别与所述相邻像素单元中的不同像素电极一一对应相连。
较佳地，所述各栅极、各有源层和各漏极位于所述栅线的同一侧，所述源极位于所述栅线的另一侧。
本发明实施例提供一种显示装置，包括所述阵列基板。
综上所述，本发明实施例首先提供一种多栅TFT，该多栅TFT包括至少三个栅极，分别与每一栅极一一对应的有源层，各有源层为一体式结构；还包括：与其中一个有源层相连的源极，以及分别与其余的有源层一一对应相连的漏极。由于各有源层为一体式结构，在多栅TFT通电时，各有源层形成的沟道共用，该多栅TFT可以起到至少两个双栅薄膜晶体管的作用，而且实现了结构简单，占用面积小的目的。本发明实施例提供一种阵列基板和显示装置，包括所述多栅TFT，在像素开口率一定的前提下，像素面积更小，显示装置的分辨率PPI更高。在显示装置分辨率一定的前提下，像素的开口率更高，显示效果更好。
附图说明
图1为现有技术液晶显示器件中像素中的双栅TFT结构示意图；
图2为本发明实施例一提供的多栅TFT结构示意图；
图3为图2所示的一体式结构中的第一有源层、第二有源层和第三有源层结构示意图；
图4为本发明实施例一提供的第一栅极、第二栅极和第三栅极，以及第一有源层、第二有源层和第三有源层的第一实施方式结构示意图；
图5为本发明实施例一提供的第一栅极、第二栅极和第三栅极，以及第一有源层、第二有源层和第三有源层的第二实施方式结构示意图；
图6为本发明实施例二提供的多栅TFT结构示意图；
图7为本发明实施例二提供的第一栅极、第二栅极和第三栅极，以及第一有源层、第二有源层和第三有源层的第二实施方式结构示意图；
图8为本发明实施例提供的本发明与对比例的TFT充电特性的模拟结果对比图；
图9为本发明实施例提供的本发明与对比例的TFT保持特性的模拟结果对比图；
图10为本发明实施例提供的阵列基板结构示意图。
具体实施方式
本发明实施例提供的一种多栅薄膜晶体管、阵列基板及显示装置，用以实现一个占用面积较小的多栅TFT，设置有该多栅TFT的像素的开口率较高，显示装置的分辨率较高。
多栅薄膜晶体管包括：至少三个栅极，分别与每一栅极一一对应的有源层，各有源层为一体式结构；还包括：与其中一个有源层相连的源极，以及分别与其余的有源层一一对应相连的漏极。
本发明实施例提供的多栅薄膜晶体管可以取代至少三个共用栅线和共用数据线的单栅薄膜晶体管，或者可以取代至少两个共用栅线和共用数据线的双栅薄膜晶体管。
以下将通过附图具体说明本发明实施例提供的技术方案。
实施例一：
多栅薄膜晶体管为三栅薄膜晶体管TFT。
参见图2，本发明实施例一提供的多栅TFT，至少包括：
第一栅极11、第二栅极12和第三栅极13；
分别与第一栅极11、第二栅极12和第三栅极13对应的第一有源层21、第二有源层22和第三有源层23；
第一有源层21、第二有源层22和第三有源层23为一体式结构。
还包括：与第一有源层21相连的源极3，以及分别与第二有源层22和第三有源层23相连的第一漏极41和第二漏极42。
在具体实施过程中，图1所示的多栅TFT还包括用于绝缘所述各栅极与源极、漏极、有源层的栅极绝缘层。本发明上述实施例一提供的多栅TFT，可以为低温多晶硅薄膜晶体管，一般地，低温多晶硅薄膜晶体管中源极和漏极是通过在多晶硅层上进行掺杂得到的导电率较高的区域，源极和漏极之间的多晶硅层为有源层；因此，源极、漏极和有源层位于同一层，栅极与源极、漏极和有源层位于不同层。
需要说明的是，本发明上述实施例一提供的多栅TFT，第一有源层21、第二有源层22和第三有源层23为一体式结构，为了更清楚地说明，参见图3，图3为图2所示的一体式结构中的第一有源层21、第二有源层22和第三有源层23；每一闭合的虚线围设而成的区域分别对应第一有源层21、第二有源层22和第三有源层23。一体式结构可以理解为，第一有源层21、第二有源层22和第三有源层23相互之间无任何连接层或连接线，当多栅TFT通电开启时（即第一栅极、第二栅极和第三栅极同时通电），第一有源层21、第二有源层22和第三有源层23形成的沟道为共用沟道式的结构。
如图4所示，带箭头的曲线表示多栅TFT通电后沟道中电流的流动方向，由于源极3与第一有源层21相连，第一漏极41与第二有源层22相连；多栅TFT通电时，源极3与第一漏极41通过第一有源层21和第二有源层22形成的沟通中的电流导通，此时的源极3、第一漏极41、第一有源层21和第二有源层22、第一栅极11和第二栅极12实现的功能等效于一个双栅TFT。
由于源极3与第一有源层21相连，第二漏极42与第三有源层23相连；多栅TFT通电时，源极3与第二漏极42通过第一有源层21和第三有源层23形成的沟通中的电流导通，此时的源极3、第二漏极42、第一有源层21和第三有源层23、第一栅极11和第三栅极13实现的功能等效于另一个双栅TFT。
也就是说，本发明实施例一提供的多栅TFT可以等效于两个共用栅线和共用数据线的双栅薄膜晶体管。当图4所示的多栅TFT关闭时，第二有源层22和第三有源层23之间相当于一个双栅TFT，多栅TFT的第一漏极41和第二漏极42之间不会产生信号串扰的现象。
由于本发明上述实施例一提供的多栅TFT，第一有源层、第二有源层和第三有源层为一体式结构，第一栅极、第二栅极和第三栅极分别在保证与第一有源层、第二有源层和第三有源层在垂直方向上具有对应区域且满足TFT正常工作的电学特性的前提下，第一有源层、第二有源层和第三有源层，以及第一栅极、第二栅极和第三栅极在结构上可以做到更加紧凑，以实现等效于两个双栅TFT的前提下，占用衬底基板的面积更小，在显示装置的像素区域中，可以进一步提高TFT的开口率。
例如，通过将第一有源层、第二有源层和第三有源层构成的一体式结构设置为曲线形结构，以实现减小多栅TFT在衬底基板上的覆盖面积。
相应地，第一栅极、第二栅极和第三栅极也可以设置为与一体式结构的第一有源层、第二有源层和第三有源层相对应的结构。
第一栅极、第二栅极和第三栅极，以及第一有源层、第二有源层和第三有源层的形状可以至少通过如下几种较佳的实施方式实现。
第一种实施方式为图4所示的结构：
第一栅极11、第二栅极12和第三栅极13为一体式结构，第一栅极11、第二栅极12和第三栅极13构成“U”型结构；“U”型结构的底部为第一栅极11，两个侧部分别为第二栅极12和第三栅极13；即第一栅极11构成“U”型结构的底部，第二栅极12和第三栅极13构成“U”型结构的两个侧部。
结合图3，第一有源层21、第二有源层22和第三有源层23为一体式结构，第一有源层21、第二有源层22和第三有源层23构成“T”型结构；第一有源层21为“T”型结构中的纵向结构，第二有源层22和第三有源层23位于同一直线上，构成“T”型结构中的横向结构；
参见图4，第一有源层21与第一栅极11相对应，第二有源层22与第二栅极12相对应，第三有源层23与第三栅极13相对应；本发明涉及到的“相对应”一词可以理解为垂直方向上的投影具有重叠区域。
很显然，图4所示的第一栅极11、第二栅极12和第三栅极13构成“U”型结构，第一有源层21、第二有源层22和第三有源层23“T”型结构，二者之间又具有对应区域，相比较现有技术中共用栅极和共用数据线的两个双栅TFT的设置方式，包括有图4所示结构的TFT整体结构更小，即在衬底基板上的覆盖面积更小，在像素开口率一定的前提下，像素面积更小，显示装置的分辨率PPI更高。在显示装置分辨率一定的前提下，像素的开口率更高，显示效果更好。
第二种实施方式为图5所示的结构：
与上述第一种实施方式的结构类似，区别在于，第一有源层21、第二有源层22和第三有源层23构成“U”型一体式结构；“U”型结构的底部为第一有源层21，两个侧部分别为第二有源层22和第三有源层23；第一栅极11、第二栅极12和第三栅极13为“T”型一体式结构；第一栅极11为“T”型结构中的纵向结构，第二栅极12和第三栅极13位于同一直线上，构成“T”型结构中的横向结构。
需要说明的是，上述第一实施方式和第二实施方式仅是本发明实施例提供的较佳的实施方式，在具体实施过程中不限于为上述两种实施方式，例如，也可以是“T”型和/或“U”型一体式结构的变形。例如“T”型的变形可以为“个”字型或“丫”字型。即所述第一有源层、第二有源层和第三有源层构成“T”型结构或“丫”字型结构；第一有源层构成“T”型或“丫”字型结构中的纵向结构，第二有源层和第三有源层构成“T”型或“丫”字型结构中的横向结构。
以图4所示的结构为例，第一栅极11与第二栅极12或第三栅极13之间的夹角不限于为90°，可以为30～90°范围内的任一。第二有源层22和第三有源层23可以不在一条直线上，二者之间可以的具有一定夹角，具体设置方式根据实际需求而定，这里不再赘述。
任何可以保证两个双栅TFT在通电时共用沟道，且结构简单，占用面积较小的三栅极TFT结构均在本发明的保护范围之内。
本发明实施例一提供的三栅薄膜晶体管，起到两个双栅薄膜晶体管的作用，而且实现了结构简单，占用面积小的目的。
实施例二：
多栅薄膜晶体管为四栅薄膜晶体管TFT。
实施例二与实施例一提供的三栅薄膜晶体管TFT的结构类似，在实施例一提供的三栅薄膜晶体管TFT的基础上，增加了一个栅极和一个有源层结构，以及与该增加的有源层相连的漏极。
参见图6，本发明实施例二提供的多栅TFT，至少包括：
第一栅极11、第二栅极12、第三栅极13和第四栅极14；
分别与第一栅极11、第二栅极12、第三栅极13和第四栅极14对应的第一有源层21、第二有源层22、第三有源层23和第四有源层24；
第一有源层21、第二有源层22、第三有源层23和第四有源层24为一体式结构。
与第一有源层21相连的源极3，以及分别与第二有源层22、第三有源层23和第四有源层24相连的第一漏极41、第二漏极42和第三漏极43。
在LCD显示领域，第一漏极41、第二漏极42和第三漏极43分别与三个像素中的像素电极相连。在OLED领域，第一漏极41、第二漏极42和第三漏极43分别与三个其他TFT结构或发光器件OLED相连。
由于源极3与第一有源层21相连，第一漏极41与第二有源层22相连；第二漏极42与第三有源层23相连；第三漏极43与第四有源层24相连。多栅TFT通电时，源极3与第一漏极41通过第一有源层21和第二有源层22形成的沟通导通，源极3与第二漏极42通过第一有源层21和第三有源层23形成的沟通导通，源极3与第三漏极43通过第一有源层21和第四有源层24形成的沟通导通。源极3与任一漏极之间的结构，等效于一个双栅TFT，本发明实施例二提供的多栅TFT可以等效于三个共用栅线和共用数据线的双栅薄膜晶体管。
第一栅极至第四栅极以及第一有源层至第四有源层的结构与实施例一提供的结构类似。
其中一种实施方式为：
参见图6，第一栅极11、第二栅极12和第三栅极13的结构与图4所示的相关结构类似，第一有源层21、第二有源层22和第三有源层23的结构与图4所示的相关结构类似。
具体地，在图4所示的基础上，第四栅极14位于第二栅极12和第三栅极13之间，第一栅极11、第二栅极12、第三栅极13和第四栅极14构成一个“口”字型结构。“口”字型结构的四个边分别为第一栅极11、第二栅极12、第三栅极13和第四栅极14，第一栅极11和第四栅极14相对设置，第二栅极12和第三栅极13相对设置。
在图4所示的基础上，第四有源层24位于第一有源层21的延长线上，第一有源层21、第二有源层22、第三有源层23和第四有源层24构成具有一个共同交叉点的交叉结构上。
较佳地，第一有源层21、第二有源层22、第三有源层23和第四有源层24构成一个“十”字型结构，由十字交叉点处向外延伸的四个部分分别为第一有源层21、第二有源层22、第三有源层23和第四有源层24，第一有源层21和第四有源层24的延伸方向相反，第二有源层22和第三有源层23的延伸方向相反。第三漏极43与第四有源层24相连。
另一种实施方式为：
参见图7，第一栅极11、第二栅极12和第三栅极13的结构与图5所示的相关结构类似，第一有源层21、第二有源层22和第三有源层23的结构与图5所示的相关结构类似。
具体地，在图5所示的基础上，第四栅极14位于第一栅极11的延长线上，第一栅极11、第二栅极12、第三栅极13和第四栅极14构成一个具有一个共同交叉点的交叉结构上。
源极3位于第二有源层21的一端，与该第二有源层21相连。
较佳地，第一栅极11、第二栅极12、第三栅极13和第四栅极14构成一个“十”字型结构。
在图5所示的基础上，第四有源层24位于第二有源层22和第三有源层23之间，第一有源层21、第二有源层22、第三有源层23和第四有源层24构成一个“口”字型结构。
需要说明的是，图6和图7所示的结构，仅是本发明实施例提供的较佳的实施方式，在具体实施过程中不限于为上述两种实施方式，例如，也可以是“口”字型结构和/或“十”字型结构的变形。任何可以保证三个双栅TFT在通电时共用沟道，且结构简单，占用面积较小的四栅极TFT结构均在本发明的保护范围之内。
附图中的各膜层结构的上下位置关系为：
源极、各漏极、各有源层位于同一层；
各栅极位于同一层，栅极与源极、各漏极、各有源层位于不同层，且通过栅极绝缘层相绝缘。
栅极可以位于源极、各漏极、各有源层的上方构成顶栅型结构，也可以位于源极、各漏极、各有源层的下方构成底栅型结构。
与本发明相关的附图中的TFT没有体现栅极绝缘层，也没有体现栅极与源极、各漏极、各有源层的上下位置关系，本发明重点在于说明，多栅TFT中栅极与有源层之间的布局，进一步地，说明栅极、有源层、源极、漏极之间的布局，在满足电性性能的前提下实现结构简单、覆盖衬底基板面积较小的多栅TFT。进一步地，重点在于说明双栅TFT之间共沟道的布局方式。
需要说明的是，上述实施例一和实施例二提供的多栅TFT，为本发明较佳的两个实施方式，只要能够起到两个双栅TFT之间或多个双栅TFT之间共用沟道、共用栅线和数据线就落在本发明的保护范围之内。这是因为，多个双栅TFT之间共用沟道时，就可以简化多个双栅TFT的结构，在满足多个双栅TFT的功能的条件下，可以大大减小TFT在衬底基板上的占用面积。
为了说明上述实施例提供的多栅TFT在开态时的充电特性和关断时的保持特性，本发明对多栅TFT的充电特性和电压保持特性进行了模拟。
具体地，针对多栅TFT在开态时的充电特性，参见图8，本发明对上述实施例提供的不共沟道的双栅TFT以及现有技术双栅TFT的充电特性进行了模拟。
图8为本发明多栅TFT在开态阶段的时间-电压关系曲线图；实线表示本发明多栅TFT信号电压随时间的变化曲线，虚线表示比较例中不共沟道的双栅TFT信号电压随时间的变化曲线。实线和虚线几乎重合，说明本发明共沟道的多栅TFT的结构开态时对充电的效果没有不良影响。多栅TFT控制像素充电过程中的信号电压变化趋势符合理想TFT充电特性对应的曲线。
针对多栅TFT在关断时的充电特性，分别在本发明实施例提供的多栅TFT的第一漏电极和第二漏电极之间施加电压，测试一个像素对应的电压的保持特性，图9对应第一漏电极和第二漏电极之间施加的电压较大和较小两个值对应的多栅TFT在关断时的充电特性，由图9可知，在一个像素对应的电压的保持特性范围内（箭头所示的范围内），电压值保持恒定，无漏电现象，说明第一漏极和第二漏极之间的电压相互不影响，同时也说明多栅TFT在关断时的充电特性较佳。
实施例三：
本发明实施例三提供一种阵列基板，该阵列基板包括本发明实施例提供的多栅TFT，即两个或者多个双栅TFT之间共用沟道的结构。例如可以为实施例一或实施例二提供的任一方式的多栅TFT。
一般地，多栅TFT可以设置于液晶显示领域的阵列基板上相邻的两个或多个像素之间，同时作为两个或更多个像素充放电的开关，还可以设置在栅极驱动电路，尤其是GOA电路中共用栅线、共用数据线的多栅TFT设计。还可以设置在有机发光显示领域中的显示基板中，设置于像素驱动电路中。
参见图10，为实施例三提供的一种阵列基板，包括：
多条栅线10、多条数据线30、多个设置有像素电极400的像素单元，每相邻两行像素单元之间设置有一条数据线30，此处的像素单元为亚像素单元或子像素单元；多栅薄膜晶体管位于至少两个相邻的像素单元之间，所述多栅薄膜晶体管中的各栅极与邻近的同一条栅线10相连，源极与数据线30相连，各漏极分别与相邻像素单元中的不同像素电极400一一对应相连。
以第一实施例提供的三栅TFT为例说明。
多栅TFT中第一栅极11、第二栅极12、第三栅极13连接于同一条栅线10上，多栅TFT的源极3连接于相邻两个像素单元之间共用的数据线30上；多栅TFT中第一漏极41和第二漏极42分别与两个像素单元中的像素电极400相连，多栅TFT作为两个像素电极400充放电的开关，同时开启为两个像素单元中的像素电极400充电。
一般地，栅线10位于两行像素单元之间，为下一行像素单元中，相邻像素单元之间的多栅TFT提供栅极电压，与第一栅极11、第二栅极12、第三栅极13相连。
较佳地，为了避免多栅TFT中的源极设置在栅线和有源层之间，影响栅线线宽的设计，避免栅线局部过细断线，本发明提供的阵列基板，所述各栅极、各有源层和各漏极位于所述栅线的同一侧，所述源极位于所述栅线的另一侧。即源极和多栅TFT的其他结构设置在栅线的两侧，即将源极设置在栅线与上一行像素单元之间，由于上一行像素单元与栅线之间空间较大，不影响栅线正常线宽的设计，可以避免栅线局部位置宽度太细造成断线的问题。
实施例四：
本发明实施例四提供一种显示装置，包括实施例三提供的阵列基板，或者包括本发明实施例提供的多栅TFT。
该显示装置可以为液晶显示器、液晶电视、液晶显示面板、有机发光显示面板、柔性电子纸等显示装置。
综上所述，本发明实施例首先提供一种多栅TFT，该多栅TFT可以起到至少两个双栅薄膜晶体管的作用，而且实现了结构简单，占用面积小的目的。本发明实施例提供一种阵列基板和显示装置，包括所述多栅TFT，在像素开口率一定的前提下，像素面积更小，显示装置的分辨率PPI更高。在显示装置分辨率一定的前提下，像素的开口率更高，显示效果更好。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (3)
1.一种阵列基板，其特征在于，包括：多栅薄膜晶体管、多条栅线、多条数据线、多个设置有像素电极的像素单元，每相邻两行像素单元之间设置有一条数据线；其中，所述多栅薄膜晶体管包括：至少三个栅极，分别与每一栅极一一对应的有源层，各有源层为一体式结构；与其中一个有源层相连的源极，以及分别与其余的有源层一一对应相连的漏极；
所述多栅薄膜晶体管包括：第一栅极、第二栅极和第三栅极；分别与所述第一栅极、第二栅极和第三栅极对应的第一有源层、第二有源层和第三有源层；所述第一有源层、第二有源层和第三有源层为一体式结构；分别与所述第二有源层和第三有源层一一对应相连的第一漏极和第二漏极；所述源极与所述第一有源层相连；其中，所述第一有源层、第二有源层和第三有源层构成“丫”字型结构；所述第一有源层构成“丫”字型结构中的纵向部分结构，所述第二有源层和第三有源层构成“丫”字型结构中的横向部分结构；或者，
所述多栅薄膜晶体管包括：第一栅极、第二栅极、第三栅极和第四栅极；分别与所述第一栅极、第二栅极、第三栅极和第四栅极对应的第一有源层、第二有源层、第三有源层和第四有源层；所述第一有源层、第二有源层、第三有源层和第四有源层为一体式结构；分别与所述第二有源层、第三有源层和第四有源层一一对应相连的第一漏极、第二漏极和第三漏极；所述源极与所述第一有源层相连；其中，所述第一栅极、第二栅极、第三栅极和第四栅极构成一个“口”字型结构，“口”字型结构的四个边分别为第一栅极、第二栅极、第三栅极和第四栅极；
所述多栅薄膜晶体管位于至少两个相邻的像素单元之间，所述多栅薄膜晶体管中的各栅极与邻近的同一条栅线相连，源极与所述数据线相连，各漏极分别与所述相邻像素单元中的不同像素电极一一对应相连；并且所述各栅极、各有源层和各漏极位于所述栅线的同一侧，所述源极位于所述栅线的另一侧。
2.根据权利要求1所述的阵列基板，其特征在于，当所述多栅薄膜晶体管包括：第一栅极、第二栅极和第三栅极时，所述第一栅极、第二栅极和第三栅极构成“U”型结构；第一栅极构成“U”型结构的底部结构，第二栅极和第三栅极构成“U”型结构的两个侧部结构。
3.一种显示装置，其特征在于，包括权利要求1或2所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410120804.5A CN103915510B (zh) | 2014-03-27 | 2014-03-27 | 一种多栅薄膜晶体管、阵列基板及显示装置 |
| US14/445,549 US9553196B2 (en) | 2014-03-27 | 2014-07-29 | Multi-gate thin film transistor, array substrate and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410120804.5A CN103915510B (zh) | 2014-03-27 | 2014-03-27 | 一种多栅薄膜晶体管、阵列基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103915510A CN103915510A (zh) | 2014-07-09 |
| CN103915510B true CN103915510B (zh) | 2017-08-04 |
Family
ID=51041045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410120804.5A Active CN103915510B (zh) | 2014-03-27 | 2014-03-27 | 一种多栅薄膜晶体管、阵列基板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9553196B2 (zh) |
| CN (1) | CN103915510B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900653B (zh) * | 2015-04-14 | 2017-12-29 | 深圳市华星光电技术有限公司 | Tft布局结构 |
| KR102209416B1 (ko) * | 2017-02-22 | 2021-01-29 | 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. | 픽셀 구동 회로 및 그 구동 방법과 트랜지스터의 레이아웃 구조 |
| CN108461504B (zh) * | 2017-02-22 | 2021-02-19 | 昆山国显光电有限公司 | 晶体管的版图结构、像素驱动电路、阵列基板和显示装置 |
| KR102420327B1 (ko) * | 2017-06-13 | 2022-07-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 구비한 표시 장치 및 이의 제조 방법 |
| CN107482055B (zh) * | 2017-08-28 | 2023-12-01 | 京东方科技集团股份有限公司 | 薄膜晶体管、薄膜晶体管制备方法和阵列基板 |
| CN108231858B (zh) * | 2018-01-19 | 2020-11-13 | 昆山国显光电有限公司 | 共栅晶体管、集成电路及电子装置 |
| CN109785797B (zh) * | 2019-03-14 | 2020-11-17 | 电子科技大学 | 一种amoled像素电路 |
| CN111883545B (zh) * | 2020-08-31 | 2022-07-29 | 武汉华星光电技术有限公司 | 薄膜晶体管基板及显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1448902A (zh) * | 2002-03-26 | 2003-10-15 | 株式会社半导体能源研究所 | 显示设备 |
| CN101053005A (zh) * | 2005-05-23 | 2007-10-10 | 夏普株式会社 | 有源矩阵衬底、显示装置以及像素缺陷修正方法 |
| CN101950746A (zh) * | 2008-01-18 | 2011-01-19 | 友达光电股份有限公司 | 像素结构 |
| CN102914928A (zh) * | 2012-10-30 | 2013-02-06 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN102916051A (zh) * | 2012-10-11 | 2013-02-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10154816A (ja) * | 1996-11-21 | 1998-06-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP3784491B2 (ja) * | 1997-03-28 | 2006-06-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
| JP2000258798A (ja) * | 1999-03-05 | 2000-09-22 | Sanyo Electric Co Ltd | 表示装置 |
| TW577179B (en) * | 2001-10-09 | 2004-02-21 | Semiconductor Energy Lab | Switching element, display device, light emitting device using the switching element, and semiconductor device |
| TWI231996B (en) * | 2003-03-28 | 2005-05-01 | Au Optronics Corp | Dual gate layout for thin film transistor |
| KR100603832B1 (ko) * | 2004-05-03 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 열분산형 멀티채널 트랜지스터와 그 제조방법 |
| TWI319625B (en) * | 2006-11-30 | 2010-01-11 | Tpo Displays Corp | Image display system and manufacturing method of multi-gates thin film transistor |
| CN101847648B (zh) * | 2009-03-23 | 2012-11-21 | 北京京东方光电科技有限公司 | 有源矩阵有机发光二极管像素结构及其制造方法 |
| KR101284709B1 (ko) * | 2010-09-20 | 2013-07-16 | 엘지디스플레이 주식회사 | 액정 표시장치와 이의 제조방법 |
| KR101223725B1 (ko) * | 2011-01-10 | 2013-01-17 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
-
2014
- 2014-03-27 CN CN201410120804.5A patent/CN103915510B/zh active Active
- 2014-07-29 US US14/445,549 patent/US9553196B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1448902A (zh) * | 2002-03-26 | 2003-10-15 | 株式会社半导体能源研究所 | 显示设备 |
| CN101053005A (zh) * | 2005-05-23 | 2007-10-10 | 夏普株式会社 | 有源矩阵衬底、显示装置以及像素缺陷修正方法 |
| CN101950746A (zh) * | 2008-01-18 | 2011-01-19 | 友达光电股份有限公司 | 像素结构 |
| CN102916051A (zh) * | 2012-10-11 | 2013-02-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN102914928A (zh) * | 2012-10-30 | 2013-02-06 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150280008A1 (en) | 2015-10-01 |
| CN103915510A (zh) | 2014-07-09 |
| US9553196B2 (en) | 2017-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915510B (zh) | 一种多栅薄膜晶体管、阵列基板及显示装置 | |
| EP3029733B1 (en) | Organic light emitting display device | |
| US9564478B2 (en) | Liquid crystal displays with oxide-based thin-film transistors | |
| US8212247B2 (en) | Organic light emitting display device and fabricating method thereof | |
| CN110676253B (zh) | 一种静电释放电路、阵列基板、显示面板及显示装置 | |
| US9053986B2 (en) | Semiconductor device and flat panel display including the same | |
| CN107078135A (zh) | 具有多种类型的薄膜晶体管的显示器背板 | |
| CN107004682A (zh) | 具有多种类型的薄膜晶体管的显示器背板 | |
| US12089447B2 (en) | Display panel and display device | |
| US9793300B2 (en) | Thin film transistor and circuit structure | |
| CN110010078B (zh) | 移位寄存器单元、栅极驱动电路和显示装置 | |
| KR20190088566A (ko) | 픽셀 구동 회로 및 그 구동 방법과 트랜지스터의 레이아웃 구조 | |
| CN110767106B (zh) | 显示面板、显示屏及显示终端 | |
| CN104538402A (zh) | 阵列基板及其制作方法、和显示装置 | |
| US12075686B2 (en) | Display substrate with virtual subpixels, manufacturing method thereof, and display device | |
| CN110649101A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| JP2004133455A (ja) | フラットパネルディスプレイ | |
| KR20190074812A (ko) | 구동 박막트랜지스터 및 이를 포함하는 유기발광표시장치 | |
| US20200365576A1 (en) | Tft substrate, esd protection circuit and manufacturing method of tft substrate | |
| JP2010160200A (ja) | 表示装置及びその駆動方法 | |
| CN110649003A (zh) | 半导体基板、阵列基板、逆变器电路及开关电路 | |
| CN107293552A (zh) | 一种阵列基板及显示装置 | |
| WO2024197590A1 (zh) | 显示基板及显示装置 | |
| EP4319534A1 (en) | Display substrate and display panel | |
| CN108172631B (zh) | 薄膜晶体管及其制作方法和阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |