KR100603832B1 - 열분산형 멀티채널 트랜지스터와 그 제조방법 - Google Patents

열분산형 멀티채널 트랜지스터와 그 제조방법 Download PDF

Info

Publication number
KR100603832B1
KR100603832B1 KR1020040030882A KR20040030882A KR100603832B1 KR 100603832 B1 KR100603832 B1 KR 100603832B1 KR 1020040030882 A KR1020040030882 A KR 1020040030882A KR 20040030882 A KR20040030882 A KR 20040030882A KR 100603832 B1 KR100603832 B1 KR 100603832B1
Authority
KR
South Korea
Prior art keywords
channel
forming
electrode
substrate
gate electrode
Prior art date
Application number
KR1020040030882A
Other languages
English (en)
Other versions
KR20050105661A (ko
Inventor
이석우
유재성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040030882A priority Critical patent/KR100603832B1/ko
Priority to US11/118,471 priority patent/US7132690B2/en
Publication of KR20050105661A publication Critical patent/KR20050105661A/ko
Application granted granted Critical
Publication of KR100603832B1 publication Critical patent/KR100603832B1/ko
Priority to US11/586,625 priority patent/US7550331B2/en
Priority to US12/457,804 priority patent/US7704807B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 열화 현상을 개선할 수 있는 박막 트랜지스터에 관한 것으로서, 보다 상세하게는 멀티채널 트랜지스터의 제조 공정에 큰 영향을 미치지 않으며, 또한 간단한 설계 변경만으로도 주울 히팅(joule heating)과 셀프 히팅(self heating)에 의한 트랜지스터 열화 현상을 방지할 수 있는 멀티채널 트랜지스터와 그 제조방법을 제시한다.

Description

열분산형 멀티채널 트랜지스터와 그 제조방법{Multi-channel LTPS TFT and manufacture method for thereof}
도 1은 일반적인 멀티채널 트랜지스터의 평면 구조를 도시한 도면
도 2는 멀티채널 트랜지스터의 단위 채널간 열 발생량을 설명하기 위한 도면
도 3은 멀티채널 트랜지스터 중앙부 채널의 열화를 도시한 사진
도 4는 본 발명의 제1실시예에 따른 열분산형 멀티채널 트랜지스터의 구조를 평면도시한 도면
도 5는 본 발명의 제1실시예에 따른 멀티채널 트랜지스터의 단위 채널간 열 발생량을 설명하기 위한 도면
도 6은 본 발명의 제1실시예에 따른 멀티채널 트랜지스터 제조방법을 도시한 흐름도
도 7은 본 발명의 제2실시예에 따른 열분산형 멀티채널 트랜지스터의 구조를 평면도시한 도면
도 8은 본 발명의 제2실시예에 따른 멀티채널 트랜지스터 제조방법을 도시한 흐름도
도 9은 본 발명의 제3실시예에 따른 열분산형 멀티채널 트랜지스터의 구조를 평면도시한 도면
도 10은 도 7의 A-B단면을 도시한 도면
도 11은 본 발명의 제3실시예에 따른 멀티채널 트랜지스터 제조방법을 도시한 흐름도
<도면의 주요부분에 대한 간단한 설명>
C : 반도체 채널 G : 게이트 전극
LDD : 저농도 도핑 S/D : 소스 및 드레인
10, 110 : 반도체 액티브 영역 20, 120 : LDD 영역
G/W : 게이트 전극 폭 210 : 게이트절연막
220 : 층간절연막 230 : 더미콘택
240 : 보호막
본 발명은 평판 디스플레이 장치의 박막 트랜지스터에 관한 것으로서, 보다 상세하게는 열화 현상을 개선할 수 있는 박막 트랜지스터 구조와 그 제조방법에 관한 것이다.
최근 반도체 소자의 발전으로 액정표시장치를 포함한 평판 디스플레이 장치 는 점차 고해상도를 가진 대형화 추세에 있다.
이러한 평판 디스플레이 장치 중 박막 트랜지스터를 포함하는 어레이 기판과 컬러 필터 기판 사이에 액정을 주입하고, 이 액정의 이방성에 따른 빛의 굴절률 차이를 이용하여 영상 디스플레이 효과를 얻는 액정표시장치가 가장 널리 사용되고 있다.
현재에는, 상기 박막 트랜지스터와 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD: Active Matrix Liquid Crystal Display)가 해상도 및 영상 구현 능력이 우수하여 가장 주목받고 있다.
여기서, 상기 박막 트랜지스터 소자로는 빛이나 전기장의 영향에 민감한 비정질 실리콘(a-si)에 비해 전계효과 이동도가 큰 폴리 실리콘(p-si)이 기판 상의 구동회로 구성에 주로 사용되는데, 폴리 실리콘으로 기판에 직접 구동회로를 구성할 경우 구동 IC의 비용을 줄일 수 있고 또한 실장도 간단해진다.
이러한 폴리 실리콘을 이용한 박막 트랜지스터는 구동회로 및 화소의 빠른 동작 속도와 낮은 전력 소비를 위해 온(on)상태의 전류 손실을 최소화하고, 누설전류가 증가되는 것을 방지하기 위해 n+ 나 p+보다 낮은 농도로 도핑 처리한 LDD(Lightly Dopped Drain) 구조를 적용하고 있다. LDD 구조의 또다른 장점으로는 드레인 측의 저농도 영역에 의해 드레인에 걸리는 전계가 감소하게 되어 핫캐리어(Hot carrier)에 의한 소자열화를 감소시키는 효과가 있다.
그러나 상기와 같은 LDD 구조의 박막 트랜지스터는 최근 패널의 대형화 추세에 따라 도 1의 개략 평면구조도와 같이, 전류 구동력을 증대시키고 셀프-히팅(self-heating)에 의한 열화를 방지하기 위해 다수의 박막 트랜지스터를 실장한 멀티-채널의 형태로 설계되어 구동된다.
그 구조를 보면, 게이트 전극(G)이 중앙부에 일 방향으로 길이를 가지는 형태로 구성되고, 상기 게이트전극(G) 하부에는 미도시된 게이트절연막이 구성된다.
게이트절연막 하부에는 상기 게이트 전극(G)과 교차되는 형상으로 다수의 폴리 실리콘 반도체 채널(C)이 소정 간격을 두어 상기 게이트전극(G) 하부에 형성되어 있다.
상기 반도체 채널(C)은 고농도 도핑영역인 액티브영역(Active area)(10)과 저농도로 도핑된 LDD영역(LDD area)(20)이 각각 형성되어 있다.
상기 반도체 채널(C)의 일단은 각각 소스/드레인(source/drain) 전극(S/D)과 콘택(S/D contact)을 통해 연결된다.
여기서, 상기 액티브 영역(10)과 LDD영역(20)은 폴리 실리콘(p-si) 패턴영역이다.
그런데, 상기 각 반도체 채널(C)간의 간격(D)은 반도체채널(C)의 폭(W: width)이 넓어진다 하더라도 액정표시장치의 고밀도 집적 특성에 의해 회로의 크기가 제약되어 그 설계상의 레이아웃(lay-out)은 한정될 수밖에 없다.
이러한 LDD 구조의 멀티-채널 박막 트랜지스터의 중앙부에서는 열 발산 공간과 발산경로의 협소함으로 인해, 도 2의 LDD 구조 멀티-채널 박막 트랜지스터의 각 반도체 채널 중앙부에서의 열 발생 개념도와 같이, 열의 냉각이 측부에 비해 더욱 원활하지 못한 것이 일반적인 현상이며, 이처럼, 멀티-채널 박막 트랜지스터의 중앙부에서 발생되는 열은 도 3의 사진과 같이 트랜지스터의 열화로 이어지게 되어 심각한 문제로 대두되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해, LDD구조 멀티-채널 박막 트랜지스터의 열 냉각 효과를 극대화할 수 있는 구조를 제시하는데 목적이 있다.
아울러 제작 공정의 추가 또는 변경이 불필요하며 간단한 설계변경을 통해 열화 현상을 저감시킬 수 있는 LDD구조 멀티-채널 박막 트랜지스터의 다양한 실시예를 제시하는데 또다른 목적이 있다.
상기와 같은 목적을 달성하기 위해, 본 발명은 기판과; 상기 기판 상에 길이를 가지도록 연장되어 형성된 게이트 전극과; 상기 게이트 전극과 거리를 가지고 각각 형성되는 소스 및 드레인 전극과; 상기 게이트 전극 하부에 위치하고 양단이 각각 상기 소스 및 드레인 전극과 콘택을 통해 전기적으로 연결되며 저농도 도핑영역이 형성된 다수의 반도체 채널을 포함하는 열분산형 멀티채널 LTPS 트랜지스터를 제안한다.
여기서 상기 게이트전극과 반도체 채널 사이에 게이트절연막이 더욱 형성되는 것을 특징으로 한다.
상기 각 반도체 채널에 형성된 저농도 도핑영역은 트랜지스터 중앙부의 반도체 채널에 더욱 크게 형성되는 것을 특징으로 한다.
상기 제조방법으로서, 기판을 구비하는 단계와; 상기 기판 상에 서로 평행하도록 배열되는 다수의 반도체 채널을 형성하는 단계와; 상기 각 반도체 채널에 저농도 도핑을 수행하되, 인접한 채널과 도핑면적이 다르도록 형성하는 단계와; 상기 다수의 반도체 채널 상부에 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상부에 게이트전극과 소스전극과 드레인전극을 각각 형성하는 단계와; 상기 게이트절연막에 콘택을 형성하여 상기 각 반도체 채널과 소스전극 및 드레인전극을 전기적으로 연결하는 단계와; 상기 게이트절연막 상부에 층간절연막과 보호막을 각각 형성하는 단계를 포함하는 열분산형 멀티채널 LTPS 트랜지스터 제조방법을 제안한다.
여기서 상기 기판과 반도체 채널 사이에 버퍼 레이어 층을 더욱 형성하는 단계를 더욱 포함한다.
상기 각 반도체 채널에 형성되는 저농도 도핑영역은 트랜지스터 중앙부에서 단부로 갈수록 도핑면적이 줄어들도록 형성되는 것을 특징으로 한다.
또한 본 발명은, 기판과; 상기 기판 상에 일 방향으로 연장되어 형성된 게이트 전극과; 상기 게이트전극 상부에 형성되는 층간절연막과; 상기 층간절연막에 형성되는 더미콘택과; 상기 층간절연막 상부에 형성되고 상기 게이트전극과 더미콘택으로 연결되는 보호막과; 상기 게이트 전극과 거리를 가지고 각각 형성되는 소스 및 드레인 전극과; 상기 게이트 전극 하부에 위치하고 양단이 각각 상기 소스 및 드레인 전극과 전기적으로 연결된 다수의 반도체 채널을 포함하는 열분산형 멀티채널 LTPS 트랜지스터를 제안한다.
여기서 상기 게이트전극과 반도체 채널 사이에 게이트절연막이 더욱 형성되는 것을 특징으로 한다.
상기 각 반도체 채널은 일부 영역에 저농도 도핑영역이 형성되는 것을 특징으로 한다.
상기 게이트 전극의 폭은 트랜지스터 중앙부에서 단부로 갈수록 더욱 줄어들도록 형성되는 것을 특징으로 한다.
상기 제보방법으로서, 기판을 구비하는 단계와; 상기 기판 상에 서로 평행하도록 배열되는 다수의 반도체 채널을 형성하는 단계와; 상기 다수의 반도체 채널 상부에 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상부에 일 방향으로 연장되는 게이트전극을 형성하되, 트랜지스터 중앙부에서 단부로 갈수록 전극 폭이 줄어들도록 형성하는 단계와; 상기 게이트절연막 상부에 소스전극과 드레인전극을 각각 형성하는 단계와; 상기 게이트절연막에 콘택을 형성하여 상기 각 반도체 채널과 소스전극 및 드레인전극을 전기적으로 연결하는 단계와; 상기 게이트절연막 상부에 층간절연막과 보호막을 각각 형성하는 단계를 포함하는 열분산형 멀티채널 LTPS 트랜지스터 제조방법을 제안한다.
여기서 상기 기판과 반도체 채널 사이에 버퍼 레이어 층을 더욱 형성하는 단계를 더욱 포함한다.
아울러 본 발명은, 기판과; 상기 기판 상에 일 방향으로 연장되어 형성된 게이트 전극과; 상기 게이트 전극 상부에 형성되는 더미콘택과; 상기 게이트전극 상부에 형성되며 상기 더미콘택의 측면을 감싸도록 형성되는 층간절연막과; 상기 층 간절연막 상부에 형성되고 상기 더미콘택과 접촉되는 보호막과; 상기 게이트 전극과 거리를 가지고 각각 형성되는 소스 및 드레인 전극과; 상기 게이트 전극 하부에 위치하고 양단이 각각 상기 소스 및 드레인 전극과 콘택을 통해 전기적으로 연결된 다수의 반도체 채널을 포함하여 형성된 열분산형 멀티채널 LTPS 트랜지스터를 제안한다.
여기서 상기 더미콘택은 금속 성분이 포함되는 것을 특징으로 한다.
상기 보호막은 그 성분이 SiNx 인 것을 특징으로 한다.
상기 제조방법으로서, 기판을 구비하는 단계와; 상기 기판 상에 서로 평행하도록 배열되는 다수의 반도체 채널을 형성하는 단계와; 상기 다수의 반도체 채널 상부에 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상부에 게이트전극과 소스전극과 드레인전극을 각각 형성하는 단계와; 상기 게이트절연막에 콘택을 형성하여 각 반도체 채널과 소스전극 및 드레인 전극을 전기적으로 연결하는 단계와; 상기 게이트전극 상부에 층간절연막을 형성하는 단계와; 상기 층간절연막에 다수의 더미콘택을 형성하는 단계와; 상기 층간절연막 상부에 형성하되, 상기 더미콘택을 통해 상기 게이트전극과 연결되도록 형성되도록 보호막을 형성하는 단계를 포함하는 열분산형 멀티채널 LTPS 트랜지스터 제조방법을 제안한다.
여기서 상기 기판과 반도체 채널 사이에 버퍼 레이어 층을 더욱 형성하는 단계를 더욱 포함한다.
상기 더미콘택은 금속 성분이 포함된 소재로 구성하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하기로 한다.
제1실시예
도 4는 본 발명의 제1실시예에 따른 열분산형 멀티채널 LTPS 트랜지스터의 구조를 평면도시한 도면으로서, 글라스와 같은 기판 상에, 일 방향으로 연장되어 길이를 가지는 게이트 전극(G)이 형성되며, 상기 게이트 전극(G)과 간격을 가지고 이격된 소스 및 드레인전극(S/D)이 구성된다.
상기 게이트 전극(G) 하부에 위치되고 양단이 각각 상기 소스 및 드레인 전극(S/D)과 콘택(S/D cnt)을 통해 전기적으로 연결되는 반도체 채널(C){CH1, CH2, ..., CH(N-1), CH(N)}이 다수 개 구성된다. 바람직하게는 상기 게이트전극(G)과 반도체 채널(C) 사이는 게이트절연막(미도시)이 형성되어 있다.
여기서, 상기 각 반도체 채널(C)은 고농도 도핑 영역인 액티브영역(110)과 저농도 도핑영역인 LDD영역(120){L1, L2, ...,L(N-1), L(N)}으로 구분되는바, 본 발명에서 제안하는 제1실시예에서는 상기 저농도 도핑영역(120){L1, L2, ...,L(N-1), L(N)}이 멀티-채널 트랜지스터의 중앙부 채널(C)에서 가장 크게 형성되고 양 측부 채널로 갈수록 그 LDD영역이 줄어드는 형태이다.
즉, 상기와 같이 각 단위 채널{CH1, CH2, ..., CH(N-1), CH(N)}에 형성되는 LDD영역을 채널 중앙부{CH(N/2)}를 중심으로 대칭적으로 감소하는 형태로 구성하여 각 채널을 통해 흐르는 전류의 양을 달리하여 열방출이 채널별로 서로 다르게 나타나도록 하기 위함이다.
일반적으로 트랜지스터에서 소모되는 전력(Power)은 수식(1)과 같이 나타나 며, 드레인 전류(Id)에 비례한다. 이는 즉, 발열량 역시 드레인 전류(Id)에 비례하게 되는 것이다.
Power(∝ heat) = Id × Vd 수식(1)
여기서, 상기 드레인 전류(Id)는 일반적으로 LDD영역(120)의 길이에 반비례하여 증가되기 때문에 상대적으로 열의 방출로 인해 온도가 높게 나타나는 트랜지스터의 중앙부 채널(C) 측에 흐르는 드레인 전류(Id)를 감소시켜 방출열에 의한 온도를 하강시키는 원리이다.
실시예의 도시를 보면, 각 단위 채널{CH1, CH2, ..., CH(N-1), CH(N)}에 흐르는 전류의 양의 조절하기 위해 정 중앙 채널{CH(N/2)}의 LDD 형성영역{L(N/2)}을 가장 크게 하고 최외각 에지(edge)의 채널{CH1, CH(N)}의 LDD영역{L1, L(N)}을 가장 작게 형성한다. 여기서는 온도의 형평을 맞추기 위해 정중앙 채널{CH(N/2)}을 기준으로 대칭되도록 각 채널의 LDD영역이 형성되는 바, 각 단위 채널{CH1, CH2, ..., CH(N-1), CH(N)}에 흐르는 전류는 상기 각 LDD영역{L1, L2, ...,L(N-1), L(N)}의 형성 길이에 반비례한다.
따라서 트랜지스터의 에지부 반도체 채널에서 중앙부 반도체 채널로 갈수록 흐르는 드레인 전류(Id)의 양이 감소하므로 전류 소모로 인한 발열양이 줄어들게 되어, 도 5의 LDD 구조 멀티-채널 박막 트랜지스터의 각 반도체 채널 중앙부에서의 열 발생 개념도와 같이, 멀티-채널 트랜지스터 중앙부 채널에서의 과도한 온도 상승을 개선하여 각 단위 채널간 고른 온도 발열 특성을 가지도록 한다.
상기와 같은 특징을 가지는 본 발명의 제1실시예의 열분산형 멀티채널 LTPS 트랜지스터의 제조방법은 도 6의 흐름도와 같다.
글라스 등의 기판을 구비하고(S11), 상기 구비된 기판의 상부에 폴리 실리콘으로 라인 형태의 반도체 채널을 다수개 형성하되, 상기 각 반도체 채널들은 서로 평행하며 또한 동일 간격으로 이격되어 형성된다.(S12) 물론, 상기 기판과 반도체 채널 사이에 SiO2의 버퍼레이어층이 형성될 수 있다.
상기 형성된 각각의 반도체 채널은 일부 영역에 저농도 도핑(LDD)이 수행되는데, 전술한 바와 같이 인접되는 채널과 도핑면적이 다르도록, 즉 트랜지스터의 중앙부 반도체 채널에서 단부측 반도체 채널로 갈수록 반도체 채널의 저농도 도핑 면적이 줄어드는 형태로 저농도 도핑을 수행한다.(S13)
다음으로 상기 반도체 채널 상부에 게이트절연막을 형성하고(S14), 상기 게이트절연막 상부에 게이트전극과 소스전극 및 드레인전극을 형성한다.(S15) 이때, 상기 게이트전극과 소스전극 및 드레인전극은 상기 다수개의 반도체 채널과 교차되는 방향으로 연장되는 라인 형태로 형성되며, 바람직하게는 상기 소스전극과 드레인전극 사이에 상기 게이트전극이 위치하게끔 형성된다.
상기 형성된 소스전극과 드레인전극은 상기 게이트절연막에 반도체 채널과 연결되도록 형성된 콘택을 통해 각 반도체 채널과 전기적으로 연결된다.(S16)
이후 상기 게이트절연막 상부에는 SiO2의 층간절연막과 SiNx의 보호막이 형성된다.(S17)
삭제
제2실시예
도 7은 본 발명의 제2실시예에 따른 열분산형 멀티채널 LTPS 트랜지스터의 구조를 평면도시한 도면으로서, 기판 상에, 길이를 가지도록 일 방향으로 연장되어 형성되는 게이트 전극(G)으로서, 각 단위 채널{CH1, CH2, ..., CH(N-1), CH(N)}에 대응되는 전극의 폭(G/W:Gate Width)이 다르도록 형성된다.
상기 게이트전극(G)과 이격된 위치에 소스 및 드레인 전극(S/D)이 각각 형성 되고, 상기 게이트전극(G) 하부는 미도시된 게이트절연막에 의해 절연된 반도체 채널(C)이 소정 간격으로 다수개 구성되어 상기 소스 및 드레인 전극(S/D)과 콘택(S/D cnt)을 통해 전기적으로 연결되어 있는 구조이다. 물론 상기 각 채널은 일부 영역에 LDD영역이 형성될 수 있다.
여기서 상기 게이트 전극(G)에 대해 보다 상세히 설명하면, 그 형태가 길이 방향과 수직되는 방향으로 각각 서로 다른 전극 폭{G/W(1), G/W(2),..., G/W(N-1), G/W(N)}을 가지도록 형성되어 있는 바, 각 단위 반도체 채널{CH1, CH2, ..., CH(N-1), CH(N)}의 중앙부 채널{CH(N/2)}의 게이트 전극(즉, 게이트 메탈) 폭이 가장 크고 양 에지 채널{CH1, CH(N)}로 갈수록 그 폭이 줄어드는 형태이다.
이러한 게이트 전극(G)의 구조는 모든 단위 채널{CH1, CH2, ..., CH(N-1), CH(N)}을 통해 동일한 양의 드레인 전류(Id)를 흘리는 것과 달리, 중앙부 채널{CH(N/2)}로 더욱 적은 양의 전류를 흘리기 위한 구조이다.
즉, 트랜지스터를 흐르는 전류량은 채널의 길이에 반비례하기 때문에 중앙부 채널{CH(N/2)}로 흐르는 전류량 I(N/2)은 수식(2)와 같다.
I(N/2) = [ G/W(1) * G/W(N/2)] × I(1) 수식(2)
따라서 트랜지스터의 에지부 채널에서 중앙부 채널로 갈수록 게이트 전극 폭(G/W)이 커짐에 따라 채널의 길이는 줄어들어 흐르는 드레인 전류(Id)의 양이 감소하므로 전류 소모로 인한 발열양이 줄어 멀티-채널 트랜지스터 중앙 채널부의 과도한 온도 상승을 개선할 수 있다.
상기와 같은 특징을 가지는 본 발명의 제2실시예의 열분산형 멀티채널 LTPS 트랜지스터의 제조방법은 도 8의 흐름도와 같다.
글라스 등의 기판을 구비하고(S21), 상기 구비된 기판의 상부에 폴리 실리콘으로 라인 형태의 반도체 채널을 다수개 형성하되, 상기 각 반도체 채널들은 서로 평행하며 또한 동일 간격으로 이격되게 형성한다.(S22) 물론, 상기 기판과 반도체 채널 사이에 SiO2의 버퍼레이어층이 형성될 수 있다.
상기 형성된 각각의 반도체 채널 상부에는 게이트절연막이 형성되고(S23), 상기 게이트절연막 상부에 상기 다수개의 반도체 채널과 교차되는 방향으로 연장되는 라인 형태의 게이트전극을 형성한다.(S24) 이때, 상기 형성되는 게이트전극은 트랜지스터 중앙부에서 단부로 갈수록 전극 폭이 점차로 줄어드는 형상으로 구성된다.
다음으로 상기 게이트절연막에 콘택홀을 형성하여 상기 반도체 채널과 연결되는 콘택을 구성하고, 상부에 소스 및 드레인전극을 형성하여(S25) 상기 각 반도체 채널과 소스전극 및 드레인전극을 상기 콘택을 통해 전기적으로 연결한다.(S26) 이때 상기 소스전극과 드레인은 상기 다수개의 반도체 채널과 교차되는 방향으로 연정장된 라인 형태이고, 상기 소스전극과 드레인 전극 사이에 상기 게이트전극이 위치하게끔 형성된다.
이후 상기 게이트절연막 상부에는 SiO2의 층간절연막과 SiNx의 보호막이 형성된다.(S27)
제3실시예
도 9는 본 발명의 제3실시예에 따른 열분산형 멀티채널 LTPS 트랜지스터의 구조를 평면도시한 도면이고, 도 10은 도시의 A-B단면을 도시한 도면으로서, 기판 상에 독립된 다수의 반도체 채널{CH1, CH2, ..., CH(N-1), CH(N)}을 형성하고, 상기 각 채널의 양단부에 소스/드레인 콘택(S/D cnt)을 통해 전기적으로 연결되는 소스/드레인 전극(S/D)이 각각 구성된다.
상기 반도체 채널(C) 상부는 SiO2 소재의 게이트절연막(210)을 통해 절연되는 게이트 전극(G)이 일 방향으로 연장되는 형태로 형성된다.
상기 게이트전극(G) 상부에는 방열을 위한 열전도용 더미콘택(D/C:Dummy contact)(230)이 다수 구성된 층간절연막(Interlayer)(220)이 형성된다. 여기서, 상기 더미콘택(230) 소재는 효과적인 열전도(화살표 방향)를 위해 금속성의, 예를 들어 데이터 메탈을 이용하는 것이 바람직하다.
상기 층간절연막(220)의 상부에는 상기 더미콘택(230)과 접촉되는 보호막(Pasi layer)(240)이 형성된다. 여기서, 보호막은 SiNx 이다.
상기와 같은 구조의 본 발명 제3실시예는, 멀티채널 트랜지스터에 있어서 각 단위 채널{CH1, CH2, ..., CH(N-1), CH(N)}의 상부 게이트 전극(G)에 금속성의 더미콘택(230)을 형성하여 채널에서 발생되어 전도되는 열을 보호막(240)까지 넓게 분산시켜 줌으로써 전체 채널에 대한 냉각 효과를 수행하여 트랜지스터의 열화를 방지하게 된다.
상기와 같은 특징을 가지는 본 발명의 제3실시예의 열분산형 멀티채널 LTPS 트랜지스터의 제조방법은 도 11의 흐름도와 같다.
글라스 등의 기판을 구비하고(S31), 상기 구비된 기판의 상부에 폴리 실리콘으로 라인 형태의 반도체 채널을 다수개 형성하되, 상기 각 반도체 채널들은 서로 평행하며 또한 동일 간격으로 이격되게 형성한다.(S32) 물론, 상기 기판과 반도체 채널 사이에 SiO2의 버퍼레이어층이 형성될 수 있다.
상기 형성된 반도체 채널의 상부에 게이트절연막이 형성되고(S33), 상기 게이트절연막 상부에 상기 다수개의 반도체 채널과 교차되는 방향으로 연장된 라인 형태의 게이트전극과 소스 및 드레인전극이 형성되는데(S34), 상기 소스 및 드레인 전극은 상기 게이트절연막에 형성된 다수의 콘택을 통해 반도체 채널과 전기적으로 연결된다.(S35) 이때 상기 게이트 전극은 상기 소스전극과 드레인 전극 사이에 위치한다.
상기 형성된 게이트전극의 상부에 SiO2의 층간절연막이 형성되며(S36), 상기 층간절연막은 다수의 더미콘택홀이 형성되고 상기 게이트전극과 전기적으로 연결된 더미콘택(230)이 구성된다.(S37)
상기 게이트전극과 연결된 더미콘택이 형성된 층간절연막 상부에는 SiNx의 보호막 층이 형성되어 상기 더미콘택과 연결된다.(S38)
상기와 같이 설명한 본 발명은 각각의 실시예에서 보듯이, 멀티채널 트랜지스터에서의 열화 현상 개선을 위한 다양한 개선 방안을 제시하고 있다.
이러한 개선 방안 각각은 멀티 채널 트랜지스터의 제조 공정에 큰 영향을 미치지 않으며, 또한 간단한 설계 변경만으로도 주울 히팅(joule heating)과 셀프 히팅(self heating)에 의한 트랜지스터 열화 현상을 방지할 수 있도록 있는데 큰 장점이 있다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 기판을 구비하는 단계와;
    상기 기판 상에 서로 평행하도록 배열되는 다수의 반도체 채널을 형성하는 단계와;
    상기 각 반도체 채널에 저농도 도핑을 수행하되, 중앙부 채널에서 단부측 채널로 갈수록 저농도 도핑면적이 더욱 줄어들도록 도핑하는 단계와;
    상기 다수의 반도체 채널 상부에 게이트절연막을 형성하는 단계와;
    상기 게이트절연막 상부에 게이트전극과 소스전극과 드레인전극을 각각 형성하는 단계와;
    상기 게이트절연막에 콘택을 형성하여 상기 각 반도체 채널과 소스전극 및 드레인전극을 전기적으로 연결하는 단계와;
    상기 게이트절연막 상부에 층간절연막과 보호막을 각각 형성하는 단계
    를 포함하는 열분산형 멀티채널 LTPS 트랜지스터 제조방법
  5. 청구항 제 4 항에 있어서,
    상기 기판과 반도체 채널 사이에 버퍼 레이어 층을 더욱 형성하는 단계
    를 더욱 포함하는 열분산형 멀티채널 LTPS 트랜지스터 제조방법
  6. 삭제
  7. 기판과;
    상기 기판상에 일 방향으로 연장되며 중앙부에서 단부로 갈수록 전극의 폭이 점차 작아지도록 형성된 게이트전극과;
    상기 게이트 전극과 거리를 가지고 각각 형성되는 소스 및 드레인 전극과;
    상기 게이트 전극 하부에 위치하고 양단이 상기 소스 및 드레인 전극과 콘택을 통해 각각 전기적으로 연결된 다수의 반도체 채널
    을 포함하는 열분산형 멀티채널 LTPS 트랜지스터
  8. 청구항 제 7 항에 있어서,
    상기 게이트전극과 반도체 채널 사이에 게이트절연막이 더욱 형성되는 것을 특징으로 하는 열분산형 멀티채널 LTPS 트랜지스터
  9. 청구항 제 7 항에 있어서,
    상기 각 반도체 채널은 일부 영역에 저농도 도핑영역이 형성되는 것을 특징으로 하는 열분산형 멀티채널 LTPS 트랜지스터
  10. 삭제
  11. 기판을 구비하는 단계와;
    상기 기판 상에 서로 평행하도록 배열되는 다수의 반도체 채널을 형성하는 단계와;
    상기 다수의 반도체 채널 상부에 게이트절연막을 형성하는 단계와;
    상기 게이트절연막 상부에 상기 다수의 반도체 채널과 교차되는 일 방향으로 연장된 게이트전극을 형성하되, 중앙부에서 단부로 갈수록 전극 폭이 줄어들도록 형성하는 단계와;
    상기 게이트절연막 상부에 소스전극과 드레인전극을 각각 형성하는 단계와;
    상기 게이트절연막에 콘택을 형성하여 상기 각 반도체 채널과 소스전극 및 드레인전극을 전기적으로 연결하는 단계와;
    상기 게이트절연막 상부에 층간절연막과 보호막을 각각 형성하는 단계
    를 포함하는 열분산형 멀티채널 LTPS 트랜지스터 제조방법
  12. 청구항 제 11 항에 있어서,
    상기 기판과 반도체 채널 사이에 버퍼 레이어 층을 더욱 형성하는 단계
    를 더욱 포함하는 열분산형 멀티채널 LTPS 트랜지스터 제조방법
  13. 기판과;
    상기 기판 상에 일 방향으로 연장되어 형성된 게이트 전극과;
    상기 게이트전극 상부에 형성되는 층간절연막과;
    상기 층간절연막에 형성되는 다수의 더미콘택과;
    상기 층간절연막 상부에 형성되고 상기 게이트전극과 더미콘택으로 연결되는 보호막과;
    상기 게이트 전극과 거리를 가지고 각각 형성되는 소스 및 드레인 전극과;
    상기 게이트 전극 하부에 위치하고 양단이 각각 상기 소스 및 드레인 전극과 전기적으로 연결된 다수의 반도체 채널
    을 포함하여 형성된 열분산형 멀티채널 LTPS 트랜지스터
  14. 청구항 제 13 항에 있어서,
    상기 더미콘택은 금속 성분이 포함되는 것을 특징으로 하는 열분산형 멀티채널 LTPS 트랜지스터
  15. 청구항 제 13 항에 있어서,
    상기 보호막은 그 성분이 SiNx 인 것을 특징으로 하는 열분산형 멀티채널 LTPS 트랜지스터
  16. 기판을 구비하는 단계와;
    상기 기판 상에 서로 평행하도록 배열되는 다수의 반도체 채널을 형성하는 단계와;
    상기 다수의 반도체 채널 상부에 게이트절연막을 형성하는 단계와;
    상기 게이트절연막 상부에 게이트전극과 소스전극과 드레인전극을 각각 형성하는 단계와;
    상기 게이트절연막에 콘택을 형성하여 반도체 채널과 소스전극 및 드레인 전극을 전기적으로 연결하는 단계와;
    상기 게이트전극 상부에 층간절연막을 형성하는 단계와;
    상기 층간절연막에 다수의 더미콘택을 형성하는 단계와;
    상기 층간절연막 상부에 형성하되, 상기 더미콘택을 통해 상기 게이트전극과 연결되도록 형성되도록 보호막을 형성하는 단계
    를 포함하는 열분산형 멀티채널 LTPS 트랜지스터 제조방법
  17. 청구항 제 16 항에 있어서,
    상기 기판과 반도체 채널 사이에 버퍼 레이어 층을 더욱 형성하는 단계
    를 더욱 포함하는 열분산형 멀티채널 LTPS 트랜지스터 제조방법
  18. 청구항 제 16 항에 있어서,
    상기 더미콘택은 금속 성분이 포함된 소재로 구성하는 것을 특징으로 하는 열분산형 멀티채널 LTPS 트랜지스터 제조방법
KR1020040030882A 2004-05-03 2004-05-03 열분산형 멀티채널 트랜지스터와 그 제조방법 KR100603832B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040030882A KR100603832B1 (ko) 2004-05-03 2004-05-03 열분산형 멀티채널 트랜지스터와 그 제조방법
US11/118,471 US7132690B2 (en) 2004-05-03 2005-05-02 Multi-channel type thin film transistor and method of fabricating the same
US11/586,625 US7550331B2 (en) 2004-05-03 2006-10-26 Multi-channel type thin film transistor and method of fabricating the same
US12/457,804 US7704807B2 (en) 2004-05-03 2009-06-22 Multi-channel type thin film transistor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030882A KR100603832B1 (ko) 2004-05-03 2004-05-03 열분산형 멀티채널 트랜지스터와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050105661A KR20050105661A (ko) 2005-11-08
KR100603832B1 true KR100603832B1 (ko) 2006-07-24

Family

ID=35186176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030882A KR100603832B1 (ko) 2004-05-03 2004-05-03 열분산형 멀티채널 트랜지스터와 그 제조방법

Country Status (2)

Country Link
US (3) US7132690B2 (ko)
KR (1) KR100603832B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453531B2 (en) * 2003-11-22 2008-11-18 Lg Display Co., Ltd. LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device
KR100603832B1 (ko) * 2004-05-03 2006-07-24 엘지.필립스 엘시디 주식회사 열분산형 멀티채널 트랜지스터와 그 제조방법
TWI271868B (en) * 2005-07-08 2007-01-21 Au Optronics Corp A pixel circuit of the display panel
CN103915510B (zh) * 2014-03-27 2017-08-04 京东方科技集团股份有限公司 一种多栅薄膜晶体管、阵列基板及显示装置
EP2960943B1 (en) * 2014-06-27 2019-08-07 LG Display Co., Ltd. Thin film transistor of display apparatus
JP6538534B2 (ja) * 2015-12-02 2019-07-03 株式会社ジャパンディスプレイ トランジスタ基板及び表示装置
CN106463545B (zh) * 2016-07-08 2019-11-01 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板行驱动电路和显示装置
GB2610886B (en) * 2019-08-21 2023-09-13 Pragmatic Printing Ltd Resistor geometry
KR20230051974A (ko) * 2021-10-12 2023-04-19 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2220792B (en) * 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
JP3520713B2 (ja) 1997-03-26 2004-04-19 セイコーエプソン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置及び薄膜トランジスタ回路
JP4662647B2 (ja) * 2001-03-30 2011-03-30 シャープ株式会社 表示装置及びその製造方法
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
DE102004031645A1 (de) * 2003-07-25 2005-02-10 Heidelberger Druckmaschinen Ag Aufzugsvorrichtung für hülsenförmige Aufzüge
US7453531B2 (en) * 2003-11-22 2008-11-18 Lg Display Co., Ltd. LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device
KR100603832B1 (ko) * 2004-05-03 2006-07-24 엘지.필립스 엘시디 주식회사 열분산형 멀티채널 트랜지스터와 그 제조방법
TWI299213B (en) * 2006-05-05 2008-07-21 Prime View Int Co Ltd Muti-channel thin film transistor

Also Published As

Publication number Publication date
US20050242349A1 (en) 2005-11-03
US7704807B2 (en) 2010-04-27
US7550331B2 (en) 2009-06-23
KR20050105661A (ko) 2005-11-08
US20070040177A1 (en) 2007-02-22
US20090263941A1 (en) 2009-10-22
US7132690B2 (en) 2006-11-07

Similar Documents

Publication Publication Date Title
US5986306A (en) Thin film transistor having a heat sink that exhibits a high degree of heat dissipation effect
US6184559B1 (en) Active matrix display device having multiple gate electrode portions
US7704807B2 (en) Multi-channel type thin film transistor and method of fabricating the same
KR100681966B1 (ko) 박막 트랜지스터 및 그 제조 방법과 이것을 이용한 액정표시 장치
US7755709B2 (en) Liquid crystal display device having dummy contact holes and fabrication method thereof
KR20050031986A (ko) 반도체 장치
KR101044489B1 (ko) 대형 폭의 채널을 구비하는 폴리실리콘 액정표시소자 및그 제조방법
JP2008165028A (ja) 液晶表示装置
KR20070002491A (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
JP2006339517A (ja) 薄膜トランジスタおよび液晶表示装置
KR101074962B1 (ko) 액정표시장치 및 그 제조방법
JP2003273364A (ja) 薄膜トランジスタ及び液晶表示装置
KR100580553B1 (ko) 액정표시장치 및 그 제조방법
JP4727647B2 (ja) 半導体装置及びその作製方法
KR100640051B1 (ko) 액정표시장치 및 그 제조방법
KR100905475B1 (ko) 액정 표시 장치
US8154061B2 (en) Bottom gate thin film transistor and active array substrate
JP2006024630A (ja) 半導体回路、表示装置及び電子機器
KR100569716B1 (ko) 액정 표시 장치의 박막 트랜지스터 구조
KR101035662B1 (ko) 박막 트랜지스터
KR101126448B1 (ko) 폴리 실리콘 액정 표시 장치
JPH04192529A (ja) 薄膜トランジスタ
JP2003229574A (ja) 薄膜トランジスタアレイ基板及び液晶画像表示装置
KR20050064005A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP2004022727A (ja) 薄膜トランジスタおよびその製造方法並びに平面表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 14