CN106463545B - 薄膜晶体管及制造方法、阵列基板行驱动电路和显示装置 - Google Patents

薄膜晶体管及制造方法、阵列基板行驱动电路和显示装置 Download PDF

Info

Publication number
CN106463545B
CN106463545B CN201680000573.1A CN201680000573A CN106463545B CN 106463545 B CN106463545 B CN 106463545B CN 201680000573 A CN201680000573 A CN 201680000573A CN 106463545 B CN106463545 B CN 106463545B
Authority
CN
China
Prior art keywords
electrode
substrate
teeth portion
tft
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680000573.1A
Other languages
English (en)
Other versions
CN106463545A (zh
Inventor
郑在纹
樊超
金东珍
崔镕各
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN106463545A publication Critical patent/CN106463545A/zh
Application granted granted Critical
Publication of CN106463545B publication Critical patent/CN106463545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开一种薄膜晶体管，其包括：基板；有源层，其设置在基板上，包括第一半导体区域、第二半导体区域和多个半导体桥，每个半导体桥均与第一半导体区域和第二半导体区域连接，多个半导体桥彼此隔开，有源层由包括M1OaNb的材料制成，其中M1是单金属或多种金属的组合，a＞0且b≥0；刻蚀阻挡层，其设置在有源层的远离所述基板的一侧，第一半导体区域包括第一非重叠部分，第一非重叠部分在基板上的投影位于所述刻蚀阻挡层在基板上的投影以外，第二半导体区域包括第二非重叠部分，第二非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外；第一电极，其位于第一非重叠部分的远离所述基板的一侧；和第二电极，其位于第二非重叠部分的远离所述基板的一侧。

Description

薄膜晶体管及制造方法、阵列基板行驱动电路和显示装置
技术领域
本发明涉及薄膜晶体管及其制造方法以及包括该薄膜晶体管的阵列基板行驱动(GOA)电路和显示装置。
背景技术
金属氧化物或金属氮氧化物薄膜晶体管具有许多优点，诸如高载流子密度和高迁移率。因此，金属氧化物或金属氮化物薄膜晶体管可以制作得更小，而由这种薄膜晶体管制成的显示面板可实现高分辨率和良好的显示效果。此外，金属氧化物或金属氮氧化物薄膜晶体管具有低制造成本、高透光率、高能隙的优点。金属氧化物或金属氮氧化物薄膜晶体管在显示领域广泛应用。
发明内容
在一个方面，本发明提供了一种薄膜晶体管，包括：基板；有源层，其设置在所述基板上，包括第一半导体区域、第二半导体区域和多个半导体桥，每个半导体桥均与第一半导体区域和第二半导体区域连接，所述多个半导体桥彼此隔开，所述有源层由包括M1OaNb的材料制成，其中M1是单金属或多种金属的组合，a＞0且b≥0；刻蚀阻挡层，其设置在所述有源层的远离所述基板的一侧，所述第一半导体区域包括第一非重叠部分，所述第一非重叠部分在所述基板上的投影位于所述刻蚀阻挡层在所述基板上的投影以外，所述第二半导体区域包括第二非重叠部分，所述第二非重叠部分在所述基板上的投影位于所述刻蚀阻挡层在所述基板上的投影以外；第一电极，其位于所述第一非重叠部分的远离所述基板的一侧；和第二电极，其位于所述第二非重叠部分的远离所述基板的一侧。
可选地，所述第一半导体区域为连接所述多个半导体桥的多个第一端的整体半导体块；所述第二半导体区域为连接所述多个半导体桥的多个第二端的整体半导体块。
可选地，所述第一电极与所述第一非重叠部分接触，所述第二电极与所述第二非重叠部分接触。
可选地，所述刻蚀阻挡层包括彼此隔开的多个刻蚀阻挡块，每个刻蚀阻挡块与对应的半导体桥至少部分重叠。
可选地，所述多个半导体桥彼此隔开大约3μm至大约15μm的距离。
可选地，所述多个半导体桥中的每个半导体桥的宽度在大约3μm至大约20μm的范围内。
可选地，所述多个半导体桥中的每个半导体桥均为矩形。
可选地，每个半导体桥包括具有凹形侧边的中间部分，所述中间部分的宽度比该半导体桥的其他部分的宽度窄。
可选地，所述有源层还包括第三半导体区域、第四半导体区域和多个附加半导体桥，每个附加半导体桥均与第三半导体区域和第四半导体区域连接；所述多个附加半导体桥彼此隔开；所述第三半导体区域包括第三非重叠部分，所述第三非重叠部分在所述基板上的投影位于所述刻蚀阻挡层在所述基板上的投影以外；所述第四半导体区域包括第四非重叠部分，所述第四非重叠部分在所述基板上的投影位于所述刻蚀阻挡层在所述基板上的投影以外；所述第一电极位于所述第三非重叠部分的远离所述基板的一侧；以及所述第二电极位于所述第四非重叠部分的远离所述基板的一侧。
可选地，所述第三半导体区域为连接所述多个附加半导体桥的多个第一端的整体半导体块；所述第四半导体区域为连接所述多个附加半导体桥的多个第二端的整体半导体块。
可选地，所述第一电极与所述第三非重叠部分接触，所述第二电极与所述第四非重叠部分接触。
可选地，所述刻蚀阻挡层包括彼此隔开的多个附加刻蚀阻挡块，每个附加刻蚀阻挡块与对应的附加半导体桥至少部分重叠。
可选地，所述第一电极包括第一电极主体和多个第一电极齿部，所述多个第一电极齿部与所述第一电极主体为一体并且从所述第一电极主体朝向所述多个第一电极齿部的自由端延伸；所述第二电极包括第二电极主体和多个第二电极齿部，所述多个第二电极齿部与所述第二电极主体为一体并且从所述第二电极主体朝向所述多个第二电极齿部的自由端延伸；所述多个第一电极齿部中的各第一电极齿部和所述多个第二电极齿部中的各第二电极齿部交替间隔布置，使得所述第一电极和所述第二电极交叉；所述第一非重叠部分和所述第三非重叠部分位于所述多个第一电极齿部的靠近所述基板的一侧，所述第二非重叠部分和所述第四非重叠部分位于所述多个第二电极齿部的靠近所述基板的一侧。
可选地，所述第一电极包括第一电极主体和两个第一电极齿部，所述两个第一电极齿部与所述第一电极主体为一体并且从所述第一电极主体朝向所述两个第一电极齿部的自由端延伸；所述第二电极包括第二电极主体和两个第二电极齿部，所述两个第二电极齿部与所述第二电极主体为一体并且从所述第二电极主体朝向所述两个第二电极齿部的自由端延伸；所述两个第一电极齿部夹在所述两个第二电极齿部之间，使得所述两个第二电极齿部中的一个第二电极齿部位于所述两个第一电极齿部的一侧而所述两个第二电极齿部中的另一个第二电极齿部位于所述两个第一电极齿部的相对侧，并且所述两个第一电极齿部位于中间；所述第一非重叠部分和所述第三非重叠部分位于所述两个第一电极齿部的靠近所述基板的一侧，所述第二非重叠部分和所述第四非重叠部分位于所述两个第二电极齿部的靠近所述基板的一侧。
可选地，所述第一电极包括整体的第一电极块；所述第二电极包括第二电极主体和两个第二电极齿部，所述两个第二电极齿部与所述第二电极主体为一体并且从所述第二电极主体朝向所述两个第二电极齿部的自由端延伸；所述整体的第一电极块夹在所述两个第二电极齿部之间，使得所述两个第二电极齿部中的一个第二电极齿部位于所述整体的第一电极块的一侧而所述两个第二电极齿部中的另一个第二电极齿部位于所述整体的第一电极块的相对侧，并且所述整体的第一电极块位于中间；所述第一非重叠部分和所述第三非重叠部分位于所述整体的第一电极块的靠近所述基板的一侧，所述第二非重叠部分和所述第四非重叠部分位于所述两个第二电极齿部的靠近所述基板的一侧。
可选地，所述第一非重叠部分和所述第三非重叠部分构成整体非重叠部分。
可选地，所述第一半导体区域还包括第一重叠部分，所述第一重叠部分在所述基板上的投影与所述刻蚀阻挡层在所述基板上的投影重叠，所述第二半导体区域还包括第二重叠部分，所述第二重叠部分在所述基板上的投影与所述刻蚀阻挡层在所述基板上的投影重叠。
可选地，所述刻蚀阻挡层实质上耐受用于刻蚀所述第一电极和所述第二电极的刻蚀剂。
在另一个方面，本发明提供了一种制造薄膜晶体管的方法，包括：在基板上形成有源层，所述有源层包括第一半导体区域、第二半导体区域和多个半导体桥，每个半导体桥均与第一半导体区域和第二半导体区域连接，所述多个半导体桥彼此隔开，所述有源层由包括M1OaNb的材料制成，其中M1是单金属或多种金属的组合，a＞0且b≥0；在所述有源层的远离所述基板的一侧上形成刻蚀阻挡层，所述第一半导体区域包括第一非重叠部分，所述第一非重叠部分在所述基板上的投影位于所述刻蚀阻挡层在所述基板上的投影以外，所述第二半导体区域包括第二非重叠部分，所述第二非重叠部分在所述基板上的投影位于所述刻蚀阻挡层在所述基板上的投影以外；在所述第一非重叠部分的远离所述基板的一侧上形成第一电极；以及在所述第二非重叠部分的远离所述基板的一侧上形成第二电极。
可选地，在单个构图步骤中进行形成有源层的步骤和形成刻蚀阻挡层的步骤。
可选地，所述单个构图步骤包括：在所述基板上形成包括M1OaNb的半导体材料层，其中M1是单金属或多种金属的组合，a＞0且b≥0；在所述半导体材料层的远离所述基板的一侧上形成刻蚀阻挡材料层；在所述刻蚀阻挡材料层的远离所述半导体材料层的一侧上涂覆光刻胶层；利用半色调掩膜板或灰色调掩膜板对所述光刻胶层进行曝光；对曝光后的光刻胶层进行显影，以获得包括第一部分和第二部分的光刻胶图案，所述第一部分与所述有源层对应，所述第二部分位于所述第一部分以外，所述第一部分包括第一区域和第二区域，所述第一区域与所述第一非重叠部分和所述第二非重叠部分对应，所述第二区域与所述第一部分的其余部分对应，所述第二区域的深度大于所述第一区域的深度，并且所述第二部分中的光刻胶材料被去除；去除所述第二部分中的刻蚀阻挡材料层；去除所述第二部分中的半导体材料层以形成对应于所述有源层的有源层图案；在保留所述第二区域中的光刻胶层的同时去除所述第一区域中的光刻胶层；去除所述第一区域中的刻蚀阻挡材料层以形成对应于所述刻蚀阻挡层的刻蚀阻挡层图案；以及去除所述第二区域中的光刻胶层。
可选地，在单个构图步骤中进行形成有源层的步骤、形成第一电极的步骤和形成第二电极的步骤。
可选地，所述方法包括：在所述基板上形成包括M1OaNb的半导体材料层，其中M1是单金属或多种金属的组合，a＞0且b≥0；在所述半导体材料层的远离所述基板的一侧上形成刻蚀阻挡材料层；在所述刻蚀阻挡材料层的远离所述半导体材料层的一侧上涂覆第一光刻胶层；利用第一掩膜板对所述第一光刻胶层进行曝光，所述第一掩膜板具有与所述刻蚀阻挡层对应的图案；对曝光后的第一光刻胶层进行显影，以获得包括第一部分和第二部分的第一光刻胶图案，所述第一部分与所述刻蚀阻挡层对应，所述第二部分位于所述第一部分以外；去除所述第二部分中的刻蚀阻挡材料层以形成对应于所述刻蚀阻挡层的刻蚀阻挡层图案；在所述刻蚀阻挡层和所述半导体材料层的远离所述基板的一侧形成电极材料层；在所述电极材料层的远离所述基板的一侧上涂覆第二光刻胶层；利用第二掩膜板对所述第二光刻胶层进行曝光，所述第二掩膜板具有与所述第一电极和所述第二电极对应的图案；对曝光后的第二光刻胶层进行显影，以获得包括第三部分和第四部分的第二光刻胶图案，所述第三部分与所述第一电极和所述第二电极对应，所述第四部分位于所述第一部分以外；去除所述第四部分中的电极材料层以形成对应于第一电极的第一电极图案和对应于第二电极的第二电极图案；以及去除所述第四部分中的半导体材料层以形成对应于有源层的有源层图案。
在另一个方面，本发明提供了一种阵列基板行驱动(GOA)电路，包括本文描述的或通过本文描述的方法制造的薄膜晶体管。
在另一个方面，本发明提供了一种显示装置，包括本文描述的或通过本文描述的方法制造的薄膜晶体管。
附图说明
以下附图仅为根据所公开的各种实施例的用于示意目的的示例，而非意在限制本发明的范围。
图1A是示出一些实施例中的薄膜晶体管的结构的示意图。
图1B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。
图1C是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。
图1D是图1A的薄膜晶体管的沿A-A’线的剖视图。
图1E是图1A的薄膜晶体管的沿B-B’线的剖视图。
图2A是示出一些实施例中的薄膜晶体管的结构的示意图。
图2B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。
图3A是示出一些实施例中的薄膜晶体管的结构的示意图。
图3B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。
图4A是示出一些实施例中的薄膜晶体管的结构的示意图。
图4B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。
图4C是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。
图5A是示出一些实施例中的薄膜晶体管的结构的示意图。
图5B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。
图5C是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。
图6A是示出一些实施例中的薄膜晶体管的结构的示意图。
图6B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。
图7A是示出一些实施例中的薄膜晶体管的结构的示意图。
图7B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。
图8是示出一些实施例中的阵列基板行驱动(GOA)电路的结构的示意图。
具体实施方式
现在将参照以下实施例对本公开更具体地进行描述。需要注意的是，本文所呈现的对部分实施例的以下描述仅是用于示意和描述目的，而非旨在穷举或限制为所公开的确切形式。
常规金属氧化物或金属氮氧化物薄膜晶体管的主要缺点是其热不稳定性。例如，常规薄膜晶体管中使用的各种金属氧化物在高温下不是非常稳定，并且可在长期高温环境下变成多晶。在本公开中，发现有源层中的载流子主要集中在有源层边缘，即，沿着有源层边缘的载流子密度远大于有源层中央的载流子密度。因此，发现只通过增加半导体有源层的宽度来提高薄膜晶体管的热稳定性并不有效。克服热不稳定性并增加载流子密度的另一种方法是使用多沟道薄膜晶体管，该多沟道薄膜晶体管具有并行设置的多个薄膜晶体管。但是，这种类型的多沟通薄膜晶体管占用较大空间，导致开口率变小。
在一个方面，本公开提供了一种薄膜晶体管及其制造方法，其能够基本消除现有技术中的限制和缺点所带来的问题中的一个或多个。在一些实施例中，所述薄膜晶体管包括：基板；有源层，其设置在基板上，包括第一半导体区域、第二半导体区域和多个半导体桥，每个半导体桥均与第一半导体区域和第二半导体区域连接。由于载流子主要集中在半导体桥的边缘，因此，通过使用多个半导体桥可以成倍增加薄膜晶体管的总载流子密度。因为多个半导体桥彼此隔开，半导体桥之间的空间有效地促进了散热，从而防止薄膜晶体管过热，并使得热稳定性大大提高。
可选地，所述薄膜晶体管包括2至20个半导体桥，例如，2至3、2至6、4至10、10至15或15至20个半导体桥。
在一些实施例中，所述薄膜晶体管还包括刻蚀阻挡层，其设置在有源层的远离基板的一侧。在一些实施例中，第一半导体区域包括第一非重叠部分，第一非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外。在一些实施例中，第二半导体区域包括第二非重叠部分，第二非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外。在一些实施例中，所述薄膜晶体管还包括第一电极(例如，源极或漏极)，其位于第一非重叠部分的远离基板的一侧。在一些实施例中，所述薄膜晶体管还包括第二电极(例如，漏极或源极)，其位于第二非重叠部分的远离基板的一侧。
可选地，第一电极(例如，源极或漏极)位于第一非重叠部分的远离基板的一侧并与之接触。可选地，第二电极(例如，漏极或源极)位于第二非重叠部分的远离基板的一侧并与之接触。可选地，第一电极(例如，源极或漏极)位于第一非重叠部分的远离基板的一侧，并且所述薄膜晶体管还包括位于第一电极和第一非重叠部分之间的欧姆接触层。可选地，第二电极(例如，漏极或源极)位于第二非重叠部分的远离基板的一侧，并且所述薄膜晶体管还包括位于第二电极和第二非重叠部分之间的欧姆接触层。
在一些实施例中，有源层由包括M1OaNb的材料制成，其中M1是单金属或多种金属的组合，a＞0且b≥0，例如，有源层由金属氧化物材料或金属氮氧化物材料制成。合适的金属氧化物有源层的材料的示例包括但不限于：氧化铟镓锌、氧化锌、氧化镓、氧化铟、HfInZnO(HIZO)、非晶InGaZnO(非晶IGZO)、InZnO、非晶InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb和Cd-Sn-O。合适的金属氮氧化物有源层的材料包括但不限于：氮氧化锌、氮氧化铟、氮氧化镓、氮氧化锡、氮氧化镉、氮氧化铝、氮氧化锗、氮氧化钛、氮氧化硅、或者它们的组合。可选地，有源层由包括M1OaNb的材料掺杂一种或多种金属元素制成。可选地，有源层由包括M1OaNb的材料掺杂一种或多种非金属元素制成。可选地，有源层由包括M1OaNb的材料掺杂一种或多种金属元素和一种或多种非金属元素制成。
本文使用的术语“刻蚀阻挡层”指的是防止对下面的有源层进行刻蚀的层。可选地，刻蚀阻挡层实质上耐受用于刻蚀第一电极和第二电极(例如，源极和漏极)的刻蚀剂。可选地，刻蚀阻挡层实质上耐受用于刻蚀第一电极和第二电极的液体刻蚀剂。可选地，刻蚀阻挡层由含硅化合物制成。用于制作刻蚀阻挡层的含硅化合物的示例包括但不限于：氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、硅、以及硅锗。
在一些实施例中，第一半导体区域和第二半导体区域彼此隔开并且实质上沿着第一平面上的第一方向布置。可选地，多个半导体桥彼此隔开，每个半导体桥实质上沿着第二平面上的第二方向布置。可选地，第一平面和第二平面彼此实质上平行。可选地，第一平面和第二平面是同一平面。可选地，多个半导体桥彼此实质上平行。可选地，第一方向实质上垂直于第二方向。
第一半导体区域可为整体、连续的区域或者可以为包括多个隔开的第一半导体块的不连续区域。类似地，第二半导体区域可为整体、连续的区域或者可以为包括多个隔开的第二半导体块的不连续区域。在一些实施例中，第一半导体区域为连接多个半导体桥的多个第一端的整体半导体块；而第二半导体区域为连接多个半导体桥的多个第二端的整体半导体块。在一些实施例中，第一半导体区域包括彼此隔开的多个第一半导体块；而第二半导体区域包括彼此隔开的多个第二半导体块。可选地，每个半导体桥连接对应的第一半导体块和对应的第二半导体块。
在一些实施例中，第一半导体区域为整体半导体块，其连接多个半导体桥的多个第一端；并且第二半导体区域包括彼此隔开的多个第二半导体块。可选地，各半导体桥将各第二半导体块与整体的第一半导体块连接。
在一些实施例中，第二半导体区域为整体半导体块，其连接多个半导体桥的多个第二端；并且第一半导体区域包括彼此隔开的多个第一半导体块。可选地，各半导体桥将各第一半导体块与整体的第二半导体块连接。
在一些实施例中，有源层是整体有源层，即，第一半导体区域为整体半导体块，其连接多个半导体桥的多个第一端；并且第二半导体区域为整体半导体块，其连接多个半导体桥的多个第二端。
在一些实施例中，第一半导体区域包括第一非重叠部分，第一非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外。在一些实施例中，第二半导体区域包括第二非重叠部分，第二非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外。可选地，第一半导体区域包括第一非重叠部分，第一非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外；并且第二半导体区域包括第二非重叠部分，第二非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外。
在一些实施例中，第一半导体区域包括：第一非重叠部分，第一非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外；以及第一重叠部分，第一重叠部分在基板上的投影与刻蚀阻挡层在基板上的投影重叠。在一些实施例中，第二半导体区域包括：第二非重叠部分，第二非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外；以及第二重叠部分，第二重叠部分在基板上的投影与刻蚀阻挡层在基板上的投影重叠。可选地，第一半导体区域包括：第一非重叠部分，第一非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外；以及第一重叠部分，第一重叠部分在基板上的投影与刻蚀阻挡层在基板上的投影重叠；并且第二半导体区域包括：第二非重叠部分，第二非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外；以及第二重叠部分，第二重叠部分在基板上的投影与刻蚀阻挡层在基板上的投影重叠。
在一些实施例中，在该薄膜晶体管包括大量半导体桥时，所述薄膜晶体管具有进一步有利于散热的结构。具体地，在一些实施例中，薄膜晶体管的有源层可以进一步包括第三半导体区域、第四半导体区域、以及多个附加半导体桥，每个附加半导体桥均与第三半导体区域和第四半导体区域连接。所述多个附加半导体桥彼此隔开。第三半导体区域包括第三非重叠部分，第四半导体区域包括第四非重叠部分。第三非重叠部分和第四非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外。第一电极(例如，源极或漏极)位于第三非重叠部分的远离基板的一侧。第二电极(例如，漏极或源极)位于第四非重叠部分的远离基板的一侧。
可选地，所述薄膜晶体管包括2至20个附加半导体桥，例如，2至3、2至6、4至10、10至15或15至20个附加半导体桥。
可选地，第一电极(例如，源极或漏极)位于第三非重叠部分的远离基板的一侧并与之接触。可选地，第二电极(例如，漏极或源极)位于第四非重叠部分的远离基板的一侧并与之接触。可选地，第一电极(例如，源极或漏极)位于第三非重叠部分的远离基板的一侧，并且所述薄膜晶体管还包括位于第一电极和第三非重叠部分之间的欧姆接触层。可选地，第二电极(例如，漏极或源极)位于第四非重叠部分的远离基板的一侧，并且所述薄膜晶体管还包括位于第二电极和第四非重叠部分之间的欧姆接触层。
在一些实施例中，第三半导体区域和第四半导体区域隔开并且实质上沿着第三平面上的第三方向布置。可选地，多个半导体桥彼此隔开，每个半导体桥实质上沿着第四平面上的第四方向布置。可选地，第三平面和第四平面彼此实质上平行。可选地，第三平面和第四平面是同一平面。可选地，多个附加半导体桥彼此实质上平行。可选地，第三方向实质上垂直于第四方向。可选地，第一平面、第二平面、第三平面和第四平面是同一平面。
第三半导体区域可为整体、连续的区域或者可以为包括多个隔开的第三半导体块的不连续区域。类似地，第四半导体区域可为整体、连续的区域或者可以为包括多个隔开的第四半导体块的不连续区域。在一些实施例中，第三半导体区域为连接多个附加半导体桥的多个第一端的整体半导体块；而第四半导体区域为连接多个附加半导体桥的多个第二端的整体半导体块。在一些实施例中，第三半导体区域包括彼此隔开的多个第三半导体块；第四半导体区域包括彼此隔开的多个第四半导体块。可选地，每个附加半导体桥连接对应的第三半导体块和对应的第四半导体块。在一些实施例中，第三半导体区域为整体半导体块，其连接多个附加半导体桥的多个第一端；而第四半导体区域包括彼此隔开的多个第四半导体块。可选地，各附加半导体桥将各第四半导体块与整体的第三半导体块连接。在一些实施例中，第四半导体区域为整体半导体块，其连接多个附加半导体桥的多个第二端；而第三半导体区域包括彼此间隔的多个第三半导体块。可选地，各附加半导体桥将各第三半导体块与整体的第四半导体块连接。
在一些实施例中，第三半导体区域包括第三非重叠部分，第三非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外。在一些实施例中，第四半导体区域包括第四非重叠部分，第四非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外。可选地，第三半导体区域包括第三非重叠部分，第三非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外；并且第四半导体区域包括第四非重叠部分，第四非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外。
在一些实施例中，刻蚀阻挡层包括彼此隔开的多个刻蚀阻挡块。可选地，每个刻蚀阻挡块与对应的半导体桥至少部分重叠，例如，每个刻蚀阻挡块与对应的半导体桥实质上重叠。可选地，每个刻蚀阻挡块与对应的附加半导体桥至少部分重叠，例如，每个刻蚀阻挡块与对应的附加半导体桥实质上重叠。
在一些实施例中，刻蚀阻挡层与第一半导体区域至少部分重叠。例如，每个刻蚀阻挡块与第一半导体区域至少部分重叠。在一些实施例中，刻蚀阻挡层与第二半导体区域至少部分重叠。例如，每个刻蚀阻挡块与第二半导体区域至少部分重叠。可选地，刻蚀阻挡层与第一半导体区域和第二半导体区域至少部分重叠。例如，每个刻蚀阻挡块与第一半导体区域和第二半导体区域至少部分重叠。在一些实施例中，刻蚀阻挡层不与第一半导体区域重叠。在一些实施例中，刻蚀阻挡层不与第二半导体区域重叠。可选地，刻蚀阻挡层不与第一半导体区域或第二半导体区域重叠。
类似地，在一些实施例中，刻蚀阻挡层与第三半导体区域至少部分重叠。例如，每个刻蚀阻挡块与第三半导体区域至少部分重叠。在一些实施例中，刻蚀阻挡层与第四半导体区域至少部分重叠。例如，每个刻蚀阻挡块与第四半导体区域至少部分重叠。可选地，刻蚀阻挡层与第三半导体区域和第四半导体区域至少部分重叠。例如，每个刻蚀阻挡块与第三半导体区域和第四半导体区域至少部分重叠。在一些实施例中，刻蚀阻挡层不与第三半导体区域重叠。在一些实施例中，刻蚀阻挡层不与第四半导体区域重叠。可选地，刻蚀阻挡层不与第三半导体区域或第四半导体区域重叠。
可实施各种实施例来制作和使用所述薄膜晶体管。在一些实施例中，多个半导体桥(或多个附加半导体桥)彼此隔开大约3μm至大约15μm的距离，例如，大约3μm至大约5μm、大约5μm至大约10μm、以及大约10μm至大约15μm。在一些实施例中，多个半导体桥(或多个附加半导体桥)中的每个半导体桥的宽度在大约3μm至大约20μm的范围内，例如，3μm至大约5μm、5μm至大约10μm、10μm至大约15μm、以及15μm至大约20μm。
半导体桥可制成任何适当的形状。半导体桥的形状的示例包括但不限于：矩形、正方形、椭圆形、圆形、菱形、以及椭球形。在一些实施例中，半导体桥包括具有凹形侧边的中间部分，所述中间部分的宽度比该半导体桥的其他部分的宽度窄。所述凹形侧边可为曲线，例如，弧。所述凹形侧边可为多条直线。例如，半导体桥可包括堆叠在梯形顶部的倒梯形。
所述第一半导体区域、第二半导体区域、第三半导体区域或第四半导体区域、以及所述第一半导体块、第二半导体块、第三半导体块、第四半导体块可制成任何适当的形状，这些形状的示例包括但不限于：矩形、正方形、椭圆形、圆形、菱形、椭球型、平行四边形、斜方形、以及六边形。
在一些实施例中，所述薄膜晶体管为底栅型薄膜晶体管。例如，薄膜晶体管还可包括：栅极，其位于有源层的靠近基板的一侧；以及栅绝缘层，其位于有源层和栅极之间。相应地，在一些实施例中，底栅型薄膜晶体管包括：栅极，其位于基板上；栅绝缘层，其位于栅极的远离基板的一侧；有源层，其位于栅绝缘层的远离栅极的一侧；刻蚀阻挡层，其位于有源层的远离栅绝缘层的一侧；以及第一电极和第二电极，其位于有源层的远离栅绝缘层的一侧(并可选地与有源层接触)。具体地，第一电极可位于第一非重叠部分的远离栅绝缘层的一侧(并可选地与第一非重叠部分接触)，第二电极可位于第二非重叠部分的远离栅绝缘层的一侧(并可选地与第二非重叠部分接触)。
图1A是示出一些实施例中的薄膜晶体管的结构的示意图。参见图1A，本实施例中的薄膜晶体管包括源极S、漏极D、栅极G、有源层AL以及位于有源层的远离栅极的一侧的刻蚀阻挡层ESL，所述刻蚀阻挡层ESL包括彼此隔开的多个刻蚀阻挡块。图1A中的薄膜晶体管为底栅型薄膜晶体管。
图1B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。在图1B中，未示出刻蚀阻挡层以显示有源层的结构。参考图1B，本实施例中的有源层AL包括第一半导体区域AL-1、第二半导体区域AL-2、以及多个半导体桥AL-B，每个半导体桥均与第一半导体区域AL-1和第二半导体区域AL-2连接。
图1C是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。参考图1C，本实施例中的第一半导体区域AL-1包括第一非重叠部分NOL-1，第一非重叠部分NOL-1在基板上的投影位于刻蚀阻挡层在基板上的投影以外，并且本实施例中的第二半导体区域AL-2包括第二非重叠部分NOL-2，第二非重叠部分NOL-2在基板上的投影位于刻蚀阻挡层在基板上的投影以外。可选地，如图1C所示，第一半导体区域AL-1还包括一个或多个第一重叠部分OL-1，第一重叠部分OL-1在基板上的投影与刻蚀阻挡层在基板上的投影重叠；并且第二半导体区域AL-2还包括一个或多个第二重叠部分OL-2，第二重叠部分OL-2在基板上的投影与刻蚀阻挡层在基板上的投影重叠。
参考图1A至图1C，刻蚀阻挡层ESL位于有源层AL的远离栅极G的一侧。每个刻蚀阻挡块与对应的半导体桥AL-B重叠(因此半导体桥AL-B未在图1A中示出)。图1A至图1C中的薄膜晶体管还包括：源极S，其位于第一非重叠部分NOL-1的远离基板的一侧并与之接触；以及漏极D，其位于第二非重叠部分NOL-2的远离基板的一侧并与之接触。
如图1B所示，本实施例中的有源层AL是整体层。例如，图1B中的整体有源层包括：第一半导体区域AL-1，其为与多个半导体桥AL-B的多个第一端连接的整体半导体块；以及第二半导体区域AL-2，其为与多个半导体桥AL-B的多个第二端连接的整体半导体块。
图1D是图1A的薄膜晶体管的沿A-A’线的剖视图。图1E是图1A的薄膜晶体管的沿B-B’线的剖视图。参考图1D和图1E，本实施例的薄膜晶体管包括：栅极G，其位于基板上；栅绝缘层GI，其位于栅极G的远离基板的一侧；有源层AL，其位于栅绝缘层GI的远离栅极G的一侧；刻蚀阻挡层ESL，其位于有源层AL的远离栅绝缘层GI的一侧；以及源极S和漏极D，其位于有源层AL的远离栅绝缘层GI的一侧。如图1D和图1E所示，当俯视基板时，有源层AL与刻蚀阻挡层ESL部分地重叠，并且与源极S和漏极D部分地重叠并接触。如本文所讨论的那样，有源层AL包括第一半导体区域AL-1、第二半导体区域AL-2、以及多个半导体桥AL-B。有源层AL与刻蚀阻挡层ESL重叠的区域包括与多个半导体桥AL-B相对应的区域、第一半导体区域的一部分(即，第一重叠部分OL-1)、以及第二半导体区域的一部分(即，第二重叠部分OL-2)。有源层与源极重叠(并可选地接触)的部分为第一非重叠部分NOL-1；而有源层与漏极重叠(并可选地接触)的部分为第二非重叠部分NOL-2。
如图1E所示，本实施例中的第一半导体区域为与多个半导体桥AL-B的多个第一端连接的整体半导体块，而第二半导体区域为与多个半导体桥AL-B的多个第二端连接的整体半导体块。
参考图1A和图1B，本实施例中的有源层AL包括三个半导体桥AL-B，并且刻蚀阻挡层ESL包括三个刻蚀阻挡块，该三个刻蚀阻挡块与三个半导体桥AL-B一一对应。
图2A是示出一些实施例中的薄膜晶体管的结构的示意图。图2B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。参考图2A和图2B，本实施例中的有源层包括四个半导体桥AL-B，并且刻蚀阻挡层ESL包括四个刻蚀阻挡块，该四个刻蚀阻挡块与四个半导体桥AL-B一一对应。
图3A是示出一些实施例中的薄膜晶体管的结构的示意图。图3B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。参考图3A和图3B，本实施例中的半导体桥AL-B包括具有凹形侧边的中间部分，所述中间部分的宽度比该半导体桥AL-B的其他部分的宽度窄。可选地，每个刻蚀阻挡块的形状与半导体桥AL-B的形状相对应。参考图3A，本实施例中的刻蚀阻挡块包括具有凹形侧边的中间部分，所述中间部分的宽度比该刻蚀阻挡块的其他部分的宽度窄。可选地，半导体桥AL-B包括沙漏状的部分。可选地，刻蚀阻挡块包括沙漏状的部分。
图4A是示出一些实施例中的薄膜晶体管的结构的示意图。图4B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。参考图4A和图4B，本实施例中的源极S包括源极主体S-M、多个(例如，2个)源极齿部S-T，所述多个源极齿部S-T与源极主体为一体并且从源极主体朝向该多个源极齿部的自由端延伸。本实施例中的漏极D包括漏极主体D-M、多个(例如，2个)漏极齿部D-T，所述多个漏极齿部D-T与漏极主体成为一体并且从漏极主体朝向该多个漏极齿部的自由端延伸。多个源极齿部中的各源极齿部和多个漏极齿部中的各漏极齿部交替间隔布置，以使得源极和漏极交叉。
参考图4B，本实施例中的有源层还包括第三半导体区域AL-3、第四半导体区域AL-4、以及多个附加半导体桥AL-B，每个半导体桥AL-B均与第三半导体区域AL-3和第四半导体区域AL-4连接。如图4B所示，多个附加半导体桥AL-B彼此隔开。可选地，多个附加半导体桥AL-B彼此实质上平行。
图4C是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。参考图4C，本实施例中的第一半导体区域AL-1包括第一非重叠部分NOL-1，第一非重叠部分NOL-1在基板上的投影位于刻蚀阻挡层在基板上的投影以外；本实施例中的第二半导体区域AL-2包括第二非重叠部分NOL-2，第二非重叠部分NOL-2在基板上的投影位于刻蚀阻挡层在基板上的投影以外；本实施例中的第三半导体区域AL-3包括第三非重叠部分NOL-3，第三非重叠部分NOL-3在基板上的投影位于刻蚀阻挡层在基板上的投影以外；并且本实施例中的第四半导体区域AL-4包括第四非重叠部分NOL-4，第四非重叠部分NOL-4在基板上的投影位于刻蚀阻挡层在基板上的投影以外。可选地，如图4C所示，第一半导体区域AL-1还包括一个或多个第一重叠部分OL-1，第一重叠部分OL-1在基板上的投影与刻蚀阻挡层在基板上的投影重叠；第二半导体区域AL-2还包括一个或多个第二重叠部分OL-2，第二重叠部分OL-2在基板上的投影与刻蚀阻挡层在基板上的投影重叠；第三半导体区域AL-3还包括一个或多个第三重叠部分OL-3，第三重叠部分OL-3在基板上的投影与刻蚀阻挡层在基板上的投影重叠；并且第四半导体区域AL-4还包括一个或多个第四重叠部分OL-4，第四重叠部分OL-4在基板上的投影与刻蚀阻挡层在基板上的投影重叠。
参考图4A至图4C，本实施例中的源极S位于第一非重叠部分NOL-1和第三非重叠部分NOL-3的远离基板的一侧并与之接触，本实施例中的漏极D位于第二非重叠部分NOL-2和第四非重叠部分NOL-4的远离基板的一侧并与之接触。具体地，第一非重叠部分NOL-1和第三非重叠部分NOL-3位于所述多个源极齿部的靠近基板的一侧并与之接触，而第二非重叠部分NOL-2和第四非重叠部分NOL-4位于所述多个漏极齿部的靠近基板的一侧并与之接触。
图5A是示出一些实施例中的薄膜晶体管的结构的示意图。图5B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。参考图5A和图5B，本实施例中的源极S包括源极主体S-M、两个源极齿部S-T，该两个源极齿部与源极主体为一体并且从源极主体朝向该两个源极齿部的自由端延伸。本实施例中的漏极D包括漏极主体S-M、两个漏极齿部D-T，该两个漏极齿部与漏极主体为一体并且从漏极主体朝向该两个漏极齿部的自由端延伸。如图5A至图5B所示，两个源极齿部夹在两个漏极齿部之间，使得两个漏极齿部中的一个漏极齿部位于源极S(例如，所述两个源极齿部)的一侧，而两个漏极齿部中的另一个漏极齿部位于源极S(例如，所述两个源极齿部)的相对侧，并且该源极S(例如，所述两个源极齿部)位于中间。
参考图5B，本实施例中的有源层还包括第三半导体区域AL-3、第四半导体区域AL-4、以及多个附加半导体桥AL-B，每个半导体桥均与第三半导体区域AL-3和第四半导体区域AL-4连接。如图5B所示，多个附加半导体桥AL-B彼此隔开。可选地，多个附加半导体桥AL-B彼此实质上平行。
图5C是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。参考图5C，本实施例中的第一半导体区域AL-1包括第一非重叠部分NOL-1，第一非重叠部分NOL-1在基板上的投影位于刻蚀阻挡层在基板上的投影以外；本实施例中的第二半导体区域AL-2包括第二非重叠部分NOL-2，第二非重叠部分NOL-2在基板上的投影位于刻蚀阻挡层在基板上的投影以外；本实施例中的第三半导体区域AL-3包括第三非重叠部分NOL-3，第三非重叠部分NOL-3在基板上的投影位于刻蚀阻挡层在基板上的投影以外；并且本实施例中的第四半导体区域AL-4包括第四非重叠部分NOL-4，第四非重叠部分NOL-4在基板上的投影位于刻蚀阻挡层在基板上的投影以外。可选地，如图5C所示，第一半导体区域AL-1还包括一个或多个第一重叠部分OL-1，第一重叠部分OL-1在基板上的投影与刻蚀阻挡层在基板上的投影重叠；第二半导体区域AL-2还包括一个或多个第二重叠部分OL-2，第二重叠部分OL-2在基板上的投影与刻蚀阻挡层在基板上的投影重叠；第三半导体区域AL-3还包括一个或多个第三重叠部分OL-3，第三重叠部分OL-3在基板上的投影与刻蚀阻挡层在基板上的投影重叠；并且第四半导体区域AL-4还包括一个或多个第四重叠部分OL-4，第四重叠部分OL-4在基板上的投影与刻蚀阻挡层在基板上的投影重叠。
参考图5A至图5C，本实施例中的源极S位于第一非重叠部分NOL-1和第三非重叠部分NOL-3的远离基板的一侧并与之接触，本实施例中的漏极D位于第二非重叠部分NOL-2和第四非重叠部分NOL-4的远离基板的一侧并与之接触。具体地，第一非重叠部分NOL-1和第三非重叠部分NOL-3位于所述多个源极齿部的靠近基板的一侧并与之接触，第二非重叠部分NOL-2和第四非重叠部分NOL-4位于所述多个漏极齿部的靠近基板的一侧并与之接触。
图6A是示出一些实施例中的薄膜晶体管的结构的示意图。图6B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。图6A和图6B中的薄膜晶体管与图5A至图5C中的薄膜晶体管基本相同，两者的区别在于图6A和图6B中的源极S为整体源极块。如图6A和图6B所示，本实施例中的漏极D包括漏极主体D-M、两个漏极齿部D-T，该两个漏极齿部D-T与漏极主体为一体并且从漏极主体朝向该两个漏极齿部的自由端延伸。所述整体源极块夹在两个漏极齿部之间，使得两个漏极齿部中的一个漏极齿部位于该整体源极块的一侧，而两个漏极齿部中的另一个漏极齿部位于该整体源极块的相对侧，并且该整体源极块位于中间。
参考图6B，本实施例中的有源层还包括第三半导体区域AL-3、第四半导体区域AL-4、以及多个附加半导体桥AL-B，每个附加半导体桥AL-B均与第三半导体区域AL-3和第四半导体区域AL-4连接。如图6B所示，多个附加半导体桥AL-B彼此隔开。可选地，多个附加半导体桥AL-B彼此实质上平行。本实施例中的源极S位于第一非重叠部分和第三非重叠部分的远离基板的一侧并与之接触，本实施例中的漏极D位于第二非重叠部分和第四非重叠部分的远离基板的一侧并与之接触。具体地，第一非重叠部分和第三非重叠部分位于整体源极块的靠近基板的一侧并与之接触，第二非重叠部分和第四非重叠部分位于所述两个漏极齿部的靠近基板的一侧并与之接触。
图7A是示出一些实施例中的薄膜晶体管的结构的示意图。图7B是示出一些实施例中的薄膜晶体管的有源层的结构的示意图。参考图7A和图7B，本实施例中的薄膜晶体管与图6A和图6B中的薄膜晶体管基本相同，两者的区别在于本实施例中的第一半导体区域AL-1和第三半导体区域AL-3形成整体半导体区域AL-1/3。类似地，本实施例中的第一非重叠部分和第三非重叠部分构成整体非重叠部分。
图8是示出一些实施例中的阵列基板行驱动(GOA)电路的结构的示意图。参考图8，本实施例中的GOA电路包括本文描述的薄膜晶体管。如图8所示，本实施例中的GOA电路包括9个半导体桥。
在一些实施例中，所述薄膜晶体管是有机发光显示装置中的薄膜晶体管，例如，驱动薄膜晶体管或放大薄膜晶体管。有机发光显示装置是电流驱动型显示装置，其对薄膜晶体管的热稳定性要求更高。与常规薄膜晶体管相比，本发明的薄膜晶体管热稳定性更高，因此适用于有机发光显示产品。
在另一方面，本公开提供了一种制造薄膜晶体管的方法。在一些实施例中，所述方法包括：在基板上形成有源层，所述有源层包括第一半导体区域、第二半导体区域、以及多个半导体桥，每个半导体桥均与第一半导体区域和第二半导体区域连接；以及在所述有源层的远离基板的一侧形成刻蚀阻挡层。
在一些实施例中，第一半导体区域和第二半导体区域形成为相互隔开并且实质上沿着第一平面上的第一方向布置。可选地，多个半导体桥形成为彼此隔开，每个半导体桥实质上沿着第二平面上的第二方向布置。可选地，第一平面和第二平面彼此实质上平行。可选地，第一平面和第二平面是同一平面。可选地，多个半导体桥彼此实质上平行。可选地，第一方向实质上垂直于第二方向。
在一些实施例中，有源层由包括M1OaNb的材料制成，其中M1是单金属或多种金属的组合，a＞0且b≥0，例如，有源层由金属氧化物材料或金属氮氧化物材料制成。合适的金属氧化物有源层的材料的示例包括但不限于：氧化铟镓锌、氧化锌、氧化镓、氧化铟、HfInZnO(HIZO)、非晶InGaZnO(非晶IGZO)、InZnO、非晶InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb和Cd-Sn-O。合适的金属氮氧化物有源层的材料包括但不限于：氮氧化锌、氮氧化铟、氮氧化镓、氮氧化锡、氮氧化镉、氮氧化铝、氮氧化锗、氮氧化钛、氮氧化硅、或者它们的组合。可选地，有源层由包括M1OaNb的材料掺杂一种或多种金属元素制成。可选地，有源层由包括M1OaNb的材料掺杂一种或多种非金属元素制成。可选地，有源层由包括M1OaNb的材料掺杂一种或多种金属元素和一种或多种非金属元素制成。
可选地，刻蚀阻挡层实质上耐受用于刻蚀第一电极和第二电极(例如，源极和漏极)的刻蚀剂。可选地，刻蚀阻挡层实质上耐受用于刻蚀第一电极和第二电极的液体刻蚀剂。可选地，刻蚀阻挡层由含硅化合物制成。用于制作刻蚀阻挡层的含硅化合物的示例包括但不限于：氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅、硅、以及硅锗。
在一些实施例中，第一半导体区域形成为包括第一非重叠部分，第一非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外。在一些实施例中，第二半导体区域形成为包括第二非重叠部分，第二非重叠部分在基板上的投影位于刻蚀阻挡层在基板上的投影以外。
在一些实施例中，所述方法还包括：在第一非重叠部分的远离基板的一侧形成第一电极(例如，源极或漏极)；以及在第二非重叠部分的远离基板的一侧形成第二电极(例如，漏极或源极)。
可选地，第一电极(例如，源极或漏极)形成为位于第一非重叠部分的远离基板的一侧并与之接触。可选地，第二电极(例如，漏极或源极)形成为位于第二非重叠部分的远离基板的一侧并与之接触。
在一些实施例中，所述方法还包括在第一电极和第一非重叠部分之间形成欧姆接触层。在一些实施例中，所述方法还包括在第二电极和第二非重叠部分之间形成欧姆接触层。
在一些实施例中，在单个构图步骤中进行形成有源层的步骤和形成刻蚀阻挡层的步骤。可选地，所述单个构图步骤涉及使用半色调掩膜板或灰色调掩膜板。例如，在一些实施例中，所述单个构图步骤包括：在基板上形成由M1OaNb制成的半导体材料层，其中M1是单金属或多种金属的组合，a＞0且b≥0；在所述半导体材料层的远离所述基板的一侧上形成刻蚀阻挡材料层；在所述刻蚀阻挡材料层的远离所述半导体材料层的一侧上涂覆光刻胶层；利用半色调掩膜板或灰色调掩膜板对所述光刻胶层进行曝光；对曝光后的光刻胶层进行显影，以获得包括第一部分和第二部分的光刻胶图案，所述第一部分与所述有源层对应，所述第二部分位于第一部分以外，所述第一部分包括第一区域和第二区域，所述第一区域与所述第一非重叠部分和所述第二非重叠部分对应，所述第二区域与所述第一部分的其余部分对应，所述第二区域的深度大于所述第一区域的深度，并且所述第二部分中的光刻胶材料被去除；去除所述第二部分中的刻蚀阻挡材料层；去除所述第二部分中的半导体材料层以形成对应于所述有源层的有源层图案；在保留所述第二区域中的光刻胶层的同时去除所述第一区域中的光刻胶层；去除所述第一区域中的刻蚀阻挡材料层以形成对应于所述刻蚀阻挡层的刻蚀阻挡层图案；以及去除所述第二区域中的光刻胶层。
在一些实施例中，在单个构图步骤中进行形成有源层的步骤、形成第一电极的步骤和形成第二电极的步骤。例如，在一些实施例中，所述方法可包括：在基板上形成包括M1OaNb的半导体材料层，其中M1是单金属或多种金属的组合，a＞0且b≥0；在所述半导体材料层的远离所述基板的一侧上形成刻蚀阻挡材料层；在所述刻蚀阻挡材料层的远离所述半导体材料层的一侧上涂覆第一光刻胶层；利用半色调掩膜板对所述第一光刻胶层进行曝光，所述半色调掩膜板具有与所述刻蚀阻挡层对应的图案；对曝光后的第一光刻胶层进行显影，以获得包括第一部分和第二部分的第一光刻胶图案，所述第一部分与所述刻蚀阻挡层对应，所述第二部分位于第一部分以外；去除所述第二部分中的刻蚀阻挡材料层以形成对应于所述刻蚀阻挡层的刻蚀阻挡层图案；在所述刻蚀阻挡层和所述半导体材料层的远离所述基板的一侧形成电极材料层；在所述电极材料层的远离所述基板的一侧上涂覆第二光刻胶层；利用第二掩膜板对所述第二光刻胶层进行曝光，所述第二掩膜板具有与所述第一电极和所述第二电极对应的图案；对曝光后的第二光刻胶层进行显影，以获得包括第三部分和第四部分的第二光刻胶图案，所述第三部分与所述第一电极和所述第二电极对应，所述第四部分位于所述第一部分以外；去除所述第四部分中的电极材料层以形成对应于第一电极的第一电极图案和对应于第二电极的第二电极图案；以及去除所述第四部分中的半导体材料层以形成对应于有源层的有源层图案。
可选地，可通过例如涂覆、磁控溅射和气相沉积(例如等离子体增强化学气相沉积(PEVCD))来形成所述半导体材料层。
可选地，可通过例如涂覆、磁控溅射和气相沉积(例如等离子体增强化学气相沉积(PEVCD))来形成所述刻蚀阻挡材料层。
可选地，可通过刻蚀工艺(例如，干法刻蚀工艺)来去除所述刻蚀阻挡材料层。
可选地，可通过刻蚀工艺(例如，湿法刻蚀工艺)来去除所述半导体材料层。
可选地，可通过灰化工艺来去除所述光刻胶层。
可选地，可通过刻蚀工艺(例如，湿法刻蚀工艺)来去除所述电极材料层。
在一些实施例中，所述薄膜晶体管为底栅型薄膜晶体管。在一些实施例中，在形成有源层之前，所述方法还包括：在基板上形成栅极层；以及在所述栅极层的远离基板的一侧形成栅绝缘层。
在另一方面，本公开提供了一种显示面板，其包括本文描述的或由本文描述的方法制造的薄膜晶体管。在另一方面，本公开提供了一种显示装置，其包括本文描述的显示面板。合适的显示装置的示例包括但不限于：液晶显示面板、电子纸、有机发光显示面板、移动电话、平板电脑、电视、显示器、笔记本电脑、数字相框、GPS等。
出于示意和描述目的已示出对本发明实施例的上述描述。其并非旨在穷尽或将本发明限制为所公开的确切形式或示例性实施例。因此，上述描述应当被认为是示意性的而非限制性的。显然，许多修改和变形对于本领域技术人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理和其最佳模式的实际应用，从而使得本领域技术人员能够理解本发明适用于特定用途或所构思的实施方式的各种实施例及各种变型。本发明的范围旨在由所附权利要求及其等同形式限定，其中除非另有说明，所有术语以其最宽的合理意义解释。因此，术语“发明”、“本发明”等不一定将权利范围限制为具体实施例，并且对本发明示例性实施例的参考不隐含对本发明的限制，并且不应推断出这种限制。本发明仅由随附权利要求的精神和范围限定。此外，这些权利要求可涉及使用跟随有名字或元素的“第一”、“第二”等术语。这种术语应当理解为一种命名方式而非意在对由这种命名方式修饰的元素的数量进行限制，除非给出具体数量。所描述的任何优点和益处不一定适用于本发明的全部实施例。应当认识到的是，本领域技术人员在不脱离随附权利要求所限定的本发明的范围的情况下可以对所述的实施例进行变化。此外，本公开中没有元件和组件是意在贡献给公众的，无论该元件或组件是否明确地记载在随附权利要求中。

Claims (25)

1.一种薄膜晶体管，包括：
基板；
有源层，其设置在所述基板上，包括第一半导体区域、第二半导体区域和多个半导体桥，每个半导体桥均与所述第一半导体区域和所述第二半导体区域连接；所述多个半导体桥彼此隔开；所述有源层由包括M1OaNb的材料制成，其中M1是单金属或多种金属的组合，a＞0且b≥0；
刻蚀阻挡层，其设置在所述有源层的远离所述基板的一侧；所述第一半导体区域包括第一非重叠部分，所述第一非重叠部分在所述基板上的投影位于所述刻蚀阻挡层在所述基板上的投影以外；所述第二半导体区域包括第二非重叠部分，所述第二非重叠部分在所述基板上的投影位于所述刻蚀阻挡层在所述基板上的投影以外；
第一电极，其位于所述第一非重叠部分的远离所述基板的一侧；和
第二电极，其位于所述第二非重叠部分的远离所述基板的一侧。
2.根据权利要求1所述的薄膜晶体管，其中所述第一半导体区域为连接所述多个半导体桥的多个第一端的整体半导体块；所述第二半导体区域为连接所述多个半导体桥的多个第二端的整体半导体块。
3.根据权利要求1所述的薄膜晶体管，其中所述第一电极与所述第一非重叠部分接触，所述第二电极与所述第二非重叠部分接触。
4.根据权利要求1所述的薄膜晶体管，其中所述刻蚀阻挡层包括彼此隔开的多个刻蚀阻挡块，每个刻蚀阻挡块与对应的半导体桥至少部分重叠。
5.根据权利要求1所述的薄膜晶体管，其中所述多个半导体桥彼此隔开3μm至15μm的距离。
6.根据权利要求1所述的薄膜晶体管，其中所述多个半导体桥中的每个半导体桥的宽度在3μm至20μm的范围内。
7.根据权利要求1所述的薄膜晶体管，其中所述多个半导体桥中的每个半导体桥均为矩形。
8.根据权利要求1所述的薄膜晶体管，其中每个半导体桥包括具有凹形侧边的中间部分，所述中间部分的宽度比该半导体桥的其他部分的宽度窄。
9.根据权利要求1所述的薄膜晶体管，其中所述有源层还包括第三半导体区域、第四半导体区域和多个附加半导体桥，每个附加半导体桥均与第三半导体区域和第四半导体区域连接；所述多个附加半导体桥彼此隔开；所述第三半导体区域包括第三非重叠部分，所述第三非重叠部分在所述基板上的投影位于所述刻蚀阻挡层在所述基板上的投影以外；所述第四半导体区域包括第四非重叠部分，所述第四非重叠部分在所述基板上的投影位于所述刻蚀阻挡层在所述基板上的投影以外；
所述第一电极位于所述第三非重叠部分的远离所述基板的一侧；以及
所述第二电极位于所述第四非重叠部分的远离所述基板的一侧。
10.根据权利要求9所述的薄膜晶体管，其中所述第三半导体区域为连接所述多个附加半导体桥的多个第一端的整体半导体块；所述第四半导体区域为连接所述多个附加半导体桥的多个第二端的整体半导体块。
11.根据权利要求9所述的薄膜晶体管，其中所述第一电极与所述第三非重叠部分接触，所述第二电极与所述第四非重叠部分接触。
12.根据权利要求9所述的薄膜晶体管，其中所述刻蚀阻挡层包括彼此隔开的多个附加刻蚀阻挡块，每个附加刻蚀阻挡块与对应的附加半导体桥至少部分重叠。
13.根据权利要求9所述的薄膜晶体管，其中所述第一电极包括第一电极主体和多个第一电极齿部，所述多个第一电极齿部与所述第一电极主体为一体并且从所述第一电极主体朝向所述多个第一电极齿部的自由端延伸；
所述第二电极包括第二电极主体和多个第二电极齿部，所述多个第二电极齿部与所述第二电极主体为一体并且从所述第二电极主体朝向所述多个第二电极齿部的自由端延伸；
所述多个第一电极齿部中的各第一电极齿部和所述多个第二电极齿部中的各第二电极齿部交替间隔布置，使得所述第一电极和所述第二电极交叉；
所述第一非重叠部分和所述第三非重叠部分位于所述多个第一电极齿部的靠近所述基板的一侧，所述第二非重叠部分和所述第四非重叠部分位于所述多个第二电极齿部的靠近所述基板的一侧。
14.根据权利要求9所述的薄膜晶体管，其中所述第一电极包括第一电极主体和两个第一电极齿部，所述两个第一电极齿部与所述第一电极主体为一体并且从所述第一电极主体朝向所述两个第一电极齿部的自由端延伸；
所述第二电极包括第二电极主体和两个第二电极齿部，所述两个第二电极齿部与所述第二电极主体为一体并且从所述第二电极主体朝向所述两个第二电极齿部的自由端延伸；
所述两个第一电极齿部夹在所述两个第二电极齿部之间，使得所述两个第二电极齿部中的一个第二电极齿部位于所述两个第一电极齿部的一侧而所述两个第二电极齿部中的另一个第二电极齿部位于所述两个第一电极齿部的相对侧，并且所述两个第一电极齿部位于中间；
所述第一非重叠部分和所述第三非重叠部分位于所述两个第一电极齿部的靠近所述基板的一侧，所述第二非重叠部分和所述第四非重叠部分位于所述两个第二电极齿部的靠近所述基板的一侧。
15.根据权利要求9所述的薄膜晶体管，其中所述第一电极包括整体的第一电极块；
所述第二电极包括第二电极主体和两个第二电极齿部，所述两个第二电极齿部与所述第二电极主体为一体并且从所述第二电极主体朝向所述两个第二电极齿部的自由端延伸；
所述整体的第一电极块夹在所述两个第二电极齿部之间，使得所述两个第二电极齿部中的一个第二电极齿部位于所述整体的第一电极块的一侧而所述两个第二电极齿部中的另一个第二电极齿部位于所述整体的第一电极块的相对侧，并且所述整体的第一电极块位于中间；
所述第一非重叠部分和所述第三非重叠部分位于所述整体的第一电极块的靠近所述基板的一侧，所述第二非重叠部分和所述第四非重叠部分位于所述两个第二电极齿部的靠近所述基板的一侧。
16.根据权利要求15所述的薄膜晶体管，其中所述第一非重叠部分和所述第三非重叠部分构成整体非重叠部分。
17.根据权利要求1所述的薄膜晶体管，其中所述第一半导体区域还包括第一重叠部分，所述第一重叠部分在所述基板上的投影与所述刻蚀阻挡层在所述基板上的投影重叠；所述第二半导体区域还包括第二重叠部分，所述第二重叠部分在所述基板上的投影与所述刻蚀阻挡层在所述基板上的投影重叠。
18.根据权利要求1所述的薄膜晶体管，其中所述刻蚀阻挡层实质上耐受用于刻蚀所述第一电极和所述第二电极的刻蚀剂。
19.一种阵列基板行驱动(GOA)电路，包括权利要求1-18中任一项所述的薄膜晶体管。
20.一种显示装置，包括权利要求1-18中任一项所述的薄膜晶体管。
21.一种制造薄膜晶体管的方法，包括：
在基板上形成有源层，所述有源层包括第一半导体区域、第二半导体区域和多个半导体桥，每个半导体桥均与第一半导体区域和第二半导体区域连接；所述多个半导体桥彼此隔开；所述有源层由包括M1OaNb的材料制成，其中M1是单金属或多种金属的组合，a＞0且b≥0；
在所述有源层的远离所述基板的一侧上形成刻蚀阻挡层；所述第一半导体区域包括第一非重叠部分，所述第一非重叠部分在所述基板上的投影位于所述刻蚀阻挡层在所述基板上的投影以外；所述第二半导体区域包括第二非重叠部分，所述第二非重叠部分在所述基板上的投影位于所述刻蚀阻挡层在所述基板上的投影以外；
在所述第一非重叠部分的远离所述基板的一侧上形成第一电极；以及
在所述第二非重叠部分的远离所述基板的一侧上形成第二电极。
22.根据权利要求21所述的方法，其中在单个构图步骤中进行形成有源层的步骤和形成刻蚀阻挡层的步骤。
23.根据权利要求22所述的方法，其中所述单个构图步骤包括：
在所述基板上形成包括M1OaNb的半导体材料层，其中M1是单金属或多种金属的组合，a＞0且b≥0；
在所述半导体材料层的远离所述基板的一侧上形成刻蚀阻挡材料层；
在所述刻蚀阻挡材料层的远离所述半导体材料层的一侧上涂覆光刻胶层；
利用半色调掩膜板或灰色调掩膜板对所述光刻胶层进行曝光；
对曝光后的光刻胶层进行显影，以获得包括第一部分和第二部分的光刻胶图案，所述第一部分与所述有源层对应，所述第二部分位于所述第一部分以外；所述第一部分包括第一区域和第二区域，所述第一区域与所述第一非重叠部分和所述第二非重叠部分对应，所述第二区域与所述第一部分的其余部分对应；所述第二区域的厚度大于所述第一区域的厚度，并且所述第二部分中的光刻胶材料被去除；
去除所述第二部分中的刻蚀阻挡材料层；
去除所述第二部分中的半导体材料层以形成对应于所述有源层的有源层图案；
在保留所述第二区域中的光刻胶层的同时去除所述第一区域中的光刻胶层；
去除所述第一区域中的刻蚀阻挡材料层以形成对应于所述刻蚀阻挡层的刻蚀阻挡层图案；以及
去除所述第二区域中的光刻胶层。
24.根据权利要求21所述的方法，其中在单个构图步骤中进行形成有源层的步骤，并在另一单个构图步骤中形成第一电极的步骤和形成第二电极的步骤。
25.根据权利要求24所述的方法，其中所述方法包括：
在所述基板上形成包括M1OaNb的半导体材料层，其中M1是单金属或多种金属的组合，a＞0且b≥0；
在所述半导体材料层的远离所述基板的一侧上形成刻蚀阻挡材料层；
在所述刻蚀阻挡材料层的远离所述半导体材料层的一侧上涂覆第一光刻胶层；
利用第一掩膜板对所述第一光刻胶层进行曝光，所述第一掩膜板具有与所述刻蚀阻挡层对应的图案；
对曝光后的第一光刻胶层进行显影，以获得包括第一部分和第二部分的第一光刻胶图案，所述第一部分与所述刻蚀阻挡层对应，所述第二部分位于所述第一部分以外；
去除所述第二部分中的刻蚀阻挡材料层以形成对应于所述刻蚀阻挡层的刻蚀阻挡层图案；
在所述刻蚀阻挡层和所述半导体材料层的远离所述基板的一侧形成电极材料层；
在所述电极材料层的远离所述基板的一侧上涂覆第二光刻胶层；
利用第二掩膜板对所述第二光刻胶层进行曝光，所述第二掩膜板具有与所述第一电极和所述第二电极对应的图案；
对曝光后的第二光刻胶层进行显影，以获得包括第三部分和第四部分的第二光刻图案，所述第三部分与所述第一电极和所述第二电极对应，所述第四部分位于所述第三部分以外；
去除所述第四部分中的电极材料层以形成对应于第一电极的第一电极图案和对应于第二电极的第二电极图案；以及
去除所述第四部分中的半导体材料层以形成对应于有源层的有源层图案。
CN201680000573.1A 2016-07-08 2016-07-08 薄膜晶体管及制造方法、阵列基板行驱动电路和显示装置 Active CN106463545B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/089409 WO2018006412A1 (en) 2016-07-08 2016-07-08 Thin film transistor, gate drive on array and display apparatus having the same, and fabricating method thereof

Publications (2)

Publication Number Publication Date
CN106463545A CN106463545A (zh) 2017-02-22
CN106463545B true CN106463545B (zh) 2019-11-01

Family

ID=58215710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680000573.1A Active CN106463545B (zh) 2016-07-08 2016-07-08 薄膜晶体管及制造方法、阵列基板行驱动电路和显示装置

Country Status (8)

Country Link
US (1) US10032917B1 (zh)
EP (1) EP3482420A4 (zh)
JP (1) JP6779884B2 (zh)
KR (2) KR20180016330A (zh)
CN (1) CN106463545B (zh)
BR (1) BR112017023119B1 (zh)
RU (1) RU2705754C1 (zh)
WO (1) WO2018006412A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148303B (zh) * 2018-07-23 2020-04-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法
CN109360858A (zh) * 2018-09-28 2019-02-19 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及修复方法、显示装置
CN111430368B (zh) * 2020-03-30 2023-01-20 友达光电（苏州）有限公司 显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100373244C (zh) * 2003-08-20 2008-03-05 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN104914639A (zh) * 2015-06-26 2015-09-16 深圳市华星光电技术有限公司 一种tft基板及显示装置
CN105226100A (zh) * 2014-06-27 2016-01-06 乐金显示有限公司 显示装置的薄膜晶体管

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520713B2 (ja) * 1997-03-26 2004-04-19 セイコーエプソン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置及び薄膜トランジスタ回路
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
TWI255150B (en) * 2003-12-22 2006-05-11 Lg Philips Lcd Co Ltd Organic electroluminescent device and method of fabricating the same
KR100632214B1 (ko) * 2003-12-22 2006-10-09 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100603832B1 (ko) * 2004-05-03 2006-07-24 엘지.필립스 엘시디 주식회사 열분산형 멀티채널 트랜지스터와 그 제조방법
KR101107712B1 (ko) * 2005-02-28 2012-01-25 엘지디스플레이 주식회사 액정표시장치
JP2007005395A (ja) * 2005-06-21 2007-01-11 Mitsubishi Electric Corp 薄膜トランジスタ
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2008310298A (ja) * 2007-05-16 2008-12-25 Advanced Lcd Technologies Development Center Co Ltd 表示装置および電子装置
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP2009060001A (ja) * 2007-09-03 2009-03-19 Casio Comput Co Ltd フォトトランジスタ
KR101501699B1 (ko) 2007-09-19 2015-03-16 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 이의 제조 방법
JP2008085357A (ja) 2007-11-06 2008-04-10 Nec Corp 電界効果型トランジスタの製造方法
KR101463028B1 (ko) * 2008-06-30 2014-11-19 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2010109558A1 (ja) * 2009-03-24 2010-09-30 シャープ株式会社 Ｔｆｔ基板及びこれを用いた液晶表示装置
US9029861B2 (en) 2010-07-16 2015-05-12 Sharp Kabushiki Kaisha Thin film transistor and shift register
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20130050712A (ko) 2011-11-08 2013-05-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
JP2013161895A (ja) * 2012-02-03 2013-08-19 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN102723334B (zh) * 2012-06-07 2015-04-08 南京中电熊猫液晶显示科技有限公司 一种金属氧化物薄膜晶体基板及其制造方法和液晶显示器
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP6490914B2 (ja) * 2013-06-28 2019-03-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103941448B (zh) * 2013-12-26 2018-03-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
KR102230301B1 (ko) 2014-01-06 2021-03-22 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100373244C (zh) * 2003-08-20 2008-03-05 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN105226100A (zh) * 2014-06-27 2016-01-06 乐金显示有限公司 显示装置的薄膜晶体管
CN104914639A (zh) * 2015-06-26 2015-09-16 深圳市华星光电技术有限公司 一种tft基板及显示装置

Also Published As

Publication number Publication date
CN106463545A (zh) 2017-02-22
KR102104471B1 (ko) 2020-04-24
EP3482420A1 (en) 2019-05-15
BR112017023119B1 (pt) 2022-11-16
JP2019520691A (ja) 2019-07-18
RU2705754C1 (ru) 2019-11-11
WO2018006412A1 (en) 2018-01-11
US10032917B1 (en) 2018-07-24
US20180212050A1 (en) 2018-07-26
BR112017023119A2 (pt) 2018-07-10
KR20180016330A (ko) 2018-02-14
EP3482420A4 (en) 2020-03-04
KR20190079708A (ko) 2019-07-05
JP6779884B2 (ja) 2020-11-04

Similar Documents

Publication Publication Date Title
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
TWI555200B (zh) 偏移電極ｔｆｔ架構
US20070057261A1 (en) Transparent thin film transistor (TFT) and its method of manufacture
CN103579227A (zh) 薄膜晶体管基板及其制造方法
CN102468341A (zh) 氧化物半导体薄膜晶体管及其制造方法
US10340389B2 (en) Multi-gate thin film transistors, manufacturing methods thereof, array substrates, and display devices
WO2016008226A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示设备
KR20100056649A (ko) 어레이 기판 및 이의 제조방법
KR101668166B1 (ko) 어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
CN106463545B (zh) 薄膜晶体管及制造方法、阵列基板行驱动电路和显示装置
KR20150004536A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
WO2019148579A1 (zh) 薄膜晶体管阵列基板及其制造方法
CN103700670B (zh) 阵列基板及其制作方法、显示装置
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
CN109791893A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置
CN108039352B (zh) 阵列基板及其制造方法
US10249763B2 (en) Array substrate, and display device, and fabrication methods
CN102800705A (zh) 一种金属氧化物半导体薄膜晶体管的制作方法
JP7042621B2 (ja) アレイ基板、表示パネル、アレイ基板を備える表示装置及びアレイ基板の製造方法
TWI590426B (zh) 光感測陣列之光感測單元的製造方法及其結構
CN104103646A (zh) 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
KR102122066B1 (ko) 박막 트랜지스터와 이를 포함하는 디스플레이 장치 및 이들의 제조 방법
CN204029807U (zh) 一种低温多晶硅薄膜晶体管阵列基板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant