CN105226100A - 显示装置的薄膜晶体管 - Google Patents

显示装置的薄膜晶体管 Download PDF

Info

Publication number
CN105226100A
CN105226100A CN201510364330.3A CN201510364330A CN105226100A CN 105226100 A CN105226100 A CN 105226100A CN 201510364330 A CN201510364330 A CN 201510364330A CN 105226100 A CN105226100 A CN 105226100A
Authority
CN
China
Prior art keywords
active layer
tft
gate electrode
channel region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510364330.3A
Other languages
English (en)
Other versions
CN105226100B (zh
Inventor
韩相国
曹基述
朴春镐
崔珍号
金鞠焕
金秀泓
咸恩智
宋秉哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150083189A external-priority patent/KR102377151B1/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN105226100A publication Critical patent/CN105226100A/zh
Application granted granted Critical
Publication of CN105226100B publication Critical patent/CN105226100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种显示装置的薄膜晶体管(TFT)，该TFT减小由驼峰引起的漏电流和减小屏幕缺陷。该TFT包括：有源层和第一栅电极，在有源层与第一栅电极之间具有栅极绝缘体；以及分别设置在有源层的两端处的源电极和漏电极。栅电极分支为多条线并且交叠有源层。有源层包括：在源电极与漏电极之间的一个或更多个沟道区；一个或更多个虚拟区；以及在一个或更多个沟道区之间以将一个或更多个沟道区连接为一个图案的多个连接区。一个或更多个虚拟区中的每一个的长度从对应沟道区的边缘伸出。

Description

显示装置的薄膜晶体管
相关申请的交叉引用
本申请要求2014年6月27日提交的韩国专利申请No.10-2014-0080195、2015年6月12日提交的韩国专利申请No.10-2015-0083189以及2015年6月12日提交的韩国专利申请No.10-2015-0083192的权益，其各自如文中所完全阐述的通过引用合并到本文中用于全部目的。
技术领域
本发明涉及薄膜晶体管(TFT)。更具体地，本发明涉及减小由驼峰引起的漏电流从而减小屏幕缺陷的显示装置的TFT。
背景技术
有机发光二极管(OLED)包括在两个电极(例如，阳极和阴极电极)之间形成的有机发光层。将电子和空穴从两个电极注入到有机发光层中，并且通过电子与空穴复合来生成激子。OLED是使用下述原理的装置：当所生成的激子从激发态转移至基态时发射光。
每个有机发光显示装置包括以矩阵型布置的多个像素。在有机发光显示装置中，多个像素中的每一个包括：利用输入至其中的数据电流(Ioled)来发射光的OLED、以及驱动该OLED的像素电路(PC)。此外，设置用于向OLED和像素电路(PC)提供驱动电压和信号的多条线。
OLED和像素电路包括在多个像素中的每一个中，并且每个像素的OLED根据输入图像信号发光以显示图像。
此处，像素电路(PC)包括扫描TFT、感测TFT、驱动TFT和存储电容器Cst。多条线包括数据线(DL)、栅极线(GL)、驱动电源线(PL)、感测信号线(SL)和参比电源线(RL)。
图1示出向有机发光显示装置的像素提供扫描信号的栅极驱动器，并且示出一个扫描电路。
参照图1，栅极驱动器的扫描电路生成扫描信号，并且通过栅极线向像素电路的扫描TFT提供扫描信号。
此处，在多个缓冲TFT中，上拉TFT向栅极线输出高电压(栅极高电压)，下拉TFTT1向栅极线输出低电压(栅极低电压)。此外，开关TFTT2是将加载至Q节点的电压偏移至低电压(例如，接地或VGL)的复位TFT。
当开关TFTT2的阈值电压(Vth)降低时，截止电流(Ioff)增加，并且因此，Q节点的电压下降，从而输出电压Vgout降低。此外，当下拉TFTT1的阈值电压(Vth)降低时，截止电流(Ioff)增加，并且因此，应该是以VGH水平输出的输出电压Vgout降低。此处，输出电压Vgout表示当上拉TFT导通时输出的高电压。
也就是说，当上拉TFT导通时，输出电压Vgout应该以VGH水平输出，但是由于开关TFTT2和下拉TFTT1中的每一个的截止电流(Ioff)，输出电压Vgout变得低于正常电压。当扫描电路的输出电压Vgout降低时，像素电路的开关TFT未正常导通，从而导致屏幕缺陷。
图2A是示出包括在扫描电路中的下拉TFT的平面布局的图。图2B是示出包括在扫描电路中的复位TFT的平面布局的图。图2C是示出包括在像素电路中的驱动TFT的平面布局的图。图3是示出下拉TFT的沿图2A的线A1-A2截取的横截面、复位TFT的沿图2B中的线A1-A2截取的横截面、以及在下拉TFT和复位TFT中哪里出现驼峰的问题。下拉TFT和复位TFT以共面顶栅型形成。下拉TFT的横截面、复位TFT的横截面和驱动TFT的横截面是相似的，并且因此，未示出驱动TFT的横截面。
如图2A中所示，下拉TFTT1形成为具有比其它TFT的面积更大的面积，栅电极2形成为双线结构，多沟道通过有源层1和栅电极2的交叠而形成。有源层1的沟道区接触源电极3和漏电极4。
如图2B中所示，开关TFTT2形成为具有比下拉TFTT1的面积更小的面积，栅电极2形成为用于形成多沟道的双线结构。有源层1形成为一个图案并且接触源电极3和漏电极4。
如图2C中所示，在像素电路的驱动TFT中，栅电极2形成为单线结构，有源层1形成为一个图案并且接触源电极3和漏电极4。
如图3中所示，在有源层1与栅电极2之间形成有栅极绝缘体5。有源层1的左边缘和右边缘具有锥形形状，并且因此，形成寄生TFT。也就是说，有源层1的左边缘和右边缘的锥形形状交叠栅电极2，并且因此，形成寄生TFT。
在图3中，虽然未示出驱动TFT的横截面，但是与下拉TFTT1和开关TFTT2相同或类似地，驱动TFT的有源层的左边缘和右边缘具有锥形形状，并且因此，形成寄生TFT。
在栅电极2交叠有源层1的区域中形成沟道。此处，由于在有源层1的左边缘和右边缘形成的寄生TFT，阈值电压Vth1和阈值电压Vth3小于沟道的阈值电压Vth2。当阈值电压Vth1和阈值电压Vth3由于寄生TFT而降低时，在有源层1的左边缘和右边缘生成强电场。
如在示出由栅级电压的偏移而造成的漏极电流的偏移的转移曲线特性中所示的，在0V到3V的部分中电流应线性增加，但是由于在有源层的边缘区域中所生成的强电场，所以出现其中电流非线性偏移的驼峰。当驼峰出现时，TFT的导通/关断时间的延迟变长，并且因为这个原因，开关特性变差。
如上所述，因为由有源层1的左边缘和右边缘的寄生TFT引起的驼峰，所以出现漏电流(或截止电流)，扫描电路的输出电压Vgout降低。此外，像素电路的开关TFT无法正常操作(导通/关断)，导致屏幕缺陷。
发明内容
因此，本发明涉及一种基本上消除由于相关技术的限制和缺点而引起的一个或更多个问题的显示装置的TFT。
本发明的一方面涉及提供一种减小由驼峰引起的漏电流的薄膜晶体管(TFT)。
本发明的另一方面涉及一种显示装置的TFT，其防止由于包括在栅极驱动器的扫描电路中的TFT的驼峰而引起扫描电路的输出电压下降，从而防止显示装置的屏幕缺陷。
本发明的另一方面涉及提供一种显示装置的TFT，其防止由于包括在像素电路中的驱动TFT的驼峰而引起漏电流(或截止电流)，从而防止显示装置的屏幕缺陷。
除了本发明的上述方面以外，将在下面描述本发明的其它特征和优点，本领域技术人员可以从下面的说明中清楚地理解本发明的其它特征和优点。
本发明的另外的优点和特征将被部分地阐述于下面的说明中，并且对本领域技术人员而言，当对下述进行研究时本发明的另外的优点和特征在某种程度上是显见的，或者可以从本发明的实践中获知本发明的另外的优点和特征。通过在所撰写的说明书及其权利要求书以及附图中特别指出的结构可以实现和获得本发明的这些和其它优点。
为了实现这些和其它优点并且根据本发明的目的，如文中所实施和广泛描述的，提供了一种显示装置的薄膜晶体管(TFT)，包括：有源层和第一栅电极，有源层和第一栅电极设置为在其间具有栅极绝缘体；以及分别设置在有源层的两端处的源电极和漏电极。第一栅电极分支为多条线，并且设置成交叠有源层。有源层可设置在衬底上。有源层包括：设置在源电极与漏电极之间的一个或更多个沟道区；一个或更多个虚拟区，一个或更多个虚拟区中的每一个的长度从对应沟道区的边缘伸出；以及设置在一个或更多个沟道区之间以将一个或更多个沟道区连接成一个图案相的多个连接区。
TFT可还包括：设置在有源层下方的第二绝缘体；和设置在第二绝缘体下方的第二栅电极。第二栅电极可以设置为交叠有源层，并且第一栅电极可以电连接至第二栅电极。
应理解，本发明前述的总体描述和下面的详细描述都是示例性和解释性的，并且旨在对所要求保护的本发明提供进一步的解释。
附图说明
本发明包括附图以提供对发明的进一步理解，附图被并入且构成本申请的一部分，附图示出本发明的实施方案并且与说明书一起用来解释本发明的原理。在附图中：
图1示出向有机发光显示装置的像素提供扫描信号的栅极驱动器，并且示出一个扫描电路；
图2A是示出包括在扫描电路中的下拉TFT的平面布局的图；
图2B是示出包括在扫描电路中的复位TFT的平面布局的图；
图2C是示出包括在像素电路中的驱动TFT的平面布局的图；
图3示出下拉TFT的沿图2A中的线A1-A2截取的横截面、复位TFT的沿图2B中的线A1-A2截取的横截面、以及在下拉TFT和复位TFT中哪里出现驼峰的问题；
图4是示意性地示出包括根据本发明一个实施方案的TFT的有机发光显示装置的图；
图5是示出设置在有机发光显示装置中的多个像素中的一个的图；
图6示出根据本发明第一实施方案的TFT的平面布局，并且是示出包括在栅极驱动器的扫描电路中的多个缓冲TFT中的下拉TFT的平面布局的图；
图7示出根据本发明第二实施方案的TFT的平面布局，并且是示出包括在栅极驱动器的扫描电路中的多个缓冲TFT中的下拉TFT的平面布局的图；
图8A是示出下拉TFT沿着图6中的线B1-B2和线C1-C2截取的横截面的图；
图8B是示出下拉TFT沿着图7中的线B1-B2和线D1-D2截取的横截面的图；
图9示出根据本发明第三实施方案的TFT的平面布局并且是示出包括在栅极驱动器的扫描电路中的开关TFT、或者包括在像素电路中的开关TFT的平面布局的图；
图10示出根据本发明第四实施方案的TFT的平面布局并且是示出包括在栅极驱动器的扫描电路中的开关TFT、或者包括在像素电路中的开关TFT的平面布局的图；
图11A是示出包括在扫描电路中的开关TFT或包括在像素电路中的开关TFT的沿图9中的线E1-E2截取的横截面的图；
图11B是示出包括在扫描电路中的开关TFT或包括在像素电路中的开关TFT的沿图10中的线F11-F12截取的横截面的图；
图12是示出其中通过改变根据本发明第一实施方案至第四实施方案的TFT的有源层的图案使得TFT的输出特性增强以及驼峰减小的效果的图；
图13示出根据本发明第五实施方案的TFT的平面布局并且是示出包括在像素电路中的驱动TFT的平面布局的图；
图14是示出驱动TFT的沿图13中的线G1-G2截取的横截面的图；
图15是示出以单栅(顶栅)结构形成的扫描电路的下拉TFT、扫描电路的开关TFT(复位TFT)或像素电路的开关TFT、以及形成在有源层中的沟道的图；
图16是示出其中通过改变根据本发明第五实施方案的驱动TFT的有源层的图案使得TFT的输出特性增强以及驼峰减小的效果的图；
图17A是示出以双栅极结构形成的扫描电路的下拉TFT、扫描电路的开关TFT(复位TFT)或像素电路的驱动TFT、以及形成在有源层中的多沟道的图；
图17B是扫描电路的下拉TFT、扫描电路的开关TFT(复位TFT)、像素电路的开关TFT或像素电路的驱动TFT的沿图17A中的线H1-H2截取的截面图；
图18是示出其中当根据本发明实施方案的TFT的有源层的图案变化并且应用多栅极结构时，TFT的输出特性增强以及驼峰减小的效果的图；
图19示出根据本发明第六实施方案的TFT的平面布局并且是示出包括在栅极驱动器的扫描电路中的多个缓冲TFT中的下拉TFT的平面布局的图；
图20A是示出图19中所示的下拉TFT的平面布局中的栅电极的图；
图20B是示出图19中所示的下拉TFT的平面布局中的有源层的图；
图20C是示出图19中所示的下拉TFT的平面布局中的源电极和漏电极的图；
图21A是示出沿图19中的线I1-I2截取的横截面的图；
图21B是示出沿图19中的线I3-I4截取的横截面的图；
图22示出根据本发明第七实施方案的TFT的平面布局并且是示出以双栅极结构形成的扫描电路的下拉TFT和形成在有源层中的多个沟道的平面视图；
图23A是扫描电路的下拉TFT的沿图22中的线J1-J2截取的截面图；
图23B是扫描电路的下拉TFT的沿图22中的线J3-J4截取的截面图；
图24是示出其中通过改变根据本发明第七实施方案的下拉TFT的有源层的图案，下拉TFT的输出特性增强以及驼峰减小的效果的图。
具体实施方式
现在详细参照本发明的示例性实施方案、附图中示出的实例。在可能的情况下，在整个附图中使用相同的附图标记来指代相同或相似的部件。
以下，将参照附图详细描述根据本发明实施方案的显示装置的薄膜晶体管(TFT)。
将参照附图通过下述的实施方案来阐明本发明的优点和特征及其方法的实现方式。然而，本发明可以以不同的形式实现，并且不应被解释为限于文中所阐述的实施方案。而是，提供这些实施方案以使得对于本领域技术人员而言本公开是彻底且完整的，并且充分表达本发明的范围。此外，本发明仅由权利要求的范围限定。
在用于描述本发明实施方案的附图中所公开的形状、尺寸、比例、角度以及数字仅是示例，并且因此，本发明不限于所示的细节。相似的附图标记指代相似的元件。在下面的描述中，当相关已知功能或配置的详细描述确定为不必要地模糊本发明的重要点时，将省略其详细说明。在使用本说明书中描述的“包含”、“具有”和“包括”的情况下，除非使用“仅”，否则可以添加另一部分。除非有相反指代，否则单数形式的术语可以包括复数形式。
在解释元件时，尽管没有明确描述，但是元件被解释为包括误差范围。
在本发明实施方案的描述中，当结构(例如，电极、线、布线、层或接触)被描述为形成在另一结构的上部/下部或其它结构的上/下方时，这种描述应被解释为包括结构相互接触的情况，此外，包括第三结构被布置在它们之间的情况。
在描述时间关系时，例如，当时间顺序被描述为“之后”、“随后”、“下一个”和“之前”时，除非使用“刚”或“直接”，否则可以包括不连续的情况。
应理解，虽然文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语仅用来区分一个元件和另一元件。例如，在不偏离本发明的范围的前提下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
本发明各种实施方案的特征可以部分或整体地彼此结合或组合，并且可以是如本领域技术人员所能够充分理解的彼此各种交互操作以及从技术上驱动。本发明的实施方案可以彼此独立地实现，或者可以以共同依赖的关系一起实现。
图4是示意性地示出包括根据本发明一个实施方案的TFT的有机发光显示装置的图，图5是示出设置在有机发光显示装置中的多个像素中的一个的图。
参照图4和图5，包括根据本发明一个实施方案的TFT的有机发光显示装置包括显示面板和驱动该显示面板的驱动电路单元。
驱动电路单元可以包括数据驱动器、栅极驱动器、定时控制器以及存储器。
定时控制器可以基于定时同步信号TSS以驱动模式操作数据驱动器和栅极驱动器。此外，定时控制器可以基于定时同步信号TSS以感测模式操作数据驱动器和栅极驱动器，从而使得感测多个子像素中的每一个的驱动TFTDT的阈值电压/迁移率。
栅极驱动器根据从定时控制器提供的栅极控制信号GCS可以生成扫描信号SCAN(栅极驱动信号)和感测信号SENSE。栅极驱动器可以向栅极线GL输出扫描信号并且向感测信号线SL输出所生成的感测信号。例如，栅极驱动器可以基于栅极控制信号GCS在每一个水平周期生成具有栅极导通电压水平的扫描信号SCAN(栅极驱动信号)。栅极驱动器可以向多个栅极线GL依次地提供所生成的扫描信号SCAN。
栅极驱动器可以以面板内栅极(GIP)型设置在显示面板的基板上。GIP型栅极驱动器可以设置在基板的非显示区域中。栅极驱动器可以以GIP型设置在显示面板的左侧或右侧的非显示区域中。此外，栅极驱动器可以以GIP型设置在显示面板的左侧非显示区域和右侧非显示区域中的每一个中。
扫描信号SCAN(栅极驱动信号)在多个子像素P的每一个的数据加载周期期间可以具有栅极导通电压水平。扫描信号SCAN在每个子像素P的发光周期期间可以具有栅极截止电压水平。栅极驱动器可以包括依次地输出扫描信号SCAN的移位寄存器。
栅极驱动器可以连接到多个驱动电源线PL1至PLm，并且可以向多个驱动电源线PL1至PLm提供驱动电压VDD。如果驱动电压VDD从栅极驱动器输出，则多个驱动电源线PL1至PLm可以在显示面板中以水平线布置。在图4中，示出其中多个驱动电源线PL1至PLm在显示面板中以水平线布置的实例。
数据驱动器可以将输入图像数据转化为数据电压Vdata，并且向数据线DL提供数据电压Vdata。在这种情况下，可反映初始补偿数据和实时补偿数据，并且因此，基于在其中反映存储在存储器中的补偿数据的图像数据可以生成数据电压Vdata。
以上，栅极驱动器描述为输出驱动电压VDD，但是本实施方案不限于此。例如，数据驱动器可以输出驱动电压VDD。在这种情况下，数据驱动器可以连接到多个驱动电源线PL1至PLm，并且可以向多个驱动电源线PL1至PLm提供驱动电压VDD。如果驱动电压VDD从数据驱动器输出，则多个驱动电源线PL1至PLm可以在显示面板中以垂直方向布置。
多条栅极线GL、多条感测信号线SL、多条数据线DL、多条驱动电压线PL以及多条参考电压线RL可以布置在显示面板中。多个子像素P可以由线GL、SL、DL、PL和RL限定。多个子像素P中的每一个可以包括有机发光二极管OLED和驱动有机发光二极管OLED的像素电路PC。
多个子像素P中的每一个可以是红色子像素、绿色子像素、蓝色子像素和白色子像素中之一。当以四种颜色实现显示图像的一个像素时，一个像素可以配置为具有红色子像素、绿色子像素、蓝色子像素和白色子像素。
多条栅极线GL和多条感测信号线SL可以布置为在显示面板中沿第一方向(例如水平方向)平行。在这种情况下，扫描信号(栅极驱动信号)可以从数据驱动器施加至栅极线GL。此外，感测信号SENSE可以从栅极驱动器施加至感测信号线SL。
多条驱动电压线PL可以布置为平行于栅极线GL。高水平驱动电压VDD可以通过驱动电源线PL提供至子像素P。
多条数据线DL可以沿第二方向(例如，垂直方向)布置以与多条栅极线GL和多条感测信号线SL相交。在这种情况下，数据电压Vdata可以从数据驱动器施加至数据线DL。数据电压Vdata可以具有其中反映与对应子像素P的驱动TFTDT的阈值电压(Vth)的偏移对应的补偿电压的电压水平。
多条参考电压线RL可以布置为平行于多条数据线DL。参考电压或感测预加载电压可以选择性地从数据驱动器提供至参考电压线RL。
如图5中所示，每个子像素P的像素电路PC可以包括：第一开关TFTST1、第二开关TFTST2、驱动TFTDT和存储电容器Cst。此处，包括在像素电路PC中的TFTST1、TFTST2和DT、以及包括在栅极驱动器的扫描电路中的多个TFT可以各自采用其中有源层由低温多晶硅(LTPS)形成的N型或P型实现。然而，本实施方案不限于此。例如，非晶硅(a-Si)TFT、多晶硅TFT，氧化物TFT、和/或有机TFT等可以作为像素电路的TFT和扫描电路的TFT。
根据扫描信号将栅极导通电压水平施加至栅极线GL可以导通第一开关TFTST1。当导通第一开关TFTST1时，可以将施加至数据线DL的数据电压Vdata提供给驱动TFTDT的栅电极。
根据感测信号SENSE将栅极导通电压水平施加至感测信号线SL可以导通第二开关TFTST2。当导通第二开关TFTST2时，可以将施加至参考电压线RL的显示参考电压或感测预加载电压提供给设置在驱动TFTDT与有机发光二极管OLED之间的节点。
在每个发光周期通过加载至电容器Cst中的电压可以导通驱动TFTDT并且可以控制从第一驱动电压源VDD流到有机发光二极管OLED的电流的量。
有机发光二极管OLED可以利用从像素电路PC的驱动TFTDT提供的数据电流Ioled来发射具有与数据电流Ioled对应的亮度的单色光。
图6示出根据本发明第一实施方案的TFT100的平面布局并且是示出包括在栅极驱动器的扫描电路中的多个缓冲TFT中的下拉TFT的平面布局的图。图8A是示出下拉TFT沿着图6中的线B1-B2和线C1-C2截取的横截面的图。
参照图6和图8A，根据本发明第一实施方案的TFT100可以应用至扫描电路的多个缓冲TFT(上拉TFT和下拉TFT)。以下，将描述其中根据本发明第一实施方案的TFT100应用至扫描电路的多个缓冲TFT中的下拉TFT(图1的T1)的一个实例。
扫描电路的下拉TFT可以实现为具有比一般开关TFT的面积更大的面积，以使得在高电压且长时间驱动下不劣化。在根据本发明第一实施方案的TFT100中，栅电极120可以形成为用于形成多沟道的双线结构，并且有源层110可以被图案化用于形成多个沟道。
根据本发明第一实施方案的TFT100可以形成为顶栅结构。有源层110可以形成在衬底上，并且可以在有源层110上形成栅极绝缘体150。栅电极120可以形成在栅极绝缘体150上。
栅电极120可以从栅级线分支为两条线，并且可以沿水平方向形成得长。相对于平面，源电极130可以设置在栅电极120下方，漏电极140可以设置在栅电极120上。然而，本实施方案不限于此。作为另一实例，相对于平面，漏电极140可以设置在栅电极120下方，源电极130可以设置在栅电极120上。
有源层110可以形成为交叠栅电极120，有源层110的沟道区可以接触源电极130和漏电极140。栅电极120可以不完全交叠有源层110，栅电极120可以部分地交叠有源层110。
此处，源电极130和漏电极140可以分别设置在有源层110的两端处。源电极130可以通过设置在接触孔中的接触金属连接至数据线，漏电极140可以连接至有机发光二极管(OLED)的阳极(或信号线)。
有源层110可以包括多个沟道区112、设置在多个沟道区112中的每一个的左边缘和右边缘中的每一个处的虚拟区114、以及设置在多个沟道区112之间的多个连接区116。
此处，有源层110可以由低温多晶硅(LTPS)形成，但是不限于此。作为另一实例，有源层110可以由非晶硅(a-Si)、多晶Si、氧化物、有机材料等形成。
多个沟道区112可以交叠栅电极120用于形成多沟道并且可以设置在源电极130与漏电极140之间。
多个连接区116可以分别设置在多个沟道区112之间并且可以连接多个沟道区112。即，多个沟道区112可以通过多个连接区116连接为一个图案。
多个连接区116中的每一个可以包括狭缝，并且该狭缝可以设置为交叠对应于栅电极120的两条线之间的空间的部分。
在形成有源层110的过程中，多个沟道区112和多个连接区116可以通过图案化导电透明材料(例如，铟锡氧化物(ITO)等)层来形成。因此，多个沟道区112和多个连接区116可以由相同的材料形成。
此处，多个连接区116中的每一个的宽度可以形成为小于栅电极120的两条线中的每一条的垂直方向宽度。
虚拟区114可以设置为从沟道区112的左边缘和右边缘穿过栅电极120的端部伸出到外部。即，虚拟区114可以从沟道区112的左边缘和右边缘突出并且伸出到沟道区112的左外部和右外部。因此，有源层110的左边缘和右边缘可以不交叠栅电极120。
此处，虚拟区114的端部可以设置在栅电极120的外部处，并且详细地，虚拟区114的端部可以设置在与栅电极120的边缘分离一定距离的位置处。即，虚拟区114的端部可以设置为与栅电极120的边缘分离一定间隔。
例如，虚拟区114可以突出到栅电极120的外部长度W2，该长度W2对应于栅电极120的宽度W1的10％至30％。即，虚拟区114的端部可以设置为与栅电极120的边缘分离等于长度W2的间隔，该长度W2对应于栅电极120的宽度W1的10％至30％。
作为另一实例，虚拟区114可以突出到栅电极120的外部长度W2，该长度W2对应于栅电极120交叠有源层110的部分的宽度W1的10％至30％。即，虚拟区114的端部可以设置为与栅电极120的边缘分离等于长度W2的间隔，该长度W2对应于栅电极120交叠有源层110的部分的宽度W1的10％至30％。
此处，虚拟区114突出的长度可以在考虑栅电极120和有源层110的交叠裕度的情况下设置。因此，虚拟区114突出的长度的数值不限于对应于栅电极120的宽度W1的10％至30％的长度W2或者对应于栅电极120交叠有源层110的部分的宽度W1的10％至30％的长度W2。
如果虚拟区114突出的长度设置太短(例如，小于栅电极120的宽度W1的10％或者小于栅电极120交叠有源层110的部分的宽度W1的10％)，则虚拟区114可不突出到栅电极120的外部。即，虚拟区114可能无法正常地形成。
另一方面，如果虚拟区114突出的长度设置太长(例如，大于栅电极120的宽度W1的30％或者大于栅电极120交叠有源层110的部分的宽度W1的30％)，则虚拟区114的尺寸增大，并且为此，TFT的整个尺寸增大。为此，所有的TFT不能设置在有限空间中，即，设计空间受限。
因此，考虑到构成扫描电路的下拉TFT的设计以及制造工艺裕度，发明人将虚拟区114设置为突出到栅电极120的外部长度W2，该长度W2最大对应于栅电极120的宽度W1的30％。
此外，考虑到TFT的设计和制造工艺裕度，发明人将虚拟区114设置为突出到栅电极120的外部长度W2，该长度W2最大对应于其中栅电极120交叠有源层110的部分的宽度W1的30％。
如图8A所示，可以在有源层110的左端部和右端部上形成栅极绝缘体150。然而，栅电极120可以不设置在有源层110的左端部和右端部(虚拟区114的端部)上。因此，有源层110的边缘不交叠栅电极120，因此，在本发明中不会形成由相关领域中有源层的边缘交叠栅电极引起的寄生TFT。例如，即使当形成寄生TFT时，寄生TFT的尺寸也非常小。
因此，防止了由于在扫描电路的缓冲TFT中形成的寄生TFT而出现驼峰，因此，增强了扫描电路的缓冲TFT的输出特性。如果扫描电路的缓冲TFT的输出特性增强，则不会出现显示装置的屏幕缺陷，因此，增强了显示质量。
图7示出根据本发明第二实施方案的TFT100的平面布局并且是示出包括在栅极驱动器的扫描电路中的多个缓冲TFT中的下拉TFT的平面布局的图。图8B是示出下拉TFT的沿着图7的线B1-B2和D1-D2截取的横截面的图。
参照图7和图8B，在根据本发明第二实施方案的TFT100中，栅电极120可以形成为用于形成多沟道的双线结构，并且有源层110可以被图案化用于形成多个沟道。
栅电极120可以从栅极线分支为两条线并且可以沿水平方向形成得长。相对于平面，可以在栅电极120下方设置源电极130，并且可以在栅电极120上设置漏电极140。有源层110可以设置为交叠栅电极120并且可以接触源电极130和漏电极140。然而，本实施方案不限于此。作为另一实例，相对于该平面，漏电极140可以设置在栅电极120下方，源电极130可以设置在栅电极120上。
有源层110的多个沟道区112可以交叠栅电极120用于形成多沟道并且可以设置在源电极130与漏电极140之间。栅电极120可以不完全交叠有源层110，栅电极120可以部分地交叠有源层110。
有源层110的多个连接区116可以分别设置在多个沟道区112之间并且可以连接多个沟道区112。即，多个沟道区112可以通过多个连接区116连接为一个图案。在该情况下，多个连接区116中的每一个的宽度可以形成为大于栅电极120的两条线中的每一条的垂直方向宽度。
多个连接区116中的每一个可以包括狭缝，该狭缝可以设置为交叠对应于栅电极120的两条线之间的空间的一部分。
有源层110的虚拟区114可以设置为从沟道区112的左边缘和右边缘穿过栅电极120的端部伸出到外部。即，虚拟区114可以从沟道区112的左边缘和右边缘突出，并且虚拟区114的端部可以分别设置在沟道区112的左外部和右外部。因此，有源层110的左边缘和右边缘(虚拟区114)可以不交叠栅电极120。
此处，虚拟区114的端部可以设置在栅电极120的外部处，并且详细地，虚拟区114的端部可以分别设置在与栅电极120的边缘分离一定距离的位置处。
例如，虚拟区114可以突出到栅电极120的外部长度W2，该长度W2对应于栅电极120的宽度W1的10％至30％。即，虚拟区114的端部可以设置为与栅电极120的边缘分离等于长度W2的间隔，该长度W2对应于栅电极120的宽度W1的10％至30％。
作为另一实例，虚拟区114可以突出到栅电极120的外部长度W2，该长度W2对应于栅电极120交叠有源层110的部分的宽度W1的10％至30％。即，虚拟区114的端部可以设置为与栅电极120的边缘分离等于长度W2的间隔，该长度W2对应于栅电极120交叠有源层110的部分的宽度W1的10％至30％。
此处，虚拟区114从沟道区112突出的长度不限于栅电极120的宽度W1的10％至30％。考虑到构成扫描电路的下拉TFT的设计以及制造工艺裕度，发明人将虚拟区114设置为向栅电极120的外部突出最大对应于栅电极120的宽度W1的30％的长度。
此外，虚拟区114从沟道区112突出的长度不限于栅电极120交叠有源层110的部分的宽度W1的10％至30％。考虑到构成扫描电路的下拉TFT的设计以及制造工艺裕度，发明人将虚拟区114设置为向栅电极120的外部突出最大对应于栅电极120的宽度W1的30％的长度W2。
如图8B所示，栅极绝缘体150可以形成在有源层110的左端部和右端部上。然而，栅电极120可以不设置在有源层110的左端部和右端部(虚拟区114的端部)上。因此，有源层110的边缘不交叠栅电极120，因此，不会形成相关领域中由有源层的边缘交叠栅电极引起的寄生TFT。例如，即使当形成寄生TFT时，寄生TFT的尺寸也非常小。
因此，防止了由于在扫描电路的缓冲TFT中形成的寄生TFT而出现驼峰，因此，增强了扫描电路的缓冲TFT的输出特性。如果扫描电路的缓冲TFT的输出特性增强，则不会出现显示装置的屏幕缺陷，因此，增强了显示质量。
在根据本发明的第一实施方案和第二实施方案的包括以上所描述的元件的TFT100中，在有源层110的左端部和右端部处不会形成寄生TFT，或者使寄生TFT的数目最小化。此处，为了使有源层110的边缘伸出到栅电极120的外部，可以改变有源层110的图案，即，可以设置虚拟区114，因此，形成寄生TFT的区域被去除或者最小化。
栅电极120的边缘可以设置在从有源层110的左边缘和右边缘(虚拟区114)的对角方向上。然而，有源层110的左边缘和右边缘(虚拟区114)和栅电极120可以设置为从彼此长距离分离，栅极绝缘体150设置在其间。因此，即使当形成寄生TFT时，寄生TFT的尺寸也非常小，因此，防止了由于寄生TFT而出现驼峰，或者使驼峰的数目减小。
由于有源层110的左边缘和右边缘不交叠栅电极120，所以寄生TFT的阈值电压Vth1和Vth3的值与有源层110的沟道区112的阈值电压Vth2的值相比较大。
如上所述，小尺寸的寄生TFT可以分别形成在有源层110的左边缘和右边缘处，并且寄生TFT的阈值电压Vth1和Vth3可以具有大的值。因此，防止在有源层110的左边缘和右边缘出现驼峰，并且在有源层110的边缘区域中不生成强电场。
如果根据本发明第一实施方案和第二实施方案的TFT100应用于栅极驱动器的扫描电路的缓冲TFT(具体为下拉TFT)，则防止在扫描电路中产生漏电流(或截止电流)或者使漏电流减小。因此，信号通过扫描电路的Q节点和QB节点正常输出，因此，防止了显示装置的屏幕缺陷。
图9示出根据本发明的第三实施方案的TFT200的平面布局并且是示出包括在栅极驱动器中的扫描电路中的开关TFT的平面布局的图或者包括在像素电路中的开关TFT的平面布局的图。图11A是示出包括在扫描电路中的或包括在像素电路中的开关TFT的沿图9的线E1-E2截取的横截面的图。
参照图9和图11A，根据本发明的第三实施方案的TFT200可以应用于扫描电路的开关TFT(图1的T2(复位TFT))。扫描电路的开关TFT应当响应于输入信号而快速地操作并且因此可以形成为具有与缓冲TFT的面积相比较小的面积。此外，根据本发明的第三实施方案的TFT200可以应用于像素电路的开关TFT。像素电路的开关TFT应当响应于输入信号而快速地操作并且因此可以形成为具有与驱动TFT的面积相比较小的面积。
在根据本发明的第三实施方案的TFT200中，栅电极220可以形成为用于形成多沟道的双线结构，有源层210可以被图案化用于形成多个沟道。
栅电极220可以从栅极线分支为两条线并且可以沿水平方向形成得长。相对于平面，源电极230可以设置在栅电极220下方，漏电极240可以设置在栅电极220上。然而，本实施方案不限于此。作为另一实例，相对于平面，漏电极240可以设置在栅电极220下方，源电极230可以设置在栅电极220上。
有源层210可以设置为交叠栅电极220并且可以接触源电极230和漏电极240。沟道区可以设置在源电极230和漏电极240之间。栅电极220可以不完全交叠有源层210，栅电极220可以部分地交叠有源层210。
如图11A所示，根据本发明的第三实施方案的TFT200可以形成为顶栅结构。因此，有源层210可以形成在衬底上，栅极绝缘体250可以形成在有源层210上。栅电极220可以形成在栅极绝缘体250上。
有源层210可以包括沟道区212以及设置在沟道区212的右边缘的虚拟区214。在图9和图11A中，虚拟区214示出为设置在沟道区212的右边缘，但这仅是示例。在本发明的另一实施方案中，虚拟区214可以设置在沟道区212的左边缘处。
此处，有源层210可以由低温聚硅(LTPS)形成，但是不限于此。在另一实例中，有源层210可以由非晶硅(a-Si)、聚硅、氧化物、有机材料等形成。
沟道区212可以交叠栅电极220以形成多沟道并且可以设置在源电极230与漏电极240之间。栅电极220可以设置为双线结构，有源层210可以设置为交叠栅电极220的两条线，由此在沟道区212形成多沟道。
虚拟区214可以设置为从沟道区212的右边缘伸出到栅电极220的端部的外部。即，虚拟区214可以从沟道区212的一个侧边缘(右边缘)突出，虚拟区214的端部可以设置在沟道区的一侧外部(右外部)处。因此，有源层210的右边缘可以不交叠栅电极220。
此处，虚拟区214的端部可以设置在栅电极220的外部处。因此，虚拟区214的端部可以设置为与栅电极220的边缘分离一定距离。
例如，虚拟区214可以突出到栅电极220的外部长度W4，该长度W4对应于栅电极220交叠有源层210的部分的宽度W3的10％至30％。即，虚拟区214的端部可以设置为与栅电极220的边缘分离等于长度W4的间隔，该长度W4对应于栅电极220交叠有源层210的部分的宽度W3的10％至30％。
此处，虚拟区214从沟道区212突出的长度不限于栅电极220交叠有源层210的部分的宽度W3的10％至30％。考虑到构成扫描电路的开关TFT的设计和制造工艺裕度，本发明人将虚拟区214设置成向栅电极220的外部突出长度W4，该长度W4最大对应于栅电极220交叠有源层210的部分的宽度W3的30％。
栅极绝缘体250可以形成在有源层210的右端部。然而，栅电极220可以不设置在有源层210的右端部。因此，在本发明中不会形成由在相关领域中的有源层的边缘与栅电极的交叠引起的寄生TFT。例如，即使当形成寄生TFT时，寄生TFT的尺寸也非常小。
图10示出根据本发明的第四实施方案的TFT300的平面布局并且是示出包括在栅极驱动器中的扫描电路中的开关TFT的平面布局的图或者包括在像素电路中的开关TFT的平面布局的图。图11B是示出包括在扫描电路中的开关TFT或包括在像素电路中的开关TFT的沿图10的线F11-F12截取的横截面的图。
参照图10和图11B，在根据本发明的第四实施方案的TFT300中，栅电极320可以形成为用于形成多沟道的双线结构，有源层310可以被图案化用于形成多个沟道。
栅电极320可以从栅极线分支为两条线并且可以沿水平方向形成得长。相对于平面，源电极330可以设置在栅电极320下方，漏电极340可以设置在栅电极320上。然而，本实施方案不限于此。作为另一实例，相对于该平面，漏电极340可以设置在栅电极320下方，源电极330可以设置在栅电极320上。
有源层310可以设置为交叠栅电极320，并且有源层310的沟道区可以接触源电极330和漏电极340。沟道层310可以交叠栅电极320的两条线以形成多沟道，并且沟道区可以设置在源电极330与漏电极340之间。栅电极320可以不完全交叠有源层310，栅电极320可以部分地交叠有源层310。
有源层310的虚拟区314可以设置为从沟道区312的左边缘和右边缘伸出到栅电极320的端部的外部。即，虚拟区314可以从沟道区312的左边缘和右边缘突出，并且虚拟区314的端部可以分别设置在沟道区312的左外部和右外部。因此，有源层310的左边缘和右边缘可以不交叠栅电极320。
此处，虚拟区314的端部可以设置在栅电极320的外部处。因此，虚拟区314的端部可以设置在与栅电极320的左边缘和右边缘分离一定距离的位置处。
例如，虚拟区314可以突出到栅电极320的外部长度W6，该长度W6对应于栅电极320交叠有源层310的部分的宽度W5的10％至30％。即，虚拟区314的端部可以设置为与栅电极320的边缘分离等于长度W6的间隔，该长度W6对应于栅电极320交叠有源层310的部分的宽度W5的10％至30％。
此处，虚拟区314从沟道区312突出的长度不限于栅电极320交叠有源层310的部分的宽度W5的10％至30％。考虑到构成扫描电路的开关TFT的设计或构成像素电路的开关TFT的涉及和制造工艺裕度，本发明人将虚拟区314设置为向栅电极320的外部突出长度W6，该长度W6最大对应于栅电极320交叠有源层310的部分的宽度W5的30％。
在包括以上所描述的根据本发明的第三实施方案和第四实施方案的元件的TFT中，在有源层310的左端部和右端部处不会形成寄生TFT，或者使寄生TFT的数目最小化。此处，为了使有源层310的边缘伸出到栅电极320的外部，可以改变有源层310的图案，因此，形成寄生TFT的区域被去除或者最小化。
栅电极320的边缘可以设置在从有源层310的左边缘和右边缘(虚拟区314)的对角线方向上。然而，有源层310的左边缘和右边缘(虚拟区314)和栅电极320可以设置为彼此长距离地分离，在其间设置有栅极绝缘体350。因此，即使当形成寄生TFT时，寄生TFT的尺寸也非常小，因此，防止了由于寄生TFT而出现驼峰，或者使驼峰的数目减小。
由于有源层310的左边缘和右边缘不交叠栅电极320，所以寄生TFT的阈值电压Vth1和Vth3的值与有源层310的沟道区312的阈值电压Vth2的值相比较大。
如上所述，可以分别在有源层310的左边缘和右边缘处形成小尺寸的寄生TFT，并且寄生TFT的阈值电压Vth1和Vth3可以具有较大的值。因此，防止在有源层310的左边缘和右边缘中出现驼峰，并且在有源层310的边缘区域中不生成强电场。
如果根据本发明的第三实施方案和第四实施方案的TFT应用于栅极驱动器的扫描电路的开关TFT，则减小了开关TFT的漏电流(或截止电流)。因此，信号通过扫描电路的Q节点和QB节点正常地输出，因此，防止了显示装置的屏幕缺陷。
此外，如果将根据本发明的第三实施方案和第四实施方案的TFT应用于图5中示出的像素电路的开关TFT，则减小了像素电路的开关TFT的漏电流(或截止电流)，因此，防止异常地驱动像素电路。因此，在关断有机发光二极管OLED期间将数据电压供应给驱动TFTDT，从而防止屏幕缺陷。
图12是示出其中通过改变根据本发明的第一实施方案至第四实施方案的TFT的有源层的图案，TFT的输出特性增强以及驼峰减小的效果的图。图12中示出的TFT的输出特性可以是在其中Vds＝0.1V以及Vds＝10V的条件下通过测量而获得的结果值。在图12中，Vth[V]和迁移率[cm2/Vs]表示在其中Vds＝0.1V的条件下通过测量而获得的结果值，Vfb[V]、S-因子[V/dec]、Ion[uA]和Ioff[pA]表示在其中Vds＝10V的条件下通过测量而获得的结果值。
参照图12，根据本发明的第一实施方案和第二实施方案的TFT可以应用于扫描电路的下拉TFT(图1的T1)，根据本发明的第三实施方案和第四实施方案的TFT可以应用于扫描电路的开关TFT(图1的T2)以及像素电路的开关TFT(图5的ST1或ST2)。在该情况下，TFT的平带电压Vfb和阈值电压Vth可以增加。此外，导通电流Ion可以增加。此外，防止了由于从TFT的有源层的边缘生成的强电场而出现驼峰，因此，漏电流减小。因此，防止了显示装置的屏幕缺陷，因此，增强了显示质量。
图13示出根据本发明的第五实施方案的TFT400的平面布局并且是示出包括在像素电路中的驱动TFT的平面布局的图。图14是示出驱动TFT的沿图13的线G1-G2截取的横截面的图。
参照图13和图14，根据本发明的第五实施方案的TFT400可以应用于像素电路的驱动TFT(图5的DT)。
TFT400的栅电极420可以通过从栅极线进行分支来形成。相对于平面，源电极430可以设置在栅电极420下方，漏电极440可以设置在栅电极420上。然而，本实施方案不限于此。作为另一实例，相对于该平面，漏电极440可以设置在栅电极420下方，源电极430可以设置在栅电极420上。有源层410可以形成为交叠栅电极420。
根据本发明的第五实施方案的TFT400可以形成为顶栅结构。有源层410可以形成在衬底上，栅极绝缘体450可以形成在有源层410上。栅电极420可以形成在栅极绝缘体450上。
有源层410可以包括沟道区412以及设置在沟道区412的边缘处的虚拟区414。此处，有源层410可以由低温聚硅(LTPS)形成，但是不限于此。作为另一实例，有源层410可以由非晶硅(a-Si)、聚硅、氧化物、有机材料等形成。
有源层410交叠栅电极420的部分可以是沟道区412。即，沟道区412可以交叠栅电极420。沟道区412可以设置在源电极430和漏电极440之间。
有源层410的虚拟区414可以设置为从沟道区412的右边缘伸出到栅电极420的外部。即，虚拟区414可以从沟道区412的一个侧边缘(右边缘)突出，虚拟区414的端部可以设置在沟道区412的一侧外部(右外部)处。因此，有源层410的右边缘可以不交叠栅电极420。
然而，本实施方案不限于此。作为另一实例，虚拟区414可以从沟道区412的左边缘突出，虚拟区414的端部可以设置在沟道区412的左外部处。在该情况下，有源层410的左边缘可以不交叠栅电极420。
此处，虚拟区414的端部可以设置在栅电极420的左边缘或右边缘处。因此，虚拟区414的端部可以设置在与栅电极420的左边缘或右边缘分离一定距离的位置处。
例如，虚拟区414可以穿过栅电极420的端部突出到外部长度W8，该长度W8对应于栅电极420交叠有源层410的部分的宽度W7的50％至100％。即，虚拟区414的端部可以设置为与栅电极420的边缘分离等于长度W8的间隔，该长度W8对应于栅电极420交叠有源层410的部分的宽度W7的50％至100％。
此处，从沟道区412突出的虚拟区414的长度不限于栅电极420交叠有源层410的部分的宽度W7的50％至100％。考虑到构成像素电路的驱动TFT的设计和制造工艺裕度，本发明人将虚拟区414设置为向栅电极420的外部突出长度W8，该长度W8最大对应于栅电极420交叠有源层410的部分的宽度W7的100％。
栅极绝缘体450可以形成在有源层410的右端部。然而，栅电极420可以不设置在有源层410的右端部。因此，有源层410的边缘不交叠栅电极420，因此，在本发明中不会形成由在相关领域中的有源层的边缘与栅电极的交叠引起的寄生TFT。例如，即使当形成寄生TFT时，寄生TFT的尺寸也非常小。
在包括以上所描述的根据本发明的第五实施方案的元件的TFT中，在有源层410的一个侧端处不会形成寄生TFT，或者使寄生TFT的数目最小化。此处，为了使有源层410的边缘伸出到栅电极420的一侧外部，可以改变有源层410的图案，因此，形成寄生TFT的区域被去除或者被最小化。
栅电极420的边缘可以设置在从有源层410的一个侧边缘的对角线方向上。然而，其间设置有栅极绝缘体450的有源层410与栅电极420之间的间隔大，因此，寄生TFT的尺寸非常小。
由于有源层410的一个侧边缘不交叠栅电极420，所以寄生TFT的阈值电压Vth1的值与有源层410的沟道区412的阈值电压Vth2的值相比较大。
如上所述，可以在有源层410的一个侧边缘处形成具有小尺寸的寄生TFT，并且该寄生TFT的阈值电压Vth1可以具有大的值。因此，防止了在有源层410的左边缘和右边缘中出现驼峰。另外，在有源层410的边缘区域中不产生强电场。
如果根据本发明的第五实施方案的TFT应用于像素电路的驱动TFT(图5的DT)，则防止了因形成在像素电路的驱动TFT中的寄生TFT而出现驼峰，并且因此，增强了驱动TFT的输出特性。另外，减小了驱动TFT的漏电流(或者关断电流)，并且因此，防止了因在有机发光二极管OLED的关断阶段期间发射的弱光而出现屏幕缺陷，从而增强了显示装置的显示质量。
图15是示出形成为单个栅极(顶栅)结构的扫描电路的下拉TFT、扫描电路的开关TFT(复位TFT)、或者像素电路的开关TFT，以及形成在有源层中的沟道的图。在图15中，没有示出显示装置的基板。
参照图15，根据本发明的第一实施方案至第五实施方案的TFT可以形成为一个栅电极设置在有源层上的顶栅结构。详细地，可以在绝缘体上设置有源层110，并且可以在有源层110上设置栅极绝缘体150。另外，可以在栅极绝缘体150上设置栅电极120。在这种情况下，栅电极120可以设置在有源层110上以交叠有源层110，并且因此，可以在有源层110的顶部上形成沟道170。
在本发明的第一实施方案至第四实施方案中的上述扫描电路的下拉TFT、扫描电路的开关TFT、以及像素电路的开关TFT可以形成为一个栅电极设置在有源层上的顶栅结构。在这种情况下，如图12所示，可以增加扫描电路的下拉TFT、扫描电路的开关TFT、以及像素电路的开关TFT中的每一个的平带电压Vfb和阈值电压Vth。另外，防止了因从TFT的有源层的边缘产生的强电场而出现驼峰，并且因此，减小了漏电流。相应地，防止了显示装置的屏幕缺陷，并且因此，增强了显示质量。
此外，本发明的第五实施方案中的上述的像素电路的驱动TFT可以形成为一个栅电极设置在有源层上的顶栅结构。
图16是示出通过改变根据本发明的第五实施方案的驱动TFT的有源层的图案，增强了驱动TFT的输出特性并且减小了驼峰的效果的图。图16所示的TFT的输出特性可以为通过在Vds＝0.1V和Vds＝10V的条件下测量所获得的结果值。在图16中，Vth[V]和迁移率[cm2/Vs]表示通过在Vds＝0.1V的条件下测量所获得的结果值，并且Vfb[V]、S因子[V/dec]、Ion[uA]、Ioff[pA]表示通过在Vds＝10V的条件下测量所获得的结果值。
参照图16，如果根据本发明的第五实施方案的TFT应用于像素电路的驱动TFT(图5的DT)，则可以增加TFT的平带电压Vfb和阈值电压Vth，并且可以增加导通电流Ion。因此，防止了因从TFT的有源层410的边缘产生的强电场而出现驼峰，并且因此，减小了漏电流。相应地，防止了显示装置的屏幕缺陷，并且因此，增强了显示质量。
图17A是示出形成为双栅极结构的扫描电路的下拉TFT、扫描电路的开关TFT(复位TFT)、或像素电路的驱动TFT，以及形成在有源层中的多个沟道。
图17B是沿图17A的线H1-H2截取的扫描电路的下拉TFT、扫描电路的开关TFT(复位TFT)、像素电路的开关TFT、或像素电路的驱动TFT的截面图。
参照图17A和图17B，根据本发明的第一实施方案至第五实施方案的TFT可以形成为一个栅电极设置在有源层下方并且另一栅电极设置在有源层上的双栅极结构。
详细地，可以在绝缘体上设置有源层170，并且可以在有源层170上设置栅极绝缘体150。可以在栅极绝缘体150上设置上栅电极160(第一栅电极)。另外，可以在绝缘体下方设置下栅电极180(第二栅电极)。虽然在图17中未示出，但是上栅电极160可以通过接触部电连接至下栅电极180。
上栅电极160和下栅电极180可以形成为相同的形状并且可以在上栅电极160与下栅电极180之间设置有源层170。在这种情况下，上栅电极160的边缘与虚拟区的端部之间的间隔可以与下栅电极180的边缘与虚拟区的端部之间的间隔相同。
然而，本实施方案不限于此。作为另一实例，上栅电极160和下栅电极180可以形成为不同的形状。在这种情况下，虚拟区的端部可以与上栅电极160分离第一间隔，并且虚拟区的端部可以与下栅电极180分离第二间隔。即，上栅电极160的边缘与虚拟区的端部之间的间隔可以与下栅电极180的边缘与虚拟区的端部之间的间隔不同。
当期望精确地设置TFT的输出特性时，可以调节虚拟区的端部与上栅电极160分离的第一间隔，以及虚拟区的端部与下栅电极180分离的第二间隔。
有源层170可以包括多个沟道区172和设置在多个沟道区172之间的多个连接区174。
此处，有源层170可以由低温多晶硅(LTPS)形成，但不限于此。作为另一实例，有源层170可以由非晶硅(a-Si)、多晶硅、氧化物、有机材料等形成。多个沟道区172可以设置在上栅电极160与下栅电极180之间。
多个连接区174可以分别设置在多个沟道区172之间，并且可以连接多个沟道区172。即，多个沟道区172可以通过多个连接区174连接为一个图案。
多个连接区174中的每一个可以包括狭缝。狭缝可以设置成交叠对应于上栅电极160的两条线之间的空间的一部分。另外，狭缝可以设置成交叠对应于下栅电极180的两条线之间的空间的一部分。
在形成有源层170的过程中，多个沟道区172和多个连接区174可以通过图案化导电透明材料(例如，铟锡氧化物(ITO)等)层形成。因此，多个沟道区172和多个连接区174可以由相同的材料形成。
上栅电极160可以设置在有源层170上以交叠有源层170，并且因此，可以在有源层170的顶部上形成第一沟道170a。另外，下栅电极180可以设置在有源层170下方以交叠有源层170，并且因此，可以在有源层170的底部上形成第二沟道170b。即，如果扫描电路的下拉TFT、扫描电路的开关TFT(复位TFT)、像素电路的开关TFT、以及像素电路的驱动TFT形成为双栅极结构，则可以在有源层170的顶部和底部各自上形成沟道，并且因此，有源层170可以包括多个沟道170a和170b。
与具有单栅极结构的TFT相比，具有双栅极结构的TFT的沟道数目为两倍，即，沟道的宽度为两倍，并且因此，增强了TFT的输出特性。
图18是示出通过改变根据本发明的实施方案的TFT的有源层的图案并且应用多栅极结构，增强了TFT的输出特性，以及减小了驼峰的效果的图。图18所示的TFT的输出特性可以是通过在Vds＝0.1V并且Vds＝10V的条件下测量所获得结果值。在图18中，Vth[V]和迁移率[cm2/Vs]表示通过在Vsd＝0.1V的条件下测量所获得的结果值，并且Vfb[V]、S因子[V/dec]、Ion[uA]以及Ioff[pA]表示通过在Vds＝10V的条件下测量所获得的结果值。
参照图18，扫描电路的下拉TFT、扫描电路的开关TFT(复位TFT)、像素电路的开关TFT、以及像素电路的驱动TFT可以形成为双栅极结构，从而防止出现驼峰。
详细地，如果TFT形成为双栅极结构，则可以增加平带电压Vfb和阈值电压Vth。另外可以增强导通电流Ion。
在图18中，示出TFT的输出特性曲线。输出特性曲线可以由如下构成：示出低电流输出特性的①区域，和示出高电流输出特性的②区域。当在TFT中出现驼峰时，在①区域中，输出特性曲线(a)会沿低电压的方向偏移(偏移至左侧)，并且在②区域中，输出特性曲线(b)会沿高电压的方向偏移(偏移至右侧)。
在扫描电路的下拉TFT、扫描电路的开关TFT(复位TFT)、像素电路的开关TFT、以及像素电路的驱动TFT中，可以改变有源层的图案，并且可以应用双栅极结构。因此，在TFT中不会出现驼峰。
如图6、7、9、10以及13所示，确定的是通过改变有源层的图案，在①区域中沿低电压的方向偏移(偏移至左侧)的输出特性曲线(a)偏移至正常电压的位置。
此外，如图6、7、9、10以及13所示，确定的是通过改变有源层的图案并且形成如图17所示的双栅极结构的TFT，在②区域中沿高电压的方向偏移(偏移至右侧)的输出特性曲线(b)偏移至正常电压的位置。
因此，扫描电路的下拉TFT、扫描电路的开关TFT(复位TFT)、像素电路的开关TFT、以及像素电路的驱动TFT正常地输出信号，从而增强了显示装置的显示质量。
图19示出根据本发明的第六实施方案的TFT500的平面布局并且是示出包括在栅极驱动器的扫描电路中的多个缓冲TFT中的下拉TFT的平面布局。图20A是示出图19中示出的下拉TFT的平面布局中的栅电极的图。图20B是示出图19中示出的下拉TFT的平面布局中的有源层的图。图20C是示出图19中示出的下拉TFT的平面布局中的源电极和漏电极的图。图21A是示出沿图19的线I1-12截取的截面的图。图21B是示出沿图19的线I3-I4截取的截面的图。
参照图19至图21B，根据本发明的第六实施方案的TFT500可以应用于扫描电路的多个缓冲TFT(上拉TFT和下拉TFT)。以下，将描述根据本发明的第六实施方案的TFT500应用于扫描电路的缓冲TFT中的下拉TFT(图1的T1)的实例。
扫描电路的下拉TFT可以实现为具有比常见开关TFT的面积大的面积，以便不会被高电压和长时间驱动而劣化。在根据本发明的第六实施方案的TFT500中，栅电极520可以以用于形成多沟道的双线结构形成。
栅电极520的第一线520a和第二线520b可以彼此电连接。可以设置交叠栅电极520的第一线520a和第二线520b的有源层510，从而形成多沟道。
根据本发明的第六实施方案的TFT500可以形成为顶栅结构。可以在绝缘体上形成有源层510，并且可以在有源层510上形成栅极绝缘体550。可以在栅极绝缘体550上形成栅电极520。
栅电极520可以从栅极线分支为两条线520a和520b，并且可以沿水平方向形成得长。相对于平面，可以在栅电极520下方设置源电极530，并且可以在栅电极520上设置漏电极540。然而，本实施方案不限于此。作为另一实例，相对于平面，可以在栅电极520下方设置漏电极540，并且可以在栅电极520上设置源电极530。
有源层510可以形成为交叠栅电极520，并且有源层510的沟道区512可以接触源电极530和漏电极540。栅电极520可以不完全交叠有源层510，并且栅电极520可以部分交叠有源层510。
此处，源电极530和漏电极540可以分别设置在有源层510的两端处。源电极530可以通过设置在接触孔中的接触金属而连接至数据线，并且漏电极540可以连接至有机发光二极管(OLED)的阳极(或信号线)。
有源层510可以包括多个沟道区512、设置在多个沟道区512中的每一个的左边缘和右边缘的每一个处的虚拟区514、以及设置在多个沟道区512之间的多个连接区516。
此处，有源层510可以由低温多晶硅(LTPS)形成，但不限于此。作为另一实例，有源层510可以由非晶硅(a-Si)、多晶硅、氧化物、有机材料等形成。
多个沟道区512可以交叠栅电极520用于形成多沟道，并且可以设置在源电极530与漏电极540之间。
多个连接区516可以分别设置在多个沟道区512之间，并且可以接触多个沟道区512。即，多个沟道区512可以通过多个连接区512连接为一个图案。在形成有源层510的过程中，多个沟道区512和多个连接区512可以通过图案化导电透明材料(例如，铟锡氧化物(ITO)等)层形成。因此，多个沟道区512和多个连接区516可以由相同的材料形成。
此处，多个连接区516中的每一个的垂直宽度可以形成为比栅电极520的两条线520a和520b中的每一条的垂直方向的宽度大。作为另一实例，多个连接区516中的每一个的宽度可以形成为比栅电极520的两条线520a和520b中的每一条的垂直方向的宽度小，但多个连接区516中的每一个的垂直宽度可以比栅电极520的第一线520a和第二线520b的垂直宽度的总和大。
在图6和图7中示出的第一实施方案和第二实施方案中，在对应于栅电极的两条线之间的空的空间的一部分处没有形成连接区。另一方面，在图19中示出的第六实施方案中，在对应于栅电极520的两条线520a和520b之间的空的空间的一部分处上形成连接区516。
如果显示装置具有超高清分辨率(QHD，quadhighdefinition)或更大(例如，4K分辨率或8K分辨率)的分辨率，则减小了像素电路的TFT和扫描电路的缓冲TFT的沟道长度。例如，当栅电极520的两条线520a和520b中的每一条的垂直宽度等于或小于3μm时，如图17所示，连接区516可以形成在对应于栅电极520的两条线520a和520b之间的空的空间的一部分处。因此，用于防止或减小驼峰的沟道区512、虚拟区514、以及连接区516可以应用于高分辨率的显示装置。
特别地，当栅电极520的两条线520a和520b中的每一条的垂直宽度等于或小于1μm时，如图19所示，连接区516可以形成在对应于栅电极520的两条线520a与520b之间的空的空间的部分处，并且因此，可以连接多个沟道区512。因此，用于防止或减小驼峰的沟道区512、虚拟区514以及连接区516可以应用于具有高分辨率(QHD、4K或8K)的显示装置。
虚拟区514可以设置在沟道区512的左边缘和右边缘中的每一个处。即，虚拟区514可以从沟道区512的左边缘和右边缘中的每一个突出。例如，虚拟区514可以突出对应于一个沟道区512的水平宽度的10％至30％的长度。
此处，虚拟区514的从沟道区512突出的长度不限于一个沟道区512的水平宽度的10％至30％。考虑到构成扫描电路的下拉TFT的设计和制造工艺裕度，本发明人将虚拟区514设置为突出最大对应于一个沟道区512的水平宽度的30％的长度。
作为另一实例，虚拟区514可以突出对应于栅电极520的宽度的10％至30％的长度。此处，虚拟区514从沟道区512突出的长度不限于栅电极520的宽度的10％至30％。考虑到构成扫描电路的下拉TFT的设计和制造工艺裕度，本发明人将虚拟区514设置为突出最大对应于栅电极520的宽度的30％的长度。
作为另一实例，虚拟区514可以突出对应于栅电极520交叠有源层510的部分的宽度的10％至30％的长度。此处，虚拟区514从沟道区512突出的长度不限于栅电极520交叠有源层510的部分的宽度的10％至30％。考虑到构成扫描电路的下拉TFT的设计和制造工艺裕度，本发明人将虚拟区514设置为突出最大对应于栅电极520交叠有源层510的部分的宽度的30％的长度。
作为另一实例，在像素电路的驱动TFT而非构成扫描电路的开关TFT和下拉TFT中，虚拟区514可以突出对应于栅电极520交叠有源层510的部分的宽度的50％至100％的长度。
此处，虚拟区514从沟道区512突出的长度不限于栅电极520交叠有源层510的部分的宽度的50％至100％。考虑到配置像素电路的驱动TFT的设计和制造工艺裕度，本发明人将虚拟区514设置为突出最大对应于栅电极520交叠有源层510的部分的宽度的100％的长度。
在根据本发明的第六实施方案的包括上述元件的TFT500中，在有源层510的左端和右端处不会形成寄生TFT，或者寄生TFT的数目最小化。尽管形成了寄生TFT，但是由于寄生TFT设置在虚拟区514中，所以防止了因形成在扫描电路的缓冲TFT中的寄生TFT而出现驼峰，从而增强了扫描电路的缓冲TFT的输出特性。如果扫描电路的缓冲TFT的输出特性增强，则防止了显示装置的屏幕缺陷，并且因此，增强了显示质量。
如果根据本发明的第六实施方案的TFT500应用于栅极驱动器的扫描电路的缓冲TFT(详细地，下拉TFT)，则防止了在扫描电路中出现漏电流(或关断电流)或者使该电流减小。相应地，通过扫描电路的Q节点和QB节点正常地输出信号，并且因此，防止了显示装置的屏幕缺陷。
图22示出根据本发明的第七实施方案的TFT的平面布局，并且是示出形成为双栅极结构和扫描电路的下拉TFT和形成在有源层中的多个沟道的平面图。图23A是扫描电路的下拉TFT的沿图22的线J1-J2截取的截面图。图23B是扫描电路的下拉TFT的沿图22的线J3-J4截取的截面图。
参照图22至图23B，可以形成其中上栅电极560设置在有源层570上并且下栅电极580设置在有源层570下方的双栅极结构的下拉TFT500。此处，扫描电路的下拉TFT500可以实施为具有比常见开关TFT的面积大的面积，以不被高电压和长时间驱动而劣化。
详细地，可以在绝缘体上设置有源层570，并且可以在有源层570上设置栅极绝缘体550。可以在栅极绝缘体550上设置上栅电极560(第一栅电极)。另外，可以在绝缘体下方设置下栅电极580(第二栅电极)。虽然在附图中未示出，但是上栅电极560可以通过接触部电连接至下栅电极580。
上栅电极560的两条线560a和560b可以彼此电连接。上栅电极560的第一线560a和第二线560b可以彼此电连接，并且可以设置有源层570以使上栅电极560的第一线560a和第二线560b彼此交叠，从而形成多沟道。
此外，下栅电极580的两条线580a和580b彼此电连接。下栅电极580的第一线580a和第二线580b可以彼此电连接，并且可以设置有源层570以使下栅电极580的第一线580a和第二线580b彼此交叠，从而形成多沟道。
上栅电极560和下栅电极580可以形成为相同的形状，并且可以在上栅电极560和下栅电极580之间设置有源层570。在这种情况下，上栅电极560的边缘与虚拟区574的端部之间的间隔可以与下栅电极580的边缘与虚拟区574的端部之间的间隔相同。
然而，本实施方案不限于此。作为另一实例，上栅电极560和下栅电极580可以形成为不同的形状。在这种情况下，虚拟区574的端部可以与上栅电极560的端部分离第一间隔，并且虚拟区574的端部可以与下栅电极580的端部分离第二间隔。即，上栅电极560的边缘与虚拟区574的端部之间的间隔可以与下栅电极580的边缘与虚拟区574的端部之间的间隔不同。
有源层570可以包括多个沟道区572和设置在多个沟道区572之间的多个连接区576。
此处，有源层570可以由低温多晶硅(LTPS)形成，但不限于此。作为另一实例，有源层570可以由非晶硅(a-Si)、多晶硅、氧化物、有机材料等形成。多个沟道区572可以设置在上栅电极560与下栅电极580之间。
多个连接区576可以分别设置在多个沟道区572之间，并且可以连接多个沟道区572。即，多个沟道区572可以通过多个连接区576连接为一个图案。在形成有源层570的过程中，多个沟道区572、多个虚拟区574、以及多个连接区576可以通过图案化导电透明材料(例如，铟锡氧化物(ITO)等)层形成。因此，多个沟道区572、多个虚拟区574、以及多个连接区576可以由相同的材料形成。
上栅电极560可以设置在有源层570上以交叠有源层570，并且因此，可以在有源层570的顶部上形成第一沟道570a。另外，下栅电极580可以设置在有源层570下方以交叠有源层570，并且因此，可以在有源层570的底部上形成第二沟道570b。即，如果扫描电路的下拉TFT形成为双栅极结构，则可以在有源层570的顶部和底部各自上形成沟道，并且因此，有源层570可以包括多个沟道570a和570b。
然而，本实施方案不限于此。作为另一实例，双栅极结构可以应用于扫描电路的开关TFT(复位TFT)、像素电路的开关TFT、以及像素电路的驱动TFT。因此，即使在扫描电路的开关TFT(复位TFT)、像素电路的开关TFT、以及像素电路的驱动TFT中，也可以在有源层的顶部和底部各自上形成沟道。
与具有单栅极结构的TFT相比，具有双栅极结构的TFT的沟道数目为两倍，即，沟道的宽度为两倍，并且因此，增强了TFT的输出特性。
图24是示出通过改变根据本发明的第七实施方案的下拉TFT的有源层的图案，增强了下拉TFT的输出特性，并且减小了驼峰的效果的图。图24所示的TFT的输出特性可以是通过在Vds＝0.1V并且Vds＝10V的条件下测量所获得结果值。在图24中，Vth[V]和迁移率[cm2/Vs]表示通过在Vsd＝0.1V的条件下测量所获得的结果值，并且Vfb[V]、S因子[V/dec]、Ion[uA]以及Ioff[pA]表示通过在Vds＝10V的条件下测量所获得的结果值。
参照图24，防止了在扫描电路的下拉TFT中出现驼峰。详细地，可以增加平带电压Vfb和阈值电压Vth。另外，可以增强导通电流Ion。
在图24中，示出TFT的输出特性曲线。输出特性曲线可以由如下构成：示出低电流输出特性的①区域，和示出高电流输出特性的②区域。当在TFT中出现驼峰时，在①区域中，输出特性曲线(a)会沿低电压的方向偏移(偏移至左侧)，并且在②区域中，输出特性曲线(b)会沿高电压的方向偏移(偏移至右侧)。
在扫描电路的下拉TFT、扫描电路的开关TFT(复位TFT)、像素电路的开关TFT、以及像素电路的驱动TFT中，可以改变有源层的图案，并且可以应用双栅极结构。因此，在TFT中不会出现驼峰。
确定的是在①区域中沿低电压的方向偏移(偏移至左侧)的输出特性曲线(a)偏移(偏移至右侧)至正常电压的位置。另外，确定的是②区域中沿高电压的方向偏移(偏移至右侧)的输出特性曲线(b)偏移(偏移至左侧)至正常电压的位置。因此，扫描电路的下拉TFT正常输出信号，从而增强了显示装置的显示质量。
在根据本发明的实施方案的显示装置的上述TFT中，多个连接区中的每一个的垂直宽度可以比多条线中的每一条的宽度小。
此外，多个连接区中的每一个的垂直宽度可以比多条线中的每一条的宽度大。
此外，多个连接区中的每一个的垂直宽度可以比多条线的垂直宽度的总和大。
此外，多个连接区中的每一个可以包括狭缝，并且该狭缝可以设置成交叠对应于多条线之间的空间的一部分。
此外，多个连接区可以设置成交叠对应于多条线之间的空间的一部分。
此外，虚拟区可以从沟道区的一个边缘或两个边缘突出并且可以设置在第一栅电极的外部处。
此外，虚拟区可以向第一栅电极的外部突出最大对应于第一栅电极的宽度的30％的长度。
此外，虚拟区可以向第一栅电极的外部突出最大对应于第一栅电极交叠有源层的部分的宽度的30％的长度。
此外，虚拟区可以向第一栅电极的外部突出最大对应于第一栅电极交叠有源层的部分的宽度的100％的长度。
此外，虚拟区可以从沟道区的一个边缘或两个边缘突出并且可以突出最大对应于一个沟道区的水平宽度的30％的长度。
此外，虚拟区的第一阈值电压可以比沟道区的第二阈值电压高。
根据本发明的实施方案的显示装置的上述TFT可以包括：设置在有源层下方的绝缘体；以及设置在绝缘体下方的第二栅电极，该第二栅电极分支为多条线。第二栅电极可以设置成交叠有源层，并且第一栅电极可以电连接至第二栅电极。
此外，有源层可以交叠第一栅电极的多条线从而在有源层的顶部上形成多个沟道。
此外，有源层可以交叠第二栅电极的多条线从而在有源层的底部上形成多个沟道。
此外，多个沟道区中的每一个的端部可以不交叠第一栅电极。
此外，多个沟道区中的每一个的端部可以不交叠第二栅电极。
如上所述，根据本发明的实施方案，TFT防止了出现驼峰，从而减小了漏电流。
此外，根据本发明的实施方案，通过改变包括在栅极驱动器的扫描电路中的TFT的有源层图案防止了出现驼峰，并且因此，防止了扫描电路的输出电压Vgout下降，从而防止了显示装置的屏幕缺陷。
此外，根据本发明的实施方案，通过改变包括在像素电路中的驱动TFT的有源层图案，防止了因驼峰出现漏电流(或者关断电流)，从而防止了显示装置的屏幕缺陷。
本领域技术人员将理解的是，在不脱离本发明的精神或范围的情况下可以在本发明中进行各种修改和变化。因而，本发明旨在覆盖落入所附权利要求及其等同内容的范围内的本发明所提供的修改和变化。

Claims (20)

1.一种显示装置的薄膜晶体管(TFT)，所述TFT包括：
在衬底上的有源层；
交叠所述有源层的第一栅电极，所述第一栅电极分支为多条线；
在所述有源层和所述第一栅电极之间的栅极绝缘体；以及
分别在所述有源层的两端处的源电极和漏电极，
其中所述有源层包括：
在所述源电极和所述漏电极之间的一个或更多个沟道区；
一个或更多个虚拟区，所述一个或更多个虚拟区中的每一个的长度从对应沟道区的边缘伸出；以及
在所述一个或更多个沟道区之间以将所述一个或更多个沟道区连接成一个图案的多个连接区。
2.根据权利要求1所述的TFT，其中所述多个连接区中的每一个的垂直宽度小于所述第一栅电极的所述多条线中的每一条的垂直宽度。
3.根据权利要求1所述的TFT，其中所述多个连接区中的每一个的垂直宽度大于所述第一栅电极的所述多条线中的每一条的垂直宽度。
4.根据权利要求1所述的TFT，其中所述多个连接区中的每一个的垂直宽度大于所述第一栅电极的所述多条线的垂直宽度之和。
5.根据权利要求1所述的TFT，其中
所述多个连接区中的每一个包括狭缝，以及
所述狭缝交叠对应于所述第一栅电极的所述多条线之间的空间的一部分。
6.根据权利要求1所述的TFT，其中所述多个连接区交叠对应于所述第一栅电极的所述多条线之间的空间的一部分。
7.根据权利要求1所述的TFT，其中所述一个或更多个虚拟区中的每一个从对应沟道区的一个边缘或两个边缘突出并且设置在所述第一栅电极的外部处。
8.根据权利要求7所述的TFT，其中所述一个或更多个虚拟区中的每一个向所述第一栅电极的所述外部突出一定长度，所述一定长度最大对应于所述第一栅电极的宽度的30％。
9.根据权利要求7所述的TFT，其中所述一个或更多个虚拟区中的每一个向所述第一栅电极的所述外部突出一定长度，所述一定长度最大对应于所述第一栅电极交叠所述有源层的部分的宽度的30％。
10.根据权利要求7所述的TFT，其中所述一个或更多个虚拟区中的每一个向所述第一栅电极的所述外部突出一定长度，所述一定长度最大对应于所述第一栅电极交叠所述有源层的部分的宽度的100％。
11.根据权利要求7所述的TFT，其中所述一个或更多个虚拟区中的每一个从所述对应沟道区的所述一个边缘或所述两个边缘突出一定长度，所述一定长度最大对应于一个沟道区的水平宽度的30％。
12.根据权利要求7所述的TFT，其中所述一个或更多个沟道区中的每一个的端部不交叠所述第一栅电极。
13.根据权利要求1所述的TFT，其中所述一个或更多个虚拟区中的每一个的第一阈值电压大于所述一个或更多个沟道区中的每一个的第二阈值电压。
14.根据权利要求5所述的TFT，还包括：
在所述有源层下方的绝缘体；以及
在所述绝缘体下方的第二栅电极，所述第二栅电极分支为所述第一栅电极的多条线，
其中所述第二栅电极交叠所述有源层，并且所述第一栅电极电连接至所述第二栅电极。
15.根据权利要求14所述的TFT，其中所述有源层交叠所述第一栅电极的所述多条线以在所述有源层的顶部上形成多沟道。
16.根据权利要求14所述的TFT，其中所述有源层交叠所述第二栅电极的所述多条线以在所述有源层的底部上形成多沟道。
17.根据权利要求7所述的TFT，其中所述一个或更多个沟道区中的每一个的端部不交叠所述第二栅电极。
18.根据权利要求6所述的TFT，还包括：
在所述有源层下方的绝缘体；以及
在所述绝缘体下方的第二栅电极，所述第二栅电极分支为所述第一栅电极的多条线，
其中所述第二栅电极交叠所述有源层，并且所述第一栅电极电连接至所述第二栅电极。
19.根据权利要求18所述的TFT，其中所述有源层交叠所述第一栅电极的所述多条线以在所述有源层的顶部上形成多沟道。
20.根据权利要求18所述的TFT，其中所述有源层交叠所述第二栅电极的所述多条线以在所述有源层的底部上形成多沟道。
CN201510364330.3A 2014-06-27 2015-06-26 显示装置的薄膜晶体管 Active CN105226100B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2014-0080195 2014-06-27
KR20140080195 2014-06-27
KR1020150083189A KR102377151B1 (ko) 2014-06-27 2015-06-12 디스플레이 장치의 박막트랜지스터
KR1020150083192A KR102395635B1 (ko) 2014-06-27 2015-06-12 디스플레이 장치의 박막트랜지스터
KR10-2015-0083189 2015-06-12
KR10-2015-0083192 2015-06-12

Publications (2)

Publication Number Publication Date
CN105226100A true CN105226100A (zh) 2016-01-06
CN105226100B CN105226100B (zh) 2018-06-26

Family

ID=53476778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510364330.3A Active CN105226100B (zh) 2014-06-27 2015-06-26 显示装置的薄膜晶体管

Country Status (3)

Country Link
US (1) US9450106B2 (zh)
EP (1) EP2960943B1 (zh)
CN (1) CN105226100B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463545A (zh) * 2016-07-08 2017-02-22 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板行驱动电路和显示装置
CN106991979A (zh) * 2017-05-25 2017-07-28 上海天马微电子有限公司 一种电子纸及显示装置
WO2019010920A1 (en) * 2017-07-14 2019-01-17 Boe Technology Group Co., Ltd. THIN-FILM TRANSISTOR AND MANUFACTURING METHOD THEREFOR, MATRIX SUBSTRATE, AND DISPLAY DEVICE
WO2019052265A1 (zh) * 2017-09-15 2019-03-21 京东方科技集团股份有限公司 薄膜晶体管、其制造方法及电子装置
CN110010060A (zh) * 2018-01-04 2019-07-12 三星显示有限公司 垂直堆叠晶体管和包括垂直堆叠晶体管的显示设备
CN110109306A (zh) * 2019-04-25 2019-08-09 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
CN110289309A (zh) * 2019-06-10 2019-09-27 深圳市华星光电技术有限公司 薄膜晶体管及电路
CN111048524A (zh) * 2019-11-26 2020-04-21 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法、显示面板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157572B2 (en) * 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
CN106783888B (zh) * 2017-01-03 2020-06-30 京东方科技集团股份有限公司 显示屏及其控制方法、显示装置
CN106997904B (zh) * 2017-04-17 2020-01-07 京东方科技集团股份有限公司 薄膜晶体管及制备方法、栅极驱动电路
KR102420080B1 (ko) 2017-05-19 2022-07-13 삼성디스플레이 주식회사 다채널 박막 트랜지스터 및 이를 포함하는 화소
KR102653121B1 (ko) * 2018-07-25 2024-04-02 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2021199112A1 (ja) * 2020-03-30 2021-10-07 シャープ株式会社 表示装置および表示装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084248A (en) * 1996-06-28 2000-07-04 Seiko Epson Corporation Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor
JP2006128160A (ja) * 2004-10-26 2006-05-18 Seiko Epson Corp 半導体装置及びその製造方法
GB2459666A (en) * 2008-04-29 2009-11-04 Sharp Kk Thin film transistor with low leakage current

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649888A (en) * 1969-05-14 1972-03-14 Itt Dielectric structure for semiconductor device
JP3256110B2 (ja) * 1995-09-28 2002-02-12 シャープ株式会社 液晶表示装置
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
KR101022559B1 (ko) * 2003-12-30 2011-03-16 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR100603832B1 (ko) * 2004-05-03 2006-07-24 엘지.필립스 엘시디 주식회사 열분산형 멀티채널 트랜지스터와 그 제조방법
US7767546B1 (en) * 2009-01-12 2010-08-03 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP6110693B2 (ja) * 2012-03-14 2017-04-05 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084248A (en) * 1996-06-28 2000-07-04 Seiko Epson Corporation Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor
JP2006128160A (ja) * 2004-10-26 2006-05-18 Seiko Epson Corp 半導体装置及びその製造方法
GB2459666A (en) * 2008-04-29 2009-11-04 Sharp Kk Thin film transistor with low leakage current

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IN-HYUK SONG ET AL: "A High-Performance Multichannel Dual-Gate Poly-Si TFT Fabricated by Excimer Laser Irradiation on a Floating a-Si Thin Film", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463545A (zh) * 2016-07-08 2017-02-22 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板行驱动电路和显示装置
CN106463545B (zh) * 2016-07-08 2019-11-01 京东方科技集团股份有限公司 薄膜晶体管及制造方法、阵列基板行驱动电路和显示装置
CN106991979A (zh) * 2017-05-25 2017-07-28 上海天马微电子有限公司 一种电子纸及显示装置
WO2019010920A1 (en) * 2017-07-14 2019-01-17 Boe Technology Group Co., Ltd. THIN-FILM TRANSISTOR AND MANUFACTURING METHOD THEREFOR, MATRIX SUBSTRATE, AND DISPLAY DEVICE
CN109256418A (zh) * 2017-07-14 2019-01-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US11075304B1 (en) 2017-07-14 2021-07-27 Boe Technology Group Co., Ltd. Thin-film transistor and fabrication method thereof, array substrate and display device
WO2019052265A1 (zh) * 2017-09-15 2019-03-21 京东方科技集团股份有限公司 薄膜晶体管、其制造方法及电子装置
CN110010060A (zh) * 2018-01-04 2019-07-12 三星显示有限公司 垂直堆叠晶体管和包括垂直堆叠晶体管的显示设备
CN110109306A (zh) * 2019-04-25 2019-08-09 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
CN110289309A (zh) * 2019-06-10 2019-09-27 深圳市华星光电技术有限公司 薄膜晶体管及电路
CN110289309B (zh) * 2019-06-10 2021-04-27 Tcl华星光电技术有限公司 薄膜晶体管及电路
CN111048524A (zh) * 2019-11-26 2020-04-21 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法、显示面板

Also Published As

Publication number Publication date
US9450106B2 (en) 2016-09-20
EP2960943B1 (en) 2019-08-07
CN105226100B (zh) 2018-06-26
EP2960943A1 (en) 2015-12-30
US20150380567A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
CN105226100A (zh) 显示装置的薄膜晶体管
CN105139804B (zh) 一种像素驱动电路、显示面板及其驱动方法和显示装置
US10134825B2 (en) Organic light emitting diode display
KR101687069B1 (ko) 유기 전계 발광 표시 장치
CN105513534A (zh) 一种像素结构、显示装置及驱动方法
WO2016184010A1 (zh) Oled阵列基板、显示面板和显示装置
KR20240034178A (ko) 표시장치
CN105225632A (zh) 有机发光显示装置和像素修复方法
CN106816135A (zh) 有机发光显示面板和有机发光显示装置
CN103927987B (zh) 像素电路和显示装置
CN110010072A (zh) 像素电路及其驱动方法、显示装置
US9291870B2 (en) Thin film transistor and display device having the same
US11322550B2 (en) Array substrate having detection line structures between rows of subpixels and detection method thereof, and display panel having the same
CN109903720A (zh) 发光显示设备及其驱动方法
US11455959B2 (en) Display device
US11170718B2 (en) Display panel, display device and compensating method
US11677058B2 (en) Display device
CN105068344A (zh) 显示面板及其像素阵列
CN105448243A (zh) 像素电路及其驱动方法以及显示装置
US10621912B2 (en) Display device to display images on rear and front surfaces independently of each other
US11882742B2 (en) Display panel and electronic device including same
KR20200076302A (ko) 표시 패널 및 표시 장치
WO2020177258A1 (zh) 像素驱动电路及显示面板
CN110010077A (zh) 显示装置
KR20200075318A (ko) 박막 트랜지스터 및 디스플레이 패널

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant