CN110010072A - 像素电路及其驱动方法、显示装置 - Google Patents

像素电路及其驱动方法、显示装置 Download PDF

Info

Publication number
CN110010072A
CN110010072A CN201810012007.3A CN201810012007A CN110010072A CN 110010072 A CN110010072 A CN 110010072A CN 201810012007 A CN201810012007 A CN 201810012007A CN 110010072 A CN110010072 A CN 110010072A
Authority
CN
China
Prior art keywords
circuit
node
transistor
voltage
control terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810012007.3A
Other languages
English (en)
Inventor
羊振中
高雪岭
彭宽军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810012007.3A priority Critical patent/CN110010072A/zh
Priority to PCT/CN2018/116769 priority patent/WO2019134459A1/zh
Priority to US16/466,418 priority patent/US11620942B2/en
Priority to EP18882285.2A priority patent/EP3736800A4/en
Publication of CN110010072A publication Critical patent/CN110010072A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Abstract

一种像素电路及其驱动方法、显示装置。该像素电路包括驱动电路、数据写入电路、补偿与复位电路、存储电路和发光元件。驱动电路包括控制端、第一端和第二端，且配置为控制驱动发光元件发光的驱动电流；数据写入电路与驱动电路的控制端连接，且配置为响应于扫描信号将数据信号写入驱动电路的控制端；补偿与复位电路与驱动电路的控制端以及复位电压端连接，且配置为响应于补偿信号将驱动电路的控制端和第二端电连接以及将复位电压施加至驱动电路的控制端以使驱动电路处于固定偏置的截止状态；存储电路配置为存储写入的数据信号和阈值电压以及耦合调整驱动电路的控制端电压。该像素电路可以改善短期残像问题并对驱动电路的阈值电压进行补偿。

Description

像素电路及其驱动方法、显示装置
技术领域
本公开实施例涉及一种像素电路及其驱动方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示装置由于具有视角宽、对比度高、响应速度快以及相比于无机发光显示器件更高的发光亮度、更低的驱动电压等优势而逐渐受到人们的广泛关注。由于上述特点，有机发光二极管(OLED)可以适用于手机、显示器、笔记本电脑、数码相机、仪器仪表等具有显示功能的装置。
OLED显示装置中的像素电路一般采用矩阵驱动方式，根据每个像素单元中是否引入开关元器件分为有源矩阵(Active Matrix，AM)驱动和无源矩阵(Passive Matrix，PM)驱动。PMOLED虽然工艺简单、成本较低，但因存在交叉串扰、高功耗、低寿命等缺点，不能满足高分辨率大尺寸显示的需求。相比之下，AMOLED在每一个像素的像素电路中都集成了一组薄膜晶体管和存储电容，通过对薄膜晶体管和存储电容的驱动控制，实现对流过OLED的电流的控制，从而使OLED根据需要发光。相比PMOLED，AMOLED所需驱动电流小、功耗低、寿命更长，可以满足高分辨率多灰度的大尺寸显示需求。同时，AMOLED在可视角度、色彩的还原、功耗以及响应时间等方面具有明显的优势，适用于高信息含量、高分辨率的显示装置。
发明内容
本公开至少一实施例提供一种像素电路，包括驱动电路、数据写入电路、补偿与复位电路、存储电路和发光元件。所述驱动电路包括控制端、第一端和第二端，且配置为控制驱动所述发光元件发光的驱动电流；所述数据写入电路与所述驱动电路的控制端连接，且配置为响应于扫描信号将数据信号写入所述驱动电路的控制端；所述补偿与复位电路与所述驱动电路的控制端以及复位电压端连接，且配置为响应于补偿信号将所述驱动电路的控制端和第二端电连接以及将复位电压施加至所述驱动电路的控制端以使所述驱动电路处于固定偏置的截止状态；所述存储电路配置为存储写入的所述数据信号和阈值电压以及耦合调整所述驱动电路的控制端电压。
例如，在本公开一实施例提供的像素电路中，所述驱动电路的控制端和第一节点连接，所述驱动电路的第一端和第二节点连接，所述驱动电路的第二端和第三节点连接；所述数据写入电路包括控制端、第一端和第二端，且分别和扫描线、数据线以及所述第一节点连接；所述补偿与复位电路与补偿信号端、复位电压端、所述第一节点以及所述第三节点连接；所述发光元件和所述第三节点以及第二电压端连接。
例如，在本公开一实施例提供的像素电路中，所述补偿与复位电路包括补偿子电路和复位子电路。所述补偿子电路包括控制端、第一端和第二端，其分别与所述补偿信号端、所述第一节点以及所述第三节点连接；所述复位子电路包括控制端、第一端和第二端，其分别和所述补偿信号端、所述复位电压端以及所述第一节点连接，或者分别和所述补偿信号端、所述复位电压端以及所述第三节点连接。
例如，在本公开一实施例提供的像素电路中，所述存储电路包括第一存储电路和第二存储电路。所述第一存储电路和所述驱动电路的控制端以及所述驱动电路的第一端连接，且配置存储写入的所述数据信号；所述第二存储电路和第一电压端以及所述驱动电路的第一端连接，且配置为耦合调整所述驱动电路的控制端电压。
例如，本公开一实施例提供的像素电路还包括发光控制电路。所述发光控制电路包括控制端、第一端和第二端，其分别和发光控制线、所述第一电压端以及所述第二节点连接，且配置为响应于发光控制信号将第一电压施加至所述第二节点。
例如，在本公开一实施例提供的像素电路中，所述驱动电路包括第一晶体管。所述第一晶体管的栅极作为所述驱动电路的控制端和所述第一节点连接，所述第一晶体管的第一极作为所述驱动电路的第一端和所述第二节点连接，所述第一晶体管的第二极作为所述驱动电路的第二端和所述第三节点连接。
例如，在本公开一实施例提供的像素电路中，所述数据写入电路包括第二晶体管。所述第二晶体管的栅极作为所述数据写入电路的控制端配置为和所述扫描线连接以接收所述扫描信号，所述第二晶体管的第一极作为所述数据写入电路的第一端配置为和所述数据线连接以接收所述数据信号，所述第二晶体管的第二极作为所述数据写入电路的第二端和所述第一节点连接。
例如，在本公开一实施例提供的像素电路中，所述补偿子电路包括第三晶体管。所述第三晶体管的栅极作为所述补偿子电路的控制端配置为和所述补偿信号端连接以接收所述补偿信号，所述第三晶体管的第一极作为所述补偿子电路的第一端和所述第一节点连接，所述第三晶体管的第二极作为所述补偿子电路的第二端和所述第三节点连接。
例如，在本公开一实施例提供的像素电路中，所述第一存储电路包括第一存储电容。所述第一存储电容的第一极和所述第一节点连接，所述第一存储电容的第二极和所述第二节点连接。
例如，在本公开一实施例提供的像素电路中，所述第二存储电路包括第二存储电容。所述第二存储电容的第一极配置为和所述第一电压端连接以接收第一电压，所述第二存储电容的第二极和所述第二节点连接。
例如，在本公开一实施例提供的像素电路中，所述复位子电路包括第四晶体管。所述第四晶体管的栅极作为所述复位子电路的控制端配置为和所述补偿信号端连接以接收所述补偿信号，所述第四晶体管的第一极作为所述复位子电路的第一端配置和所述复位电压端连接以接收所述复位电压，所述第四晶体管的第二极作为所述复位子电路的第二端和所述第一节点连接，或者所述第四晶体管的第二极作为所述复位子电路的第二端和所述第三节点连接。
例如，在本公开一实施例提供的像素电路中，所述发光控制电路包括第五晶体管。所述第五晶体管的栅极作为所述发光控制电路的控制端配置为和所述发光控制线连接以接收所述发光控制信号，所述第五晶体管的第一极作为所述发光控制电路的第一端配置为和所述第一电压端连接以接收所述第一电压，所述第五晶体管的第二极作为所述发光控制电路的第二端和所述第二节点连接。
本公开至少一实施例还包括一种显示装置，包括多个像素单元。所述像素单元包括本公开的实施例所述的像素电路。
例如，本公开一实施例提供的显示装置还包括多条扫描线。所述多个像素单元排列为多行，一行像素单元的像素电路的数据写入电路的控制端连接到同一条扫描线，且所述一行像素单元的像素电路的补偿与复位电路的控制端连接到另一条扫描线，所述另一条扫描线还与前一行的像素单元的像素电路的数据写入电路的控制端连接。
例如，本公开一实施例提供的显示装置还包括多条扫描线和多条复位控制线，所述多个像素单元排列为多行，一行像素单元的像素电路的数据写入电路的控制端连接到同一条扫描线，且一行像素单元的像素电路的补偿与复位电路的控制端连接到同一条复位控制线。
本公开至少一实施例还提供一种像素电路的驱动方法，包括：复位及补偿阶段、数据写入阶段和发光阶段。在复位及补偿阶段，输入所述补偿信号，开启所述补偿与复位电路，对所述第一存储电路进行复位，并且对所述驱动电路进行补偿，以使所述驱动电路处于固定偏置的截止状态；在数据写入阶段，输入所述扫描信号和所述数据信号，开启所述数据写入电路，所述数据写入电路将所述数据信号写入所述第一存储电路，所述第二存储电路根据所述驱动电路的控制端的电压变化量耦合调整所述驱动电路的第一端的电压；在所述发光阶段，将所述驱动电流施加至所述发光元件以使其发光。
本公开至少一实施例还提供一种像素电路的驱动方法，包括：复位及补偿阶段、数据写入阶段和发光阶段。在复位及补偿阶段，输入所述补偿信号，开启所述补偿与复位电路，对所述第一存储电路进行复位，并且对所述驱动电路进行补偿，以使所述驱动电路处于固定偏置的截止状态；在数据写入阶段，输入所述扫描信号和所述数据信号，开启所述数据写入电路，所述数据写入电路将所述数据信号写入所述第一存储电路，所述第二存储电路根据所述第一节点的电压变化量耦合调整所述第二节点的电压；在发光阶段，输入所述发光控制信号，开启所述发光控制电路和所述驱动电路，所述第二存储电路根据所述第二节点的电压的变化耦合调整所述第一节点的电压，所述发光控制电路将所述驱动电流施加至所述发光元件以使其发光。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为一显示装置显示的图像一的示意图；
图1B为一显示装置要显示的图像二的示意图；
图1C为一显示装置实际显示的图像二的示意图；
图2为本公开一实施例提供的一种像素电路的示意框图；
图3为本公开一实施例提供的一种像素电路的示意框图；
图4为本公开一实施例提供的另一种像素电路的示意框图；
图5为本公开一实施例提供的另一种像素电路的示意框图；
图6为图5中所示的像素电路的一种具体实现示例的电路图；
图7为图4中所示的像素电路的一种具体实现示例的电路图；
图8为本公开一实施例提供的驱动方法的时序图；
图9至图11分别为图6中所示的像素电路对应于图8中三个阶段的电路示意图；
图12为本公开一实施例提供的一种像素电路的电路图；
图13为本公开一实施例提供另一种像素电路的电路图；以及
图14为本公开一实施例提供的一种显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
由于驱动晶体管的迟滞效应，当一显示装置显示同一个图像一段时间后，在把前一个显示图像切换到下一个图像时，原先的前一个显示图像会部分残留而浮现在下一个图像中，一段时间后残像会消失，这种现象称为短期残像。迟滞效应主要是因为驱动晶体管中残留的可移动离子造成阈值电压(Vth)偏移所导致的。在不同画面切换时其初始化阶段的VGS(驱动晶体管的栅极和源极之间的电压)可能不同，所以可能会造成驱动晶体管不同程度的阈值电压偏移，从而造成短期残像。
例如，图1A为一显示装置显示的图像一的示意图，图1B为该显示装置要显示的图像二的示意图，图1C为该显示装置实际显示的图像二的示意图。在该显示装置显示图像一例如如图1A所示的黑白棋盘图像一段时间后，当显示装置显示的图像切换到新的图像二例如如图1B所示的灰阶为48的图像时，仍然会部分残留图1A所示图像一的棋盘图像，如图1C所示。
本公开至少一实施例提供一种像素电路。该像素电路包括驱动电路、数据写入电路、补偿与复位电路、存储电路和发光元件。驱动电路包括控制端、第一端和第二端，且配置为控制驱动发光元件发光的驱动电流；数据写入电路与驱动电路的控制端连接，且配置为响应于扫描信号将数据信号写入驱动电路的控制端；补偿与复位电路与驱动电路的控制端以及复位电压端连接，且配置为响应于补偿信号将驱动电路的控制端和第二端电连接以及将复位电压施加至驱动电路的控制端以使驱动电路处于固定偏置的截止状态；存储电路配置为存储写入的数据信号和阈值电压以及耦合调整驱动电路的控制端电压。
本公开至少一实施例还提供对应于上述像素电路的驱动方法和显示装置。
本公开实施例提供的像素电路及其驱动方法、显示装置，一方面，可以使其中的驱动晶体管在复位及补偿阶段处于VGS为固定偏置的截止状态(off-bias)，从而可以改善由于迟滞效应可能产生的短期残像问题；另一方面，还可以对其中的电源线的压降和驱动电路的阈值电压进行补偿，可以避免显示装置显示不均匀的现象，从而可以改善采用该像素电路的显示装置的显示效果。
下面结合附图对本公开的实施例及其示例进行详细说明。
本公开实施例的一个示例提供一种像素电路10，该像素电路10例如用于OLED显示装置的子像素。如图2所示，该像素电路10包括驱动电路100、数据写入电路200、补偿与复位电路300、存储电路900和发光元件600。例如，存储电路900包括第一存储电路400和第二存储电路500。
例如，驱动电路100包括第一端110、第二端120和控制端130，其配置为控制驱动发光元件600发光的驱动电流，且驱动电路100的控制端130和第一节点N1连接，驱动电路100的第一端110和第二节点N2连接，驱动电路100的第二端120和第三节点N3连接。例如，在发光阶段，驱动电路100可以向发光元件600提供驱动电流以驱动发光元件600进行发光，且可以根据需要的“灰度”发光。例如，发光元件600可以采用OLED，且配置为和第三节点N3以及第二电压端Vss连接，本公开的实施例包括但不限于此情形。
例如，数据写入电路200与驱动电路100的控制端130(第一节点N1)连接，其配置为响应于扫描信号将数据信号写入驱动电路100的控制端130。例如，数据写入电路200包括第一端210、第二端220和控制端230，且分别和数据线(数据信号端Vdata)、第一节点N1以及扫描线(扫描信号端Gate)连接。
例如，在数据写入阶段，数据写入电路200可以响应于扫描信号而开启，从而可以将数据信号写入驱动电路100的控制端130(即第一节点N1)，并将数据信号存储在第一存储电路400中，以在例如发光阶段时可以根据该数据信号生成驱动发光元件600发光的驱动电流。
例如，补偿与复位电路300与驱动电路100的控制端130(第一节点N1)以及复位电压端Vref连接，且配置为响应于补偿信号将驱动电路100的控制端130和第二端120电连接以及将复位电压施加至驱动电路100的控制端130，以使所述驱动电路处于固定偏置的截止状态。例如，补偿与复位电路300可以与补偿信号端Comp、复位电压端Vref、第一节点N1以及第三节点N3连接。
例如，如图3所示，在一个实施例中，该补偿与复位电路300包括补偿子电路310和复位子电路320。例如，该补偿子电路310包括第一端311、第二端312和控制端313，其分别与第一节点N1、第三节点N3以及补偿信号端Comp(复位控制线)连接。例如在补偿阶段，补偿子电路310可以将驱动电路100的控制端130和第二端120电连接，从而可以使驱动电路100的阈值电压的相关信息相应地存储在第一存储电路400中，从而使得驱动电路100的阈值电压得到补偿。
例如，该复位子电路320包括第一端321、第二端322和控制端323，其分别和复位电压端Vref、第三节点N3以及补偿信号端Comp(复位控制线)连接。例如，如图4所示，该复位子电路320还可以分别和补偿信号端Comp(复位控制线)、复位电压端Vref以及第一节点N1连接。例如，在复位及补偿阶段，复位子电路320可以响应于补偿信号而开启，从而可以将复位电压施加至第一节点N1。又例如，在复位及补偿阶段，复位子电路320可以响应于补偿信号而开启，从而可以将复位电压施加至第三节点N3，并通过补偿子电路310将复位电压再施加至第一节点N1，从而可以对补偿子电路300、第一存储电路400以及发光元件600进行复位操作，消除之前的发光阶段的影响。
需要说明的是，在本公开的实施例的描述中，符号Vdata既可以表示数据信号端又可以表示数据信号的电平，同样地，符号Vref既可以表示复位电压端又可以表示复位电压，符号Vdd既可以表示第一电压端又可以表示第一电压，符号Vss既可以表示第二电压端又可以表示第二电压。以下各实施例与此相同，不再赘述。
例如，在驱动电路100实现为驱动晶体管的情形时，例如驱动晶体管的栅极可以作为驱动电路100的控制端130(即第一节点N1)，第一极(例如源极)可以作为驱动电路100的第一端110(即第二节点N2)，第二极(例如漏极)可以作为驱动电路100的第二端120(即第三节点N3)。
例如，当复位电压Vref通过复位子电路320将复位电压施加至驱动晶体管的栅极，同时驱动晶体管的源极的电位被放电至Vref-Vth，从而可以使驱动晶体管的栅极和源极的电压VGS满足：|VGS|<|Vth|(Vth为驱动晶体管的阈值电压，例如在驱动晶体管为P型晶体管时，Vth为负值)，从而使驱动晶体管处于VGS为固定偏置的截止状态(off-bias)。采用这种配置方式，可以实现不论前一帧的数据信号为黑态还是白态信号，驱动晶体管都由固定偏置的截止状态开始进入例如数据写入阶段，从而可以改善采用上述像素电路的显示装置的由于迟滞效应可能产生的短期残像问题。
例如，存储电路900配置为存储写入的数据信号和阈值电压以及耦合调整驱动电路100的控制端130的电压。例如，存储电路900包括第一存储电路400和第二存储电路500。
例如，第一存储电路400和驱动电路100的控制端130以及驱动电路100的第一端110连接，且配置为存储例如在数据写入阶段写入的数据信号。例如，在第一存储电路400包括存储电容的情形下，在补偿阶段，第一存储电路400可以使驱动电路100的阈值电压的相关信息相应地存储在存储电容中。又例如，在数据写入阶段，数据写入电路200可以响应于扫描信号而开启，从而可以将数据写入且将写入的数据信号存储在第一存储电路400中，从而在例如发光阶段时可以利用存储的包括数据信号以及施加在驱动电路第一极的电压对驱动电路100进行控制，使得驱动电路100可得到补偿。例如参见下面的描述。
例如，第二存储电路500和第一电压端Vdd以及驱动电路100的第一端110(即第二节点N2)连接，且配置为耦合调整驱动电路100的控制端130(即第一节点N1)电压。例如，在第二存储电路500包括存储电容的情形下，在发光阶段，当驱动电路100的控制端130(即第一节点N1)的电压变化时，根据该第二存储电路500的存储电容自身的特性，第二存储电路500可以根据第二节点N2的电压变化量耦合调整驱动电路100的控制端130(即第一节点N1)的电压，从而可以调整在发光阶段时用于驱动发光元件600进行发光的驱动电流的大小。
本公开的实施例提供的像素电路10不仅可以改善采用上述像素电路的显示装置的由于迟滞效应可能产生的短期残像问题，还可以对驱动电路100内部的阈值电压进行补偿，使得驱动发光元件600的驱动电流不受该阈值电压的影响，从而可以改善使用该像素电路的显示装置的显示效果以及延长发光元件600的使用寿命。
例如，如图5所示，在本实施例的另一个示例中，像素电路10还可以包括发光控制电路700。
例如，发光控制电路700包括第一端710、第二端720和控制端730，其分别和第一电压端Vdd、第二节点N2以及发光控制线(发光控制端Em)连接，且配置为响应于发光控制信号将第一电压施加至第二节点N2。
例如，在发光阶段，发光控制电路700响应于发光控制线(发光控制端Em)提供的发光控制信号而开启，从而可以将第一电压端Vdd提供的第一电压施加至驱动电路100的第一端110(即第二节点N2)，同时在驱动电路100导通的情形下，驱动电路100可以将此第一电压施加至发光元件600以提供驱动电压，从而驱动发光元件600发光。
需要说明的是，本公开的实施例中的第一电压端Vdd例如保持输入直流高电平信号，将该直流高电平称为第一电压；第二电压端Vss例如保持输入直流低电平信号，将该直流低电平称为第二电压。以下各实施例与此相同，不再赘述。
例如，图5中所示的像素电路10可以具体实现为图6所示的像素电路结构；图4中所示的像素电路可以具体实现为图7所示的像素电路结构。如图6以及图7所示，该像素电路10包括：第一至第五晶体管T1、T2、T3、T4、T5以及包括第一、第二存储电容C1、C2和发光元件OLED。例如，第一晶体管T1被用作驱动晶体管，其他的第二至第五晶体管被用作开关晶体管。例如，发光元件OLED可以为各种类型，例如顶发射、底发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。
例如，如图6以及图7所示，更详细地，驱动电路100可以实现为第一晶体管T1。第一晶体管T1的栅极作为驱动电路100的控制端130和第一节点N1连接，第一晶体管T1的第一极作为驱动电路100的第一端110和第二节点N2连接，第一晶体管T1的第二极作为驱动电路100的第二端120和第三节点N3连接。
数据写入电路200可以实现为第二晶体管T2。第二晶体管T2的栅极作为数据写入电路200的控制端230配置为和扫描线(扫描信号端Gate)连接以接收扫描信号，第二晶体管T2的第一极作为数据写入电路200的第一端210配置为和数据线(数据信号端Vdata)连接以接收数据信号，第二晶体管T2的第二极作为数据写入电路200的第二端220和第一节点N1连接。
补偿子电路310可以实现为第三晶体管T3。第三晶体管T3的栅极作为补偿子电路310的控制端313配置为和补偿信号端Comp连接以接收补偿信号，第三晶体管T3的第一极作为补偿子电路310的第一端311和第一节点N1连接，第三晶体管T3的第二极作为补偿子电路310的第二端312和第三节点N3连接。
复位子电路320可以实现为第四晶体管T4。第四晶体管T4的栅极作为复位子电路320的控制端323配置为和补偿信号端Comp连接以接收补偿信号，第四晶体管T4的第一极作为复位子电路320的第一端配置和复位电压端Vref连接以接收复位电压，第四晶体管T4的第二极作为复位子电路320的第二端322和第三节点N3连接，或者如图7所示，第四晶体管T4的第二极作为复位子电路320的第二端322和第一节点N1连接。
第一存储电路400可以实现为第一存储电容C1。第一存储电容C1的第一极和第一节点N1连接，第一存储电容C1的第二极和第二节点N2连接。
第二存储电路500可以实现为第二存储电容C2。第二存储电容C2的第一极配置为和第一电压端Vdd连接以接收第一电压，第二存储电容C2的第二极和第二节点N2连接。
发光控制电路700可以实现为第五晶体管T5。第五晶体管T5的栅极作为发光控制电路700的控制端730配置为和发光控制线(发光控制端Em)连接以接收发光控制信号，第五晶体管T5的第一极作为发光控制电路700的第一端710配置为和第一电压端Vdd连接以接收第一电压，第五晶体管T5的第二极作为发光控制电路700的第二端720和第二节点N2连接。
在本公开的说明中，第一节点、第二节点、第三节点并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点。
本公开实施例提供的像素电路10中的驱动电路中晶体管的数量可以比现行量产的OLED显示装置的驱动电路中晶体管的数量减少了两个，因此可以适用于高像素的显示装置的设计。
下面结合图8所示的信号时序图，对图6所示的像素电路10的工作原理进行说明，并且这里以各个晶体管为P型晶体管为例进行说明，但是本公开的实施例不限于此。
如图8所示，包括三个阶段，分别为复位及补偿阶段1、数据写入阶段2以及发光阶段3，图中示出了每个阶段中各个信号的时序波形。
需要说明的是，图9为图6中所示的像素电路处于复位及补偿阶段1时的示意图，图10为图6中所示的像素电路处于数据写入阶段2时的示意图，图11为图6中所示的像素电路处于发光阶段3时的示意图。另外图9至图11中用虚线标识的晶体管均表示在对应阶段内处于截止状态，图9至图11中带箭头的虚线表示像素电路在对应阶段内的电流方向。图9至图11中所示的晶体管均以P型晶体管为例进行说明，即各个晶体管的栅极在接入低电平时导通，而在接入高电平时截止。
在复位及补偿阶段1，输入补偿信号，开启补偿与复位电路300，对第一存储电路400进行复位，并且对驱动电路100进行补偿,以使驱动电路100处于固定偏置的截止状态。
如图8和图9所示，在复位及补偿阶段1，第三晶体管T3和第四晶体管T4被补偿信号的低电平导通；同时，第二晶体管T2被扫描信号的高电平截止，第五晶体管T5被发光控制信号的高电平截止。
如图9所示，在复位及补偿阶段1，形成一条复位及补偿路径(如图9中带箭头的虚线所示)，第一存储电容C1、第二存储电容C2以及发光元件OLED通过第四晶体管T4放电，从而将第一节点N1复位，所以经过复位及补偿阶段1后第一节点N1的电位为复位电压Vref(低电平信号，例如可以接地或为其他低电平信号)。同时第二节点N2在进入此阶段之前处于悬空状态，在此阶段，第二节点N2的电位由第一电压端Vdd提供的第一电压开始放电，直到第二节点N2的电位被放电至Vref-Vth时结束(即对第一存储电容C1充电)。容易理解，在此阶段，第一节点N1的电位为复位电压Vref，同时根据第一晶体管T1的自身特性，当第二节点N2的电位被放电至Vref-Vth时，第一晶体管T1截止，放电过程结束。从而在此阶段可以使第一晶体管T1的栅极(即第一节点N1)和源极(即第二节点N2)的电压VGS满足：|VGS|<|Vth|(Vth为第一晶体管T1的阈值电压，例如在第一晶体管T1为P型晶体管时，Vth为负值)，从而使第一晶体管T1处于VGS为固定偏置的截止状态(off-bias)。采用这种配置方式，可以实现不论前一帧的数据信号DATA为黑态还是白态信号，第一晶体管T1都由固定偏置的截止状态开始进入数据写入阶段2，从而可以改善采用像素电路10的显示装置的由于迟滞效应可能产生的短期残像问题。
经过复位及补偿阶段1后，第一节点N1的电位为复位电压Vref，第二节点N2的电位为Vref-Vth，也就是说将带有阈值电压Vth的电压信息存储在了第一存储电容C1中，以用于后续在发光阶段时，对第一晶体管T1自身的阈值电压进行补偿。
在复位及补偿阶段1，第一存储电容C1被复位，使存储在第一存储电容C1中的电压放电，从而使后续阶段中的数据信号可以被更迅速、更可靠地存储在第一存储电容C1中；同时，第三节点N3也被复位，即将发光元件OLED复位，从而可以使发光元件OLED在发光阶段3之前显示为黑态不发光，改善采用上述像素电路的显示装置的对比度等显示效果。
在数据写入阶段2，输入扫描信号和数据信号，开启数据写入电路200，数据写入电路200将数据信号写入第一存储电路400，第二存储电路500根据驱动电路100的控制端130(第一节点N1)的电压的变化耦合调整驱动电路100的第一端110(第二节点N2)的电压。
如图8和图10所示，在数据写入阶段2，第二晶体管T2被扫描信号的低电平导通；同时，第三晶体管T3和第四晶体管T4被补偿信号的高电平截止，第五晶体管T5被发光控制信号的高电平截止。
如图10所示，在数据写入阶段2，形成一条数据写入路径(如图10中带箭头的虚线所示)，数据信号经过第二晶体管T2对第一节点N1进行充电，从而第一节点N1的电位由复位电压Vref变为数据信号的电平Vdata。由于电容本身的特性，第一存储电容C1的一端即第一节点N1的电位的变化会导致另一端即第二节点N2的变化，同时又根据第一存储电容C1和第二存储电容C2串联连接，根据电荷守恒原理可以得到第二节点N2的电位变为Vref-Vth+(Vdata-Vref)*C1/(C1+C2)。
经过数据写入阶段2后，第一节点N1的电位为数据信号的电平Vdata，第二节点N2的电位为Vref-Vth+(Vdata-Vref)*C1/(C1+C2)，也就是说将带有数据信号Vdata的电压信息存储在了第一存储电容C1中，以用于后续在发光阶段时，提供灰度显示数据。
在发光阶段3，输入发光控制信号，开启发光控制电路700和驱动电路100，第二存储电路500根据第二节点N2的电压的变化耦合调整第一节点N1的电压，发光控制电路700将驱动电流施加至发光元件600以使其发光。
如图8和图11所示，在发光阶段3，第五晶体管T5被发光控制信号的低电平导通；同时，第二晶体管T2被扫描信号的高电平截止，第三晶体管T3和第四晶体管T4被补偿信号的高电平截止。
如图11所示，在发光阶段3，形成一条驱动发光路径(如图11中带箭头的虚线所示)。发光元件OLED可以在流经第一晶体管T1的驱动电流的作用下发光。如图11所示，在此阶段，第一电压经过第五晶体管T5对第二节点N2进行充电，从而第二节点N2的电位由Vref-Vth+(Vdata-Vref)*C1/(C1+C2)变为第一电压Vdd。由于电容本身的特性，第一存储电容C1的一端即第二节点N2的电位的变化会导致另一端即第一节点N1的变化，同时又根据第一存储电容C1和第二存储电容C2串联连接，根据电荷守恒原理可以得到第一节点N1的电位变为Vdata+(Vdd-(Vref-Vth+(Vdata-Vref)*C1/(C1+C2)))。
具体地，流经发光元件OLED的驱动电流IOLED的值可以根据下述公式得出：
IOLED＝1/2*K*(Vgs-Vth)2，其中，K＝W*COX*U/L。
将如下值：
Vg＝VN1＝Vdata+(Vdd-(Vref-Vth+(Vdata-Vref)*C1/(C1+C2)))，
Vs＝VN2＝Vdd
代入上述公式可以得到：
IOLED＝1/2*K*((Vdata-Vref)*C2/(C1+C2))2，其中，K＝W*COX*U/L。
在上述公式中，Vth表示第一晶体管T1的阈值电压，Vgs表示第一晶体管T1的栅极和源极(这里为第一极)之间的电压，VN1表示第一节点N1的电位，VN2表示第二节点N2的电位，K为与驱动晶体管本身相关的一常数值。从上述IOLED的计算公式可以看出，流经发光元件OLED的驱动电流IOLED不再与第一晶体管T1的阈值电压Vth有关，由此可以实现对该像素电路的补偿，解决了驱动晶体管(在本公开的实施例中为第一晶体管T1)由于工艺制程及长时间的操作造成阈值电压漂移的问题，消除其对驱动电流IOLED的影响导致的显示不均匀，而且可以看出，流经发光元件OLED的驱动电流IOLED也不再与第一电压Vdd有关，从而解决了电源线的压降导致的第一电压Vdd的偏差导致的显示不均匀。根据本公开实施例的像素电路可以改善采用其的显示装置的显示效果。
另外，可以选择第一存储电容C1和第二存储电容C2的大小，例如使得电容值C2远大于电容值C1，则上述计算公式可以简化为：
IOLED≈1/2*K*(Vdata-Vref)2
由此可以看出流经发光元件OLED的驱动电流IOLED也不再与电容值C1和C2的具体数值相关，从而还可以克服由于第一存储电容C1和第二存储电容C2的制造工艺而导致的电容值波动对于驱动电流的影响，进一步改善采用该像素电路的显示装置的显示效果。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
另外，需要说明的是，图6中所示的像素电路10中的晶体管均是以P型晶体管为例进行说明的，此时，第一极可以是漏极，第二极可以是源极。如图6所示，该像素电路10中的发光元件OLED的阴极和第二电压端Vss连接以接收第二电压。例如，在一个显示装置中，当图6中所示的像素电路10呈阵列排布时，发光元件OLED的阴极可以电连接到同一个电压端，即采用共阴极连接方式。
本公开的实施例包括但不限于图6中的配置方式，例如如图12所示，在本公开的另一个实施例中，像素电路10中的晶体管也可以混合采用P型晶体管和N型晶体管，只需同时将选定类型的晶体管的端口极性按照本公开的实施例中的相应晶体管的端口极性相应连接即可。例如，如图12所示，第一晶体管T1采用P型晶体管，第二晶体管T2、第三晶体管T3、第四晶体管T4和第五晶体管T5采用N型晶体管，需要注意的是，此时提供给第二晶体管T2、第三晶体管T3和第四晶体管T4的信号电平需要相应的变更为高电平。
例如，如图13所示，在本公开的又一个实施例中，像素电路10中的晶体管也可以都采用N型晶体管，此时第一极可以是源极，第二极可以是漏极。在本实施例中，该像素电路10中的发光元件OLED的阳极和第一电压端Vdd连接以接收第一电压。例如，在一个显示装置中，当图13中所示的像素电路10呈阵列排布时，发光元件OLED的阳极可以电连接到同一个电压端(例如公共电压端)，即采用共阳极连接方式。
需要说明的是，在本公开的实施例中，当驱动晶体管即第一晶体管T1采用N型晶体管时，其可以采用IGZO(Indium Gallium Zinc Oxide，氧化铟镓锌)制备工艺制作，相对于采用LTPS(Low Temperature Poly Silicon，低温多晶硅)制备工艺，可以有效减小驱动晶体管的尺寸以及防止出现漏电流的现象。
本公开实施例还提供一种显示装置1，如图14所示，该显示装置1包括多个像素单元P，该像素单元P包括上述实施例中提供的任一像素电路10。例如，包括图6所示像素电路10。如图14所示，该显示装置1还包括多条扫描线GL和多条数据线DL。需要说明的是，在图14中仅示出了部分的像素单元P、扫描线GL和数据线DL。
例如，该多个像素单元P排列为多行，一行像素单元P的像素电路10的数据写入电路200的控制端连接到同一条扫描线GL以向该数据写入电路200提供扫描信号，且该一行像素单元P的像素电路10的补偿与复位电路300的控制端连接到另一条扫描线GL以向该补偿与复位电路300提供补偿信号。例如，该另一条扫描线GL还与前一行的像素单元P的像素电路10的数据写入电路200的控制端连接。例如，每一列的数据线DL和本列像素电路10中的数据写入电路200的第一端(输入端)连接以提供数据信号。
又例如，显示装置1还可以包括多条复位控制线。例如，多个像素单元P排列为多行，一行像素单元P的像素电路10的数据写入电路200的控制端连接到同一条扫描线，且一行像素单元P的像素电路10的补偿与复位电路300的控制端连接到同一条复位控制线(补偿信号端Comp)。
例如，在像素电路10包括发光控制电路700的情形下，显示装置1还可以包括多条发光控制线。
例如，发光控制电路700包括控制端、第一端和第二端，其分别和发光控制线(发光控制端Em)、第一电压端Vdd以及第二节点N2连接，且配置为响应于发光控制信号将第一电压Vdd施加至第二节点N2。例如，每一行的发光控制线和本行像素电路中的发光控制端Em连接(即与发光控制电路700连接)以提供发光控制信号。
需要说明的是，图12所示的显示装置1还可以包括多条第一电压线、第二电压线和多条复位电压线以分别提供第一电压、第二电压和复位电压。
例如，如图12所示，该显示装置1还可以包括显示面板11、栅极驱动器12、数据驱动器14和定时控制器13。该显示面板11包括根据多条扫描线GL和多条数据线DL交叉限定的多个像素单元P；栅极驱动器12，用于驱动多条扫描线GL；数据驱动器14，用于驱动多条数据线DL；以及定时控制器13，用于处理从显示装置1外部输入的图像数据RGB、向数据驱动器14提供处理的图像数据RGB以及向栅极驱动器12和数据驱动器14输出扫描控制信号GCS和数据控制信号DCS，以对栅极驱动器12和数据驱动器14进行控制。
如图12所示，显示面板11包括交叉的多条扫描线GL和多条数据线DL。像素单元P设置在扫描线GL和数据线DL的交叉区域。例如，每个像素单元P连接到三条扫描线GL(包括扫描信号、补偿信号以及发光控制信号)、一条数据线DL、用于提供第一电压的第一电压线、用于提供第二电压的第二电压线以及用于提供复位电压的复位电压线。并且，这里的第一电压线或第二电压线可以用相应的板状公共电极(例如公共阳极或公共阴极)替代。
例如，栅极驱动器12根据源自定时控制器13的多个扫描控制信号GCS向多个扫描线GL提供多个选通信号。多个选通信号包括扫描信号、发光控制信号以及补偿信号。这些信号通过多个扫描线GL提供给每个像素单元P。
例如，数据驱动器14使用参考伽玛电压根据源自定时控制器13的多个数据控制信号DCS将从定时控制器13输入的数字图像数据RGB转换成数据信号。数据驱动器14向多条数据线DL提供转换的数据信号。
例如，定时控制器13设置外部输入的图像数据RGB以匹配显示面板11的大小和分辨率，然后向数据驱动器14提供设置的图像数据。定时控制器13使用从显示装置外部输入的同步信号(例如点时钟DCLK、数据使能信号DE、水平同步信号Hsync以及垂直同步信号Vsync)产生多条扫描控制信号GCS和多条数据控制信号DCS。定时控制器13分别向栅极驱动器12和数据驱动器14提供产生的扫描控制信号GCS和数据控制信号DCS，以用于栅极驱动器12和数据驱动器14的控制。
例如，数据驱动电器14可以与多条数据线DL连接，以提供数据信号Vdata；同时还可以与多条第一电压线、多条第二电压线和多条复位电压线连接以分别提供第一电压、第二电压和复位电压。
例如，扫描驱动电路20和数据驱动电路30可以实现为半导体芯片。该显示装置1还可以包括其他部件，例如信号解码电路、电压转换电路等，这些部件例如可以采用已有的常规部件，这里不再详述。
下面结合上述实施例中关于图6所示的像素电路10的工作原理的描述对该显示装置1的逐行扫描过程进行描述，本实施例中的各个阶段可参考上述实施例中的相应描述。
例如，第N行的像素电路接收第N-1行扫描线上的扫描信号而进入复位及补偿阶段。在此阶段，将第N行的像素单元的像素电路中驱动晶体管(T1)的阈值电压Vth写入第一存储电路中，以用于在后续发光阶段时，对阈值电压Vth进行补偿。
第N行的像素电路在经过复位及补偿阶段后进入数据写入阶段，在此阶段，将数据信号Vdata写入第N行的像素电路，以用于在后续发光阶段时，提供相应的灰度显示数据。此时，第N+1行的像素电路处于复位及补偿阶段，将相应的阈值电压Vth写入第N+1行的像素电路。
第N行的像素电路在经过数据写入阶段后进入发光阶段，第N行的像素电路中的发光控制电路700接入第N行的发光控制线提供的开启信号而导通，从而第N行的像素电路实现发光显示。同时，第N+1行的像素电路处于数据写入阶段，将相应的数据信号Vdata写入第N+1行的像素电路。在下一时刻，第N+1行的像素电路的发光控制电路700接入第N+1行的发光控制线提供的开启信号而导通即可实现发光显示，依次类推，从而实现逐行扫描显示。
关于显示装置1的技术效果可以参考本公开的实施例中提供的像素电路10的技术效果，这里不再赘述。
例如，本实施例提供的显示装置1可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本公开的实施例还提供一种驱动方法，可以用于驱动本公开的实施例提供的像素电路10。例如，该驱动方法包括如下操作。
在复位及补偿阶段，输入补偿信号，开启补偿与复位电路300，对第一存储电路400进行复位，并且对驱动电路100进行补偿,以使驱动电路100处于固定偏置的截止状态；
在数据写入阶段，输入扫描信号和数据信号，开启数据写入电路200，数据写入电路200将所述数据信号写入第一存储电路400，第二存储电路500根据第一节点N1的电压变化量耦合调整第二节点N2的电压；以及
在发光阶段，输入发光控制信号，开启发光控制电路700和驱动电路100，第二存储电路500根据第二节点N2的电压的变化耦合调整第一节点N1的电压，发光控制电路700将驱动电流施加至发光元件600以使其发光。
需要说明的是，关于该驱动方法的详细描述可以参考本公开的实施例中对于像素电路10的工作原理的描述，这里不再赘述。
本实施例提供的驱动方法可以改善由于迟滞效应可能产生的短期残像问题，还可以对驱动电路的阈值电压进行补偿，例如可以避免显示不均匀，从而可以改善采用该像素电路的显示装置的显示效果。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种像素电路，包括：驱动电路、数据写入电路、补偿与复位电路、存储电路和发光元件；其中，
所述驱动电路包括控制端、第一端和第二端，且配置为控制驱动所述发光元件发光的驱动电流；
所述数据写入电路与所述驱动电路的控制端连接，且配置为响应于扫描信号将数据信号写入所述驱动电路的控制端；
所述补偿与复位电路与所述驱动电路的控制端以及复位电压端连接，且配置为响应于补偿信号将所述驱动电路的控制端和第二端电连接以及将复位电压施加至所述驱动电路的控制端以使所述驱动电路处于固定偏置的截止状态；
所述存储电路配置为存储写入的所述数据信号和阈值电压以及耦合调整所述驱动电路的控制端电压。
2.根据权利要求1所述的像素电路，其中，
所述驱动电路的控制端和第一节点连接，所述驱动电路的第一端和第二节点连接，所述驱动电路的第二端和第三节点连接；
所述数据写入电路包括控制端、第一端和第二端，且分别和扫描线、数据线以及所述第一节点连接；
所述补偿与复位电路与补偿信号端、复位电压端、所述第一节点以及所述第三节点连接；
所述发光元件和所述第三节点以及第二电压端连接。
3.根据权利要求2所述的像素电路，其中，所述补偿与复位电路包括补偿子电路和复位子电路，
所述补偿子电路包括控制端、第一端和第二端，其分别与所述补偿信号端、所述第一节点以及所述第三节点连接；
所述复位子电路包括控制端、第一端和第二端，其分别和所述补偿信号端、所述复位电压端以及所述第一节点连接，或者分别和所述补偿信号端、所述复位电压端以及所述第三节点连接。
4.根据权利要求1所述的像素电路，其中，所述存储电路包括第一存储电路和第二存储电路，
所述第一存储电路和所述驱动电路的控制端以及所述驱动电路的第一端连接，且配置存储写入的所述数据信号；
所述第二存储电路和第一电压端以及所述驱动电路的第一端连接，且配置为耦合调整所述驱动电路的控制端电压。
5.根据权利要求2或3所述的像素电路，还包括发光控制电路，其中，
所述发光控制电路包括控制端、第一端和第二端，其分别和发光控制线、所述第一电压端以及所述第二节点连接，且配置为响应于发光控制信号将第一电压施加至所述第二节点。
6.根据权利要求2或3所述的像素电路，其中，所述驱动电路包括第一晶体管；
所述第一晶体管的栅极作为所述驱动电路的控制端和所述第一节点连接，所述第一晶体管的第一极作为所述驱动电路的第一端和所述第二节点连接，所述第一晶体管的第二极作为所述驱动电路的第二端和所述第三节点连接。
7.根据权利要求2或3所述的像素电路，其中，所述数据写入电路包括第二晶体管；
所述第二晶体管的栅极作为所述数据写入电路的控制端配置为和所述扫描线连接以接收所述扫描信号，所述第二晶体管的第一极作为所述数据写入电路的第一端配置为和所述数据线连接以接收所述数据信号，所述第二晶体管的第二极作为所述数据写入电路的第二端和所述第一节点连接。
8.根据权利要求3所述的像素电路，其中，所述补偿子电路包括第三晶体管；
所述第三晶体管的栅极作为所述补偿子电路的控制端配置为和所述补偿信号端连接以接收所述补偿信号，所述第三晶体管的第一极作为所述补偿子电路的第一端和所述第一节点连接，所述第三晶体管的第二极作为所述补偿子电路的第二端和所述第三节点连接。
9.根据权利要求4所述的像素电路，其中，所述第一存储电路包括第一存储电容；
所述第一存储电容的第一极和所述第一节点连接，所述第一存储电容的第二极和所述第二节点连接。
10.根据权利要求4所述的像素电路，其中，所述第二存储电路包括第二存储电容；
所述第二存储电容的第一极配置为和所述第一电压端连接以接收第一电压，所述第二存储电容的第二极和所述第二节点连接。
11.根据权利要求3所述的像素电路，其中，所述复位子电路包括第四晶体管；
所述第四晶体管的栅极作为所述复位子电路的控制端配置为和所述补偿信号端连接以接收所述补偿信号，
所述第四晶体管的第一极作为所述复位子电路的第一端配置和所述复位电压端连接以接收所述复位电压，
所述第四晶体管的第二极作为所述复位子电路的第二端和所述第一节点连接，或者所述第四晶体管的第二极作为所述复位子电路的第二端和所述第三节点连接。
12.根据权利要求5所述的像素电路，其中，所述发光控制电路包括第五晶体管；
所述第五晶体管的栅极作为所述发光控制电路的控制端配置为和所述发光控制线连接以接收所述发光控制信号，所述第五晶体管的第一极作为所述发光控制电路的第一端配置为和所述第一电压端连接以接收所述第一电压，所述第五晶体管的第二极作为所述发光控制电路的第二端和所述第二节点连接。
13.一种显示装置，包括多个像素单元，所述像素单元包括如权利要求1-12任一所述的像素电路。
14.根据权利要求13所述的显示装置，还包括多条扫描线，
其中，所述多个像素单元排列为多行，一行像素单元的像素电路的数据写入电路的控制端连接到同一条扫描线，且所述一行像素单元的像素电路的补偿与复位电路的控制端连接到另一条扫描线，所述另一条扫描线还与前一行的像素单元的像素电路的数据写入电路的控制端连接。
15.根据权利要求13所述的显示装置，还包括多条扫描线和多条复位控制线，
其中，所述多个像素单元排列为多行，一行像素单元的像素电路的数据写入电路的控制端连接到同一条扫描线，且一行像素单元的像素电路的补偿与复位电路的控制端连接到同一条复位控制线。
16.一种权利要求1所述的像素电路的驱动方法，包括：复位及补偿阶段、数据写入阶段和发光阶段；其中，
在复位及补偿阶段，输入所述补偿信号，开启所述补偿与复位电路，对所述第一存储电路进行复位，并且对所述驱动电路进行补偿，以使所述驱动电路处于固定偏置的截止状态；
在数据写入阶段，输入所述扫描信号和所述数据信号，开启所述数据写入电路，所述数据写入电路将所述数据信号写入所述第一存储电路，所述第二存储电路根据所述驱动电路的控制端的电压变化量耦合调整所述驱动电路的第一端的电压；以及
在所述发光阶段，将所述驱动电流施加至所述发光元件以使其发光。
17.一种权利要求5所述的像素电路的驱动方法，包括：复位及补偿阶段、数据写入阶段和发光阶段；其中，
在复位及补偿阶段，输入所述补偿信号，开启所述补偿与复位电路，对所述第一存储电路进行复位，并且对所述驱动电路进行补偿，以使所述驱动电路处于固定偏置的截止状态；
在数据写入阶段，输入所述扫描信号和所述数据信号，开启所述数据写入电路，所述数据写入电路将所述数据信号写入所述第一存储电路，所述第二存储电路根据所述第一节点的电压变化量耦合调整所述第二节点的电压；以及
在发光阶段，输入所述发光控制信号，开启所述发光控制电路和所述驱动电路，所述第二存储电路根据所述第二节点的电压的变化耦合调整所述第一节点的电压，所述发光控制电路将所述驱动电流施加至所述发光元件以使其发光。
CN201810012007.3A 2018-01-05 2018-01-05 像素电路及其驱动方法、显示装置 Pending CN110010072A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810012007.3A CN110010072A (zh) 2018-01-05 2018-01-05 像素电路及其驱动方法、显示装置
PCT/CN2018/116769 WO2019134459A1 (zh) 2018-01-05 2018-11-21 像素电路及其驱动方法、显示装置
US16/466,418 US11620942B2 (en) 2018-01-05 2018-11-21 Pixel circuit, driving method thereof and display device
EP18882285.2A EP3736800A4 (en) 2018-01-05 2018-11-21 PIXEL CIRCUIT AND CONTROL PROCEDURE FOR IT AS WELL AS DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810012007.3A CN110010072A (zh) 2018-01-05 2018-01-05 像素电路及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN110010072A true CN110010072A (zh) 2019-07-12

Family

ID=67144063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810012007.3A Pending CN110010072A (zh) 2018-01-05 2018-01-05 像素电路及其驱动方法、显示装置

Country Status (4)

Country Link
US (1) US11620942B2 (zh)
EP (1) EP3736800A4 (zh)
CN (1) CN110010072A (zh)
WO (1) WO2019134459A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712026B (zh) * 2020-02-10 2020-12-01 友達光電股份有限公司 畫素電路
CN112053661A (zh) * 2020-09-28 2020-12-08 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
CN112102785A (zh) * 2020-10-15 2020-12-18 厦门天马微电子有限公司 像素电路、显示面板及其驱动方法和显示装置
CN112270909A (zh) * 2020-03-19 2021-01-26 友达光电股份有限公司 像素驱动电路
CN113838421A (zh) * 2021-07-30 2021-12-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN114093294A (zh) * 2020-08-24 2022-02-25 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN116386541A (zh) * 2023-06-05 2023-07-04 惠科股份有限公司 显示驱动电路、显示驱动方法及显示面板
CN116884350A (zh) * 2023-09-07 2023-10-13 惠科股份有限公司 像素驱动电路、显示面板及显示装置
WO2024060430A1 (zh) * 2022-09-23 2024-03-28 昆山国显光电有限公司 像素电路及其驱动方法、显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230025781A (ko) * 2020-06-18 2023-02-23 소니 세미컨덕터 솔루션즈 가부시키가이샤 표시 장치, 표시 장치의 제조 방법 및 전자 기기
US20230077359A1 (en) * 2021-09-16 2023-03-16 Innolux Corporation Electronic device
US11888470B2 (en) * 2021-11-23 2024-01-30 Innolux Corporation Electronic device

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659617A (zh) * 2002-06-07 2005-08-24 卡西欧计算机株式会社 有源矩阵发光二极管像素结构及其驱动方法
CN101226719A (zh) * 2007-01-16 2008-07-23 三星Sdi株式会社 有机发光显示器
CN101286298A (zh) * 2007-04-10 2008-10-15 三星Sdi株式会社 像素、利用该像素的有机发光显示装置及其驱动方法
CN101345022A (zh) * 2007-07-09 2009-01-14 乐金显示有限公司 发光显示器件及其驱动方法
CN103035202A (zh) * 2012-12-25 2013-04-10 友达光电股份有限公司 一种像素补偿电路
CN104575378A (zh) * 2014-12-23 2015-04-29 北京大学深圳研究生院 像素电路、显示装置及显示驱动方法
CN104715723A (zh) * 2015-03-19 2015-06-17 北京大学深圳研究生院 显示装置及其像素电路和驱动方法
CN104933993A (zh) * 2015-07-17 2015-09-23 合肥鑫晟光电科技有限公司 像素驱动电路及其驱动方法、显示装置
US20150371590A1 (en) * 2014-06-23 2015-12-24 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
CN105632404A (zh) * 2016-03-11 2016-06-01 上海天马有机发光显示技术有限公司 一种有机发光显示电路及其驱动方法
CN106920508A (zh) * 2017-05-15 2017-07-04 京东方科技集团股份有限公司 像素驱动电路、方法、像素电路、显示面板和装置
CN106981269A (zh) * 2017-06-05 2017-07-25 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN107452339A (zh) * 2017-07-31 2017-12-08 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、有机发光显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185305A (zh) * 2015-09-10 2015-12-23 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
KR102457757B1 (ko) * 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
US10127859B2 (en) 2016-12-29 2018-11-13 Lg Display Co., Ltd. Electroluminescent display
US20190057982A1 (en) * 2017-08-18 2019-02-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display and improving method and improving device of bending display abnormality thereof
CN107346654B (zh) 2017-08-29 2023-11-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659617A (zh) * 2002-06-07 2005-08-24 卡西欧计算机株式会社 有源矩阵发光二极管像素结构及其驱动方法
CN101226719A (zh) * 2007-01-16 2008-07-23 三星Sdi株式会社 有机发光显示器
CN101286298A (zh) * 2007-04-10 2008-10-15 三星Sdi株式会社 像素、利用该像素的有机发光显示装置及其驱动方法
CN101345022A (zh) * 2007-07-09 2009-01-14 乐金显示有限公司 发光显示器件及其驱动方法
CN103035202A (zh) * 2012-12-25 2013-04-10 友达光电股份有限公司 一种像素补偿电路
US20150371590A1 (en) * 2014-06-23 2015-12-24 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
CN104575378A (zh) * 2014-12-23 2015-04-29 北京大学深圳研究生院 像素电路、显示装置及显示驱动方法
CN104715723A (zh) * 2015-03-19 2015-06-17 北京大学深圳研究生院 显示装置及其像素电路和驱动方法
CN104933993A (zh) * 2015-07-17 2015-09-23 合肥鑫晟光电科技有限公司 像素驱动电路及其驱动方法、显示装置
CN105632404A (zh) * 2016-03-11 2016-06-01 上海天马有机发光显示技术有限公司 一种有机发光显示电路及其驱动方法
CN106920508A (zh) * 2017-05-15 2017-07-04 京东方科技集团股份有限公司 像素驱动电路、方法、像素电路、显示面板和装置
CN106981269A (zh) * 2017-06-05 2017-07-25 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN107452339A (zh) * 2017-07-31 2017-12-08 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、有机发光显示面板及显示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712026B (zh) * 2020-02-10 2020-12-01 友達光電股份有限公司 畫素電路
CN112750394A (zh) * 2020-02-10 2021-05-04 友达光电股份有限公司 像素电路
CN112270909A (zh) * 2020-03-19 2021-01-26 友达光电股份有限公司 像素驱动电路
CN114093294A (zh) * 2020-08-24 2022-02-25 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN114093294B (zh) * 2020-08-24 2023-12-12 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN112053661A (zh) * 2020-09-28 2020-12-08 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示面板和显示装置
CN112102785A (zh) * 2020-10-15 2020-12-18 厦门天马微电子有限公司 像素电路、显示面板及其驱动方法和显示装置
CN112102785B (zh) * 2020-10-15 2024-04-16 厦门天马微电子有限公司 像素电路、显示面板及其驱动方法和显示装置
CN113838421A (zh) * 2021-07-30 2021-12-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
WO2024060430A1 (zh) * 2022-09-23 2024-03-28 昆山国显光电有限公司 像素电路及其驱动方法、显示面板
CN116386541A (zh) * 2023-06-05 2023-07-04 惠科股份有限公司 显示驱动电路、显示驱动方法及显示面板
CN116884350A (zh) * 2023-09-07 2023-10-13 惠科股份有限公司 像素驱动电路、显示面板及显示装置
CN116884350B (zh) * 2023-09-07 2024-01-16 惠科股份有限公司 像素驱动电路、显示面板及显示装置

Also Published As

Publication number Publication date
US11620942B2 (en) 2023-04-04
WO2019134459A1 (zh) 2019-07-11
US20210358405A1 (en) 2021-11-18
EP3736800A4 (en) 2021-06-02
EP3736800A1 (en) 2020-11-11

Similar Documents

Publication Publication Date Title
US11837162B2 (en) Pixel circuit and driving method thereof, display panel
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
CN110010072A (zh) 像素电路及其驱动方法、显示装置
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
CN105741781B (zh) Amoled像素驱动电路及像素驱动方法
WO2020146978A1 (zh) 像素电路、显示面板及像素电路的驱动方法
CN109599062A (zh) 像素电路及其驱动方法、显示装置
CN109872692B (zh) 像素电路及其驱动方法、显示装置
US11657759B2 (en) Pixel circuit and method of driving the same, display panel
CN109523956A (zh) 像素电路及其驱动方法、显示装置
CN110021263A (zh) 像素电路及其驱动方法、显示面板
CN108257549A (zh) 电致发光显示器
WO2020151007A1 (zh) 像素驱动电路及其驱动方法、显示面板
CN108510936A (zh) 电致发光显示装置
CN109979394A (zh) 像素电路及其驱动方法、阵列基板及显示装置
CN108376534A (zh) 像素电路及其驱动方法、显示面板
CN109859692A (zh) 显示驱动电路及其驱动方法、显示面板及显示装置
CN109903720A (zh) 发光显示设备及其驱动方法
CN115691422A (zh) 像素电路及其驱动方法、显示面板
US11527199B2 (en) Pixel circuit including discharge control circuit and storage control circuit and method for driving pixel circuit, display panel and electronic device
CN207966467U (zh) 像素电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190712

RJ01 Rejection of invention patent application after publication