KR20230025781A - 표시 장치, 표시 장치의 제조 방법 및 전자 기기 - Google Patents

표시 장치, 표시 장치의 제조 방법 및 전자 기기 Download PDF

Info

Publication number
KR20230025781A
KR20230025781A KR1020227043555A KR20227043555A KR20230025781A KR 20230025781 A KR20230025781 A KR 20230025781A KR 1020227043555 A KR1020227043555 A KR 1020227043555A KR 20227043555 A KR20227043555 A KR 20227043555A KR 20230025781 A KR20230025781 A KR 20230025781A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
light emitting
display device
peripheral circuit
transistors
Prior art date
Application number
KR1020227043555A
Other languages
English (en)
Inventor
켄이치 아오야기
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20230025781A publication Critical patent/KR20230025781A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

발광부(20)를 구동하는 복수의 화소 트랜지스터(400)로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부(40)가 마련된 제1 반도체 기판(100)과, 상기 발광부, 및, 상기 구동 회로부에 신호 전압을 공급하는 복수의 주변 회로 트랜지스터(300)를 포함하는 주변 회로부(30)가 마련되고, 상기 제1 반도체 기판상에 적층되고, 상기 제1 반도체 기판에 접합된 제2 반도체 기판(200)을 구비하고, 상기 복수의 화소 트랜지스터의 게이트 산화막(404)의 막두께는 상기 복수의 주변 회로 트랜지스터의 게이트 산화막(304)의 막두께에 비해 두꺼운, 표시 장치를 제공한다.

Description

표시 장치, 표시 장치의 제조 방법 및 전자 기기
본 개시는, 표시 장치, 표시 장치의 제조 방법 및 전자 기기에 관한 것이다.
근래, 액정 표시 장치에 대신하는 표시 장치로서, 유기 일렉트로루미네선스 소자(이하, 유기 EL 소자라고 부른다)를 이용한 유기 일렉트로루미네선스 표시 장치(유기 EL 표시 장치라고 부른다)의 개발이 진행되고 있다(예를 들면 하기 특허 문헌 1).
특허 문헌 1: 특개2014-98779호 공보
최근에는, 상기 유기 EL 표시 장치에 대해, 더한층의 고정밀화, 고해상도화가 강하게 요구되고 있다. 그래서, 이와 같은 요구에 응하기 위해, 상기 표시 장치에서, 화소수가 증가하고, 데이터 처리수도 증가하게 되는데, 그것에 수반하여, 데이터 처리를 행하는 주변 회로부의 면적이 증가하게 된다. 그래서, 당해 주변 회로부의 면적의 증가를 억제하기 위해, 주변 회로부에 마련되는 주변 회로 트랜지스터는, 미세 프로세스를 이용한 작은 면적의 트랜지스터일 것이 요구된다. 한편, 유기 EL 표시 장치의 유기 EL 소자를 구동하기 위해서는, 비교적 높은 전압을 인가한다. 그 때문에, 각 유기 EL 소자를 구동하는 구동 회로를 구성하는 화소 트랜지스터에 대해서는, 높은 내압을 갖을 것이 요구된다. 즉, 화소 트랜지스터에 대해서는, 상술한 미세 프로세스로 제작된 주변 회로 트랜지스터와는 다른 특성이나 구성을 갖을 것이 요구되게 된다.
따라서 다른 특성이나 구성을 갖기 때문에, 유기 EL 표시 장치에서의, 주변 회로부의 미세한 주변 회로 트랜지스터와, 구동 회로부의 화소 트랜지스터를 효율적으로 제작하기가 어렵다.
그래서, 이상과 같은 사정을 감안하여, 본 개시에서는, 고정밀화, 고해상도화의 요구에 응하면서, 실장 면적의 증가를 억제하고, 또한, 효율적으로 제작하는 것이 가능한, 표시 장치, 표시 장치의 제조 방법 및 전자 기기를 제안한다.
본 개시에 의하면, 발광부를 구동하는 복수의 화소 트랜지스터로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부가 마련된 제1 반도체 기판과, 상기 발광부, 및, 상기 구동 회로부에 신호 전압을 공급하는 복수의 주변 회로 트랜지스터를 포함하는 주변 회로부가 마련되고, 상기 제1 반도체 기판상에 적층되고, 상기 제1 반도체 기판에 접합된 제2 반도체 기판을 구비하고, 상기 복수의 화소 트랜지스터의 게이트 산화막의 막두께는, 상기 복수의 주변 회로 트랜지스터의 게이트 산화막의 막두께에 비해 두꺼운, 표시 장치가 제공된다.
또한, 본 개시에 의하면, 발광부를 구동하는 복수의 화소 트랜지스터로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부가 마련된 제1 반도체 기판을 제작하고, 상기 발광부, 및, 상기 구동 회로부에 신호 전압을 공급하는 복수의 주변 회로 트랜지스터를 포함하는 주변 회로부가 마련된 제2 반도체 기판을 제작하고, 상기 제1 반도체 기판상에, 상기 제2 반도체 기판을 적층하여, 접합하는 것을 포함하고, 상기 제1 반도체 기판의 제작에서는, 상기 복수의 화소 트랜지스터의 게이트 산화막의 막두께가, 상기 복수의 주변 회로 트랜지스터의 게이트 산화막의 막두께에 비해 두껍게 되도록, 상기 복수의 화소 트랜지스터를 제작하는, 표시 장치의 제조 방법이 제공된다.
또한, 본 개시에 의하면, 하나 또는 복수의 표시 장치를 탑재하는 전자 기기로서, 상기 표시 장치는, 발광부를 구동하는 복수의 화소 트랜지스터로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부가 마련된 제1 반도체 기판과, 상기 발광부, 및, 상기 구동 회로부에 신호 전압을 공급하는 복수의 주변 회로 트랜지스터를 포함하는 주변 회로부가 마련되고, 상기 제1 반도체 기판상에 적층되고, 상기 제1 반도체 기판에 접합된 제2 반도체 기판을 가지고, 상기 복수의 화소 트랜지스터의 게이트 산화막의 막두께는, 상기 복수의 주변 회로 트랜지스터의 게이트 산화막의 막두께에 비해 두꺼운, 전자 기기가 제공된다.
도 1은 본 개시의 실시 형태의 표시 장치(10)의 평면 구조의 한 예를 모식적으로 도시한 단면도.
도 2는 본 개시의 실시 형태의 표시 장치(10)의 구동 회로부(40)의 한 예의 등가 회로도.
도 3은 본 개시의 제1 실시 형태의 표시 장치(10)의 단면 구조의 한 예를 모식적으로 도시한 단면도.
도 4는 본 개시의 제1 실시 형태의 표시 장치(10a)의 단면 구조의 다른 한 예를 모식적으로 도시한 단면도.
도 5A는 본 개시의 제1 실시 형태에 관한 표시 장치(10a)의 제조 방법을 설명하기 위한 설명도(그 1).
도 5B는 본 개시의 제1 실시 형태에 관한 표시 장치(10a)의 제조 방법을 설명하기 위한 설명도(그 2).
도 5C는 본 개시의 제1 실시 형태에 관한 표시 장치(10a)의 제조 방법을 설명하기 위한 설명도(그 3).
도 5D는 본 개시의 제1 실시 형태에 관한 표시 장치(10a)의 제조 방법을 설명하기 위한 설명도(그 4).
도 6은 본 개시의 제2 실시 형태의 표시 장치(10b)의 단면 구조의 한 예를 모식적으로 도시한 단면도.
도 7A는 본 개시의 제2 실시 형태에 관한 표시 장치(10b)의 제조 방법을 설명하기 위한 설명도(그 1).
도 7B는 본 개시의 제2 실시 형태에 관한 표시 장치(10b)의 제조 방법을 설명하기 위한 설명도(그 2).
도 7C는 본 개시의 제2 실시 형태에 관한 표시 장치(10b)의 제조 방법을 설명하기 위한 설명도(그 3).
도 7D는 본 개시의 제2 실시 형태에 관한 표시 장치(10b)의 제조 방법을 설명하기 위한 설명도(그 4).
도 7E는 본 개시의 제2 실시 형태에 관한 표시 장치(10b)의 제조 방법을 설명하기 위한 설명도(그 5).
도 8은 본 개시의 제3의 실시 형태의 표시 장치(10c)의 단면 구조의 한 예를 모식적으로 도시한 단면도.
도 9는 본 개시의 실시 형태에 관한 표시 장치(10)가 적용될 수 있는 전자 기기의 한 예를 도시하는 외관도.
도 10은 본 개시의 실시 형태에 관한 표시 장치(10)가 적용될 수 있는 전자 기기의 다른 한 예를 도시하는 외관도.
도 11은 본 개시의 실시 형태에 관한 표시 장치(10)가 적용될 수 있는 전자 기기의 더 다른 한 예를 도시하는 외관도.
도 12는 본 개시의 실시 형태에 관한 표시 장치(10)가 적용될 수 있는 전자 기기의 더 다른 한 예를 도시하는 외관도.
이하에 첨부 도면을 참조하면서, 본 개시의 알맞은 실시의 형태에 관해 상세히 설명한다. 또한, 본 명세서 및 도면에서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 관해서는, 동일한 부호를 붙임에 의해 중복 설명을 생략한다.
또한, 본 명세서 및 도면에서, 다른 실시 형태의 유사한 구성 요소에 관해서는, 동일한 부호의 후에 다른 알파벳을 붙여서 구별하는 경우가 있다. 단, 유사한 구성 요소의 각각을 특히 구별할 필요가 없는 경우, 동일 부호만을 붙인다.
또한, 이하의 설명에서 참조되는 도면은, 본 개시의 실시 형태의 설명과 그 이해를 촉구하기 위한 도면이고, 알기 쉽게 하기 위해, 도면 중에 나타나는 형상이나 치수, 비 등은 실제와 다른 경우가 있다. 또한, 도면 중에 나타나는 표시 장치나 표시 장치에 포함되는 구성 요소 등은, 이하의 설명과 공지의 기술을 참작하여 적절히, 설계 변경할 수 있다. 또한, 이하의 설명에서는, 표시 장치의 적층 구조의 상하 방향은, 특별한 단서가 없는 한은, 표시 장치가 방사하는 광이 아래로부터 위를 향하도록, 표시 장치를 배치한 경우의 상대 방향에 대응한다.
이하의 설명에서는, 「개략 동일」이란, 수학적으로 동일 또는 동등한 경우만을 의미하는 것이 아니고, 본 개시의 한 실시 형태에 관한 표시 장치의 동작에서 허용되는 정도의 차이(오차)가 있는 경우도 포함하는 것을 의미한다.
또한, 이하의 회로(전기적인 접속)의 설명에서는, 특별한 단서가 없는 한은, 「전기적으로 접속」이란, 복수 요소의 사이를 전기(신호)가 도통하도록 접속하는 것을 의미한다. 더하여, 이하의 설명에서 「전기적으로 접속」에는, 복수의 요소를 직접적으로, 또한, 전기적으로 접속하는 경우뿐만 아니라, 다른 요소를 통해 간접적으로, 또한, 전기적으로 접속하는 경우도 포함하는 것으로 한다.
또한, 설명은 이하의 순서로 행하는 것으로 한다.
1. 본 발명자가 본 개시의 실시 형태를 창작하는데 이르는 배경
1. 1 평면 구조
1. 2 구동 회로부의 등가 회로
1. 3 배경
2. 제1 실시 형태
2. 1 단면 구조
2. 2 변형례
2. 3 제조 방법
3. 제2 실시 형태
3. 1 단면 구조
3. 2 제조 방법
4. 제3의 실시 형태
5. 결말
6. 적용례
7. 보충
≪1. 본 발명자가 본 개시의 실시 형태를 창작하는데 이르는 배경≫
우선, 본 개시의 실시 형태의 상세 내용을 설명하기 전에, 본 발명자가 본 개시의 실시 형태를 창작하는데 이르는 배경에 관해 설명한다.
<1. 1 평면 구조>
도 1을 참조하여, 본 개시의 실시 형태에 관한 표시 장치(10)의 평면 구조의 한 예에 관해 설명한다. 도 1은, 본 개시의 실시 형태의 표시 장치(10)의 평면 구조의 한 예를 모식적으로 도시한 단면도이다. 이하의 설명에서는, 본 실시 형태의 표시 장치(10)로서, 유기 EL 표시 장치를 예로 들어 설명한다.
본 개시의 실시 형태에 관한 표시 장치(10)는, 상세는 후술하지만, 반도체 기판(100)과, 반도체 기판(200)이 적층되고, 반도체 기판(100, 200)을 서로 접합함에 의해 구성된다. 또한, 반도체 기판(100, 200)은, 예를 들면, 단결정 Si(실리콘) 기판이라도 좋으며, SiC(실리콘 카바이드) 기판 등의 다른 반도체 기판이라도 좋다. 그래서, 도 1에서는, 표시 장치(10)를 상방(발광부(20)의 상방)에서 본, 표시 장치(10)의 평면시가 도시되고, 환언하면, 상기 적층에서의 상측에 위치하는 반도체 기판(200)을 상방에서 본 평면시가 도시되어 있다.
상세하게는, 반도체 기판(200)에는, 도 1에 도시하는 바와 같이, 발광부(20)와, 주변 회로부(30)와, 패드(50)가 주로 마련되어 있다. 이하에, 본 실시 형태에 관한 표시 장치(10)의 반도체 기판(200)에 마련된 각 블록의 상세에 관해 설명한다.
(발광부(20))
발광부(20)는, 수평 방향 및 수직 방향(행방향 및 열방향)에 따라 매트릭스형상으로 배열된 복수의 발광 소자(220)(도 3 참조)를 갖는다. 발광 소자(220)는, 예를 들면, 공급되는 전류의 크기에 응하여 발광휘도가 변화하는, 유기 EL(Electronic Luminescent) 소자(OLED)일 수 있다. 보다 구체적으로는, 각 발광 소자(220)는, 애노드 전극(240), 유기 재료층(274), 캐소드 전극(272), 절연막(270), 다른 색(청색, 적색, 녹색)의 컬러 필터(222)(도 3 참조) 등으로 이루어지는 주지의 구성이나 구조를 갖는다. 또한, 상기 유기 재료층은, 예를 들면 정공 수송층(도시 생략), 발광층(도시 생략), 전자 수송층(도시 생략)이 적층된 구조를 갖는다. 이하의 설명에서는, 하나의 컬러 필터(222)마다 하나의 발광 소자(220)가 마련되어 있는 것으로 한다. 또한, 발광 소자(220)마다에, 발광 소자(220)를 구동하는 구동 회로 블록(화소 트랜지스터군)이 마련되어 있어도 좋다. 또한, 하나 또는 복수의 구동 회로 블록이, 후술하는 구동 회로부(40)(도 2, 도 3 참조)를 구성하게 된다.
또한, 본 실시 형태에서는, 표시 장치(10)는, 모노크롬 표시되는 구성이라도 좋고, 컬러 표시되는 구성이라도 좋다. 또한, 컬러 표시의 구성으로 하는 경우에는, 발광 소자(220)는, 컬러 필터(222)를 갖지 않는, 애노드 전극(240), 유기 재료층(274), 캐소드 전극(272), 절연막(270) 등으로 이루어지는 구성이라도 좋다.
(주변 회로부(30))
주변 회로부(30)는, 도 1에 도시하는 바와 같이, 발광부(20)의 주위에 위치하고, 상술한 구동 회로부(40)에 신호 전압 또는 전원 전압을 공급하는 회로부이다. 상세하게는, 주변 회로부(30)는, 예를 들면, 수평 방향 주사 회로(도시 생략), 수직 방향 주사 회로(도시 생략), 감마 전압 생성 회로(도시 생략), 타이밍 컨트롤러(도시 생략), D/A(Digital/Analog) 변환기(도시 생략), 증폭기(도시 생략), 인터페이스(도시 생략), 메모리(도시 생략) 등을 포함할 수 있다. 또한, 주변 회로부(30)는, 테스트 회로(도시 생략)를 갖고 있어도 좋다. 또한, 이하의 설명에서는, 수평 방향 주사 회로는, 주사 회로(33) 및 발광 제어 트랜지스터 제어 회로(34)에 대응하고, 수직 방향 주사 회로는, 화상 신호 출력 회로(35)에 대응한다(도 2 참조).
(패드(50))
패드(50)는, 발광부(20)의 발광 소자(220)의 캐소드 전극(272)(도 3 참조)에 전원 회로를 전기적으로 접속하거나, 각종 트랜지스터에 전압을 인가하기 위해, 각종 트랜지스터에 전원 회로를 전기적으로 접속하거나 하기 위한 패드이다. 패드(50)는, 예를 들면, 금속막 등의 도전성 재료로 형성된다.
또한, 본 실시 형태에 관한 표시 장치(10)의 평면 구성례는, 도 1에 도시되는 예로 한정되는 것이 아니고, 예를 들면, 다른 회로부 등을 포함해도 좋다.
<1. 2 구동 회로부의 등가 회로>
다음에, 도 2를 참조하여, 본 개시의 실시 형태에 관한 표시 장치(10)의 구동 회로부(40)의 등가 회로에 관해 설명한다. 도 2는, 본 개시의 실시 형태의 표시 장치(10)의 구동 회로부(40)의 한 예의 등가 회로도로서, 상세하게는, 도 2에 도시하는 등가 회로는, 1화소(하나의 발광 소자(220))분마다 마련된 구동 회로 블록(화소 트랜지스터군)을 나타낸다. 이하의 설명에서는, 구동 회로부(40)의 구동 회로 블록으로서, 4개의 트랜지스터와 2개의 용량을 갖는 4Tr-2C형의 회로 구성을 예로 들어 설명하지만, 본 실시 형태는 이것으로 한정되는 것이 아니다. 본 실시 형태에서는, 예를 들면, 3개의 트랜지스터와 2개의 용량을 갖는 3Tr-2C형의 회로 구성, 4개의 트랜지스터와 하나의 용량을 갖는 4Tr-1C형의 회로 구성, 3개의 트랜지스터와 하나의 용량을 갖는 3Tr-1C형의 회로 구성 등을 적용할 수 있다.
구동 회로부(40)는, 발광부(20)의 발광 소자(220)를 구동하는 회로부이고, 앞서 설명한 바와 같이, 도 2에 도시하는 하나 또는 복수의 구동 회로 블록에 의해 구성되게 된다(도 3 참조).
구동 회로부(40)는, 도 2에 도시하는 바와 같이, 4개의 트랜지스터(화소 트랜지스터)(구동 트랜지스터(TRDrv), 화상 신호 기록 트랜지스터(TRSig), 제1 발광 제어 트랜지스터(TREL_C1) 및 제2 발광 제어 트랜지스터(TREL_C2))와, 2개의 용량(제1 용량부(C1), 제2 용량부(C2))과, 각종 신호선(주사선(SCL), 데이터선(DTL), 제1 전류 공급선(CSL1), 제2 전류 공급선(CSL2), 제1 발광 제어선(CLEL_C1), 제2 발광 제어선(CLEL_C2))을 포함할 수 있다. 구동 회로부(40)는, 발광부(20)를 구성하는 복수의 발광 소자(220)의 각각에 대응하도록 마련된, 상술한 4개의 트랜지스터 및 2개의 용량을 포함하는 트랜지스터군(화소 트랜지스터군)을 포함한다.
구동 트랜지스터(TRDrv)는, 발광부(20)에 흐르는 전류를 제어하여, 발광 소자(220)의 구동하는 트랜지스터이다. 구동 트랜지스터(TRDrv)는, 발광부(20)의 애노드에 접속되는 일방의 소스/드레인과, 제1 발광 제어 트랜지스터(TREL_C1)의 일방의 소스/드레인에 접속되는 타방의 소스/드레인과, 화상 신호 기록 트랜지스터(TRsig)의 일방의 소스/드레인 및 제1 용량부(C1)의 일방의 전극에 접속되는 게이트를 갖는다.
화상 신호 기록 트랜지스터(TRSig)는, 신호 전압(행 선택 신호)을 스위칭 하여, 신호 전압에 따라 행 선택을 행하는 트랜지스터이다. 화상 신호 기록 트랜지스터(TRSig)는, 데이터선(DTL)을 통해 화상 신호 출력 회로(35)에 접속된 타방의 소스/드레인과, 주사선(SCL)을 통해 주사 회로(33)에 접속된 게이트를 갖는다.
제1 발광 제어 트랜지스터(TREL_C1)는, 전원 전압(열 선택 신호)을 스위칭하여, 전원 전압에 따라 열 선택을 행하는 트랜지스터이다. 제1 발광 제어 트랜지스터(TREL_C1)는, 제1 전류 공급선(CSL1)을 통해 제1 전류 공급부(36)에 접속되는 타방의 소스/드레인과, 제1 발광 제어선(CLEL_C1)을 통해 발광 제어 트랜지스터 제어 회로(34)에 접속되는 게이트를 갖는다. 제1 발광 제어 트랜지스터(TREL_C1)의 타방의 소스/드레인 영역에는, 제1 전류 공급부(36)로부터 구동 전압(Vcc)이 인가된다.
제2 발광 제어 트랜지스터(TREL_C2)는, 발광부(20)에 인가된 전압(애노드 전압)을 리셋하는 트랜지스터이다. 제2 발광 제어 트랜지스터(TREL_C2)는, 발광부(20)의 애노드에 접속되는 일방의 소스/드레인과, 리셋 전압선(Vss)에 접속되는 타방의 소스/드레인과, 제2 발광 제어선(CLEL_C2)을 통해 발광 제어 트랜지스터 제어 회로(34)에 접속되는 게이트를 갖는다.
제1 용량부(C1)와 제2 용량부(C2)는 상호 직렬로 접속된다. 제1 용량부(C1)의 일방의 전극은, 구동 트랜지스터(TRDrv)의 게이트 및 화상 신호 기록 트랜지스터(TRSig)의 일방의 소스/드레인에 접속된다. 제1 용량부(C1)의 타방의 전극과 제2 용량부(C2)의 일방의 전극은, 구동 트랜지스터(TRDrv)의 타방의 소스/드레인 및 제1 발광 제어 트랜지스터(TREL_C1)의 일방의 소스/드레인에 접속된다. 제2 용량부(C2)의 타방의 전극은, 제2 전류 공급선(CSL2)을 통해 제2 전류 공급부(37)에 접속된다. 제2 용량부(C2)의 타방의 전극에는, 제2 전류 공급부(37)로부터 구동 전압(Vcc)이 인가된다.
앞서 설명한 바와 같이, 발광 소자(220)는, 애노드 전극(240), 유기 재료층(274), 캐소드 전극(272), 절연막(270), 컬러 필터(222)(도 3 참조) 등으로 이루어지는 주지의 구성이나 구조를 갖는다. 그래서, 상기 애노드 전극(240)은, 구동 트랜지스터(TRDrv)의 일방의 소스/드레인과 제2 발광 제어 트랜지스터(TREL_C2)의 일방의 소스/드레인에 접속된다. 또한, 상기 캐소드 전극(272)은, 전원선(Vcath)에 접속된다.
또한, 본 실시 형태에서는, 구동 트랜지스터(TRDrv), 화상 신호 기록 트랜지스터(TRSig), 제1 발광 제어 트랜지스터(TREL_C1) 및 제2 발광 제어 트랜지스터(TREL_C2)는, 예를 들면, p형 채널의 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)로 이루어지고, p형의 실리콘 반도체 기판에 형성된 n형의 웰 내에 형성된다.
또한, 본 실시 형태에 관한 구동 회로부(40)의 회로 구성례는, 앞서 설명한 바와 같이, 도 2에 도시되는 예로 한정되는 것이 아니다.
<1. 3 배경>
앞서 설명한 바와 같이, 표시 장치(10)로서, 예를 들면 유기 EL 소자를 이용한 유기 일렉트로루미네선스 표시 장치의 개발이 진행되고 있는데, 고정밀화, 고해상도화의 요구(예를 들면, 4K, 8K)에 응하여, 발광부(20)의 화소수(발광 소자(220)의 수)가 증가해 오고 있다. 그래서, 화소수의 증가에 수반하여, 주변 회로부(30)의 배선의 수도 증가하고, 배선수에 응하여 배선의 라우팅이 복잡화하여 가기 때문에, 주변 회로부(30)의 면적이 증가하게 된다.
또한, 주변 회로부(30)에 대해서는, 화소수의 증가에 의한 데이터 처리수의 증가에 의해, 주변 회로부(30)에서의 고속 처리가 요구된다. 따라서, 주변 회로부(30)에 포함되는 주변 회로 트랜지스터(300)(도 3 참조)는, 데이터 처리수의 증가에 수반하여 그 수가 증가해도, 주변 회로부(30)의 면적의 증가를 억제하면서, 지연(遲延)이 생기는 것을 억제하는 것이 가능한, 미세 프로세스를 이용한 작은 면적의 트랜지스터일 것이 요구된다.
한편, 유기 EL 소자로 이루어지는 발광 소자(220)를 구동하는 구동 회로부(40)에 포함되는 화소 트랜지스터(400)(도 3 참조)에 대해서는, 발광 소자(220)에 인가되는 구동 전압이 높기 때문에, 높은 내압을 갖을 것이 요구된다. 따라서, 화소 트랜지스터(400)는, 내압을 높이기 위해, 예를 들면, 그 면적을 크게 하는 것이나, 게이트 산화막(404)(도 3 참조)을 두껍게 하게 된다. 즉, 화소 트랜지스터(400)에 대해서는, 상술한 미세 프로세스로 제작되는 주변 회로 트랜지스터(300)와는 다른 특성이나 구성을 갖을 것이 요구되게 된다.
그래서, 상술한 바와 같은 표시 장치(10)의 제조에서는, 다른 특성이나 구성을 갖기 때문에, 주변 회로부(30)의 주변 회로 트랜지스터(300)와, 구동 회로부(40)의 화소 트랜지스터(400)를 효율적으로, 또한, 알맞게, 동일 프로세스로 제작하기가 어렵다.
그래서, 이와 같은 상황을 감안하여, 본 발명자는, 고정밀화, 고해상도화의 요구에 응하면서, 실장 면적의 증가를 억제하고, 또한, 효율적으로 제작하는 것이 가능한, 본 개시의 실시 형태에 관한 표시 장치(10)를 창작하는데 이르렀다. 이하에, 이와 같은 본 개시의 실시 형태의 상세에 관해 순차적으로 설명한다.
≪2. 제1 실시 형태≫
<2. 1 단면 구조>
우선은, 도 3을 참조하여, 본 개시의 제1 실시 형태에 관한 표시 장치(10)의 단면 구조를 설명한다. 도 3은, 본 실시 형태의 표시 장치(10)의 단면 구조의 한 예를 모식적으로 도시한 단면도이다. 또한, 도 3에서는, 본 실시 형태에서, 게이트 산화막(304, 404)에 관해서는, 트랜지스터에 따라 그 막두께가 다른 것을 강조해서 나타내기 위해, 게이트 산화막(304, 404) 이외의 다른 층과 비교하여 두껍게 도시하고 있다.
도 3에 도시하는 바와 같이, 본 실시 형태의 표시 장치(10)는, 반도체 기판(제1 반도체 기판(100))과 반도체 기판(제2 반도체 기판(200))의 적층체로 구성된다. 상세하게는, 반도체 기판(200)은, 반도체 기판(100)상에 적층되고, 반도체 기판(100)에 접합되어 있다. 이하, 반도체 기판(100, 200)의 상세에 관해 순차적으로 설명한다.
(반도체 기판(100))
반도체 기판(100)은, 발광부(20)를 구동하는 복수의 화소 트랜지스터(400)로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부(40)의 일부를 갖는다. 상세하게는, 반도체 기판(100)은, 반도체 기판(100)의, 반도체 기판(200)과 마주 대하는 표면(100a)측에 마련되는 복수의 화소 트랜지스터(400)를 갖는다.
각 화소 트랜지스터(400)는, 반도체 기판(100)의 표면(100a)상에 마련된, 실리콘 산화막 등으로 이루어지는 게이트 산화막(404)과, 당해 게이트 산화막(404)상에 마련된, 금속막이나 폴리실리콘막 등으로 이루어지는 게이트 전극(402)을 갖는다. 또한, 본 실시 형태에서는, 화소 트랜지스터(400)는, 도 2를 참조하여 설명한 4개의 트랜지스터(TRDrv, TRSig, TREL_C1, TREL_C2) 중의 적어도 하나의 트랜지스터를 포함하는 것으로 한다. 즉, 본 실시 형태에서는, 4개의 트랜지스터 중의 적어도 하나가 반도체 기판(100)에 마련되어 있다. 또한, 본 실시 형태에서는, 4개의 트랜지스터 중 반도체 기판(100)에 마련되지 않은 트랜지스터에 관해서는, 반도체 기판(200)에 마련되어도 좋다. 또한, 화소 트랜지스터(400)의 게이트 산화막(404)은, 후술하는 주변 회로부(30)의 주변 회로 트랜지스터(300)의 게이트 산화막(304)에 비해 두껍다. 이와 같이 함으로써, 화소 트랜지스터(400)는, 발광 소자(220)에 인가되는 구동 전압이 커도, 알맞게 동작할 수 있다.
또한, 도 2를 참조하여 설명한 구동 회로부(40)에 포함되는 2개의 용량(C1, C2)에 대해서도, 반도체 기판(100)상에 마련할 수 있다. 예를 들면, 용량부(C1, C2)(도 2 참조)는, 도 3에서는 도시를 생략하고 있는데, 반도체 기판(100)상에 마련된, 각각 한 쌍의 전극(도시 생략)과, 이들 한 쌍의 전극에 끼여진 유전막(도시 생략)을 갖을 수 있다.
또한, 반도체 기판(100)은, 반도체 기판(200)측의 표면(100a)상에, 배선층(102)을 갖는다. 상세하게는, 반도체 기판(100)이 가지는 배선층(102)은, 절연막(106)과, 절연막(106)에 마련되는 복수의 배선(104)을 갖는다. 예를 들면, 배선(104)은, 화소 트랜지스터(400)를 발광부(20)의 발광 소자(220)에 전기적으로 접속하거나, 다른 회로 블록(예를 들면, 주변 회로부(30))에 전기적으로 접속하거나 할 수 있다. 배선(104)은, 예를 들면, 금, 은, 구리, 백금, 알루미늄, 텅스텐, 아연, 주석 등의 금속을 포함하는 금속재료나 금속 화합물 재료로 형성될 수 있다. 또한, 절연막(106)은, 실리콘 산화막, 실리콘 질화막 등의 절연막으로 형성될 수 있다. 또한, 배선층(102)은, 반도체 기판(200)과 마주 대하고, 반도체 기판(200)상에 마련된 배선층(202)과 접합함에 의해, 반도체 기판(100)과 반도체 기판(200)을 접합할 수 있다(접합의 상세에 관해서는 후술한다).
(반도체 기판(200))
반도체 기판(200)에서는, 반도체 기판(100)과 마주 대하는 표면(제1 면)(200a)과는 반대측의 표면(제2 면)(200b)상에, 복수의 발광 소자(220)를 갖는 발광부(20)가, 실리콘 산화막, 실리콘 질화막 등으로 이루어지는 절연막(270)을 통해 마련되어 있다. 또한, 발광부(20)는, 표시 장치(10)의 적층 방향(도 3의 종방향)에서, 구동 회로부(40)의 직상(直上)에 위치하고 있다.
또한, 반도체 기판(200)은, 발광부(20)의 주위에 주변 회로부(30)를 갖는다. 상세하게는, 주변 회로부(30)는, 반도체 기판(200)의, 반도체 기판(100)과 마주 대하는 표면(제1 면)200a)측에 마련되는 복수의 주변 회로 트랜지스터(300)를 포함한다. 또한, 주변 회로 트랜지스터(300)는, 반도체 기판(200)의 표면(200a)상에 마련된, 실리콘 산화막 등으로 이루어지는 게이트 산화막(304)과, 당해 게이트 산화막(304)상에 마련된, 금속막이나 폴리실리콘막 등으로 이루어지는 게이트 전극(302)을 갖는다. 그래서, 본 실시 형태에서는, 앞서 설명한 바와 같이, 주변 회로 트랜지스터(300)의 게이트 산화막(304)은, 화소 트랜지스터(400)에 비해 내압(耐壓)이 낮아도 좋기 때문에, 상술한 구동 회로부(40)의 화소 트랜지스터(400)의 게이트 산화막(404)에 비해 얇다. 또한, 본 실시 형태에서는, 주변 회로 트랜지스터(300)는, 상기 화소 트랜지스터(400)에 비해, 미세한, 즉 면적이 작은 트랜지스터일 수 있다. 이와 같이 함으로써, 표시 장치(10)가 고정밀화, 고해상도화하여, 주변 회로 트랜지스터(300)의 수가 증가해도, 주변 회로부(30)의 면적의 증가를 억제하면서, 지연이 생기는 것을 억제할 수 있다.
또한, 반도체 기판(200)은, 표면(200a)상에 배선층(202)을 갖는다. 상세하게는, 반도체 기판(200)이 가지는 배선층(202)은, 절연막(206)과, 절연막(206)에 마련되는 복수의 배선(204)을 갖는다. 예를 들면, 배선(204)은, 발광부(20)의 발광 소자(220)를 반도체 기판(100)에 마련되는 화소 트랜지스터(400)에 전기적으로 접속하거나 할 수 있다. 배선(204)은, 예를 들면, 금, 은, 구리, 백금, 알루미늄, 텅스텐, 아연, 주석 등의 금속을 포함하는 금속재료나 금속 화합물 재료로 형성될 수 있다. 또한, 절연막(206)은, 실리콘 산화막, 실리콘 질화막 등의 절연막으로 형성될 수 있다. 또한, 배선층(202)은, 반도체 기판(100)과 마주 대하고, 반도체 기판(100)상에 마련된 배선층(102)과 접합함에 의해, 반도체 기판(100)과 반도체 기판(200)을 접합할 수 있다(접합의 상세에 관해서는 후술한다).
또한, 반도체 기판(200)은, 구동 회로부(40)의 일부를 가지고, 상세하게는, 발광부(20)의 발광 소자(220)를 반도체 기판(100)에 마련된 화소 트랜지스터(400)에 전기적으로 접속하기 위해, 반도체 기판(200)을 관통하는 비아(230)를 갖는다. 비아(230)는, 예를 들면, 구리, 텅스텐, 알루미늄, 탄탈 등을 포함하는 금속막으로 형성되다. 또한, 비아(230)는, 반도체 기판(200)과의 단락을 막기 위해, 비아(230)의 외주를 덮도록, 실리콘 산화막 등으로 이루어지는 절연막(도시 생략)이 마련되어 있어도 좋다. 또한, 비아(230)와 절연막 사이에, 비아(230)로부터 반도체 기판(200)에의 금속 원자의 확산을 막기 위한 배리어 메탈막(도시 생략)이 마련되어 있어도 좋다. 당해 배리어 메탈막은, 예를 들면, 티탄 질화막 등의 재료로 형성될 수 있다.
또한, 반도체 기판(200)의, 반도체 기판(100)과 마주 대하는 표면(제1 면)(200a)과는 반대측의 표면(제2 면)(200b)상으로서, 발광부(20)의 하방에, 발광 소자(220)와 상기 비아(230)를 전기적으로 접속하기 위한 애노드 전극(240)이 마련되어 있다. 예를 들면, 애노드 전극(240)은, 구리, 텅스텐, 알루미늄, 탄탈 등을 포함하는 금속막이나, 산화 인듐 주석(ITO), 산화 인듐 아연(IZO) 등의 투명 도전막으로 형성할 수 있다. 또한, 애노드 전극(240)의 위에는, 유기 재료층(274), 캐소드 전극(272), 절연막(270), 컬러 필터(222)가 적층되어 있다.
또한, 본 실시 형태에서는, 반도체 기판(200)에, 내압이 작은 주변 회로 트랜지스터(300)를 마련하고 있기 때문에, 반도체 기판(200)의 막두께를 얇게 하는 것이 가능해진다. 그 때문에, 반도체 기판(200)을 관통하는 비아(230)의 애스펙트비를 작게 하는 것이 가능해진다. 따라서, 애스펙트비를 작게 할 수 있기 때문에, 비아(230)의 제작에 있어서 관통구멍에 금속막 등을 매입할 때에, 매입 불량이 발생하는 것을 억제할 수 있다. 또한, 비아(230)의 길이(표시 장치(10)의 적층 방향에 따른 길이)도 짧게 할 수 있기 때문에, 발광 소자(220)의 구동의 지연을 억제할 수 있다.
또한, 본 실시 형태에서는, 각 발광 소자(220)에 균등하게 신호 전압이 인가되도록, 각 발광 소자(220)와 동종의 화소 트랜지스터(400) 사이의 배선 길이는, 개략 동일한 것이 바람직하다.
또한, 반도체 기판(100, 200)은, 앞서 설명한 바와 같이, 각각 배선층(102, 202)을 가지고, 배선층(102, 202)을 서로 접합함에 의해, 반도체 기판(100)과 반도체 기판(200)이 서로 접합된다. 예를 들면, 본 실시 형태에서는, 배선층(102)에 마련된 구리로 형성된 배선(104)과, 배선층(202)에 마련되는 구리로 형성된 배선(204)이 Cu-Cu 접합함에 의해, 반도체 기판(100)과 반도체 기판(200)이 서로 접합되어도 좋다. 또는, 본 실시 형태에서는, 배선층(102)에 마련된 비아(도시 생략)와, 배선층(202)에 마련된 비아(도시 생략)가 접합함에 의해, 반도체 기판(100)과 반도체 기판(200)이 서로 접합되어도 좋다. 또한, 본 실시 형태에서는, 반도체 기판(100, 200)의 접합 방법은, 상술한 바와 같은 방법으로 한정되는 것이 아니고, 예를 들면, 플라즈마 접합이나, 확산 접합 등의 고상(固相) 접합법을 이용해도 좋다.
또한, 본 실시 형태에서는, 상술한 바와 같은 반도체 기판 사이의 접합으로 한정되는 것이 아니고, 접합의 용이성이나, 수율 등에 응하여, 칩끼리의 접합이라도 좋으며, 또는, 반도체 기판과 칩과의 접합이라도 좋다.
이상과 같이, 본 실시 형태에서는, 표시 장치(10)는, 다른 특성이나 구성을 갖는 주변 회로 트랜지스터(300)와 화소 트랜지스터(400)를, 다른 반도체 기판(100, 200)의 각각에 마련하고, 이들 반도체 기판(100, 200)을 적층, 접합함에 의해 얻어지는 구조를 갖는다. 따라서, 본 실시 형태에서는, 다른 특성이나 구성을 갖는 트랜지스터를 갖는 반도체 기판(100, 200)을 효율적으로, 각각에 알맞는, 다른 프로세스로 제작할 수 있다. 또한, 본 실시 형태에서는, 화소 트랜지스터(400)의 게이트 산화막(404)을 두껍게 형성할 수 있기 때문에, 발광 소자(220)에 인가되는 구동 전압이 커도, 화소 트랜지스터(400)는, 알맞게 동작할 수 있다. 또한, 본 실시 형태에서는, 주변 회로 트랜지스터(300)를, 게이트 산화막(304)이 얇은, 미세한 트랜지스터로 할 수 있고, 이와 같이 함으로써, 표시 장치(10)가 고정밀화, 고해상도화하여, 그 수가 증가해도, 주변 회로부(30)의 면적의 증가를 억제하면서, 지연이 생기는 것을 억제할 수 있다.
즉, 본 실시 형태에 의하면, 표시 장치(10)는, 고정밀화, 고해상도화의 요구에 응하면서, 실장 면적의 증가를 억제하고, 또한, 효율적으로 제작할 수 있다.
또한, 본 실시 형태에서는, 모든 종류의 화소 트랜지스터(TRDrv, TRSig, TREL_C1, TREL_C2)(400)를 반도체 기판(100)에 마련하는 것으로 한정되는 것이 아니고, 일부 종류의 화소 트랜지스터(400)를 반도체 기판(200)에 마련해도 좋다. 그렇지만, 반도체 기판(200)에 마련하는 화소 트랜지스터의 종류에 따라서는, 발광 소자(220)의 사이에 위치하는 반도체 기판(200)을 관통하는 비아(도시 생략)를 마련하는 것이 요구되는 경우가 있다. 이와 같은 경우, 상기 비아를 마련함에 의해, 발광 소자(220)나 발광 소자(220) 사이를 넓히는 것이 되어, 발광부(20)의 면적이 커지거나, 화소수가 적어지거나 하는 일이 있다. 그래서, 본 실시 형태에서는, 이와 같은 것을 피할 수 있도록, 반도체 기판(200)에 마련하는 화소 트랜지스터의 종류를 선택하는 것이 바람직하다.
<2. 2 변형례>
다음에, 도 4를 참조하여, 본 개시의 제1 실시 형태의 변형례에 관한 표시 장치(10a)의 단면 구조를 설명한다. 도 4는, 본 실시 형태의 표시 장치(10a)의 단면 구조의 한 예를 모식적으로 도시한 단면도이다. 또한, 도 4에서는, 본 변형례에 있어서, 게이트 산화막(304, 404)에 관해서는, 트랜지스터에 따라 그 막두께가 다른 것을 강조해서 나타내기 위해, 게이트 산화막(304, 404) 이외의 다른 층에 비해 두껍게 도시하고 있다. 또한, 도 4에서는, 유기 재료층(274), 캐소드 전극(272), 절연막(270)의 도시를 생략하고 있다.
본 변형례에서는, 도 4에 도시하는 바와 같이, 발광부(20)의 발광 소자(220)의 캐소드 전극(272)을 전원 회로에 전기적으로 접속하기 위해, 반도체 기판(200)의, 반도체 기판(100)과 마주 대하는 표면(제1 면)(200a)과는 반대측의 표면(제2 면)(200b)상에, 예를 들면 금속막 등의 도전성 재료로 형성된 배선(250)과, 배선(250)과 전기적으로 접속하는 콘택트(캐소드 콘택트)(310)가 마련되어 있다. 상세하게는, 도 4에 도시하는 바와 같이, 콘택트(310)는, 주변 회로부(30)의 진상(眞上)(직상(直上))에 위치하고 있다. 또한, 본 변형례에서는, 콘택트(310)는, 주변 회로부(30)의 진상(직상)에 위치하지 않아도 좋으며, 반도체 기판(200)의 평면시에 있어서, 발광부(20)와 주변 회로부(30) 사이에 위치하고 있어도 좋다. 또한, 본 변형례에서는, 배선층(202)에는, 다른 기판(도시 생략)이나 다른 유닛과 접속하기 위한 패드(50)가 마련되어 있어도 좋다.
<2. 3 제조 방법>
다음에, 도 5A로부터 도 5D를 참조하여, 표시 장치(10a)의 제조 방법에 관해 설명한다. 도 5A로부터 도 5D는, 본 개시의 제1 실시 형태에 관한 표시 장치(10a)의 제조 방법을 설명하기 위한 설명도이고, 상세하게는, 제조 방법에서의 각 단계에서의 표시 장치(10a)의, 도 4의 단면도에 대응하는 표시 장치(10a)의 단면을 나타낸다. 또한, 도 5A로부터 도 5D에서는, 본 실시 형태에서, 게이트 산화막(304, 404)에 관해서는, 트랜지스터에 따라 그 막두께가 다른 것을 강조해서 나타내기 위해, 게이트 산화막(304, 404) 이외의 다른 층에 비해 두껍게 도시하고 있다. 또한, 도 5D에서는, 유기 재료층(274), 캐소드 전극(272), 절연막(270)의 도시를 생략하고 있다.
우선, 반도체 기판(100)에, 발광부(20)를 구동하는 복수의 화소 트랜지스터(400)로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부(40)(도 5A에서는 도시 생략)나, 배선층(102)을 형성함에 의해, 도 5A에 도시하는 바와 같은 반도체 기판(100)을 얻을 수 있다. 또한, 본 실시 형태에서는, 반도체 기판(100)의 제작에 있어서, 복수의 화소 트랜지스터(400)의 게이트 산화막(404)의 막두께가, 반도체 기판(200)에 마련되는 복수의 주변 회로 트랜지스터(300)의 게이트 산화막(304)의 막두께에 비해 두껍게 되도록, 복수의 화소 트랜지스터(400)를 형성한다. 또한, 본 실시 형태에서는, 배선층(102)에는, 반도체 기판(200)과 전기적으로 접속하고, 또한, 접합할 때에도 이용하는 것이 가능한 배선(104)이 형성된다.
다음에, 반도체 기판(200)에, 구동 회로부(40)(도 5B에서는 도시 생략) 등에 신호 전압을 공급하는 복수의 주변 회로 트랜지스터(300)를 포함하는 주변 회로부(30)(도 5B에서는 도시 생략)와, 배선층(202)을 형성함에 의해, 도 5B에 도시하는 바와 같은 반도체 기판(200)을 얻을 수 있다. 또한, 본 실시 형태에서는, 반도체 기판(200)의 제작에서는, 복수의 주변 회로 트랜지스터(300)의 게이트 산화막(304)의 막두께가, 반도체 기판(100)에 마련되는 복수의 화소 트랜지스터(400)의 게이트 산화막(404)의 막두께에 비해 얇아지도록, 복수의 주변 회로 트랜지스터(300)를 형성한다. 또한, 본 실시 형태에서는, 배선층(202)에는, 반도체 기판(100)과 전기적으로 접속하고, 또한, 접합할 때에도 이용하는 것이 가능한 배선(204)이 형성된다.
계속해서, 배선층(102, 202) 끼리가 마주 대하도록, 반도체 기판(100)상에, 반도체 기판(200)을 적층하여, 가열 등 함에 의해, 반도체 기판(100)과 반도체 기판(200)을 접합한다. 이와 같이 하여, 도 5B에 도시하는 바와 같이, 반도체 기판(100)과 반도체 기판(200)이 일체화함과 함께, 배선(104, 204)을 통해, 주변 회로부(30)의 주변 회로 트랜지스터(300)와 구동 회로부(40)의 화소 트랜지스터(400)가 전기적으로 접속된다.
다음에, 반도체 기판(200)의, 반도체 기판(100)과 마주 대하는 표면(제1 면)(200a)과는 반대측의 표면(제2 면)(200b)을 연마하여, 반도체 기판(200)을 얇게(박화(薄化) 처리) 한다. 또한, 반도체 기판(200)에, 비아(230), 애노드 전극(240), 콘택트(310)를 형성함에 의해, 도 5C에 도시하는 바와 같은 형태를 얻을 수 있다.
또한, 반도체 기판(200)의, 반도체 기판(100)과 마주 대하는 표면(제1 면)(200a)과는 반대측의 표면(제2 면)(200b)상에, 배선(250)이 마련되는 절연막(270)을 형성하고, 절연막(270)상에 복수의 발광 소자(220)를 형성함에 의해, 도 5D에 도시하는 바와 같은 표시 장치(10a)를 얻을 수 있다.
또한, 본 실시 형태에서는, 필요에 응하여, 반도체 기판(100)의 표면(100b)에도 박화 처리가 시행되어도 좋다.
또한, 본 실시 형태에서는, 상술한 각 층이나 각 막을 형성하는 방법으로서는, 예를 들면, 물리 기상 성장법(PVD법) 및 화학 기상 성장법(CVD법) 등을 들 수 있다. PVD법으로서는, 저항 가열 또는 고주파 가열을 이용한 진공 증착법, EB(전자 빔) 증착법, 각종 스퍼터링법(마그네트론 스퍼터링법, RF(Radio Frequency)-DC(Direct Current) 결합형 바이어스 스퍼터링법, ECR(Electron Cyclotron Resonance) 스퍼터링법, 대향 타겟 스퍼터링법, 고주파 스퍼터링법 등), 이온 플레이팅법, 레이저 어브레이전법, 분자선 에피택시(Molecular Beam Epitaxy; MBE)법, 레이저 전사법 등을 들 수 있다. 또한, CVD법으로서는, 플라즈마 CVD법, 열 CVD법, MOCVD법, 광 CVD법 등을 들 수 있다. 또한, 다른 방법으로서는, 전해 도금법이나 무전해 도금법, 스핀 코트법; 침지법; 캐스트법; 마이크로 콘택트 프린트법; 드롭 캐스트법; 스크린 인쇄법이나 잉크젯 인쇄법, 오프셋 인쇄법, 그라비어 인쇄법, 플렉소 인쇄법이라는 각종 인쇄법; 스탬프법; 스프레이법; 에어 독터 코터법, 블레이드 코터법, 로드 코터법, 나이프 코터법, 스퀴즈 코터법, 리버스 롤 코터법, 트랜스퍼 롤 코터법, 그라비어 코터법, 키스 코터법, 캐스트 코터법, 스프레이 코터법, 슬릿 오리피스 코터법, 캘린더 코터법이라는 각종 코팅법을 들 수 있다. 또한, 각 층의 패터닝법으로서는, 섀도 마스크, 레이저 전사, 포토 리소그래피 등의 화학적 에칭, 자외선이나 레이저 등에 의한 물리적 에칭 등을 들 수 있다. 더하여, 평탄화 기술로서는, CMP(Chemical Mechanical Polishing)법, 레이저 평탄화법, 리플로우법 등을 들 수 있다. 즉, 본 실시 형태에 관한 표시 장치(10a)는, 기존의 반도체 장치의 제조 공정을 이용하여, 용이하게, 또한, 염가로 제조하는 것이 가능하다.
이상과 같이, 본 실시 형태에서는, 표시 장치(10a)는, 다른 특성이나 구성을 갖는 주변 회로 트랜지스터(300)와 화소 트랜지스터(400)를, 다른 반도체 기판(100, 200)의 각각에 마련하고, 이들 반도체 기판(100, 200)을 적층, 접합함에 의해 얻어진다. 따라서, 본 실시 형태에서는, 다른 특성이나 구성을 갖는 트랜지스터를 갖는 반도체 기판(100, 200)을 효율적으로, 각각에 알맞는, 다른 프로세스로 제작할 수 있다. 또한, 본 실시 형태에서는, 화소 트랜지스터(400)의 게이트 산화막(404)을 두껍게 형성할 수 있기 때문에, 발광 소자(220)에 인가되는 구동 전압이 커도, 화소 트랜지스터(400)는, 알맞게 동작할 수 있다. 또한, 본 실시 형태에서는, 주변 회로 트랜지스터(300)를, 게이트 산화막(304)이 얇은, 미세한 트랜지스터로 할 수 있고, 이와 같이 함으로써, 표시 장치(10)가 고정밀화, 고해상도화하여, 그 수가 증가해도, 주변 회로부(30)의 면적의 증가를 억제하면서, 지연이 생기는 것을 억제할 수 있다.
≪3. 제2 실시 형태≫
<3. 1 단면 구조>
다음에, 도 6을 참조하여, 본 개시의 제2 실시 형태에 관한 표시 장치(10b)의 단면 구조를 설명한다. 도 6은, 본 실시 형태의 표시 장치(10b)의 단면 구조의 한 예를 모식적으로 도시한 단면도이다. 또한, 도 6에서는, 각 실시 형태에서, 게이트 산화막(304, 404)에 관해서는, 트랜지스터에 따라 그 막두께가 다른 것을 강조해서 나타내기 위해, 게이트 산화막(304, 404) 이외의 다른 층에 비해 두껍게 도시하고 있다. 또한, 도 6에서는, 유기 재료층(274), 캐소드 전극(272), 절연막(270)의 도시를 생략하고 있다.
상술한 제1 실시 형태에서는, 발광 소자(220)와 구동 회로부(40)를 전기적으로 접속하는 비아(230)는, 반도체 기판(200)을 관통하도록 형성되어 있는데, 본 실시 형태에서는, 반도체 기판(200)이 아니고, 절연막(260)을 관통하도록 형성된다. 이와 같이 함으로써, 비아(230)에, 반도체 기판(200)과의 단락을 막기 위한 절연막을 마련하는 것을 피할 수 있다. 또한, 얇게 절연막(260)을 형성하는 것이 용이하기 때문에, 비아(230)의 애스펙트비를 작게 하는 것이 가능해진다. 따라서, 애스펙트비를 작게 할 수 있기 때문에, 비아(230)의 제작에 있어서 관통구멍에 금속막 등을 매입할 때에, 매입 불량이 발생하는 것을 억제할 수 있다. 또한, 비아(230)의 길이(표시 장치(10b)의 적층 방향에 응한 길이)도 짧게 할 수 있기 때문에, 발광 소자(220)의 구동의 지연을 억제할 수 있다.
상세하게는, 본 실시 형태에서는, 도 6에 도시하는 바와 같이, 배선층(202)상으로서, 발광부(20)의 하방에, 절연막(260)이 마련되어 있다. 그래서, 발광 소자(220)와 구동 회로부(40)를 전기적으로 접속하는 비아(230)는, 절연막(260)을 관통하도록 형성되어 있다.
<3. 2 제조 방법>
다음에, 도 7A로부터 도 7E를 참조하여, 본 실시 형태에 관한 표시 장치(10b)의 제조 방법에 관해 설명한다. 도 7A로부터 도 7E는, 본 개시의 제2 실시 형태에 관한 표시 장치(10b)의 제조 방법을 설명하기 위한 설명도이고, 상세하게는, 제조 방법에서의 각 단계에서의 표시 장치(10b)의, 도 6의 단면도에 대응하는 표시 장치(10b)의 단면을 도시한다. 또한, 도 7A로부터 도 7E에서는, 본 실시 형태에서, 게이트 산화막(304, 404)에 관해서는, 트랜지스터에 따라 그 막두께가 다른 것을 강조해서 나타내기 위해, 게이트 산화막(304, 404) 이외의 다른 층에 비해 두껍게 도시하고 있다. 또한, 도 7E에서는, 유기 재료층(274), 캐소드 전극(272), 절연막(270)의 도시를 생략하고 있다.
우선은, 반도체 기판(100)에, 발광부(20)를 구동하는 복수의 화소 트랜지스터(400)로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부(40)(도 7A에서는 도시 생략)나, 배선층(102)을 형성함에 의해, 도 7A에 도시하는 바와 같은 반도체 기판(100)을 얻을 수 있다. 또한, 상세는, 도 5A를 참조하여 설명한 제1 실시 형태에 관한 제조 방법과 마찬가지이기 때문에, 여기서는 상세 설명을 생략한다.
다음에, 반도체 기판(200)에, 구동 회로부(40)(도 7B에서는 도시 생략)에 신호 전압 등을 공급하는 복수의 주변 회로 트랜지스터(300)를 포함하는 주변 회로부(30)(도 7B에서는 도시 생략)와, 배선층(202)을 형성함에 의해, 도 7B에 도시하는 바와 같은 반도체 기판(200)을 얻을 수 있다. 그래서, 배선층(102, 202) 끼리가 마주 대하도록, 반도체 기판(100)상에 반도체 기판(200)을 적층하여, 가열 등 함에 의해, 반도체 기판(100)과 반도체 기판(200)을 접합한다. 이와 같이 하여, 반도체 기판(100)과 반도체 기판(200)이 일체화함과 함께, 배선(104, 204)을 통해, 주변 회로부(30)의 주변 회로 트랜지스터(300)와 구동 회로부(40)의 화소 트랜지스터(400)가 전기적으로 접속된다. 또한, 구동 회로부(40)측, 즉, 장래적으로 발광부(20)의 하방에 위치하게 되는 반도체 기판(200)의 일부를 제거하고, 남는 반도체 기판(200)의 표면(200b)에 대해 박화 처리를 시행함에 의해, 도 7B에 도시하는 바와 같은 형태를 얻을 수 있다.
다음에, 반도체 기판(200)을 제거한 영역에, 절연막(260)을 형성하여, 도 7C에 도시하는 바와 같은 형태를 얻을 수 있다.
또한, 반도체 기판(200) 및 절연막(260)에, 비아(230), 애노드 전극(240), 콘택트(310)를 형성함에 의해, 도 7D에 도시하는 바와 같은 형태를 얻을 수 있다.
또한, 반도체 기판(200)의, 반도체 기판(100)과 마주 대하는 표면(제1 면)(200a)과는 반대측의 표면(제2 면)(200b)상에, 배선(250)이 마련되는 절연막(270)을 형성하고, 절연막(270)상에 복수의 발광 소자(220)를 형성함에 의해, 도 7E에 도시하는 바와 같은 표시 장치(10b)를 얻을 수 있다.
≪4. 제3의 실시 형태≫
다음에, 도 8을 참조하여, 본 개시의 제3의 실시 형태에 관한 표시 장치(10c)의 단면 구조를 설명한다. 도 8은, 본 실시 형태의 표시 장치(10c)의 단면 구조의 한 예를 모식적으로 도시한 단면도이다. 또한, 도 8에서는, 본 실시 형태에서, 게이트 산화막(304, 404)에 관해서는, 트랜지스터에 따라 그 막두께가 다른 것을 강조해서 나타내기 위해, 게이트 산화막(304, 404) 이외의 다른 층에 비해 두껍게 도시하고 있다. 또한, 도 8에서는, 유기 재료층(274), 캐소드 전극(272), 절연막(270)의 도시를 생략하고 있다.
본 실시 형태에서는, 도 8에 도시하는 바와 같이, 주변 회로부(30)는, 구동 회로부(40)의 화소 트랜지스터(400)의 위에 위치하고 있다. 또한, 상술한 제1 실시 형태에 관한 화소 트랜지스터(400)의 간격(피치)에 비해, 본 실시 형태에 관한 화소 트랜지스터(400)의 간격(b)을 넓게 하고 있다. 또한, 본 실시 형태에서는, 이웃하는 복수의 발광 소자(220)의 간격(상세하게는, 이웃하는 복수의 애노드 전극(240)의 간격(a))은, 이웃하는 복수의 화소 트랜지스터(400)의 간격(b)에 비해 좁게 되어 있다. 이와 같이 함에 의해, 본 실시 형태에 의하면, 표시 장치(10c)의 해상도에 영향을 주는 애노드 전극(240)의 간격(피치)(a)을 작게 한 채로 화소 트랜지스터(400)의 간격(피치)(b)을 크게 하는 것이 가능해저서, 화소 트랜지스터(400)의 내압을 보다 높게 유지할 수 있다.
또한, 본 실시 형태에서도, 각 발광 소자(220)에 균등하게 신호 전압이 인가되도록, 각 발광 소자(220)와 동종의 화소 트랜지스터(400) 사이의 배선 길이는, 개략 동일하게 되도록, 배선의 라우팅을 궁리하는 것이 바람직하다.
≪5. 결말≫
이상과 같이, 본 개시의 각 실시 형태에 의하면, 고정밀화, 고해상도화의 요구에 응하면서, 실장 면적의 증가를 억제하고, 또한, 효율적으로 제작하는 것이 가능한, 표시 장치(10)를 제공할 수 있다.
상세하게는, 본 개시의 각 실시 형태에서는, 표시 장치(10)는, 다른 특성이나 구성을 갖는 주변 회로 트랜지스터(300)와 화소 트랜지스터(400)를, 다른 반도체 기판(100, 200)의 각각에 마련하고, 이들 반도체 기판(100, 200)을 적층, 접합함에 의해 얻어지는 구조를 갖는다. 따라서, 본 실시 형태에서는, 다른 특성이나 구성을 갖는 트랜지스터를 갖는 반도체 기판(100, 200)을 효율적으로, 각각에 알맞는, 다른 프로세스로 제작할 수 있다. 또한, 본 실시 형태에서는, 화소 트랜지스터(400)의 게이트 산화막(404)을 두껍게 형성할 수 있기 때문에, 발광 소자(220)에 인가되는 구동 전압이 커도, 화소 트랜지스터(400)는, 알맞게 동작할 수 있다. 또한, 본 실시 형태에서는, 주변 회로 트랜지스터(300)를, 게이트 산화막(304)이 얇은, 미세한 트랜지스터로 할 수 있고, 이와 같이 함으로써, 표시 장치(10)가 고정밀화, 고해상도화하여, 그 수가 증가해도, 주변 회로부(30)의 면적의 증가를 억제하면서, 지연이 생기는 것을 억제할 수 있다.
또한, 상술한 본 개시의 실시 형태에서는, 반도체 기판(100, 200)은, 반드시 실리콘 기판이 아니라도 좋으며, 다른 기판(예를 들면, SOI(Silicon On Insulator) 기판이나 SiGe 기판 등)이라도 좋다.
또한, 상술한 본 개시의 실시 형태에 참조되는 도면에서는, 알기 쉽게 하기 위해, 각종의 절연막 등을 간략화하여 나타내고 있는 경우가 있다. 그렇지만, 실제로는, 이들 절연막 등은, 복수의 다른 절연 재료로 이루어지는 적층막이라도 좋으며, 복수의 다른 공정에 의해 형성된 적층막이라도 좋다.
≪6. 적용례≫
계속해서, 도 9로부터 도 12를 참조하여, 본 개시의 실시 형태에 관한 표시 장치(10)의 적용례에 관해 설명한다. 도 9로부터 도 12는, 본 개시의 실시 형태에 관한 표시 장치(10)가 적용될 수 있는 전자 기기의 한 예를 도시하는 외관도이다.
예를 들면, 본 실시 형태에 관한 표시 장치(10)는, 스마트폰 등의 전자 기기가 구비하는 표시부에 적용할 수 있다. 구체적으로는, 도 9에 도시하는 바와 같이, 스마트폰(600)은, 각종 정보를 표시하는 표시부(602)나, 유저에 의한 조작 입력을 접수하는 버튼 등으로 구성되는 조작부 등을 갖는다. 상기 표시부(602)는, 본 실시 형태에 관한 표시 장치(10)일 수 있다.
또한, 예를 들면, 본 실시 형태에 관한 표시 장치(10)는, 디지털 카메라 등의 전자 기기의 표시부에 적용할 수 있다. 구체적으로는, 도 10의 디지털 카메라(700)를 후방(촬영자측)에서터 바라본 외관도에 도시하는 바와 같이, 디지털 카메라(700)는, 본체부(카메라 보디)(702)와, 각종 정보를 표시하는 모니터부(704)와, 촬영시에 유저에 의해 관찰되는 스루화(畵)를 표시하는 EVF(Electronic View Finder)(706)를 갖는다. 여기서, 모니터부(704) 및 EVF(706)는, 본 실시 형태에 관한 표시 장치(10)일 수 있다.
또한, 예를 들면, 본 실시 형태에 관한 표시 장치(10)는, HMD(Head Mounted Display) 등의 전자 기기의 표시부에 적용할 수 있다. 구체적으로는, 도 11에 도시하는 바와 같이, HMD(800)는, 각종 정보를 표시하는 안경형의 표시부(802)와, 장착시에 유저의 귀에 괘지되는 귀걸이부(804)를 구비한다. 여기서, 표시부(802)는, 본 실시 형태에 관한 표시 장치(10)일 수 있다.
또한, 예를 들면, 본 실시 형태에 관한 표시 장치(10)는, 텔레비전 장치 등의 전자 기기의 표시부에 적용할 수 있다. 구체적으로는, 도 12에 도시하는 바와 같이, 텔레비전 장치(900)는, 필터 글라스 등에 덮여진 표시부(902)를 구비한다. 여기서, 표시부(902)는, 본 실시 형태에 관한 표시 장치(10)일 수 있다.
또한, 본 실시 형태에 관한 표시 장치(10)가 적용될 수 있는 전자 기기는, 상기 예로 한정되는 것이 아니다. 본 실시 형태에 관한 표시 장치(10)는, 외부로부터 입력된 화상 신호, 또는, 내부에서 생성된 화상 신호에 의거하여 표시를 행하는 모든 분야의 전자 기기의 표시부에 적용하는 것이 가능하다. 이와 같은 전자 기기로서는, 예를 들면, 텔레비전 장치, 전자 북, PDA(Personal Digital Assistant), 노트형 퍼스널 컴퓨터, 비디오 카메라, 스마트 워치, 또는, 게임기 등을 들 수 있다.
≪7. 보충≫
이상, 첨부 도면을 참조하면서 본 개시의 알맞은 실시 형태에 관해 상세히 설명했지만, 본 개시의 기술적 범위는 이러한 예로 한정되지 않는다. 본 개시의 기술 분야에서의 통상의 지식을 갖는 자라면, 청구의 범위에 기재된 기술적 사상의 범주 내에서, 각종의 변경례 또는 수정례에 상도할 수 있음은 분명하고, 이것들에 대해서도, 당연히 본 개시의 기술적 범위에 속하는 것으로 이해된다.
또한, 본 명세서에 기재된 효과는, 어디까지나 설명적 또는 예시적인 것이고 한정적이 아니다. 즉, 본 개시에 관한 기술은, 상기한 효과와 함께, 또는 상기의 효과에 대신하여, 본 명세서의 기재로부터 당업자에게는 분명한 다른 효과를 이룰 수 있다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1)
발광부를 구동하는 복수의 화소 트랜지스터로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부가 마련된 제1 반도체 기판과,
상기 발광부, 및, 상기 구동 회로부에 신호 전압을 공급하는 복수의 주변 회로 트랜지스터를 포함하는 주변 회로부가 마련되고, 상기 제1 반도체 기판상에 적층되고, 상기 제1 반도체 기판에 접합된 제2 반도체 기판을 구비하고,
상기 복수의 화소 트랜지스터의 게이트 산화막의 막두께는, 상기 복수의 주변 회로 트랜지스터의 게이트 산화막의 막두께에 비해 두꺼운 표시 장치.
(2)
상기 표시 장치의 평면시에 있어서, 상기 주변 회로부는 상기 발광부의 주위에 위치하는 상기 (1)에 기재된 표시 장치.
(3)
상기 표시 장치의 적층 방향에 있어서, 상기 발광부는, 상기 구동 회로부의 직상에 위치하는 상기 (1) 또는 (2)에 기재된 표시 장치.
(4)
상기 발광부와 상기 구동 회로부는, 상기 제2 반도체 기판을 관통하는 비아를 통해, 전기적으로 접속되어 있는 상기 (3)에 기재된 표시 장치.
(5)
상기 발광부와 상기 구동 회로부는, 절연막을 관통하는 비아를 통해, 전기적으로 접속되어 있는 상기 (3)에 기재된 표시 장치.
(6)
상기 주변 회로부는, 상기 제2 반도체 기판의, 상기 제1 반도체 기판과 대향하는 제1 면측에 마련되고,
상기 발광부는, 상기 제2 반도체 기판의, 상기 제1 면과 반대측에 위치하는 제2 면측에 마련되는 상기 (3)에 기재된 표시 장치.
(7)
상기 발광부는, 행방향 및 열방향에 따라 이웃하는 복수의 발광 소자를 포함하는 상기 (6)에 기재된 표시 장치.
(8)
상기 화소 트랜지스터군의 각각은, 상기 복수의 발광 소자의 각각에 대응하도록 마련되는 상기 (7)에 기재된 표시 장치.
(9)
상기 복수의 발광 소자의 전극을 전원 회로에 전기적으로 접속하는 콘택트는, 상기 제2 반도체 기판의 상기 제2 면측에 마련되는 상기 (7) 또는 (8)에 기재된 표시 장치.
(10)
상기 적층 방향에 있어서, 상기 콘택트는, 상기 주변 회로부의 직상에 위치하는 상기 (9)에 기재된 표시 장치.
(11)
상기 적층 방향에 있어서, 상기 주변 회로부는, 상기 구동 회로부의 직상에 위치하는 상기 (7)∼(10)의 어느 하나에 기재된 표시 장치.
(12)
이웃하는 상기 복수의 발광 소자의 간격은, 이웃하는 상기 복수의 화소 트랜지스터의 간격에 비해 좁은 상기 (11)에 기재된 표시 장치.
(13)
상기 각 발광 소자와 상기 각 화소 트랜지스터를 전기적으로 접속하는 배선의 배선 길이는, 개략 동일한 상기 (12)에 기재된 표시 장치.
(14)
상기 제1 및 제2 반도체 기판의 각각은, 배선층을 가지고,
상기 배선층을 서로 접합함에 의해, 상기 제1 반도체 기판과 상기 제2 반도체 기판이 접합되어 있는 상기 (7)∼(13)의 어느 하나에 기재된 표시 장치.
(15)
상기 화소 트랜지스터군은, 상기 발광 소자를 구동하는 트랜지스터, 행 선택 신호에 따라 동작하는 행 선택 트랜지스터, 열 선택 신호에 따라 동작하는 열 선택 트랜지스터와, 상기 발광 소자에 인가된 전압을 리셋하는 리셋 트랜지스터 중의 적어도 하나를 포함하는 상기 (7)∼(14)의 어느 하나에 기재된 표시 장치.
(16)
발광부를 구동하는 복수의 화소 트랜지스터로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부가 마련된 제1 반도체 기판을 제작하고,
상기 발광부, 및, 상기 구동 회로부에 신호 전압을 공급하는 복수의 주변 회로 트랜지스터를 포함하는 주변 회로부가 마련된 제2 반도체 기판을 제작하고,
상기 제1 반도체 기판상에, 상기 제2 반도체 기판을 적층하여, 접합하는 것을 포함하고,
상기 제1 반도체 기판의 제작에서는, 상기 복수의 화소 트랜지스터의 게이트 산화막의 막두께가, 상기 복수의 주변 회로 트랜지스터의 게이트 산화막의 막두께에 비해 두껍게 되도록, 상기 복수의 화소 트랜지스터를 제작하는 표시 장치의 제조 방법.
(17)
하나 또는 복수의 표시 장치를 탑재하는 전자 기기로서,
상기 표시 장치는,
발광부를 구동하는 복수의 화소 트랜지스터로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부가 마련된 제1 반도체 기판과,
상기 발광부, 및, 상기 구동 회로부에 신호 전압을 공급하는 복수의 주변 회로 트랜지스터를 포함하는 주변 회로부가 마련되고, 상기 제1 반도체 기판상에 적층되고, 상기 제1 반도체 기판에 접합된 제2 반도체 기판을 가지고,
상기 복수의 화소 트랜지스터의 게이트 산화막의 막두께는, 상기 복수의 주변 회로 트랜지스터의 게이트 산화막의 막두께에 비해 두꺼운 전자 기기.
10, 10a, 10b, 10c: 표시 장치
20: 발광부
30: 주변 회로부
33: 주사 회로
34: 발광 제어 트랜지스터 제어 회로
35: 화상 신호 출력 회로
36: 제1 전류 공급부
37: 제2 전류 공급부
40: 구동 회로부
50: 패드
100, 200: 반도체 기판
100a, 100b, 200a, 200b: 표면
102, 202: 배선층
104, 204, 250: 배선
106, 206, 260, 270: 절연막
220: 발광 소자
222: 컬러 필터
230: 비아
240: 애노드 전극
272: 캐소드 전극
274: 유기 재료층
300: 주변 회로 트랜지스터
302, 402: 게이트 전극
304, 404: 게이트 산화막
310: 콘택트
400: 화소 트랜지스터
600: 스마트폰
602, 802, 902: 표시부
700: 디지털 카메라
702: 본체부
704: 모니터부
706: EVF
800: HMD
804: 귀걸이부
900: 텔레비전 장치

Claims (17)

  1. 발광부를 구동하는 복수의 화소 트랜지스터로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부가 마련된 제1 반도체 기판과,
    상기 발광부, 및, 상기 구동 회로부에 신호 전압을 공급하는 복수의 주변 회로 트랜지스터를 포함하는 주변 회로부가 마련되고, 상기 제1 반도체 기판상에 적층되고, 상기 제1 반도체 기판에 접합된 제2 반도체 기판을 구비하고,
    상기 복수의 화소 트랜지스터의 게이트 산화막의 막두께는 상기 복수의 주변 회로 트랜지스터의 게이트 산화막의 막두께에 비해 두꺼운 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 표시 장치의 평면시에 있어서, 상기 주변 회로부는 상기 발광부의 주위에 위치하는 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서,
    상기 표시 장치의 적층 방향에 있어서, 상기 발광부는 상기 구동 회로부의 직상에 위치하는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서,
    상기 발광부와 상기 구동 회로부는 상기 제2 반도체 기판을 관통하는 비아를 통해, 전기적으로 접속되어 있는 것을 특징으로 하는 표시 장치.
  5. 제3항에 있어서,
    상기 발광부와 상기 구동 회로부는 절연막을 관통하는 비아를 통해, 전기적으로 접속되어 있는 것을 특징으로 하는 표시 장치.
  6. 제3항에 있어서,
    상기 주변 회로부는 상기 제2 반도체 기판의, 상기 제1 반도체 기판과 대향하는 제1 면측에 마련되고,
    상기 발광부는 상기 제2 반도체 기판의, 상기 제1 면과 반대측에 위치하는 제2 면측에 마련되는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서,
    상기 발광부는 행방향 및 열방향에 따라 나열하는 복수의 발광 소자를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서,
    상기 화소 트랜지스터군의 각각은 상기 복수의 발광 소자의 각각에 대응하도록 마련되는 것을 특징으로 하는 표시 장치.
  9. 제7항에 있어서,
    상기 복수의 발광 소자의 전극을 전원 회로에 전기적으로 접속하는 콘택트는 상기 제2 반도체 기판의 상기 제2 면측에 마련되는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서,
    상기 적층 방향에 있어서, 상기 콘택트는 상기 주변 회로부의 직상에 위치하는 것을 특징으로 하는 표시 장치.
  11. 제7항에 있어서,
    상기 적층 방향에 있어서, 상기 주변 회로부는 상기 구동 회로부의 직상에 위치하는 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서,
    이웃하는 상기 복수의 발광 소자의 간격은 이웃하는 상기 복수의 화소 트랜지스터의 간격에 비해 좁은 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서,
    상기 각 발광 소자와 상기 각 화소 트랜지스터를 전기적으로 접속하는 배선의 배선 길이는 개략 동일한 것을 특징으로 하는 표시 장치.
  14. 제7항에 있어서,
    상기 제1 및 제2 반도체 기판의 각각은 배선층을 가지고,
    상기 배선층을 서로 접합함에 의해, 상기 제1 반도체 기판과 상기 제2 반도체 기판이 접합되어 있는 것을 특징으로 하는 표시 장치.
  15. 제7항에 있어서,
    상기 화소 트랜지스터군은 상기 발광 소자를 구동하는 트랜지스터, 행 선택 신호에 따라 동작하는 행 선택 트랜지스터, 열 선택 신호에 따라 동작하는 열 선택 트랜지스터와, 상기 발광 소자에 인가된 전압을 리셋하는 리셋 트랜지스터 중의 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
  16. 발광부를 구동하는 복수의 화소 트랜지스터로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부가 마련된 제1 반도체 기판을 제작하고,
    상기 발광부, 및, 상기 구동 회로부에 신호 전압을 공급하는 복수의 주변 회로 트랜지스터를 포함하는 주변 회로부가 마련된 제2 반도체 기판을 제작하고,
    상기 제1 반도체 기판상에, 상기 제2 반도체 기판을 적층하여 접합하는 것을 포함하고,
    상기 제1 반도체 기판의 제작에서는 상기 복수의 화소 트랜지스터의 게이트 산화막의 막두께가 상기 복수의 주변 회로 트랜지스터의 게이트 산화막의 막두께에 비해 두껍게 되도록, 상기 복수의 화소 트랜지스터를 제작하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 하나 또는 복수의 표시 장치를 탑재하는 전자 기기로서,
    상기 표시 장치는
    발광부를 구동하는 복수의 화소 트랜지스터로 이루어지는 화소 트랜지스터군을 포함하는 구동 회로부가 마련된 제1 반도체 기판과,
    상기 발광부, 및, 상기 구동 회로부에 신호 전압을 공급하는 복수의 주변 회로 트랜지스터를 포함하는 주변 회로부가 마련되고, 상기 제1 반도체 기판상에 적층되고, 상기 제1 반도체 기판에 접합된 제2 반도체 기판을 가지고,
    상기 복수의 화소 트랜지스터의 게이트 산화막의 막두께는 상기 복수의 주변 회로 트랜지스터의 게이트 산화막의 막두께에 비해 두꺼운 것을 특징으로 하는 전자 기기.
KR1020227043555A 2020-06-18 2021-06-09 표시 장치, 표시 장치의 제조 방법 및 전자 기기 KR20230025781A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-104965 2020-06-18
JP2020104965 2020-06-18
PCT/JP2021/021925 WO2021256343A1 (ja) 2020-06-18 2021-06-09 表示装置、表示装置の製造方法及び電子機器

Publications (1)

Publication Number Publication Date
KR20230025781A true KR20230025781A (ko) 2023-02-23

Family

ID=79267903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227043555A KR20230025781A (ko) 2020-06-18 2021-06-09 표시 장치, 표시 장치의 제조 방법 및 전자 기기

Country Status (4)

Country Link
US (1) US20230170353A1 (ko)
KR (1) KR20230025781A (ko)
CN (1) CN115715409A (ko)
WO (1) WO2021256343A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014098779A (ja) 2012-11-14 2014-05-29 Sony Corp 発光素子、表示装置及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057920A1 (ja) * 2002-12-19 2004-07-08 Semiconductor Energy Laboratory Co., Ltd. 表示装置及び表示装置の作製方法
JP2012227328A (ja) * 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
JP5760923B2 (ja) * 2011-10-04 2015-08-12 ソニー株式会社 固体撮像装置の製造方法
WO2013108657A1 (ja) * 2012-01-17 2013-07-25 ソニー株式会社 半導体装置の製造方法
WO2016063169A1 (en) * 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
CN105914202B (zh) * 2016-06-13 2018-11-13 上海珏芯光电科技有限公司 显示驱动背板、显示器以及制造方法
JP2019113786A (ja) * 2017-12-26 2019-07-11 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
CN110010072A (zh) * 2018-01-05 2019-07-12 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
EP3540775B1 (en) * 2018-03-12 2020-10-28 Canon Kabushiki Kaisha Imaging device, method of manufacturing the same, and apparatus
DE112019004850T5 (de) * 2018-09-28 2021-06-17 Sony Corporation Anzeigeeinrichtung und verfahren zum produzieren derselben
CN110880518B (zh) * 2019-11-28 2021-07-13 云谷（固安）科技有限公司 一种阵列基板及其制备方法和显示面板
US20220115473A1 (en) * 2020-03-23 2022-04-14 Chengdu Boe Optoelectronics Technology Co., Ltd. Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014098779A (ja) 2012-11-14 2014-05-29 Sony Corp 発光素子、表示装置及び電子機器

Also Published As

Publication number Publication date
WO2021256343A1 (ja) 2021-12-23
US20230170353A1 (en) 2023-06-01
CN115715409A (zh) 2023-02-24

Similar Documents

Publication Publication Date Title
CN110047898B (zh) 显示基板及其制造方法、显示装置
US8466470B2 (en) Display device
US7129645B2 (en) Electro-optical device and electronic apparatus
US11342520B2 (en) Stretchable display device
US7119370B2 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
JP2023133411A (ja) 発光装置、表示装置、光電変換装置、電子機器、照明装置および移動体
WO2021035545A1 (zh) 显示基板、显示面板及显示基板的制备方法
JP7343534B2 (ja) アレイ基板、表示装置及びアレイ基板の製造方法
TWI285513B (en) Display device and method for fabricating the same
CN112242120A (zh) 显示装置
US10608061B2 (en) Light emitting display device and method of manufacturing the same
CN115188792A (zh) 显示基板及显示装置
US20210399082A1 (en) Flat panel display device having reduced non-display region
US20210296407A1 (en) Organic light emitting diode display device
CN114613811A (zh) 电致发光显示装置
JP2011040277A (ja) 表示装置およびその製造方法
US11968879B2 (en) Display substrate, manufacturing method thereof, and display apparatus
WO2020158710A1 (ja) 表示装置および表示装置の製造方法、並びに、電子機器
US7034442B2 (en) Electro-optical device, method of manufacturing the same, and electronic instrument
KR20230025781A (ko) 표시 장치, 표시 장치의 제조 방법 및 전자 기기
CN110047896A (zh) 显示基板及其制造方法、显示装置
CN112242426A (zh) 显示装置
WO2021035529A1 (zh) 电子装置基板及其制作方法、电子装置
US20220181399A1 (en) Electroluminescence Display Apparatus
US20220208918A1 (en) Light emitting diode display apparatus

Legal Events

Date Code Title Description
A201 Request for examination