CN110047898B - 显示基板及其制造方法、显示装置 - Google Patents

显示基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN110047898B
CN110047898B CN201910344679.9A CN201910344679A CN110047898B CN 110047898 B CN110047898 B CN 110047898B CN 201910344679 A CN201910344679 A CN 201910344679A CN 110047898 B CN110047898 B CN 110047898B
Authority
CN
China
Prior art keywords
pattern
conductive pattern
sub
layer
display substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910344679.9A
Other languages
English (en)
Other versions
CN110047898A (zh
Inventor
包征
刘庭良
辛燕霞
李雪萍
胡红伟
吴奕昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910344679.9A priority Critical patent/CN110047898B/zh
Publication of CN110047898A publication Critical patent/CN110047898A/zh
Application granted granted Critical
Publication of CN110047898B publication Critical patent/CN110047898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种显示基板及其制造方法、显示装置，属于显示技术领域。该显示基板包括：衬底基板，在衬底基板上沿远离衬底基板的方向叠加设置的第一导电图形、第一平坦层、第二导电图形和第二平坦层。第一导电图形中的第一连接图形和第一子导电图形电连接，第二导电图形中的第二连接图形和第二子导电图形电连接，该第一连接图形与第二连接图形电连接，第一子导电图形在像素区中的正投影与第二子导电图形在像素区中的正投影错开。在像素区中，第一子导电图形引起的第一平坦层的表面差异，与第二子导电图形引起的第二平坦层的表面差异可以相互补偿，提高了位于像素区中的发光器件中的阳极表面的平坦度，降低了该显示基板出现色偏现象的概率。

Description

显示基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种显示基板及其制造方法、显示装置。
背景技术
有机发光二极管(英文：Organic light emitting diode；简称：OLED)显示基板是市面上新型的显示器件。与液晶显示器相比，OLED显示基板具有自发光、广色域、高对比度和超轻薄等诸多优点。
OELD显示基板通常包括：多个OLED发光器件以及与多个OLED发光器件一一对应电连接的像素驱动电路，每个像素驱动电路通过信号走线与位于该OLED显示基板外部的驱动IC(驱动芯片)电连接，该驱动IC可以通过信号走线向像素驱动电路传输控制信号，来控制对应的OLED发光器件发光。
该OLED发光器件可以包括叠加设置的阳极、有机发光层和阴极。通常情况下，信号线中的部分走线位于阳极的下方，信号走线与阳极之间还设置有平坦层，由于该信号线具有一定的厚度，而平坦层和阳极的厚度通常较小，平坦层无法完全对信号走线进行平坦化，因此阳极的表面的平坦度较低，从而导致有机发光层的底面(也即是有机发光层上与阳极接触的一面)的平坦度较低，进而导致有机发光层的厚度不均，OLED显示基板存在色偏现象。
发明内容
本发明实施例提供了一种显示基板及其制造方法、显示装置。可以解决现有技术的OLED显示基板存在色偏现象问题，所述技术方案如下：
第一方面，提供了一种显示基板，包括：
衬底基板，所述衬底基板具有像素区；
在所述衬底基板上上沿远离所述衬底基板的方向叠加设置的第一导电图形、第一平坦层、第二导电图形和第二平坦层；
其中，所述第一导电图形包括第一连接图形和除所述第一连接图形之外的第一子导电图形，所述第一连接图形与所述第一子导电图形电连接，所述第二导电图形包括第二连接图形和除所述第二连接图形之外的第二子导电图形，所述第二连接图形与所述第二子导电图形电连接；
所述第一连接图形与所述第二连接图形电连接，所述第一子导电图形在所述像素区中的正投影与所述第二子导电图形在所述像素区中的正投影错开。
可选的，所述第一子导电图形在所述像素区中的正投影的边界与所述第二子导电图形在所述像素区中的正投影的边界重合。
可选的，所述第一子导电图形在所述衬底基板上的正投影的边界与所述第二子导电图形在所述衬底基板上的正投影的边界重合。
可选的，第一导电图形的厚度等于第二导电图形的厚度。
可选的，所述显示基板还包括：在所述第二平坦层上设置的发光器件，以及与所述发光器件电连接的像素驱动电路。
可选的，所述第一导电图形包括多个所述第一连接图形，所述第二导电图形包括多个所述第二连接图形，多个所述第一连接图形和多个所述第二连接图形一一对应电连接；
所述第一子导电图形包括阵列排布的多条信号走线，每条所述信号走线通过至少两个所述第一连接图形和至少两个所述第二连接图形与所述第二子导电图形并联。
可选的，所述第一平坦层具有多个连接孔，每个所述第一连接图形与对应的所述第二连接图形通过至少一个所述连接孔电连接。
可选的，所述显示基板包括：沿远离所述衬底基板方向叠加设置的第一聚酰亚胺层、第一阻挡层、第二聚酰亚胺层、第二阻挡层、缓冲层、有源层图形、第一栅极绝缘层、第一栅极图形、第二栅极绝缘层、第二栅极图形、层间界电层、所述第一导电图形、所述第一平坦层、所述第二导电图形和所述第二平坦层。
第二方面，提供了一种显示基板的制造方法，所述方法包括：
在所述衬底基板上依次形成第一导电图形、第一平坦层、第二导电图形和第二平坦层；
其中，所述第一导电图形包括第一连接图形和除所述第一连接图形之外的第一子导电图形，所述第一连接图形与所述第一子导电图形电连接，所述第二导电图形包括第二连接图形和除所述第二连接图形之外的第二子导电图形，所述第二连接图形与所述第二子导电图形电连接；所述第一连接图形与所述第二连接图形电连接，所述第一子导电图形在所述像素区中的正投影与所述第二子导电图形在所述像素区中的正投影错开。
第三方面，提供了一种显示装置，包括：第一方面任一所述的显示基板。
本发明实施例提供的技术方案带来的有益效果至少包括：
该显示基板包括：衬底基板，在衬底基板上沿远离衬底基板的方向叠加设置的第一导电图形、第一平坦层、第二导电图形和第二平坦层。第一导电图形中的第一连接图形和第一子导电图形电连接，第二导电图形中的第二连接图形和第二子导电图形电连接，该第一连接图形与第二连接图形电连接，第一子导电图形在像素区中的正投影与第二子导电图形在像素区中的正投影错开。可以在保证该显示基板的亮度均一性较高的前提下，保证在像素区中，第一子导电图形引起的第一平坦层的表面差异，与第二子导电图形引起的第二平坦层的表面差异可以相互补偿，提高了位于像素区中的发光器件中的阳极表面的平坦度，使得该发光器件中的有机发光层的底面的平坦度较高，进而使得该有机发光层的厚度的均匀性较高，降低了该显示基板出现色偏现象的概率，从而提高了该显示基板的显示效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的一种OLED显示基板的膜层结构示意图；
图2是一种信号线中的部分走线位于阳极的下方的示意图；
图3是本发明实施例提供的一种显示基板的膜层结构示意图；
图4是本发明实施例提供的一种第一导电图形在一个像素区中的示意图；
图5是本发明实施例提供的一种第二导电图形在一个像素区中的示意图；
图6是本发明实施例提供的另一种显示基板的膜层结构示意图；
图7是本发明实施例提供的另一种第一导电图形在一个像素区中的示意图；
图8是本发明实施例提供的另一种第二导电图形在一个像素区中的示意图；
图9是本发明实施例提供的一种显示基板中的信号走线的示意图；
图10是本发明实施例提供的一种显示基板的制造方法流程图；
图11是本发明实施例提供的一种有源层图形在一个像素区中的示意图；
图12是本发明实施例提供的一种第一栅极图形在一个像素区中的示意图；
图13是本发明实施例提供的一种第二栅极图形在一个像素区中的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
请参考图1，图1是相关技术提供的一种OLED显示基板的膜层结构示意图。该OLED显示基板00可以包括：OELD发光器件01以及与该OLED发光器件01电连接的像素驱动电路02。该像素驱动电路02可以通过信号走线03与位于该OLED显示基板00外部的驱动IC电连接。该OLED显示基板00可以包括：用于覆盖像素驱动电路02以及信号走线03的平坦层04。
该OLED发光器件01可以包括叠加设置的阳极011、有机发光层012和阴极013。通常情况下，信号线03中的部分走线031位于阳极011的下方。例如，如图2所示，图2是一种信号线中的部分走线位于阳极的下方的示意图。由于该信号线03具有一定的厚度，且信号线03中的部分走线031需要横跨整个阳极011，而覆盖该信号走线03的平坦层04的厚度以及阳极011的厚度均较小，平坦层04无法完全对信号走线03的进行平坦化，例如，平坦层04中与信号走线03对应的位置处会存在凸起。因此阳极011的表面的平坦度较低，例如，阳极011的表面可能会出现诸如图1中的弧形凸起011a。导致有机发光层012的底面(也即是有机发光层012上与阳极011接触的一面)的平坦度较低，进而导致有机发光层012的厚度不均，该OLED显示基板00中各个OLED发光器件01发出的光混合后容易出现三原色混色不均的问题。
因此，若有机发光层012的厚度不均，OLED显示基板00会存在色偏现象，导致该OLED显示基板00的显示效果较差。
请参考图3，图3是本发明实施例提供的一种显示基板的膜层结构示意图。该显示基板100可以包括：
衬底基板10；在衬底基板10上沿远离衬底基板的方向叠加设置的第一导电图形20、第一平坦层30、第二导电图形40和第二平坦层50。
该衬底基板10具有像素区11。需要说明的是，衬底基板10中的像素区11的个数为多个，多个像素区11在衬底基板10上阵列排布。
为了能够更清楚的看出的第一导电图形20和第二导电图形40的图形结构，请参考图4和图5，图4是本发明实施例提供的一种第一导电图形在一个像素区中的示意图，图5是本发明实施例提供的一种第二导电图形在一个像素区中的示意图。第一导电图形20可以包括：第一连接图形21和除该第一连接图形21之外的第一子导电图形22，该第一连接图形21与第一子导电图形22电连接；第二导电图形40可以包括：第二连接图形41和除该第二连接图形41之外的第二子导电图形42，该第二连接图形41与第二子导电图形42电连接。在本发明实施例中，该第一连接图形21与第二连接图形41电连接，使得第一子导电图形22能够与第二子导电图形42电连接。
如图3所示，第一子导电图形22在像素区11中的正投影与第二子导电图形42在像素区11中的正投影错开。
在本发明实施例中，该显示基板100还可以包括：与多个像素区11一一对应的多个发光器件60，以及与每个发光器件60连接的像素驱动电路70，每个发光器件60可以设置在对应的像素区11内，该发光器件60可以包括沿远离衬底基板10的方向叠加设置的阳极61、有机发光层62和阴极63，该发光器件可以为OLED发光器件。该发光器件60可以设置在该第二平坦层50上，该发光器件60中的阳极61需要可以依次穿过第二平坦层50和第一平坦层30后与像素驱动电路70电连接。
为了能够控制发光器件60发光，每个像素驱动电路70需要通过信号走线a与位于该显示基板100外部的驱动IC连接，使得驱动IC能够通过该信号走线a向像素驱动电路70传输控制信号，来控制对应的发光器件60发光。该信号走线a既可以属于第一导电图形20中的第一子导电图形22，也可以属于第二导电图形40中的第二子导电图形42，图2是以该信号走线a属于第一导电图形20中的第一子导电图形22为例进行示意性说明的。通过第一子导电图形22与第二子导电图形42的电连接，能够降低信号走线a的电阻，使得该信号走线a在各个位置处传输的电信号的电压近似一致，从而提高了显示基板100的亮度均一性。
在保证显示基板100的亮度均一性较高的前提下，第一子导电图形22在像素区11中的正投影与第二子导电图形42在像素区11中的正投影错开，使得在像素区11中，第一子导电图形22引起的第一平坦层30的表面差异，与第二子导电图形42引起的第二平坦层40的表面差异可以相互补偿。也即是，第一平坦层30中与第一子导电图形22对应位置处存在的凸起，和第二平坦层50中与第二子导电图形42对应位置处存在的凸起可以相互补偿。提高了位于像素区11中的发光器件60中的阳极61表面的平坦度，使得该发光器件60中的有机发光层62的底面的平坦度较高，进而使得该有机发光层62的厚度的均匀性较高，降低了该显示基板100出现色偏现象的概率，从而提高了该显示基板100的显示效果。
综上所述，本发明实施例通过的显示基板，包括：衬底基板，在衬底基板上沿远离衬底基板的方向叠加设置的第一导电图形、第一平坦层、第二导电图形和第二平坦。第一导电图形中的第一连接图形和第一子导电图形电连接，第二导电图形中的第二连接图形和第二子导电图形电连接，该第一连接图形与第二连接图形电连接，第一子导电图形在像素区中的正投影与第二子导电图形在像素区中的正投影错开。可以在保证该显示基板的亮度均一性较高的前提下，保证在像素区中，第一子导电图形引起的第一平坦层的表面差异，与第二子导电图形引起的第二平坦层的表面差异可以相互补偿，提高了位于像素区中的发光器件中的阳极表面的平坦度，使得该发光器件中的有机发光层的底面的平坦度较高，进而使得该有机发光层的厚度的均匀性较高，降低了该显示基板出现色偏现象的概率，从而提高了该显示基板的显示效果。
在本发明实施例中，第一子导电图形22在像素区11中的正投影的边界与第二子导电图形42在像素区11中的正投影的边界重合。此时，像素区11中设置的发光器件60中的阳极61表面在各个位置处的平坦度均较高，进一步的提高了光器件50中有机发光层62的厚度的均匀性。
可选的，如图6所示，图6是本发明实施例提供的另一种显示基板的膜层结构示意图。第一子导电图形22在衬底基板10上的正投影的边界与第二子导电图形42在衬底基板10上的正投影的边界重合。通常情况下，在第一导电图形20与第二导电图形40的制造过程中，需要采用两次构图工艺进行，且每次构图工艺采用的掩膜版的图案不同。当第一子导电图形22在衬底基板10上的正投影的边界与第二子导电图形42在衬底基板10上的正投影的边界重合时，在第一导电图形20与第二导电图形40的制造过程中，采用的两种掩膜版中，第一种掩膜版的图案中用于制造第一子导电图形22的图案，和第二种掩膜版中用于制造第二子导电图形42的图案互补，在制备好第一种掩膜版后，仅需根据第一种掩膜版的图案制造第二种掩膜版的图案即可。有效简化了制备掩膜版的过程，从而提高了该显示基板的制造效率。
可选的，第一导电图形20厚度等于第二导电图形40的厚度。此时，在像素区11中，第一子导电图形22引起的第一平坦层40的表面差异，与第二子导电图形42引起的第二平坦层50的表面差异可以正好相互补偿，进一步的提高了像素区11中设置的发光器件60中的阳极61表面的平坦度，从而更进一步的提高了光器件50中有机发光层62的厚度的均匀性。
在本发明实施例中，为了实现第一导电图形20与第二导电图形40电连接，需要在第一平坦层30中设置连接孔(图6中未示出)，第一连接图形可以穿过第一平坦层30中的连接孔与第二连接图形电连接。
需要说明的是，如图7和图8所示，图7是本发明实施例提供的另一种第一导电图形在一个像素区中的示意图，图8是本发明实施例提供的另一种第二导电图形在一个像素区中的示意图。为了保证第一导电图形20能够与第二导电图形40电连接，需要保证第一连接图形21在衬底基板上的正投影与第二连接图形41在衬底基板上的正投影重合。该第一连接图形21与第二连接图形41可以均位于像素区11内，也可以均位于像素区11外。若第一连接图形21与第二连接图可以31均位于像素区11内，由于第一连接图形21与第二连接图形41的面积较小，通常情况下，第一连接图形21在衬底基板上的正投影和第二连接图形41在衬底基板上的正投影均位于信号走线a在衬底基板上的正投影内，因此，可以通过后续的第二平坦层对第一连接图形21和第二连接图形22进行平坦层化，即使第一连接图形21在衬底基板上的正投影与第二连接图形41在衬底基板上的正投影重合，也不会影响发光器件中的阳极的平坦度。
在本发明实施例中，请参考图9，图9是本发明实施例提供的一种显示基板中的信号走线的示意图，第一子导电图形22包括阵列排布的多条信号走线a。
如图7和图8所示，第一导电图形20可以包括多个第一连接图形21，第二导电图形40可以包括多个第二连接图形41，多个第一连接图形21和多个第二连接图形41一一对应电连接。每条信号走线a通过至少两个第一连接图形21和至少两个第二连接图形41与第二子导电图形42并联。通过第二子导电图形42可以减小信号走线a的电阻，使得信号走线a中各个位置处传输的电信号的电压均相同。由于显示基板中发光器件的发光亮度，与信号走线a中传输的电信号的电压呈正相关，因此，当信号走线a中各个位置处传输的电信号的电压均相同时，能够提高显示基板的亮度的均一性。
示例的，第一平坦层具有多个连接孔，每个第一连接图形与对应的第二连接图形通过至少一个连接孔电连接。可选的，连接孔的个数与像素区的个数相同。
需要说明的是，本发明实施例提供的显示基板中的像素驱动电路包括：至少两个薄膜晶体管(英文：Thin-film transistor；简称：TFT)和至少一个存储电容。如图7所示，在第一导电图形20中的第一子导电图形22中，其除了包括信号走线a之外，还可以包括像素驱动电路中的电极b，例如，该电极b为源漏极或存储电容的电极等。
可选的，如图6所示，该显示基板100可以包括：沿远离衬底基板10的方向叠加设置的第一聚酰亚胺(英文：Polyimide；简称：PI)层80、第一阻挡层90、第二PI层110、第二阻挡层120、缓冲层130、有源层图形140、第一栅极绝缘层150、第一栅极图形160、第二栅极绝缘层170、第二栅极图形180、层间介电层190、第一导电图形20、第一平坦层30、第二导电图形40和第二平坦层50。该该显示基板100还可以包括：在第二平坦层50上叠加设置的像素界定层200和间隔柱210，发光器件60可以设置在该第二平坦层50上，且位于像素界定层200构成的像素区11内。
需要说明的是，第一PI层80和第二PI层110用于提高显示基板100的柔性；该第一阻隔层90用于阻隔外界水氧进入显示基板100的发光器件60中；第二阻隔层115用于阻隔显示基板100中金属离子的迁移；有源层图形140、第一栅极图形160、第二栅极图形180，以及第一导电图形20用于构成像素驱动电路；信号走线a可以与第一栅极图形160电连接。
综上所述，本发明实施例通过的显示基板，包括：衬底基板，在衬底基板上沿远离衬底基板的方向叠加设置的第一导电图形、第一平坦层、第二导电图形和第二平坦层。第一导电图形中的第一连接图形和第一子导电图形电连接，第二导电图形中的第二连接图形和第二子导电图形电连接，该第一连接图形与第二连接图形电连接，第一子导电图形在像素区中的正投影与第二子导电图形在像素区中的正投影错开。可以在保证该显示基板的亮度均一性较高的前提下，保证在像素区中，第一子导电图形引起的第一平坦层的表面差异，与第二子导电图形引起的第二平坦层的表面差异可以相互补偿，提高了位于像素区中的发光器件中的阳极表面的平坦度，使得该发光器件中的有机发光层的底面的平坦度较高，进而使得该有机发光层的厚度的均匀性较高，降低了该显示基板出现色偏现象的概率，从而提高了该显示基板的显示效果。
本发明实施例还提供了一种显示基板的制造方法，该方法用于制造图3示出的显示基板，该方法可以包括：
在衬底基板上依次形成第一导电图形、第一平坦层、第二导电图形和第二平坦层。
其中，第一导电图形包括第一连接图形和除第一连接图形之外的第一子导电图形，第一连接图形与第一子导电图形电连接；第二导电图形包括第二连接图形和除第二连接图形之外的第二子导电图形，第二连接图形与第二子导电图形电连接。该第一连接图形与第二连接图形电连接。该第一子导电图形在像素区中的正投影与第二子导电图形在像素区中的正投影错开。
综上所述，本发明实施例通过的显示基板的制造方法，在衬底基板上依次形成第一导电图形、第一平坦层、第二导电图形和第二平坦层。第一导电图形中的第一连接图形和第一子导电图形电连接，第二导电图形中的第二连接图形和第二子导电图形电连接，该第一连接图形与第二连接图形电连接，第一子导电图形在像素区中的正投影与第二子导电图形在像素区中的正投影错开。可以在保证该显示基板的亮度均一性较高的前提下，保证在像素区中，第一子导电图形引起的第一平坦层的表面差异，与第二子导电图形引起的第二平坦层的表面差异可以相互补偿，提高了位于像素区中的发光器件中的阳极表面的平坦度，使得该发光器件中的有机发光层的底面的平坦度较高，进而使得该有机发光层的厚度的均匀性较高，降低了该显示基板出现色偏现象的概率，从而提高了该显示基板的显示效果。
请参考图10，图10是本发明实施例提供的一种显示基板的制造方法流程图。该方法用于制造图6示出的显示基板。该方法可以包括：
步骤1001、在衬底基板上依次形成第一PI层、第一阻挡层、第二PI层、第二阻挡层和缓冲层。
可选的，该第一阻隔层和第二阻挡层的材料均可以包括：氧化硅材料或氮化硅等材料。该缓冲层的材料可以包括二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。
示例的，可以在衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种方式依次形成：第一PI层、第一阻挡层、第二PI层、第二阻挡层和缓冲层。
步骤1002、在形成有缓冲层的衬底基板上依次形成有源层图形、第一栅极绝缘层、第一栅极图形、第二栅极绝缘层、第二栅极图形和层间介电层。
可选的，该有源层图形的材料可以包括多晶硅；第一栅极绝缘层、第二栅极绝缘层和层间介电层的材料均可以包括二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料；第一栅极图形和第二栅极图形的材料均可以包括：诸如金属钼(简称：Mo)、金属铜(简称：Cu)、金属铝(简称：Al)或合金等金属材料。
示例的，首先，可以在形成有缓冲层的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成有源层材质层。请参考图11，图11是本发明实施例提供的一种有源层图形在一个像素区中的示意图，对该有源层材质层执行一次构图工艺形成有源层图形140。需要说明的是，在形成有源层图形140后，需要对该有源层图形进退火处理和掺杂处理。
之后，可以在形成有有源层图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成有第一栅极绝缘层。
之后，可以在形成有第一栅极绝缘层的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成有第一栅极材质层。请参考图12，图12是本发明实施例提供的一种第一栅极图形在一个像素区中的示意图，对该第一栅极材质层执行一次构图工艺形成第一栅极图形160。
之后，可以在形成有第一栅极图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成有第二栅极绝缘层。
之后，可以在形成有第二栅极绝缘层的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成有第二栅极材质层。请参考图13，图13是本发明实施例提供的一种第二栅极图形在一个像素区中的示意图，对该第二栅极材质层执行一次构图工艺形成第二栅极图形180。
最后，可以在形成有第二栅极图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成层间介电层。对该层间介电层执行一次构图工艺形成用于后续的源漏极与有源层图形电连接的源漏连接孔，以及用于后续的信号走线与第一栅极图形电连接的走线连接孔。
需要说明的是，上述实施例中的一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤1003、在形成有层间介电层的衬底基板上依次形成第一导电图形、第二平坦层、第二导电图形和第二平坦层。
可选的，该第一导电图形和第二导电图形的材料可以均包括：诸如金属Mo、金属Cu、金属Al或合金等金属材料；该第一平坦层和第二平坦层的材料均可以包括：丙烯酸树脂或者环氧树脂等。
示例的，首先，可以在形成有层间介电层的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成有第一导电材质层；对该第一导电材质层执行一次构图工艺形成第一导电图形。该第一导电图形可以参考图7示出的第一导电图形。该第一导电图形中的源漏极可以通过源漏连接孔与有源层图形电连接；该第一导电图形中的信号走线可以通过走线连接孔与第一栅极图形电连接。
之后，可以在形成有第一导电图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成第一平坦层；对该第一平坦层执行一次构图工艺形成用于后续的第二连接图形与该第一导电图形中的第一连接图形电连接的连接孔。
之后，可以在形成有第一平坦层的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成第二导电材质层；对该第二导电材质层执行一次构图工艺形成第二导电图形。该第二导电图形可以参考图8示出的第二导电图形。该第二导电图形中的第二连接图形可以通过连接孔与第一导电图形中的第一连接图形电连接。
最后，可以在形成有第二导电图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成第二平坦层；对该第二平坦层执行一次构图工艺形成用于后续的阳极与源漏极电连接的阳极连接孔。
需要说明的是，上述实施例中的一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤1004、在形成有第二平坦层的衬底基板上依次形成发光器件中的阳极、像素界定层和隔垫物。
示例的，首先，可以在形成有第二平坦层的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成阳极材质层，然后对该阳极材质层执行一次构图工艺形成阳极。该阳极可以通过阳极连接孔与源漏极电连接。
然后，可以在形成有阳极的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成有机物材质层，采用灰度掩膜版对该有机物材质层执行一次构图工艺形成像素界定层和隔垫物。
需要说明的是，上述实施例中的一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤1005、在形成有隔垫物的衬底基板上形成发光器件中的有机发光层和阴极。
可选的，该阴极的材料可以包括：氧化铟锡(英文：Indium Tin Oxide；简称：ITO)或铟锌氧化物(英文：Indium zinc oxide；简称：IZO)等。
示例的，可以采用喷墨打印工艺或蒸镀工艺在形成有隔垫物的衬底基板上形成发光器件中的有机发光层；然后，可以在形成有有机发光层的衬底基板上上通过沉积、涂敷和溅射等多种方式中的任一种形成阴极。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的显示基板具体原理，可以参考前述显示基板的结构的实施例中的对应内容，在此不再赘述。
综上所述，本发明实施例通过的显示基板的制造方法，在衬底基板上依次形成第一导电图形、第一平坦层、第二导电图形和第二平坦层。第一导电图形中的第一连接图形和第一子导电图形电连接，第二导电图形中的第二连接图形和第二子导电图形电连接，该第一连接图形与第二连接图形电连接，第一子导电图形在像素区中的正投影与第二子导电图形在像素区中的正投影错开。可以在保证该显示基板的亮度均一性较高的前提下，保证在像素区中，第一子导电图形引起的第一平坦层的表面差异，与第二子导电图形引起的第二平坦层的表面差异可以相互补偿，提高了位于像素区中的发光器件中的阳极表面的平坦度，使得该发光器件中的有机发光层的底面的平坦度较高，进而使得该有机发光层的厚度的均匀性较高，降低了该显示基板出现色偏现象的概率，从而提高了该显示基板的显示效果。
本发明实施例还提供了一种显示装置，该显示装置可以包括图3或图6示出的显示基板100。该显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本申请中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
以上所述仅为本发明的可选的实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种显示基板，其特征在于，包括：
衬底基板，所述衬底基板具有像素区；
在所述衬底基板上沿远离所述衬底基板的方向叠加设置的第一导电图形、第一平坦层、第二导电图形和第二平坦层；
其中，所述第一导电图形包括第一连接图形和除所述第一连接图形之外的第一子导电图形，所述第一连接图形与所述第一子导电图形电连接，所述第二导电图形包括第二连接图形和除所述第二连接图形之外的第二子导电图形，所述第二连接图形与所述第二子导电图形电连接；
所述第一连接图形与所述第二连接图形电连接，所述第一子导电图形在所述像素区中的正投影与所述第二子导电图形在所述像素区中的正投影错开，且所述第一子导电图形在所述像素区中的正投影的边界与所述第二子导电图形在所述像素区中的正投影的边界重合。
2.根据权利要求1所述的显示基板，其特征在于，
所述第一子导电图形在所述衬底基板上的正投影的边界与所述第二子导电图形在所述衬底基板上的正投影的边界重合。
3.根据权利要求1所述的显示基板，其特征在于，
所述第一导电图形厚度等于所述第二导电图形的厚度。
4.根据权利要求1至3任一所述的显示基板，其特征在于，
所述显示基板还包括：在所述第二平坦层上设置的发光器件，以及与所述发光器件电连接的像素驱动电路。
5.根据权利要求1至3任一所述的显示基板，其特征在于，
所述第一导电图形包括多个所述第一连接图形，所述第二导电图形包括多个所述第二连接图形，多个所述第一连接图形和多个所述第二连接图形一一对应电连接；
所述第一子导电图形包括阵列排布的多条信号走线，每条所述信号走线通过至少两个所述第一连接图形和至少两个所述第二连接图形与所述第二子导电图形并联。
6.根据权利要求5所述的显示基板，其特征在于，
所述第一平坦层具有多个连接孔，每个所述第一连接图形与对应的所述第二连接图形通过至少一个所述连接孔电连接。
7.根据权利要求1至3任一所述的显示基板，其特征在于，
所述显示基板包括：沿远离所述衬底基板方向叠加设置的第一聚酰亚胺层、第一阻挡层、第二聚酰亚胺层、第二阻挡层、缓冲层、有源层图形、第一栅极绝缘层、第一栅极图形、第二栅极绝缘层、第二栅极图形、层间界电层、所述第一导电图形、所述第一平坦层、所述第二导电图形和所述第二平坦层。
8.一种显示基板的制造方法，其特征在于，所述方法包括：
在衬底基板上依次形成第一导电图形、第一平坦层、第二导电图形和第二平坦层；
其中，所述第一导电图形包括第一连接图形和除所述第一连接图形之外的第一子导电图形，所述第一连接图形与所述第一子导电图形电连接，所述第二导电图形包括第二连接图形和除所述第二连接图形之外的第二子导电图形，所述第二连接图形与所述第二子导电图形电连接；所述第一连接图形与所述第二连接图形电连接，所述第一子导电图形在像素区中的正投影与所述第二子导电图形在所述像素区中的正投影错开，且所述第一子导电图形在所述像素区中的正投影的边界与所述第二子导电图形在所述像素区中的正投影的边界重合。
9.一种显示装置，其特征在于，包括：权利要求1至7任一所述的显示基板。
CN201910344679.9A 2019-04-26 2019-04-26 显示基板及其制造方法、显示装置 Active CN110047898B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910344679.9A CN110047898B (zh) 2019-04-26 2019-04-26 显示基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910344679.9A CN110047898B (zh) 2019-04-26 2019-04-26 显示基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN110047898A CN110047898A (zh) 2019-07-23
CN110047898B true CN110047898B (zh) 2021-04-02

Family

ID=67279578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910344679.9A Active CN110047898B (zh) 2019-04-26 2019-04-26 显示基板及其制造方法、显示装置

Country Status (1)

Country Link
CN (1) CN110047898B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110619818B (zh) * 2019-08-27 2021-04-27 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN110767725B (zh) * 2019-10-29 2022-05-10 维沃移动通信有限公司 一种显示基板、显示装置及显示基板的制作方法
CN112825345B (zh) * 2019-11-21 2024-04-26 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
WO2021102626A1 (zh) * 2019-11-25 2021-06-03 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
EP4123713A4 (en) * 2020-03-19 2023-05-10 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
CN111952342B (zh) * 2020-08-21 2023-07-18 上海天马微电子有限公司 显示面板和显示装置
WO2022041203A1 (zh) * 2020-08-31 2022-03-03 京东方科技集团股份有限公司 显示基板及显示装置
US12101981B2 (en) 2020-08-31 2024-09-24 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, method for manufacturing the same, and display device
CN114442353A (zh) * 2020-10-30 2022-05-06 京东方科技集团股份有限公司 驱动背板及其制备方法和显示面板
CN112397526B (zh) * 2020-11-03 2023-12-01 Tcl华星光电技术有限公司 一种阵列基板及其制备方法与显示面板
WO2022133972A1 (en) 2020-12-25 2022-06-30 Boe Technology Group Co., Ltd. Array substrate and display apparatus
CN115996607A (zh) * 2020-12-30 2023-04-21 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN115568245A (zh) * 2021-01-29 2023-01-03 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN115552623A (zh) 2021-04-30 2022-12-30 京东方科技集团股份有限公司 显示基板及显示装置
CN113629205B (zh) * 2021-07-19 2023-02-10 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023004684A1 (zh) * 2021-07-29 2023-02-02 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
US20240268172A1 (en) * 2022-01-10 2024-08-08 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106292100A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业（深圳）有限公司 阵列基板及具有该阵列基板的液晶显示面板
KR20180003363A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 유기발광 표시장치
CN108695370A (zh) * 2018-05-21 2018-10-23 京东方科技集团股份有限公司 Oled基板及制作方法、显示装置
CN108766988A (zh) * 2018-05-31 2018-11-06 武汉天马微电子有限公司 显示面板及显示装置
CN208706652U (zh) * 2018-10-22 2019-04-05 京东方科技集团股份有限公司 用于有机发光显示装置的背板、有机发光显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336107A (zh) * 2017-01-19 2018-07-27 京东方科技集团股份有限公司 有机发光二极管（oled）阵列基板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106292100A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业（深圳）有限公司 阵列基板及具有该阵列基板的液晶显示面板
KR20180003363A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 유기발광 표시장치
CN108695370A (zh) * 2018-05-21 2018-10-23 京东方科技集团股份有限公司 Oled基板及制作方法、显示装置
CN108766988A (zh) * 2018-05-31 2018-11-06 武汉天马微电子有限公司 显示面板及显示装置
CN208706652U (zh) * 2018-10-22 2019-04-05 京东方科技集团股份有限公司 用于有机发光显示装置的背板、有机发光显示装置

Also Published As

Publication number Publication date
CN110047898A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
CN110047898B (zh) 显示基板及其制造方法、显示装置
CN109103231B (zh) 显示基板及其制造方法、显示装置
US20210225901A1 (en) Driving backplane, manufacturing method thereof, and display apparatus
EP3621114A1 (en) Electroluminescent display panel, manufacturing method therefor and display device
US11239221B2 (en) Array substrate and fabrication method thereof, and electronic apparatus
CN111952323B (zh) 一种显示基板的制备方法、显示基板及显示装置
US11183111B2 (en) Pixel unit and method for manufacturing the same, and double-sided OLED display device
CN108461530A (zh) 一种阵列基板和显示装置
CN209729911U (zh) 一种阵列基板、显示面板及显示装置
JP2022539621A (ja) ディスプレイパネル及びその製造方法、表示装置
US11176898B2 (en) Display panel and electronic apparatus
WO2021035545A1 (zh) 显示基板、显示面板及显示基板的制备方法
CN110890409B (zh) 显示装置及其oled面板、oled面板的制作方法
CN110718572B (zh) 一种有机电致发光显示基板及其制备方法和显示装置
CN112086487B (zh) 一种显示面板及显示设备
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
JP7547384B2 (ja) 表示基板及びその製造方法、表示装置
CN110047896B (zh) 显示基板及其制造方法、显示装置
US12004376B2 (en) Display motherboard, preparation method thereof, display substrate and display device
US20220399433A1 (en) Display Substrate and Display Apparatus
US20220416202A1 (en) Display substrate, preparation method therefor, and display apparatus
WO2021203320A1 (zh) 阵列基板及其制备方法、显示装置
US20220310752A1 (en) Display Substrate and Display Apparatus
KR20220078380A (ko) 표시장치
US20240276767A1 (en) Display Substrate, Preparing Method Therefor, and Display Apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant