CN111952323B - 一种显示基板的制备方法、显示基板及显示装置 - Google Patents

一种显示基板的制备方法、显示基板及显示装置 Download PDF

Info

Publication number
CN111952323B
CN111952323B CN202010838675.9A CN202010838675A CN111952323B CN 111952323 B CN111952323 B CN 111952323B CN 202010838675 A CN202010838675 A CN 202010838675A CN 111952323 B CN111952323 B CN 111952323B
Authority
CN
China
Prior art keywords
substrate
layer
orthographic projection
metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010838675.9A
Other languages
English (en)
Other versions
CN111952323A (zh
Inventor
史鲁斌
秦斌
陈亮
刘冬妮
张方振
王珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010838675.9A priority Critical patent/CN111952323B/zh
Publication of CN111952323A publication Critical patent/CN111952323A/zh
Priority to US17/340,672 priority patent/US11973166B2/en
Application granted granted Critical
Publication of CN111952323B publication Critical patent/CN111952323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请提供了一种显示基板的制备方法、显示基板及显示装置，其中显示基板包括衬底以及在衬底一侧的第一平坦层；在第一平坦层背离衬底一侧的第一金属层；在第一金属层和第一平坦层背离衬底一侧的第二平坦层；在第二平坦层背离衬底一侧的第二金属层；其中，第一金属层包括第一金属走线，第二金属层在衬底上的正投影与第一金属走线在衬底上的正投影有交叠，第二平坦层在衬底上的正投影覆盖第一金属走线在衬底上的正投影。本申请技术方案通过在第一金属走线与第二金属层有交叠的位置，设置第二平坦层包裹第一金属走线的结构，能够有效地避免第一金属走线与第二金属层之间的短路不良。

Description

一种显示基板的制备方法、显示基板及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种显示基板的制备方法、显示基板及显示装置。
背景技术
LED由于其亮度高、色域大、寿命长等优点，在LED照明及显示等方面具有广泛的应用。近年来，随着Mini-LED和Micro-LED芯片技术的进一步成熟，AM Mini-LED和AM Micro-LED显示技术引起了广泛的关注。LED驱动背板是驱动LED发光和实现灰阶显示的主要载体，是LED显示技术开发的重点。
与OLED相比，LED发光所需的驱动电流更大，对LED背板的驱动能力提出了更高的要求。因此，与LCD及OLED阵列基板的器件结构相比，LED基板的器件结构更为复杂，LED基板中出现了两层SD以及两层Resin的复杂交叠膜层结构，属于非常规器件结构。在制备的过程中，两层SD金属之间容易发生短路不良，导致良品率较低。
发明内容
本发明提供一种显示基板的制备方法、显示基板及显示装置，以提升产品良率。
为了解决上述问题，本发明公开了一种显示基板，所述显示基板包括：
衬底，以及在所述衬底一侧的第一平坦层；
在所述第一平坦层背离所述衬底一侧的第一金属层；
在所述第一金属层和所述第一平坦层背离所述衬底一侧的第二平坦层；
在所述第二平坦层背离所述衬底一侧的第二金属层；
其中，所述第一金属层包括第一金属走线，所述第二金属层在所述衬底上的正投影与所述第一金属走线在所述衬底上的正投影有交叠，所述第二平坦层在所述衬底上的正投影覆盖所述第一金属走线在所述衬底上的正投影。
在一种可选的实现方式中，所述显示基板还包括所述第二平坦层和所述第二金属层之间的钝化层，所述钝化层在所述衬底上的正投影覆盖所述第二平坦层在所述衬底上的正投影。
在一种可选的实现方式中，所述第一金属层还包括绑定块，所述绑定块与所述第一金属走线绝缘分立设置，所述第二金属层包括走线区域以及与所述走线区域连接的绑定区域，所述走线区域在所述衬底上的正投影与所述钝化层在所述衬底上的正投影完全重叠，所述绑定区域在所述衬底上的正投影位于所述绑定块在所述衬底上的正投影区域内。
在一种可选的实现方式中，所述第二金属层的绑定区域与所述绑定块接触。
在一种可选的实现方式中，所述绑定块在所述衬底上的正投影与所述第二平坦层在所述衬底上的正投影有交叠。
在一种可选的实现方式中，所述绑定块在所述衬底上的正投影与所述钝化层在所述衬底上的正投影有交叠。
在一种可选的实现方式中，所述绑定块在所述衬底上的正投影与所述绑定区域在所述衬底上的正投影完全重叠。
在一种可选的实现方式中，在所述第一平坦层背离所述衬底的一侧设置有凹槽，所述凹槽位于所述第一平坦层未被所述第一金属走线和所述绑定块覆盖的区域内，所述凹槽的深度大于所述第一金属层的厚度，且小于所述第一金属层与所述第一平坦层的厚度之和。
为了解决上述问题，本发明还公开了一种显示装置，包括任一实施例所述的显示基板。
为了解决上述问题，本发明还公开了一种显示基板的制备方法，所述制备方法包括：
提供衬底；
在所述衬底的一侧形成第一平坦层；
在所述第一平坦层背离所述衬底的一侧图案化形成第一金属层；
在所述第一金属层和所述第一平坦层背离所述衬底的一侧形成第二平坦层；
在所述第二平坦层背离所述衬底的一侧形成第二金属层；
其中，所述第一金属层包括第一金属走线，所述第二金属层在所述衬底上的正投影与所述第一金属走线在所述衬底上的正投影有交叠，所述第二平坦层在所述衬底上的正投影覆盖所述第一金属走线在所述衬底上的正投影。
与现有技术相比，本发明包括以下优点：
本申请技术方案提供了一种显示基板的制备方法、显示基板及显示装置，其中显示基板包括衬底以及在衬底一侧的第一平坦层；在第一平坦层背离衬底一侧的第一金属层；在第一金属层和第一平坦层背离衬底一侧的第二平坦层；在第二平坦层背离衬底一侧的第二金属层；其中，第一金属层包括第一金属走线，第二金属层在衬底上的正投影与第一金属走线在衬底上的正投影有交叠，第二平坦层在衬底上的正投影覆盖第一金属走线在衬底上的正投影。本申请技术方案通过在第一金属走线与第二金属层有交叠的位置，设置第二平坦层包裹第一金属走线的结构，能够有效地避免第一金属走线与第二金属层之间的短路不良。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1示出了相关技术中一种显示基板的剖面结构示意图；
图2示出了相关技术中一种显示基板的SEM截面图；
图3示出了相关技术中一种显示基板局部放大的剖面结构示意图；
图4示出了本申请一实施例提供的第一种显示基板的剖面结构示意图；
图5示出了本申请一实施例提供的第二种显示基板的剖面结构示意图；
图6示出了本申请一实施例提供的第三种显示基板的剖面结构示意图；
图7示出了本申请一实施例提供的第一种显示基板的制备方法的流程图；
图8示出了本申请一实施例提供的第二种显示基板的制备方法的流程图；
图9示出了本申请一实施例提供的第三种显示基板的制备方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1示出了相关技术中一种显示基板的剖面结构示意图，为了达到降低IRDrop的目的，采用三层SD金属层及两层平坦层(Resin)的器件结构。其中，SD1走LED器件的工作电压VDD信号，SD2走公共接地电压VSS信号。VDD信号经过像素电路调制，得到理想的阳极驱动电压，传入阳极Pad，VSS信号传入阴极Pad。LED两端分别连接阳极Pad和阴极Pad，阳极Pad和阴极Pad之间的压差驱动LED发光，实现灰阶控制。其中像素电路可以为2T1C、7T1C等像素驱动电路，在此不做限制。
然而，相关技术中的显示基板容易发生VDD&VSS信号短路不良。发明人对不良现象进行了分析，参照图2示出的SEM截面图片，参照图3示出的发生短路位置的剖面结构示意图，SD2(阴极Pad)与SD1(VDD)走线之间存在重叠区域，而SD1和SD2之间仅有厚度约2000埃的PVX1，在刻蚀SD1时PLN1存在难以避免的过刻现象，PLN1过刻使得位置1处的段差较大，导致PVX1不能完全覆盖位置1处的SD1(无机材料PVX1在段差大的位置容易发生断裂)，进而导致SD1(VDD)与SD2(LED阴极Pad、VSS引线)在位置1处发生短路不良。
为了解决VDD&VSS信号短路不良，本申请一实施例提供了一种显示基板，参照图4，该显示基板可以包括：衬底41，以及在衬底41一侧的第一平坦层42；在第一平坦层42背离衬底41一侧的第一金属层43；在第一金属层43和第一平坦层42背离衬底41一侧的第二平坦层44；在第二平坦层44背离衬底41一侧的第二金属层45。
其中，第一金属层43可以包括第一金属走线431，第二金属层45在衬底41上的正投影与第一金属走线431在衬底41上的正投影有交叠，第二平坦层44在衬底41上的正投影覆盖第一金属走线431在衬底41上的正投影。
第一金属层43和第二金属层45可以为单层结构，材料可以为Mo和Cu等金属材料中的一种或多种；第一金属层43和第二金属层45还可以为叠层结构，叠层的材料可以为Ti/Al/Ti等金属材料。在具体实现中，第一金属层和第二金属层的材料和结构可以根据实际需求选择，本实施例对此不作限定。
显示基板还可以包括发光器件如OLED、LED等，第一金属走线431可以与发光器件的工作电压VDD输出端子连接，第二金属层45可以与公共接地电压VSS端子连接。在具体实现中，第一金属走线和第二金属层还可以连接其它信号输出端子，本实施例对第一金属走线和第二金属层传输的信号不作限定。
衬底41可以包括玻璃或者柔性基板，以及在靠近第一平坦层42一侧方向设置的TFT阵列单元以及信号线等结构。
参照图4，当第一金属走线431与第二金属层45在衬底41上的正投影有交叠时，第一金属走线431在衬底41上的正投影位于第二平坦层44在衬底41上的正投影区域内，也就是第一金属走线431的边缘缩进第二平坦层44的内部，使得第二平坦层44对第一金属走线431进行有效包裹覆盖，从而有效避免第一金属走线431与第二金属层45之间发生短路，解决VSS与VDD信号之间的短路问题。
在一种可选的实现方式中，参照图5，显示基板还可以包括：在第二平坦层44和第二金属层45之间的钝化层51，钝化层51在衬底41上的正投影覆盖第二平坦层44在衬底41上的正投影。即第二平坦层44在衬底41上的正投影位于钝化层51在衬底41上的正投影区域内。
其中，钝化层51的材料可以包括：氮化硅和氧化硅等无机材料中的一种或多种。钝化层51的厚度可以大于或等于2000埃且小于或等于4000埃。在具体实现中，钝化层的材料和厚度可以根据实际需求选择，本实施例对钝化层的材料和厚度均不作限定。
钝化层51的设置可以改善第二金属层45与第二平坦层44之间的粘附性，并且可以防止第二平坦层44扩散出的有机气体对第二金属层45造成腐蚀。
发明人还发现，参照图2、图3和图5，在对PVX1或钝化层51进行干刻时，容易导致PLN1/第一平坦层42过刻，使得位置2处的段差和坡度角较大，容易导致SD2/第二金属层45在位置2处发生断路不良。
为了解决第二金属层的断路不良，参照图6，在上述实施例的基础上，第一金属层43还可以包括绑定块432，绑定块432与第一金属走线431绝缘分立设置，第二金属层45包括走线区域以及与走线区域连接的绑定区域，走线区域在衬底41上的正投影与钝化层51在衬底41上的正投影完全重叠，绑定区域在衬底41上的正投影位于绑定块432在衬底41上的正投影区域内。
由于绑定块432在衬底41上的正投影完全覆盖绑定区域在衬底41上的正投影，在对钝化层51进行干刻时，绑定块432可以作为HardMask保护其下的第一平坦层42不被过刻，避免第一平坦层42形成较大段差的台阶，解决第二金属层45断路的问题。
在实际应用中，绑定块432只要覆盖第二金属层45下方未被钝化层51覆盖的位置即可。例如，绑定块432在衬底41上的正投影可以与绑定区域在衬底41上的正投影完全重叠，或者绑定块432在衬底41上的正投影完全覆盖绑定区域在衬底41上的正投影，并且绑定块432在衬底41上的正投影与钝化层51在衬底41上的正投影有交叠；或者如图6所示出的，绑定块432在衬底41上的正投影完全覆盖绑定区域在衬底41上的正投影，并且绑定块432在衬底41上的正投影与第二平坦层44在衬底41上的正投影有交叠。
如图6所示，在第一平坦层42背离衬底41的一侧设置有凹槽61，凹槽61位于第一平坦层42未被第一金属走线431和绑定块432覆盖的区域内。凹槽61的深度h大于第一金属层43的厚度，且小于第一金属层43与第一平坦层42的厚度之和。其中，凹槽61可以是在第一金属层43的干刻工艺过程中，对第一平坦层42过刻形成的。
当第二金属层45与公共接地电压VSS端子连接时，可以是第二金属层45的走线区域与公共接地电压VSS端子连接。第二金属层45的绑定区域与绑定块432接触连接，此时绑定块432形成悬置的衬垫。
通过在第二金属层的绑定区域对应位置处衬托设置绑定块，形成图6所示的膜层交叠结构，该结构对绑定区域的深孔有垫高作用，能够避免钝化层PVX干刻导致在绑定区域形成段差较大的台阶，从而有效避免第二金属层自身断路不良的发生，并且能够防止发生光刻胶残留。
本实施例提供的显示基板，通过设置第一金属走线缩进第二平坦层的内部，使得第二平坦层对第一金属走线形成有效包裹覆盖，从而避免第一金属走线与第二金属层之间的短路不良；进一步地，通过在绑定区域(阴极Pad位置)衬托设置绑定块，形成悬置的衬垫，避免在钝化层PVX干刻过程中形成段差较大的台阶，从而避免阴极Pad断路不良，防止光刻胶残留。
本申请另一实施例还提供了一种显示装置，该显示装置包括任一实施例所述的显示基板。
需要说明的是，本实施例中的显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有2D或3D显示功能的产品或部件。
为了解决断路不良，本申请一实施例提供了一种显示基板的制备方法，参照图7，该制备方法可以包括：
步骤701：提供衬底。
步骤702：在衬底的一侧形成第一平坦层。
其中，可以在衬底的一侧涂布形成第一平坦层，第一平坦层的材料可以为树脂，厚度为2um左右。
步骤703：在第一平坦层背离衬底的一侧图案化形成第一金属层。
其中，第一金属层的材料可以为Ti/Al/Ti或者Mo。
在第一平坦层背离衬底的一侧，可以采用金属材料沉积、光刻胶涂布、曝光、显影、干刻以及光刻胶剥离等一系列构图工艺形成第一金属层。
步骤704：在第一金属层和第一平坦层背离衬底的一侧形成第二平坦层。
其中，可以在第一金属层和第一平坦层背离衬底的一侧，采用涂布、曝光和灰化等一系列构图工艺形成第二平坦层的图案，第二平坦层的材料可以为树脂，厚度为2um左右。
步骤705：在第二平坦层背离衬底的一侧形成第二金属层，其中，第一金属层包括第一金属走线，第二金属层在衬底上的正投影与第一金属走线在衬底上的正投影有交叠，第二平坦层在衬底上的正投影覆盖第一金属走线在衬底上的正投影。
其中，第二金属层的材料可以为铜。第二金属层可以通过金属材料沉积、光刻胶涂布、曝光、显影、湿法刻蚀以及光刻胶剥离等一系列构图工艺形成所需图案。
采用本实施例提供的制备方法可以制备得到如图4所示的显示基板。
参照图8，另一实施例中提供了一种显示基板的制备方法，包括：
步骤801：提供衬底。
步骤802：在衬底的一侧形成第一平坦层。
步骤803：在第一平坦层背离衬底的一侧图案化形成第一金属层。
步骤804：在第一金属层和第一平坦层背离衬底的一侧形成第二平坦层。
本实施例中的步骤801至步骤804与上一实施例中步骤701至步骤704相同或相似，这里不再赘述。
步骤805：在第二平坦层背离衬底的一侧形成钝化层，钝化层在衬底上的正投影覆盖第二平坦层在衬底上的正投影。
其中，钝化层的材料可以为氮化硅或者氧化硅，厚度范围可以为2000埃至4000埃。
步骤806：在钝化层背离衬底的一侧形成第二金属层，其中，第一金属层包括第一金属走线，第二金属层在衬底上的正投影与第一金属走线在衬底上的正投影有交叠，第二平坦层在衬底上的正投影覆盖第一金属走线在衬底上的正投影。
其中，第二金属层的材料可以为铜，钝化层的设置可以改善Cu与第二平坦层之间的粘附性，并且可以防止有机气体对Cu造成腐蚀。
采用本实施例提供的制备方法可以制备得到如图5所示的显示基板。
为了解决第二金属层断路的问题，第一金属层还可以包括绑定块，参照图9，另一实施例中提供了一种显示基板的制备方法，包括：
步骤901：提供衬底。
步骤902：在衬底的一侧形成第一平坦层。
步骤903：在第一平坦层背离衬底的一侧图案化形成第一金属走线和绑定块，绑定块与第一金属走线绝缘分立设置。
在形成第一金属走线和绑定块的干刻工艺过程中，对裸露的第一平坦层表面存在过刻，即对第一平坦层未被第一金属走线和绑定块覆盖的区域存在过刻，从而形成如图6所示的凹槽结构。其中，凹槽的深度可以大于第一金属层的厚度，且小于第一金属层与第一平坦层的厚度之和。
步骤904：在第一金属走线、第一平坦层以及绑定块背离衬底的一侧形成第二平坦层。
步骤905：在第二平坦层以及绑定块背离衬底的一侧形成钝化层，钝化层在衬底上的正投影覆盖第二平坦层在衬底上的正投影。
步骤906：在钝化层以及裸露的绑定块背离衬底的一侧形成第二金属层，其中，第二金属层在衬底上的正投影与第一金属走线在衬底上的正投影有交叠，第二平坦层在衬底上的正投影覆盖第一金属走线在衬底上的正投影；第二金属层包括走线区域以及与走线区域连接的绑定区域，走线区域在衬底上的正投影与钝化层在衬底上的正投影完全重叠，绑定区域在衬底上的正投影位于绑定块在衬底上的正投影区域内，并且绑定块在衬底上的正投影与第二平坦层在衬底上的正投影有交叠。
采用本实施例提供的制备方法可以制备得到如图6所示的显示基板。
为了解决第二金属层断路的问题，第一金属层还可以包括绑定块，另一实施例中提供了一种显示基板的制备方法，包括：
提供衬底；
在衬底的一侧形成第一平坦层；
在第一平坦层背离衬底的一侧图案化形成第一金属走线和绑定块，绑定块与第一金属走线绝缘分立设置；
在第一金属层和第一平坦层背离衬底的一侧形成第二平坦层；
在第二平坦层以及绑定块背离衬底的一侧形成钝化层，钝化层在衬底上的正投影覆盖第二平坦层在衬底上的正投影；
在钝化层以及裸露的绑定块背离衬底的一侧形成第二金属层，其中，第二金属层在衬底上的正投影与第一金属走线在衬底上的正投影有交叠，第二平坦层在衬底上的正投影覆盖第一金属走线在衬底上的正投影；第二金属层包括走线区域以及与走线区域连接的绑定区域，走线区域在衬底上的正投影与钝化层在衬底上的正投影完全重叠，绑定区域在衬底上的正投影位于绑定块在衬底上的正投影区域内，并且绑定块在衬底上的正投影与钝化层在衬底上的正投影有交叠。
为了解决第二金属层断路的问题，第一金属层还可以包括绑定块，另一实施例中提供了一种显示基板的制备方法，包括：
提供衬底；
在衬底的一侧形成第一平坦层；
在第一平坦层背离衬底的一侧图案化形成第一金属走线和绑定块，绑定块与第一金属走线绝缘分立设置；
在第一金属层和第一平坦层背离衬底的一侧形成第二平坦层；
在第二平坦层以及第一平坦层背离衬底的一侧形成钝化层，钝化层在衬底上的正投影覆盖第二平坦层在衬底上的正投影；
在钝化层以及绑定块背离衬底的一侧形成第二金属层，其中，第二金属层在衬底上的正投影与第一金属走线在衬底上的正投影有交叠，第二平坦层在衬底上的正投影覆盖第一金属走线在衬底上的正投影；第二金属层包括走线区域以及与走线区域连接的绑定区域，走线区域在衬底上的正投影与钝化层在衬底上的正投影完全重叠，绑定块在衬底上的正投影可以与绑定区域在衬底上的正投影完全重叠。
本申请实施例提供了一种显示基板的制备方法、显示基板及显示装置，其中显示基板包括衬底以及在衬底一侧的第一平坦层；在第一平坦层背离衬底一侧的第一金属层；在第一金属层和第一平坦层背离衬底一侧的第二平坦层；在第二平坦层背离衬底一侧的第二金属层；其中，第一金属层包括第一金属走线，第二金属层在衬底上的正投影与第一金属走线在衬底上的正投影有交叠，第二平坦层在衬底上的正投影覆盖第一金属走线在衬底上的正投影。本申请技术方案通过在第一金属走线与第二金属层有交叠的位置，设置第二平坦层包裹第一金属走线的结构，能够有效地避免第一金属走线与第二金属层之间的短路不良。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种显示基板的制备方法、显示基板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种显示基板，其特征在于，所述显示基板包括：
衬底，以及在所述衬底一侧的第一平坦层；
在所述第一平坦层背离所述衬底一侧的第一金属层；
在所述第一金属层和所述第一平坦层背离所述衬底一侧的第二平坦层；
在所述第二平坦层背离所述衬底一侧的第二金属层；
其中，所述第一金属层包括第一金属走线，所述第二金属层在所述衬底上的正投影与所述第一金属走线在所述衬底上的正投影有交叠，所述第二平坦层在所述衬底上的正投影覆盖所述第一金属走线在所述衬底上的正投影；
所述显示基板还包括所述第二平坦层和所述第二金属层之间的钝化层，所述钝化层在所述衬底上的正投影覆盖所述第二平坦层在所述衬底上的正投影；
所述第一金属层还包括绑定块，所述绑定块与所述第一金属走线绝缘分立设置，所述第二金属层包括走线区域以及与所述走线区域连接的绑定区域，所述走线区域在所述衬底上的正投影与所述钝化层在所述衬底上的正投影完全重叠，所述绑定区域在所述衬底上的正投影位于所述绑定块在所述衬底上的正投影区域内。
2.根据权利要求1所述的显示基板，其特征在于，所述第二金属层的绑定区域与所述绑定块接触。
3.根据权利要求1所述的显示基板，其特征在于，所述绑定块在所述衬底上的正投影与所述第二平坦层在所述衬底上的正投影有交叠。
4.根据权利要求1所述的显示基板，其特征在于，所述绑定块在所述衬底上的正投影与所述钝化层在所述衬底上的正投影有交叠。
5.根据权利要求1所述的显示基板，其特征在于，所述绑定块在所述衬底上的正投影与所述绑定区域在所述衬底上的正投影完全重叠。
6.根据权利要求1至5任一项所述的显示基板，其特征在于，在所述第一平坦层背离所述衬底的一侧设置有凹槽，所述凹槽位于所述第一平坦层未被所述第一金属走线和所述绑定块覆盖的区域内，所述凹槽的深度大于所述第一金属层的厚度，且小于所述第一金属层与所述第一平坦层的厚度之和。
7.一种显示装置，其特征在于，包括权利要求1至6任一项所述的显示基板。
8.一种显示基板的制备方法，其特征在于，所述制备方法包括：
提供衬底；
在所述衬底的一侧形成第一平坦层；
在所述第一平坦层背离所述衬底的一侧图案化形成第一金属层；
在所述第一金属层和所述第一平坦层背离所述衬底的一侧形成第二平坦层；
在所述第二平坦层背离所述衬底的一侧形成钝化层，所述钝化层在所述衬底上的正投影覆盖所述第二平坦层在所述衬底上的正投影；
在所述钝化层背离所述衬底的一侧形成第二金属层；
其中，所述第一金属层包括第一金属走线，所述第二金属层在所述衬底上的正投影与所述第一金属走线在所述衬底上的正投影有交叠，所述第二平坦层在所述衬底上的正投影覆盖所述第一金属走线在所述衬底上的正投影；所述第一金属层还包括绑定块，所述绑定块与所述第一金属走线绝缘分立设置，所述第二金属层包括走线区域以及与所述走线区域连接的绑定区域，所述走线区域在所述衬底上的正投影与所述钝化层在所述衬底上的正投影完全重叠，所述绑定区域在所述衬底上的正投影位于所述绑定块在所述衬底上的正投影区域内。
CN202010838675.9A 2020-08-19 2020-08-19 一种显示基板的制备方法、显示基板及显示装置 Active CN111952323B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010838675.9A CN111952323B (zh) 2020-08-19 2020-08-19 一种显示基板的制备方法、显示基板及显示装置
US17/340,672 US11973166B2 (en) 2020-08-19 2021-06-07 Method for fabricating displaying base plate, displaying base plate and displaying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010838675.9A CN111952323B (zh) 2020-08-19 2020-08-19 一种显示基板的制备方法、显示基板及显示装置

Publications (2)

Publication Number Publication Date
CN111952323A CN111952323A (zh) 2020-11-17
CN111952323B true CN111952323B (zh) 2022-07-22

Family

ID=73358868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010838675.9A Active CN111952323B (zh) 2020-08-19 2020-08-19 一种显示基板的制备方法、显示基板及显示装置

Country Status (2)

Country Link
US (1) US11973166B2 (zh)
CN (1) CN111952323B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115362556A (zh) * 2021-01-28 2022-11-18 京东方科技集团股份有限公司 阵列基板和显示装置
CN112767852B (zh) * 2021-02-26 2022-07-29 Tcl华星光电技术有限公司 一种用于透明显示的迷你发光二极管显示面板及拼接屏
CN113066849B (zh) * 2021-03-31 2023-05-02 京东方科技集团股份有限公司 显示面板和显示装置
US20240047481A1 (en) * 2021-04-16 2024-02-08 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing array substrate and display device
CN113224225A (zh) * 2021-05-08 2021-08-06 厦门技师学院(厦门市高级技工学校、厦门市高技能人才公共实训服务中心、厦门市劳动保护宣传教育中心) 一种led显示面板
CN114185210A (zh) * 2021-12-03 2022-03-15 武汉华星光电技术有限公司 阵列基板及显示面板
WO2023184374A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 显示面板、阵列基板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6330220B2 (ja) * 2014-03-27 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、電子機器および基板
JP6659094B2 (ja) * 2014-08-11 2020-03-04 キヤノン株式会社 発光装置
CN110416393B (zh) * 2018-04-27 2021-10-08 群创光电股份有限公司 电子装置
CN109309122B (zh) * 2018-09-17 2022-02-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN110429089B (zh) * 2019-08-15 2023-02-03 京东方科技集团股份有限公司 驱动背板及其制作方法、显示装置
KR20210103602A (ko) * 2020-02-13 2021-08-24 삼성디스플레이 주식회사 표시 장치
CN112054043B (zh) * 2020-08-07 2023-03-24 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
US11973166B2 (en) 2024-04-30
CN111952323A (zh) 2020-11-17
US20220059728A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
CN111952323B (zh) 一种显示基板的制备方法、显示基板及显示装置
CN110047898B (zh) 显示基板及其制造方法、显示装置
US11552124B2 (en) Manufacturing method of display apparatus
US10090486B2 (en) Frameless display device with concealed drive circuit board and manufacturing method thereof
US11798958B2 (en) Driving backplane, manufacturing method thereof, and display apparatus
CN108493209B (zh) 一种显示基板、显示装置以及显示基板的制作方法
CN109801949B (zh) 有机发光显示面板和显示装置
CN111211243B (zh) 显示基板及其制作方法、显示装置
US7948168B2 (en) Organic light emitting display and method of manufacturing the same
CN101728374B (zh) 双面板型有机电致发光显示装置及其制造方法
CN108461530A (zh) 一种阵列基板和显示装置
CN110073495B (zh) 阵列基板及其制作方法、电子装置
CN111312742B (zh) 背光模组及其制备方法、显示装置
CN108598118A (zh) 一种显示面板及显示装置
CN104183600A (zh) 柔性显示装置及其制造方法
CN209729911U (zh) 一种阵列基板、显示面板及显示装置
KR102566090B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
WO2021190034A1 (zh) 显示基板、其制备方法及显示装置
CN111146215B (zh) 一种阵列基板、其制作方法及显示装置
CN110112205B (zh) 显示基板及其制造方法、有机发光二极管显示装置
US20230006024A1 (en) Display substrate, manufacturing method and display device
CN107706226A (zh) 对向基板、其制作方法、有机发光显示面板及显示装置
CN110797351B (zh) 一种阵列基板、其检测方法、显示面板及显示装置
CN105489634A (zh) 一种显示面板及其制造方法、以及显示装置
CN101340753B (zh) 有机发光装置及包含其的电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant