CN110073495B - 阵列基板及其制作方法、电子装置 - Google Patents

阵列基板及其制作方法、电子装置 Download PDF

Info

Publication number
CN110073495B
CN110073495B CN201880001916.5A CN201880001916A CN110073495B CN 110073495 B CN110073495 B CN 110073495B CN 201880001916 A CN201880001916 A CN 201880001916A CN 110073495 B CN110073495 B CN 110073495B
Authority
CN
China
Prior art keywords
electrode
connection electrode
terminal
insulating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880001916.5A
Other languages
English (en)
Other versions
CN110073495A (zh
Inventor
李海旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN110073495A publication Critical patent/CN110073495A/zh
Application granted granted Critical
Publication of CN110073495B publication Critical patent/CN110073495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种阵列基板及其制作方法以及电子装置。该阵列基板(10)包括：衬底基板(1)、薄膜晶体管(3)、第一连接电极(41)和第一绝缘层(51)。发光器件(2)和薄膜晶体管(3)设置于衬底基板(1)上；薄膜晶体管(3)包括第一电极(31)和第二电极(32)；第一连接电极(41)与第一电极(31)异层设置且与所述第一电极(31)电连接；第一绝缘层(51)覆盖至少部分第一连接电极(41)；所述第一连接电极(41)在所述衬底基板(1)的正投影的面积大于所述第一电极(31)在所述衬底基板(1)的正投影的面积；第一绝缘层(51)的材料为有机绝缘材料。该阵列基板在满足发光器件的较大的电流需求，以及保证薄膜晶体管和发光器件的高密度排布的同时，能够防止损伤阵列基板制备过程中的设备。

Description

阵列基板及其制作方法、电子装置
技术领域
本公开至少一实施例涉及一种阵列基板及其制作方法以及电子装置。
背景技术
在显示基板或照明基板中，有的情况下，发光器件（例如Micro LED器件）需要的电流比较大，需要满足发光器件较大的电流要求。同时，当显示基板有较高的分辨率要求时，还要保证驱动电路中各个阵列元件的高密度排布。
发明内容
本公开至少一实施例提供一种阵列基板，该阵列基板包括：衬底基板、薄膜晶体管、第一连接电极和第一绝缘层。薄膜晶体管设置于所述衬底基板上并包括第一电极和第二电极；第一连接电极与所述第一电极异层设置且与所述第一电极电连接；第一绝缘层覆盖至少部分所述第一连接电极；在平行于所述衬底基板的平面上，所述第一连接电极的面积大于所述第一电极的面积；所述第一绝缘层的材料为有机绝缘材料。
例如，本公开至少一实施例提供的阵列基板中，所述第一连接电极包括平行于所述衬底基板的第一部分和与所述衬底基板具有夹角的第二部分，所述第一电极包括平行于所述衬底基板的第一部分和与所述衬底基板具有夹角的第二部分；第一信号经所述第一电极和所述第一连接电极传递到所述发光器件，在平行于所述衬底基板的平面上，所述第一连接电极的第一部分在垂直于所述第一信号传输方向上的宽度大于所述第一电极的第一部分在垂直于所述第一信号传输方向上的宽度，以使得所述第一连接电极的面积大于所述第一电极的面积。
例如，本公开至少一实施例提供的阵列基板中，在平行于所述衬底基板的平面上，所述第一连接电极的第一部分在垂直于所述第一信号传输方向上的宽度大于10μm。
例如，本公开至少一实施例提供的阵列基板还包括：第二绝缘层，位于所述薄膜晶体管与所述第一连接电极之间，以将所述薄膜晶体管和所述第一连接电极彼此隔开；所述第二绝缘层包括至少两个过孔，所述第一连接电极与所述薄膜晶体管的第一电极通过所述至少两个过孔电连接。
例如，本公开至少一实施例提供的阵列基板还包括发光器件和第二连接电极。所述发光器件设置于所述衬底基板上，所述第一电极经由所述第一连接电极连接到所述发光器件；所述第二连接电极与所述第一连接电极同层设置，所述第一绝缘层还覆盖至少部分所述第二连接电极，在平行于所述衬底基板的平面上，所述第二连接电极的面积大于所述第一电极的面积；所述发光器件包括第一端子、发光层和第二端子，所述第一连接电极与所述第一端子电连接，所述第二连接电极与所述第二端子电连接。
例如，本公开至少一实施例提供的阵列基板中，第二信号从所述第二连接电极传输到所述发光器件，在平行于所述衬底基板的平面上，所述第二连接电极的在垂直于所述第二信号传输方向上的宽度大于10μm。
例如，本公开至少一实施例提供的阵列基板中，所述第一连接电极的材料和所述第二连接电极的材料为金属材料。
例如，本公开至少一实施例提供的阵列基板包括：呈阵列排布的多个阵列单元，其中，所述发光器件位于所述阵列单元中；以及不透光的黑矩阵，位于多个阵列单元中相邻的阵列单元之间。
例如，本公开至少一实施例提供的阵列基板还包括第一端子引线和第二端子引线，其中，所述第一连接电极通过所述第一端子引线与所述第一端子电连接，所述第二连接电极通过所述第二端子引线与所述第二端子电连接；所述黑矩阵与所述第一端子引线和第二端子引线之间均存在空隙。
例如，本公开至少一实施例提供的阵列基板还包括突起与发光器件，突起位于所述第一绝缘层的远离所述衬底基板的一侧，所述发光器件设置于所述突起上，所述第一电极经由所述第一连接电极连接到所述发光器件。
例如，本公开至少一实施例提供的阵列基板中，所述突起与所述第一绝缘层一体成型。
例如，本公开至少一实施例提供的阵列基板中，所述发光器件为小型发光二极管或者微型发光二极管（Micro LED）。
本公开至少一实施例还提供一种电子装置，该电子装置包括本公开实施例提供的任意一种阵列基板。
本公开至少一实施例还提供一种阵列基板制作方法，该方法包括：提供衬底基板；在所述衬底基板上形成薄膜晶体管，所述薄膜晶体管包括第一电极和第二电极；在所述衬底基板上形成第一连接电极，所述第一连接电极和所述第一电极异层设置且与所述第一电极电连接；以及形成第一绝缘层，第一绝缘层覆盖至少部分所述第一信号线；在平行于所述衬底基板的平面上，所述第一连接电极的面积大于所述第一电极的面积；所述第一绝缘层的材料为有机绝缘材料。
例如，本公开至少一实施例提供的阵列基板制作方法还包括：在所述衬底基板上形成发光器件，其中，所述发光器件设置于所述衬底基板上，所述第一电极经由所述第一连接电极连接到所述发光器件；以及形成第二连接电极，所述第二连接电极与所述第一连接电极是利用同一掩模通过一次构图工艺形成，所述第一绝缘层还覆盖至少部分所述第二连接电极，并且在平行于所述衬底基板的平面上，所述第二连接电极的面积大于所述第一电极的面积；所述发光器件包括第一端子、发光层和第二端子，所述第一连接电极与所述第一端子电连接，所述第二连接电极与所述第二端子电连接。
例如，本公开至少一实施例提供的阵列基板制作方法还包括：采用有机绝缘材料形成覆盖所述第一连接电极和所述第二连接电极的第一绝缘材料层，其中，采用涂布方法形成第一绝缘材料层；以及对所述第一绝缘材料层执行构图工艺以形成所述第一绝缘层。
例如，本公开至少一实施例提供的阵列基板制作方法包括：在所述第一绝缘层的远离所述衬底基板的一侧形成突起；以及在所述突起上形成发光器件；所述第一电极经由所述第一连接电极连接到所述发光器件。
例如，本公开至少一实施例提供的阵列基板制作方法中，利用同一双色调掩模经过一次构图工艺形成所述第一绝缘层和所述突起。
例如，本公开至少一实施例提供的阵列基板制作方法中，采用第一掩模通过一次构图工艺形成所述第一绝缘层；以及采用第二掩模通过一次构图工艺形成所述突起。
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为本公开一实施例提供的一种阵列基板的平面示意图；
图2A为沿图1中的I-I’线的一种截面示意图；
图2B为图2A所示的阵列基板中的第一连接电极和第一电极在衬底基板的正投影的示意图；
图2C为沿图1中的I-I’线的另一种截面示意图；
图3为本公开一实施例所提供的阵列基板中的阵列单元的驱动电路的结构示意图；
图4为本公开一实施例提供的电子装置示意图；
图5A-5J为本公开一实施例提供的一种阵列基板制作方法示意图；
图6A-6G为本公开一实施例提供的另一种阵列基板制作方法示意图。
附图标记
1 - 衬底基板；2 - 发光器件；21 - 第一端子；22 - 发光层；23 - 第二端子；241- 第一端子引脚；242 - 第二端子引脚；3 - 薄膜晶体管；31 - 第一电极；311 - 第一电极的第一部分；312 - 第一电极的第二部分；32 - 第二电极；33 - 栅极；34 - 半导体层41；-第一连接电极；411 - 第一连接电极的第一部分；412 - 第一连接电极的第二部分；42 -第二连接电极；51 - 第一绝缘层；52 -第一绝缘层；61 - 第一端子引线；62 - 第二端子引线；7 - 突起；8 - 黑矩阵；9 - 栅绝缘层；10 - 阵列基板；11 - 层间绝缘层；12 - 双色调掩模；13 -电子装置；100 - 阵列单元；101 - 第一过孔；102 - 第二过孔；200 - 并联结构。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“内”、“外”、“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本公开所使用的附图并不是严格按实际比例绘制，各个结构的具体尺寸和数量可根据实际需要进行确定。本公开的附图中只示出了与实现相应的技术效果直接相关的结构，其他结构可参考常规技术。本公开中所描述的附图仅是结构示意图。
例如，在本申请中，一次构图工艺是指利用一个掩模经过一次曝光。
本公开至少一实施例提供一种阵列基板，该阵列基板包括：衬底基板、薄膜晶体管、第一连接电极和第一绝缘层。发光器件设置于衬底基板上；薄膜晶体管设置于衬底基板上并包括第一电极和第二电极；第一连接电极与第一电极异层设置且与第一电极电连接；第一绝缘层覆盖至少部分第一连接电极；第一连接电极在衬底基板的正投影的面积大于第一电极在衬底基板上的正投影的面积；第一绝缘层的材料为有机绝缘材料。例如，衬底基板还包括发光器件，发光器件设置于衬底基板上，第一电极经由第一连接电极连接到发光器件。例如，第一绝缘层位于第一连接电极与发光器件之间。
示范性地，图1为本公开一实施例提供的一种阵列基板的平面示意图，图2A为沿图1中的I-I’线的一种截面示意图。如图1、图2A所示，阵列基板100包括：衬底基板1、发光器件2、薄膜晶体管3、第一连接电极41和第一绝缘层51。发光器件2设置于衬底基板1上，薄膜晶体管3设置于衬底基板1上并包括第一电极31和第二电极32。例如，第一电极31为源极，第二电极32为漏极，或者，第一电极31为源极，第二电极32为漏极。例如，薄膜晶体管3还包括栅极33和半导体层34，在栅极33和半导体层34之间设置有栅绝缘层9，以使栅极33和半导体层34彼此绝缘。在衬底基板1上还设置有层间绝缘层11，以使栅极33与第一电极31和第二电极32绝缘。例如，薄膜晶体管为开关晶体管。需要说明的是，在本公开中，第一连接电极41与第一电极31异层设置是指第一连接电极41与第一电极31分别设置于不同的层，在垂直于衬底基板的方向上，第一连接电极41与第一电极31之间存在其他的层。第一电极31经由第一连接电极41连接到发光器件2，即第一电极31与第一连接电极41连接，第一连接电极41与发光器件2连接。第一绝缘层51位于第一连接电极41与发光器件2之间且覆盖部分第一连接电极41，以使第一连接电极41与其他不需要电连接的部件绝缘，防止影响经第一连接电极41传输的电信号。同时第一绝缘层可避免对第一端子61图案化时，刻蚀第一连接电极的图案；进一步，第一绝缘层可实现第一连接电极和黑矩阵的绝缘。第一连接电极41在衬底基板1的正投影的面积大于第一电极31在衬底基板1的正投影的面积，如图2B所示。例如，阵列基板10的衬底基板的尺寸为5英寸（例如，衬底基板为矩形，矩形的对角线为5英寸），第一连接电极41的面积占阵列基板的衬底基板的面积的90%。第一绝缘层51的材料为有机绝缘材料。如此，与将不设置第一连接电极41而将第一电极31直接连接到发光器件2的情况相比，例如当发光器件2需要的电流比较大且需要薄膜晶体管3分布较密集时（例如当在显示面板中需要实现高分辨率时），在本公开实施例中，设置与第一电极31位于不同层的第一连接电极41来给发光器件2提供电信号，例如通过合理设计第一连接电极41和第一电极31之间的连接关系且使得第一连接电极41的面积大于第一电极31的面积，可以减小信号从薄膜晶体管3传导至发光器件2过程中的电阻。这种情况下，第一绝缘层51采用有机材料制作，在制作过程中，例如可采用涂布方法形成第一绝缘层51。如果第一绝缘层51采用无机材料制作，通常使用化学气相沉积（CVD）等方法，而面积较大的第一连接电极41为导电材料例如金属材料，CVD过程中存在等离子气体，面积较大的金属材料制成的第一连接电极41会造成CVD设备中发生异常放电现象，损伤设备，也不利于成膜质量。因此，第一绝缘层51采用有机材料制作可避免这一问题，同时有机材料能够实现较好的平坦化。
例如，第一绝缘层51的材料为树脂材料，例如聚酰亚胺、聚酯类等。聚酰亚胺具有耐高温性、抗弯折性能均比较优异的特点，适合作为制作柔性基板的材料，能够适应由于发光器件2工作过程中发热导致的基板温度升高。当然，第一绝缘层51的材料不仅限于是上述列举种类。
例如，如图2A和2C所示，第一连接电极41包括平行于衬底基板1的第一部分411和与衬底基板1具有夹角的第二部分412，第一电极31包括平行于衬底基板1的第一部分311和与衬底基板1具有夹角的第二部分312。第一连接电极的第一部分411与衬底基板1的夹角和第一连接电极的第二部分412与衬底基板1的夹角均大于0˚且小于180˚。第一信号经第一电极31和第一连接电极41传递到发光器件2，在平行于衬底基板1的平面上，第一连接电极的第一部分411在垂直于第一信号传输方向（图2C中的箭头方向）上的宽度L1大于第一电极的第一部分311在垂直于第一信号传输方向上的宽度L2，以使得第一连接电极41的面积大于第一电极31的面积。第一连接电极的第一部分411的宽度L1大于第一电极的第一部分311的宽度L2，有利于减小第一连接电极第一部分411的电阻，增大提供给发光器件2的电流。
例如，在平行于衬底基板1的平面上，第一连接电极的第一部分411在垂直于第一信号传输方向上的宽度L1大于10μm。可以根据发光器件2所需要的电流大小、衬底基板1的面积以及薄膜晶体管3和发光器件2的排布密度，合理设计宽度L1的大小。
例如，阵列基板10还包括第二绝缘层52，以将薄膜晶体管3和第一连接电极彼此隔开，例如使薄膜晶体管3所在的层中的不需要与第一连接电极41电连接的部分与第一连接电极41所在的层绝缘。例如，第二绝缘层52位于薄膜晶体管3与第一连接电极41之间。例如，第二绝缘层51包括暴露第一电极的多个第一过孔101。第一信号经由第一电极的第一部分311传输给发光器件2，例如多个第一过孔101沿第一信号在第一电极的第一部分311中传输的方向排列。例如，如图2A所示，第一过孔101的数量为两个，第一连接电极41与薄膜晶体管的第一电极31通过该两个第一过孔101电连接，例如该两个第一过孔101沿第一信号在第一电极的第一部分311中传输的方向排列。如此，第一连接电极41和薄膜晶体管的第一电极31形成与发光器件2电连接的并联结构200。并联结构200中的第一连接电极41（第一连接电极的第一部分411的B1B2段和位于两个过孔中的第一连接电极的第二部分412）与并联结构200中的第一电极31（第一电极的第一部分311的A1A2段）并联，以减小电信号从点A1传输至点B2的电阻，从而减小电信号从薄膜晶体管3传输至发光器件2的电阻，从而增大电信号从薄膜晶体管3传输至发光器件2的电流。当发光器件2需要的电流比较大时，能够满足发光器件2的较大的电流需求。
例如，第一连接电极41的电阻小于第一电极31的电阻。受薄膜晶体管3排布密度的影响，调整第一电极31的电阻的自由度小，但是由于第一连接电极41与第一电极31异层设置，因此调整第一连接电极41的电阻的自由度大，因此可以方便地减小第一连接电极41的电阻，以降低整个并联结构200的电阻。如此，在本公开实施例提供的阵列基板10中，能够方便地进一步减小第一连接电极41的电阻，以降低整个并联结构200的电阻，增大提供给发光器件2的电流，达到不仅能够满足发光器件2的较大的电流需求，还可以保证薄膜晶体管3和发光器件2的高密度排布。
第一连接电极41的电阻小于第一电极31的电阻包括以下情形中的至少之一：在平行于衬底基板1的平面上，第一连接电极41的面积大于第一电极31的面积；在垂直于衬底基板1的方向上，第一连接电极41的厚度大于第一电极31的厚度；以及第一连接电极41的材料的电阻率小于第一电极31的材料的电阻率。在上述任意一种情形下，其他情形中的参数保持不变；在上述几种情形中的任意两种情形下，其他情形中的参数保持不变。
需要说明的是，如图1所示，阵列基板10包括呈阵列排布的多个阵列单元100，第一连接电极41的电阻和第一电极31的电阻的大小比较是在单个阵列单元100内进行的。第一连接电极41的面积和第一电极31的面积的大小比较也是在单个阵列单元100内进行的。
例如，如图2A所示，阵列基板10还包括第二连接电极42，第二连接电极42与第一连接电极41同层设置，第一绝缘层51还覆盖部分第二连接电极42，第二连接电极42在衬底基板的正投影的面积大于第一电极31在衬底基板的正投影的面积。发光器件2包括第一端子21、发光层22和第二端子23，第一连接电极41与第一端子21电连接，第二连接电极42与第二端子23电连接。例如，第一绝缘层51暴露第一连接电极41的一部分和第二连接电极42的一部分，发光器件2包括第一端子引脚241和第二端子引脚242。阵列基板还包括第一端子引线61和第二端子引线62。第一端子引线61与被第一绝缘层51暴露的第一连接电极41连接，并且第一端子引线61与第一端子引脚241连接，从而第一连接电极41依次经由第一端子引线61和第一端子引脚241与第一端子21电连接。第二端子引线62与被第一绝缘层51暴露的第二连接电极42连接，并且第二端子引线62与第二端子引脚242连接，从而第二连接电极42依次经由第二端子引线62和第二端子引脚242与第二端子22电连接。即，第一连接电极41通过第一端子引线61和第一端子引脚241与第一端子21电连接，第二连接电极42通过第二端子引线62和第二端子引脚242与第二端子22电连接。例如，第一连接电极41将来自薄膜晶体管3的第二电极的第一信号传输给发光器件2的第一端子21，第二连接电极42连接到低电压信号线，作为第二信号的低电压信号从第二连接电极42传输到发光器件2，发光器件2在第一信号和第二信号的作用下工作，通过第一信号和第二信号控制发光器件2的工作情况，例如是否发光以及发光强度等。例如，第一信号电压为高电压信号，第二信号为低电压信号。
需要说明的是，在本公开中，第二连接电极42与第一连接电极41同层设置是指第二连接电极42与第一连接电极41经过对同一个膜层进行构图形成，例如经过对同一个膜层进行一次构图形成。
例如，在平行于衬底基板1的平面上，第二连接电极42的在垂直于第二信号传输方向上的宽度大于10μm。如此，第二连接电极42在垂直于第二信号传输方向上的宽度较大，从而能够减小第二连接电极42的电阻，增大提供给发光器件2的电流，以进一步满足发光器件2的较大的电流需求。
例如，第一连接电极41的材料和第二连接电极42的材料为金属材料。该金属材料例如包括铜，铜合金，钼，钼合金等。当然，第一连接电极41的材料和第二连接电极42的材料不限于是上述种类，本公开实施例对第二连接电极42的材料不作限定。
例如，阵列基板10还包括突起7，突起7位于第一绝缘层51的远离衬底基板1的一侧，发光器件2设置于突起7上。例如，可以形成发光器件2之后，然后将发光器件2设置于在阵列基板10的预定位置处，例如将发光器件2粘结于阵列基板10的预定位置处。在放置发光器件2的过程中，突起7可以辅助识别该预定位置，使得发光器件2的位置更加精准。发光器件2的排布密度越高，对发光器件2的位置精度要求越高，以防止相邻发光器件2之间的干扰的问题以及局部发光不均的问题等。例如，突起7的远离衬底基板1的上表面为平坦表面，以有利于在上表面上设置发光器件2。
例如，在一个实施例中，如图2A所示，突起7与第一绝缘层51一体成型，以简化阵列基板10的制作工艺。本公开中突起7与第一绝缘层51一体成型是指突起7与第一绝缘层51是对同一材料层进行一次构图而形成的，突起7与第一绝缘层51一体成型是指突起7的材料与第一绝缘层51的材料相同且突起7与第一绝缘层51构成没有接缝的整体结构。
例如，在另一个实施例中，突起7与第一绝缘层51也可以不是一体成型的，如图2C所示，突起7与第一绝缘层51不是一体成型的，突起7在形成第一绝缘层51之后形成于第一绝缘层51上。
例如，在本公开实施例中，发光器件2可以为发光二极管。例如，发光元件4可为小型发光二极管或者微型发光二极管（Micro LED）。此时，例如，第一端子为阳极，第二端子为阴极，或者，第一端子为阴极，第二端子为阳极。例如，每个发光器件2为独立驱动，需要的电流比通常的发光二极管所需的电流大，小型发光二极管或者Micro LED尺寸小，可以高密度排布，从而需要为小型发光二极管或者Micro LED器件提供电信号的薄膜晶体管、电极和信号线等的排布密度也比较高，从而本公开实施例提供的阵列基板还能够在实现为小型发光二极管或者Micro LED器件提供较高的电流的同时，保证高密度排布。例如，当阵列基板10应用于显示面板中时，这种高密度排布能够实现高显示分辨率。
例如，当发光元件4为发光二极管时，阵列单元100的内部电路结构可为常用的2T1C结构。图3为本公开一实施例所提供的阵列基板中的阵列单元的驱动电路的结构示意图。如图3所示，阵列单元100的驱动部件可包括开关晶体管T1、驱动晶体管T2和电容C。其中，例如，驱动晶体管T2为上述实施例中的薄膜晶体管3。开关晶体管T1的第二电极、驱动晶体管T2的控制极和电容C的第一极板分别相连，电容C的第二极板和驱动晶体管T2的第一电极分别与电源端VDD相连，驱动晶体管T2的第二电极与发光二极管Micro-LED的正极相连，Micro-LED的负极与电源端VSS相连。
如图2A和图2B所示，阵列基板10还包括不透光的黑矩阵8，黑矩阵8位于多个阵列单元100之间，以防止相邻阵列单元100的发光元件2发出的光发生串扰。黑矩阵8与第一端子引线61和第二端子引线62均存在空隙，以使黑矩阵8不与第一端子引线61和第二端子引线62接触。由于黑矩阵8通常的材料（例如含有遮光材料的有机绝缘材料）的电阻较大，如此可防止黑矩阵8与第一端子引线61和第二端子引线62接触而增大为发光器件2提供电信号的电路的电阻。或者，在黑矩阵8的材料为导电材料的情况下，如果黑矩阵8与第一端子引线61和第二端子引线62接触，会对经由第一端子引线61和第二端子引线62传递到发光器件的信号造成干扰。
如图2C所示，第二绝缘层51包括多于两个的第一过孔101，例如过孔的数量为四个，当然第一过孔101的数量不限于上是四个。第一连接电极41与薄膜晶体管的第一电极31通过该四个过孔520电连接。例如该四个第一过孔101沿第一信号在第一电极的第一部分311中传输的方向排列。如此，第一连接电极41和薄膜晶体管的第一电极31形成与发光器件2电连接的并联结构200。并联结构200中的第一连接电极41（第一连接电极的第一部分411的B1B2段和位于四个过孔中的第一连接电极的第二部分412）与并联结构200中的第一电极31（第一电极的第一部分311的A1A2段）并联，以减小电信号从点A1传输至点B2的电阻，从而减小电信号从薄膜晶体管3传输至发光器件2的电阻，从而增大电信号从薄膜晶体管3传输至发光器件2的电流。当发光器件2需要的电流比较大时，能够满足发光器件2的较大的电流需求。图2C中的实施例的其他特征均与图2A所示的实施例的特征相同，请参考之前的描述。
本公开至少一实施例还提供的一种电子装置，该电子装置包括本公开实施例提供的任意一种阵列基板。
图4为本公开一实施例提供的一种电子装置示意图。例如，如图4所示，本公开至少一实施例还提供的一种电子装置13，该电子装置13包括本公开实施例提供的任意一种阵列基板10。该电子装置13不仅能够满足发光器件的较大的电流需求，还可以保证薄膜晶体管和发光器件的高密度排布。
例如，电子装置13可以为显示装置（例如Micro-LED显示装置、OLED显示装置/无机电致发光显示装置等），例如电子装置13可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相机、导航仪等具有显示功能的产品或部件。例如，电子装置13也可以是照明装置（例如Micro-LED照明装置、OLED照明装置等），例如，照明灯具、装饰性彩灯等。当然，本公开实施例对电子装置的种类没有限定。
需要说明的是，图4只是包括本公开实施例提供的任意一种封装结构的电子装置的示意图，电子装置的未示出的其他结构，本领域技术人员可参考常规技术，本实施例对此不作限定。
本公开至少一实施例还提供一种阵列基板制作方法，该方法包括：提供衬底基板；在衬底基板上形成薄膜晶体管，薄膜晶体管包括第一电极和第二电极；在衬底基板上形成第一连接电极，第一连接电极和第一电极异层设置且与所述第一电极电连接；以及形成第一绝缘层，位于第一连接电极与发光器件之间且覆盖至少部分第一信号线；在平行于衬底基板的平面上，第一连接电极的面积大于第一电极的面积；第一绝缘层的材料为有机绝缘材料。
示范性地，图5A-5J为本公开一实施例提供的一种阵列基板制作方法示意图。如图5A所示，提供衬底基板1，在衬底基板1上形成薄膜晶体管3，薄膜晶体管3包括半导体层34、与半导体层34电连接的第一电极31和第二电极32、栅极33。第一电极31包括平行于衬底基板1的第一部分311和与衬底基板1具有夹角的第二部分312。第一电极的第一部分311与衬底基板1的夹角和第一电极的第二部分312与衬底基板1的夹角均大于0˚且小于180˚。阵列基板制作方法还包括在衬底基板1上形成栅绝缘层9，以使栅极33和半导体层34彼此绝缘；在衬底基板1上形成层间绝缘层11，以使栅极33与第一电极31和第二电极32绝缘。
如图5B所示，形成第二绝缘层52，第二绝缘层52覆盖薄膜晶体管3，且第二绝缘层52包括暴露第一电极31的第一过孔101。例如，第二绝缘层52的材料可以为有机材料或无机材料。例如可以采用涂覆法或沉积法形成第二绝缘层52，具体方法可根据第二绝缘层52的材料进行选择。
例如，阵列基板制作方法还包括：形成第二连接电极，第二连接电极与第一连接电极是利用同一掩模通过一次构图工艺形成，第一绝缘层还覆盖至少部分所述第二连接电极，并且在平行于衬底基板的平面上，第二连接电极的面积大于第一电极的面积。
如图5C所示，在第二绝缘层52的远离衬底基板1的一侧形成第一连接电极层4，以用于后续形成第一连接电极41和第二连接电极42。例如第一连接电极层4为金属材料。该金属材料例如包括铜，铜合金，钼，钼合金等。例如，采用化学气沉积（CVD）或磁控溅射方法形成第一连接电极层4。本领域技术人员可根据需要控制第一连接电极层4的厚度。
如图5D所示，利用同一掩模对第一连接电极层4进行一次构图工艺而形成第一连接电极41和第二连接电极42。例如，用同一掩模对第一连接电极层4进行一次曝光，在经过显影工序或者显影-刻蚀工序而形成第一连接电极41和第二连接电极42。与分别通过两次构图形依次形成第一连接电极41和第二连接电极42的情形相比，有利于简化阵列基板的制作工艺，提高生产效率。如此，第一连接电极41和第一电极31异层设置。在平行于衬底基板1的平面上，第一连接电极41的面积大于第一电极31的面积。例如，在平行于衬底基板1的平面上，第二连接电极42的面积大于第一电极31的面积。关于该面积关系的具体描述以及技术效果请参考之前的描述，在此不再赘述。
图5E为另一个方向上的截面图，该方向与图5D所示的阵列基板的截面所在的方向垂直。如图5E所示，在形成第一过孔101时，可形成多个暴露第一电极31的第一过孔101。第一信号经由第一电极的第一部分311传输给发光器件，例如多个第一过孔101沿第一信号在第一电极的第一部分311中传输的方向排列。例如，如图5E所示，第一过孔101的数量为两个，第一连接电极41与薄膜晶体管的第一电极31通过该两个第一过孔101电连接，例如该两个第一过孔101沿第一信号在第一电极的第一部分311中传输的方向排列。当然，在其他实施中，第一过孔101的数量不限于是两个，例如也可以为三个、四个等。如此，第一连接电极41和薄膜晶体管的第一电极31形成与发光器件电连接的并联结构200。并联结构200中的第一连接电极41（第一连接电极的第一部分411的B1B2段和位于两个第一过孔101中的第一连接电极的第二部分412）与并联结构200中的第一电极31（第一电极的第一部分311的A1A2段）并联，以减小电信号从点A1传输至点B2的电阻，从而减小电信号从薄膜晶体管3传输至发光器件的电阻，从而增大电信号从薄膜晶体管3传输至发光器件的电流。当发光器件需要的电流比较大时，能够满足发光器件的较大的电流需求。
如图5F所示，该制作方法还包括采用有机绝缘材料形成覆盖第一连接电极41和第二连接电极42的第一绝缘材料层5，采用涂布方法形成第一绝缘材料层5，后续利用第一绝缘材料层5形成第一绝缘层。这种情况下，第一绝缘层51是采用有机材料制作的，在制作过程中可采用例如涂布法形成第一绝缘材料层5。如果第一绝缘层51采用无机材料制作，通常使用化学气相沉积（CVD）等方法，而面积较大的第一连接电极41为导电材料例如金属材料，CVD过程中存在等离子气体，面积较大的金属材料制成的第一连接电极41会造成CVD设备中发生异常放电现象，损伤设备，也不利于成膜质量。因此，第一绝缘材料层5采用有机材料制作并且采用涂覆法形成第一绝缘材料层5可避免这一问题。
例如，阵列基板的制作方法还包括：在衬底基板上形成发光器件，发光器件设置于衬底基板上，第一电极经由第一连接电极连接到发光器件。
例如，阵列基板制作方法还包括：在第一绝缘层的远离衬底基板的一侧形成突起；以及将所述发光器件形成于所述突起上。
如图5F-5G所示，利用同一双色调掩模12对第一绝缘材料层5进行一次构图工艺形成第一绝缘层51和突起7。例如，经过一次曝光工艺形成第一绝缘层51和突起7。例如，下面以第一绝缘材料层5包括光刻胶材料且该光刻胶材料为正性光刻胶的情况为例进行介绍。双色调掩模11包括非曝光区A、完全曝光区B和不完全曝光区C，分别对应于第一绝缘材料层5的用于形成突起、第一绝缘层51、暴露第一连接电极41和第二连接电极42的第二过孔102的区域。再经显影工序，得到如图5G所示的第一绝缘层51和突起7。第一绝缘层51覆盖部分第一连接电极41和部分第二连接电极42，且包括暴露第一连接电极41和第二连接电极42的第二过孔102。即，利用同一双色调掩模经过一次曝光工艺形成第一绝缘层和突起，以简化阵列基板的制作工艺。例如，在形成第一绝缘材料层5的过程中，可以控制第一绝缘材料层5的厚度，以使其厚度满足形成突起7的要求。
例如，该双色调掩模可以为灰色调掩模或半色调掩模。
例如，当第一绝缘材料层5不包括光刻胶材料时，制作方法还包括在第一绝缘材料层5上形成光刻胶以及在显影步骤之后对第一绝缘材料层5进行刻蚀。
如图5H所示，阵列基板制作方法还包括形成黑矩阵8，黑矩阵8位于多个阵列单元100之间，以防止相邻这列单元2发出的光发生串扰。黑矩阵8与第一端子引线61和第二端子引线62均存在空隙，以使黑矩阵8不与第一端子引线61和第二端子引线62接触，可防止黑矩阵8与第一端子引线61和第二端子引线62接触而增大为发光器件2提供电信号的电路的电阻。黑矩阵8例如为不透光的有机材料，例如采用涂覆和构图工艺形成黑矩阵8。
如图5I所示，形成第一端子引线61和第二端子引线62。第一端子引线61与被第一绝缘层51暴露的第一连接电极41连接，第二端子引线62与被第一绝缘层51暴露的第二连接电极42连接。并且，第一端子引线61和第二端子引线62位于突起7上，第一端子引线61的一部分和第二端子引线62的一部分位于突起7的远离衬底基板1的上表面上。例如，突起7的上表面为平坦表面，以有利于后续在该上表面上形成发光器件。
例如，可以形成发光器件2，然后将发光器件2设置于在阵列基板10的预定位置处，例如将发光器件2粘结于阵列基板10的预定位置处。如图5J所示，将发光器件2设置于突起7上，例如将发光器件2设置于突起7的上表面上，从而使得第一绝缘层51位于第一连接电极41与发光器件2之间。发光器件2包括第一端子引脚241和第二端子引脚242。第一端子引线61与第一端子引脚241连接，从而第一连接电极41依次经由第一端子引线61和第一端子引脚241与第一端子21电连接，从而第一电极31经由第一连接电极41连接到发光器件2。第二端子引线62与第二端子引脚242连接，从而第二连接电极42依次经由第二端子引线62和第二端子引脚242与第二端子22电连接。例如，将在设置发光器件2的过程中，需要对预定位置进行识别，突起7可以辅助识别该预定位置，识别突起7的位置可更加准确地识别出预定位置，使得发光器件2的位置更加精准。发光器件2的排布密度越高，对发光器件2的位置精度要求越高，以防止相邻发光器件2之间的干扰的问题以及局部发光不均的问题等。
阵列基板制作方法所形成的阵列基板具备的技术效果请参考之前的实施例中的描述，在此不再赘述。
例如，图6A-6G为本公开一实施例提供的另一种阵列基板制作方法示意图，该制作方法与图5A-5I所示的实施例的区别在于采用第一掩模通过一次构图工艺形成所述第一绝缘层；以及采用第二掩模通过一次构图工艺形成所述突起。如图6A所示，在完成图5A-5D所示的步骤之后，形成第一绝缘材料层5，以用于后续形成第一绝缘层51，例如该第一绝缘材料层5的厚度小图5F中的第一绝缘材料层5的厚度。形成第一绝缘材料层5的方法与图5F中的相通，请参考之前的描述。
如图6B所示，采用第一掩模（图未示出）通过一次构图工艺形成第一绝缘层51。例如，对第一绝缘材料层5依次进行曝光、显影之后或曝光、显影、刻蚀之后，形成第一绝缘层51，第一绝缘层51包括暴露第一连接电极41和第二连接电极42的第二过孔102。例如，该掩模为单色调掩模。
如图6C所示，形成覆盖第一绝缘层51的突起材料层71，突起材料层71用于后续形成突起。例如，突起材料层71的材料为有机材料。突起材料层71的材料可以与第一绝缘层51的材料不同，也可以与第一绝缘层51的材料相同。
如图6D所示，采用第二掩模（图未示出）通过一次构图工艺形成突起7。例如，配合掩模对突起材料层71进行构图工艺（例如光刻工艺，例如采用单色调掩模进行光刻工艺），得到突起7。突起7的结构特征与之前实施例中的相同。在突起材料层71的材料与第一绝缘层51的材料相同的情况下，在对突起材料层71的构图工艺过程中，当对突起材料层71进行刻蚀时，可以控制去除掉的突起材料层71的厚度，以防止第一绝缘层51被过度刻蚀。例如，可通过控制刻蚀时间和刻蚀速率等方法实现，本领域技术人员可以根据本领域常用技术实现。
然后，执行图6E-6G所示的步骤而得到阵列基板。分别与图5H-5J的步骤相同，请参考对图5H-5J的描述。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (18)

1.一种阵列基板，包括：
衬底基板；
薄膜晶体管，设置于所述衬底基板上并包括第一电极和第二电极；
第一连接电极，与所述第一电极异层设置且与所述第一电极电连接以及第一绝缘层，覆盖至少部分所述第一连接电极，其中，
所述第一连接电极在所述衬底基板的正投影的面积大于所述第一电极在所述衬底基板的正投影的面积；并且，所述第一绝缘层的材料为有机绝缘材料；
所述阵列基板还包括位于所述衬底基板上的发光器件以及第二连接电极，所述第二连接电极与所述第一连接电极同层设置，所述第二连接电极在所述衬底基板上的正投影的面积大于所述第一电极在所述衬底基板上的正投影的面积；
在所述发光器件的第一侧，所述第一绝缘层暴露所述第一连接电极的一部分；在所述发光器件的与其第一侧相对的第二侧，所述第一绝缘层暴露所述第二连接电极的一部分；所述发光器件包括第一端子、第二端子、位于所述第一端子与所述第二端子之间的发光层、第一端子引脚和第二端子引脚，所述阵列基板还包括第一端子引线和第二端子引线；所述第一端子引线与所述第一连接电极的被所述第一绝缘层暴露的部分直接接触，所述第一端子引线与所述第一端子引脚连接以使所述第一连接电极依次经由所述第一端子引线和所述第一端子引脚与所述第一端子电连接；所述第二端子引线与所述第二连接电极的被所述第一绝缘层暴露的部分直接接触，并且所述第二端子引线与所述第二端子引脚连接以使所述第二连接电极依次经由所述第二端子引线和所述第二端子引脚与所述第二端子电连接。
2.根据权利要求1所述的阵列基板，其中，
所述第一连接电极包括平行于所述衬底基板的第一部分和与所述衬底基板具有夹角的第二部分，所述第一电极包括平行于所述衬底基板的第一部分和与所述衬底基板具有夹角的第二部分；
第一信号经所述第一电极和所述第一连接电极传递到所述发光器件，在平行于所述衬底基板的平面上，所述第一连接电极的第一部分在垂直于所述第一信号传输方向上的宽度大于所述第一电极的第一部分在垂直于所述第一信号传输方向上的宽度，以使得所述第一连接电极的面积大于所述第一电极的面积。
3.根据权利要求2所述的阵列基板，其中，
在平行于所述衬底基板的平面上，所述第一连接电极的第一部分在垂直于所述第一信号传输方向上的宽度大于10μm。
4.根据权利要求1-3任一所述的阵列基板，还包括：
第二绝缘层，位于所述薄膜晶体管与所述第一连接电极之间，以将所述薄膜晶体管和所述第一连接电极彼此隔开；
其中，所述第二绝缘层包括至少两个过孔，所述第一连接电极与所述薄膜晶体管的第一电极通过所述至少两个过孔电连接。
5.根据权利要求1所述的阵列基板，其中，
第二信号从所述第二连接电极传输到所述发光器件，在平行于所述衬底基板的平面上，所述第二连接电极的在垂直于所述第二信号传输方向上的宽度大于10μm。
6.根据权利要求1所述的阵列基板，其中，所述第一连接电极的材料和所述第二连接电极的材料为金属材料。
7.根据权利要求1所述的阵列基板，包括：
呈阵列排布的多个阵列单元，其中，所述发光器件位于所述阵列单元中；以及
不透光的黑矩阵，位于所述多个阵列单元中相邻的阵列单元之间。
8.根据权利要求7所述的阵列基板，其中，所述黑矩阵与所述第一端子引线和所述第二端子引线之间均存在空隙。
9.根据权利要求1所述的阵列基板，还包括：
突起，位于所述第一绝缘层的远离所述衬底基板的一侧，其中，
所述发光器件设置于所述突起上，所述第一电极经由所述第一连接电极电连接到所述发光器件。
10.根据权利要求9所述的阵列基板，其中，所述突起与所述第一绝缘层一体成型。
11.根据权利要求1-3或5-10任一所述的阵列基板，其中，所述发光器件为小型发光二极管或者微型发光二极管(Micro LED)。
12.一种电子装置，包括权利要求1-11任一所述的阵列基板。
13.一种阵列基板制作方法，包括：
提供衬底基板；
在所述衬底基板上形成薄膜晶体管，所述薄膜晶体管包括第一电极和第二电极；
在所述衬底基板上形成第一连接电极，所述第一连接电极和所述第一电极异层设置且与所述第一电极电连接；以及
形成第一绝缘层，所述第一绝缘层覆盖至少部分所述第一连接电极；
其中，在平行于所述衬底基板的平面上，所述第一连接电极的面积大于所述第一电极的面积；并且，所述第一绝缘层的材料为有机绝缘材料；
所述阵列基板制作方法还包括：
在所述衬底基板上形成发光器件和第二连接电极，其中，所述第二连接电极与所述第一连接电极同层设置，所述第二连接电极在所述衬底基板上的正投影的面积大于所述第一电极在所述衬底基板上的正投影的面积；
在所述发光器件的第一侧，所述第一绝缘层暴露所述第一连接电极的一部分；在所述发光器件的与其第一侧相对的第二侧，所述第一绝缘层暴露所述第二连接电极的一部分；所述发光器件包括第一端子、第二端子、位于所述第一端子与所述第二端子之间的发光层、第一端子引脚和第二端子引脚，所述阵列基板还包括第一端子引线和第二端子引线；所述第一端子引线与所述第一连接电极的被所述第一绝缘层暴露的部分直接接触，所述第一端子引线与所述第一端子引脚连接以使所述第一连接电极依次经由所述第一端子引线和所述第一端子引脚与所述第一端子电连接；所述第二端子引线与所述第二连接电极的被所述第一绝缘层暴露的部分直接接触，并且所述第二端子引线与所述第二端子引脚连接以使所述第二连接电极依次经由所述第二端子引线和所述第二端子引脚与所述第二端子电连接。
14.根据权利要求13所述的阵列基板制作方法，其中，所述第二连接电极与所述第一连接电极是利用同一掩模通过一次构图工艺形成。
15.根据权利要求14所述的阵列基板制作方法，还包括：
采用有机绝缘材料形成覆盖所述第一连接电极和所述第二连接电极的第一绝缘材料层，其中，采用涂布方法形成第一绝缘材料层；以及
对所述第一绝缘材料层执行构图工艺以形成所述第一绝缘层。
16.根据权利要求14或15所述的阵列基板制作方法，还包括：
在所述第一绝缘层的远离所述衬底基板的一侧形成突起；以及
在所述突起上形成所述发光器件，并将所述第一电极经由所述第一连接电极电连接到所述发光器件。
17.根据权利要求16所述的阵列基板制作方法，其中，利用同一双色调掩模经过一次构图工艺形成所述第一绝缘层和所述突起。
18.根据权利要求16所述的阵列基板制作方法，还包括：
采用第一掩模通过一次构图工艺形成所述第一绝缘层；以及
采用第二掩模通过一次构图工艺形成所述突起。
CN201880001916.5A 2018-11-02 2018-11-02 阵列基板及其制作方法、电子装置 Active CN110073495B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/113792 WO2020087525A1 (zh) 2018-11-02 2018-11-02 阵列基板及其制作方法、电子装置

Publications (2)

Publication Number Publication Date
CN110073495A CN110073495A (zh) 2019-07-30
CN110073495B true CN110073495B (zh) 2022-11-18

Family

ID=67366351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880001916.5A Active CN110073495B (zh) 2018-11-02 2018-11-02 阵列基板及其制作方法、电子装置

Country Status (3)

Country Link
US (1) US11239221B2 (zh)
CN (1) CN110073495B (zh)
WO (1) WO2020087525A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310115B (zh) * 2019-07-26 2023-06-06 京东方科技集团股份有限公司 一种驱动背板、显示面板及显示装置
CN110459557B (zh) * 2019-08-16 2022-06-24 京东方科技集团股份有限公司 芯片晶圆及其制备方法、Micro-LED显示器
CN110676297B (zh) * 2019-09-30 2022-10-18 福州京东方光电科技有限公司 一种基板及其制备方法、显示装置
CN110767646B (zh) * 2019-10-31 2021-02-09 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN111276508B (zh) * 2020-01-20 2023-02-07 京东方科技集团股份有限公司 一种驱动背板、其制作方法及显示面板
KR20210154295A (ko) 2020-06-11 2021-12-21 삼성디스플레이 주식회사 발광 소자 잉크, 표시 장치 및 그 제조 방법
CN113889499A (zh) * 2020-07-01 2022-01-04 群创光电股份有限公司 电子装置
CN112018159B (zh) * 2020-08-27 2023-06-02 京东方科技集团股份有限公司 触控显示面板
CN114613733A (zh) * 2022-02-28 2022-06-10 上海天马微电子有限公司 曲面发光基板及其制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1479562A (zh) * 2002-08-14 2004-03-03 Lg.������Lcd��ʽ���� 双板式有机电致发光显示装置及其制造方法
CN104576705A (zh) * 2015-01-27 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及制作方法、显示装置
CN104752439A (zh) * 2015-01-05 2015-07-01 上海天马有机发光显示技术有限公司 一种阵列基板、显示装置及阵列基板制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227309A (ja) * 2007-03-14 2008-09-25 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
KR20150044324A (ko) 2013-10-16 2015-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR102348876B1 (ko) * 2015-07-29 2022-01-10 엘지디스플레이 주식회사 유기발광 표시장치
CN105158993B (zh) * 2015-08-21 2018-06-15 京东方科技集团股份有限公司 一种显示面板及显示装置
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
US10490534B2 (en) * 2016-05-20 2019-11-26 Innolux Corporation Display device with LED pixels
US10217678B2 (en) * 2016-06-14 2019-02-26 Innolux Corporation Display device and method of manufacturing the display device
KR102643635B1 (ko) * 2016-12-06 2024-03-06 삼성디스플레이 주식회사 디스플레이 장치
CN107275350B (zh) 2017-07-19 2020-03-10 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN108598136B (zh) * 2018-06-21 2021-03-16 武汉天马微电子有限公司 一种显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1479562A (zh) * 2002-08-14 2004-03-03 Lg.������Lcd��ʽ���� 双板式有机电致发光显示装置及其制造方法
CN104752439A (zh) * 2015-01-05 2015-07-01 上海天马有机发光显示技术有限公司 一种阵列基板、显示装置及阵列基板制造方法
CN104576705A (zh) * 2015-01-27 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及制作方法、显示装置

Also Published As

Publication number Publication date
US20210066267A1 (en) 2021-03-04
US11239221B2 (en) 2022-02-01
CN110073495A (zh) 2019-07-30
WO2020087525A1 (zh) 2020-05-07

Similar Documents

Publication Publication Date Title
CN110073495B (zh) 阵列基板及其制作方法、电子装置
CN110047898B (zh) 显示基板及其制造方法、显示装置
CN109244086B (zh) 一种阵列基板及其制作方法、显示面板、显示装置
US11798958B2 (en) Driving backplane, manufacturing method thereof, and display apparatus
US11985840B2 (en) Display substrate, manufacturing method thereof and display device
CN111952323B (zh) 一种显示基板的制备方法、显示基板及显示装置
CN113130463B (zh) 一种发光基板及其制备方法、显示装置
CN111146215B (zh) 一种阵列基板、其制作方法及显示装置
US11668973B2 (en) Electronic device
KR20020001812A (ko) 유기 전기 발광 디스플레이 장치 및 그의 제조 방법
US10700143B2 (en) Touch display substrate, touch display apparatus having the same, pixel arrangement, and fabricating method thereof
CN102222683A (zh) 平板显示器设备及其制造方法
US20230006024A1 (en) Display substrate, manufacturing method and display device
CN114072724B (zh) 显示基板和显示装置
US20200328266A1 (en) Array substrate, manufacturing method thereof, and display apparatus
CN103474453A (zh) 电致发光装置及其制备方法
TW201822385A (zh) Ｌｅｄ模組製作方法以及其結構
CN114551550A (zh) 发光基板、发光装置及车辆
WO2012160610A1 (ja) 表示パネルおよびその製造方法
CN112928195B (zh) 发光基板和制备发光基板的方法、显示装置
US20230380071A1 (en) Electronic device
CN114361363B (zh) 显示模组、显示模组的制造方法及电子设备
US20220399380A1 (en) Display device
CN111653598A (zh) 显示基板及其制造方法、显示装置和拼接屏
CN113421894B (zh) 一种显示面板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant