CN112397526B - 一种阵列基板及其制备方法与显示面板 - Google Patents

一种阵列基板及其制备方法与显示面板 Download PDF

Info

Publication number
CN112397526B
CN112397526B CN202011210373.3A CN202011210373A CN112397526B CN 112397526 B CN112397526 B CN 112397526B CN 202011210373 A CN202011210373 A CN 202011210373A CN 112397526 B CN112397526 B CN 112397526B
Authority
CN
China
Prior art keywords
layer
substrate
etching barrier
array substrate
capacitor electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011210373.3A
Other languages
English (en)
Other versions
CN112397526A (zh
Inventor
尹福章
张乐陶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202011210373.3A priority Critical patent/CN112397526B/zh
Publication of CN112397526A publication Critical patent/CN112397526A/zh
Application granted granted Critical
Publication of CN112397526B publication Critical patent/CN112397526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种阵列基板及其制备方法与显示面板，所述阵列基板采用层叠设置的一无机薄膜层和一第一平坦化层来作为蚀刻阻挡层，其中，所述无机薄膜层用于填平扫描走线引起的断差，所述第一平坦化层用于填平信号走线引起的断差，相较于现有技术，制备所述阵列基板未额外增加工艺制程，在不增加制造成本的前提下，有效改善了所述阵列基板的平坦性能。

Description

一种阵列基板及其制备方法与显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法与显示面板。
背景技术
随着显示技术的迅猛发展，有机发光二极管(Organic Light-Emitting Diode，OLED)显示器件因具有自发光、对比度高、厚度薄、广视角和响应速度快等优点，而成为新一代平面显示技术的代表，其中，AMOLED(Active-matrix organic light emitting diode，主动式有机发光二极管)技术应用前景广阔。
目前，可采用蒸镀工艺或IJP(Ink Jet Printing，喷墨印刷)工艺制备AMOLED显示器件，对于蒸镀工艺，由于蒸镀至像素区所形成的膜层厚度均匀，所以对像素区基底的平坦度要求宽松，但蒸镀工艺具有有机发光材料耗费大的缺点，且蒸镀工艺主要适用于底发光型AMOLED显示器件，底发光型AMOLED显示器件具有开口率低、不利于高分辨显示应用、需要额外增加彩色滤光片的缺点。对于IJP工艺，适用于制备顶发光型AMOLED显示器件，顶发光型AMOLED显示器件具有无需彩色滤光片、开口率高的优点，但是由于IJP工艺打印至像素区的油墨是流动的，像素区基底的平坦度是影响油墨铺展性的关键因素之一，即：要求整个像素区最大断差越小越好，避免油墨成膜后出现膜厚不均的问题，从而影响发光效果，因此，使用IJP工艺制备AMOLED对像素区基底的平坦能力要求高。
在现有技术中，通常用平坦化层(PLN)来填平像素区基底的不平整，基底断差越大需要越厚的PLN来填平。随着市场对显示面板分辨率、开口率、刷新频率的要求不断提高，所以金属走线方阻的要求也越来越高，导致金属走线厚度也逐步增加，尤其是增加扫描走线和信号走线的厚度。但是，PLN的填平能力有限，当基底断差达到一定程度时，PLN已增加至很厚(如：3微米以上)却仍不能满足平整度的要求。
发明内容
本申请提供了一种阵列基板及其制备方法与显示面板，能够提高像素区基底的平整度，以解决使用IJP工艺制备AMOLED对像素区基底的平坦能力要求高的问题。
第一方面，本申请提供了一种阵列基板，包括：
一第一金属层，设置于所述基板上并包括一栅极层和一走线层，所述栅极层设置于所述基板的显示区上，所述走线层设置于所述基板的绑定区上；
一栅极绝缘层，设置于所述基板上，并覆盖所述第一金属层；
一有源层，设置于所述栅极绝缘层上，且所述有源层在所述基板上的正投影，与所述栅极层在所述基板上的正投影部分重叠；
一蚀刻阻挡层，设置于所述栅极绝缘层和所述有源层上，且位于所述显示区内，所述蚀刻阻挡层包括层叠设置的一无机薄膜层和一第一平坦化层，开设有多个蚀刻阻挡层过孔，所述蚀刻阻挡层过孔穿过所述无机薄膜层和所述第一平坦化层而局部裸露所述有源层与所述栅极层；
一第二金属层，设置于所述蚀刻阻挡层上，并至少包括一源漏极层，所述源漏极层通过所述蚀刻阻挡层过孔与所述有源层相连；以及
一钝化层，设置于所述蚀刻阻挡层、所述第二金属层上以及所述绑定区的栅极绝缘层上。
在本申请的一些实施例中，所述阵列基板还包括：一电极层，设置于所述钝化层上。
在本申请的一些实施例中，所述第二金属层还包括：多个第一电容电极，且各个所述第一电容电极通过所述蚀刻阻挡层过孔与所述栅极层相连。
在本申请的一些实施例中，所述无机薄膜层的材质为氧化硅。
在本申请的一些实施例中，所述无机薄膜层的厚度为600埃～1000埃，所述第一平坦化层的厚度为1.5微米～2.5微米。
第二方面，本申请提供了一种阵列基板的制备方法，包括如下步骤：
提供一基板，在所述基板上预定义显示区和绑定区，在所述基板上制备形成一第一金属层，所述第一金属层包括一栅极层和一走线层，所述栅极层设置于所述基板的显示区上，所述走线层设置于所述基板的绑定区上；
在所述基板上制备形成一栅极绝缘层，所述栅极绝缘层覆盖所述第一金属层；
在所述栅极绝缘层上制备形成一有源层，所述有源层在所述基板上的正投影，与所述栅极层在所述基板上的正投影部分重叠；
在所述栅极绝缘层和所述有源层上制备形成一蚀刻阻挡层，所述蚀刻阻挡层包括层叠设置的一无机薄膜层和一第一平坦化层，并对所述蚀刻阻挡层开孔，以形成多个蚀刻阻挡层过孔，所述蚀刻阻挡层过孔穿过所述无机薄膜层和所述第一平坦化层而局部裸露所述有源层与所述栅极层；
在所述蚀刻阻挡层上制备形成一第二金属层，所述第二金属层至少包含一源漏极层，所述源漏极层通过所述蚀刻阻挡层过孔与所述有源层相连；以及
在所述蚀刻阻挡层、所述第二金属层以及所述绑定区的栅极绝缘层上制备形成一钝化层。
在本申请的一些实施例中，所述阵列基板的制备方法，还包括步骤：
在所述钝化层上制备形成一电极层；以及，
在所述钝化层和所述电极层上制备形成一第二平坦化层。
第三方面，本申请提供了一种显示面板，包括：一如权利要求1至5任一项中所述的阵列基板。
在本申请的一些实施例中，所述显示面板还包括：一设置于所述阵列基板上的显示元件层，所述显示元件层包括多个间隔设置的有机发光材料层。
在本申请的技术方案中，所述阵列基板采用层叠设置的一无机薄膜层和一第一平坦化层来作为蚀刻阻挡层，其中，所述无机薄膜层用于填平扫描走线引起的断差，所述第一平坦化层用于填平信号走线引起的断差，即：利用蚀刻阻挡层来分担平坦化层的填平压力，从而有效提高了阵列基板的平坦性，以使像素区基底满足平整度的要求，解决了现有技术中平坦化层填平能力有限的问题。相较于现有技术，制备所述阵列基板未额外增加工艺制程，在不增加制造成本的前提下，有效改善了所述阵列基板的平坦性能。所述阵列基板可应用于显示面板中，尤其适用于顶发光型有机发光二极管显示面板中。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的阵列基板的结构示意图。
图2为本申请实施例提供的阵列基板的制备方法中实施步骤S1后的结构示意图。
图3为为本申请实施例提供的阵列基板的制备方法中实施步骤S2和步骤S3后的结构示意图。
图4为本申请实施例提供的阵列基板的制备方法中实施步骤S4后的结构示意图。
图5为本申请实施例提供的阵列基板的制备方法中实施步骤S5后的结构示意图。
图6为本申请实施例提供的阵列基板的制备方法中实施步骤S6后的结构示意图。
图7为本申请实施例提供的阵列基板的制备方法中实施步骤S7后的结构示意图。
图8为本申请实施例提供的阵列基板的制备方法中实施步骤S8后的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
第一方面，本申请实施例提供了一种阵列基板，所述阵列基板可为薄膜晶体管(Thin Film Transistor，TFT)阵列基板，如图1所示，包括：
一基板1，设有显示区11和绑定区12；
一第一金属层，设置于所述基板1上并包括一栅极层2和一走线层3，所述栅极层2设置于所述基板1的显示区11上，所述走线层3设置于所述基板1的绑定区12上；
一栅极绝缘层4，设置于所述基板1上，并覆盖所述第一金属层；
一有源层5，设置于所述栅极绝缘层4上，且所述有源层5在所述基板1上的正投影，与所述栅极层2在所述基板1上的正投影部分重叠；
一蚀刻阻挡层6，设置于所述栅极绝缘层4和所述有源层5上，且位于所述显示区11内，所述蚀刻阻挡层6包括层叠设置的一无机薄膜层61和一第一平坦化层62，开设有多个蚀刻阻挡层过孔，所述蚀刻阻挡层过孔穿过所述无机薄膜层61和所述第一平坦化层62而局部裸露所述有源层5与所述栅极层2；
一第二金属层，设置于所述蚀刻阻挡层6上，并至少包括一源漏极层7，所述源漏极层7通过所述蚀刻阻挡层过孔与所述有源层5相连；以及
一钝化层8，设置于所述蚀刻阻挡层6、所述第二金属层上以及所述绑定区12的栅极绝缘层4上。
所述基板1可为刚性衬底，具体可以为玻璃衬底或者其他刚性衬底。所述基板1也可为柔性衬底，具体可以为聚酰亚胺(PI)、聚醚砜(PES)、聚碳酸脂(PC)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、多芳基化合物(PAR)以及玻璃纤维增强塑料(FRP)中的至少一种。本申请实施例对基板1的种类以及材料不作具体限定。
所述栅极层2和所述走线层3的材质可以是包括金(Au)、银(Ag)、钛(Ti)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、铝(Al)、钼(Mo)或铬(Cr)的单层或多层结构，或者诸如铝(Al)：钕(Nd)合金以及钼(MO)：钨(W)合金的合金。所述栅极层2和所述走线层3均为图案化的岛状结构。所述栅极层2对应连接所述阵列基板的扫描线。
所述栅极绝缘层4的材质可以是氧化硅(SiOx)、氮化硅(SiNx)以及氧化铝(Al2O3)中的至少一者。所述栅极绝缘层4可以是单层结构，也可以是多层结构，本申请实施例优选的，所述栅极绝缘层4为单层结构。
在一些实施例中，所述栅极绝缘层4上开设有多个栅极绝缘层过孔。
所述有源层5的材质为金属氧化物，可为铟镓锌氧化物(indium gallium zincoxide,IGZO)、铟锌氧化物(indium zinc oxide,IZO)以及铟锡锌氧化物(indium stannumzinc oxide,IZTO)中的一种或多种。本申请实施例优选的，所述有源层5的材质为IGZO。
所述蚀刻阻挡层6覆盖于所述有源层5上，以在后续形成源漏极层7时保护所述有源层不被破坏。与现有技术不同之处在于，本申请实施例的蚀刻阻挡层6为双层结构，由层叠设置的一无机薄膜层61和一第一平坦化层62组成，所述无机薄膜层61用于填平扫描走线引起的断差，所述第一平坦化层62用于填平信号走线引起的断差，即：利用蚀刻阻挡层6来分担平坦化层的填平压力，从而有效提高阵列基板1的平坦性，以使像素区基底满足平整度的要求，解决了现有技术中平坦化层填平能力有限的问题。所述蚀刻阻挡层6上开设有多个蚀刻阻挡层过孔。
在一些实施例中，所述无机薄膜层61的材质为氧化硅(SiOx)，优选为一氧化硅(SiO)，所述无机薄膜层61的厚度为600埃～1000埃。所述第一平坦化层62的材质为透明有机材料，如：丙烯酸树脂、环氧树脂等，所述第一平坦化层62的厚度为1.5微米～2.5微米。
所述源漏极层7的材质为金属，例如：钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、钛(Ti)等，所述源漏极层7通过所述蚀刻阻挡层过孔与所述有源层5相连。所述源漏极层7包括多对源极71和漏极72，每个TFT上形成一对相互隔开的源极71和漏极72，所述有源层5上对应一对源极71和漏极72之间的位置为沟道区。
在一些实施例中，所述第二金属层还包括：多个第一电容电极9，所述第一电容电极9的材质与所述源漏极层7的材质相同，各个所述第一电容电极9设置于各个所述源极71的一侧，且各个所述第一电容电极9通过相对设置且相通的所述栅极绝缘层过孔和所述蚀刻阻挡层过孔，以与所述栅极层2相连，并与所述有源层5通过所述栅极绝缘层4和所述蚀刻阻挡层6隔离开来。
所述钝化层8覆盖于所述蚀刻阻挡层6、所述源漏极层7上以及所述绑定区12的栅极绝缘层4上，并填平所述显示区11和所述绑定区12之间的断差。所述钝化层8的材质为氧化物或氮化物，例如：二氧化硅、氧化铝、氧化镍、氧化铜、氮化硅等。所述钝化层8上开设有多个钝化层过孔。
在一些实施例中，所述阵列基板还包括：一电极层，设置于所述钝化层8上。所述电极层包括多个第二电容电极101、多个第三电容电极102和一焊盘电极层103，所述第二电容电极101和所述第三电容电极102间隔设置于所述显示区11上，所述第二电容电极101与所述第一电容电极9的位置相对应，所述第三电容电极102通过所述钝化层过孔与所述漏极72相连。所述焊盘电极层103设置于所述绑定区12的钝化层8上，并且所述焊盘电极层103通过所述钝化层过孔和所述栅极绝缘层过孔与所述走线层3连接。所述第二电容电极101、所述第三电容电极102和所述焊盘电极层103的材质相同，均为透明导电薄膜，所述透明导电薄膜可为氧化铟锡(Indium Tin Oxides，ITO)薄膜、铝掺杂氧化锌薄膜、碳纳米管透明导电薄膜、二氧化锡透明导电薄膜等，优选为ITO薄膜。
在一些实施例中，所述阵列基板还包括：一第二平坦化层20，设置于所述钝化层8和所述电极层10上，所述第二平坦化层20上开设有多个第二平坦化层过孔。所述第二平坦化层20用于填平所述电极层10引起的断差。所述第二平坦化层20的材质可与所述第一平坦化层62的材质相同。
第二方面，本申请实施例提供了一种阵列基板的制备方法，用于制备第一方面中所述的阵列基板，如图1至图7所示，包括如下步骤：
S1、提供一基板1，在所述基板1上预定义显示区11和绑定区12，在所述基板1上制备形成一第一金属层，所述第一金属层包括一栅极层2和一走线层3，所述栅极层2设置于所述基板1的显示区11上，所述走线层3设置于所述基板1的绑定区12上。
具体的，所述基板1为刚性衬底或柔性衬底，本申请实施例优选的，所述基板1为玻璃衬底。首先，利用物理气相沉积(Physical Vapor Deposition,PVD)工艺在所述显示区11和所述绑定区12上沉积形成一第一金属层，所述金属层的材质可为金(Au)、银(Ag)、钛(Ti)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、铝(Al)、钼(Mo)或铬(Cr)，也可为铝(Al)：钕(Nd)合金或钼(MO)：钨(W)合金；然后，通过黄光制程工艺和刻蚀工艺形成图案化的所述栅极层2和所述走线层3。
S2、在所述基板1上制备形成一栅极绝缘层4，所述栅极绝缘层4覆盖所述第一金属层。
具体的，是采用化学气相沉积(Chemical Vapor Deposition,CVD)工艺在所述基板1上沉积形成一栅极绝缘层4，所述栅极绝缘层4覆盖所述栅极层2和所述走线层3。
S3、在所述栅极绝缘层4上制备形成一有源层5，所述有源层5在所述基板1上的正投影，与所述栅极层2在所述基板1上的正投影部分重叠。
具体的，首先，采用PVD工艺在所述栅极绝缘层4上沉积形成一金属氧化物层，所述金属氧化物的材质为IGZO、IZO以及IZTO中的一种或多种；然后，通过黄光制程工艺和刻蚀工艺形成图案化的有源层5。
S4、在所述栅极绝缘层4和所述有源层5上制备形成一蚀刻阻挡层6，所述蚀刻阻挡层6包括层叠设置的一无机薄膜层61和一第一平坦化层62，并对所述蚀刻阻挡层6开孔，以形成多个蚀刻阻挡层过孔63，所述蚀刻阻挡层过孔63穿过所述无机薄膜层61和所述第一平坦化层62而局部裸露所述有源层5与所述栅极层2。
具体的，首先，采用CVD工艺在所述栅极绝缘层4和所述有源层5上沉积形成一无机薄膜层61，优选的，所述无机薄膜层61的材质为一氧化硅(SiO)，所述无机薄膜层61的厚度为600埃～1000埃；然后，采用涂布工艺在所述无机薄膜层61上涂覆形成所述第一平坦化层62。
在一些实施例中，利用半色调掩膜工艺对所述栅极绝缘层4和所述蚀刻阻挡层6进行开孔，以形成多个栅极绝缘层过孔41和多个蚀刻阻挡层过孔63，并制作净空区。
S5、在所述蚀刻阻挡层6上制备形成一第二金属层，所述第二金属层至少包含一源漏极层7，所述源漏极层7通过所述蚀刻阻挡层过孔63与所述有源层5相连。
具体的，采用PVD工艺在所述栅极绝缘层4上沉积形成一第二金属层，所述金属层的材质可为金(Au)、银(Ag)、钛(Ti)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、铝(Al)、钼(Mo)或铬(Cr)，也可为铝(Al)：钕(Nd)合金或钼(MO)：钨(W)合金；然后，通过黄光制程工艺和刻蚀工艺形成图案化的源漏极层7和走线图形。所述源漏极层7包括多对源极71和漏极72，每个TFT上形成一对相互隔开的源极71和漏极72，所述有源层5上对应一对源极71和漏极72之间的位置为沟道区。
在一些实施例中，所述第二金属层还包括：多个第一电容电极9，各个所述电容电极9设置于各个所述源极71的一侧，且各个所述第一电容电极9通过相对设置且相通的所述栅极绝缘层过孔41和所述蚀刻阻挡层过孔63，以与所述栅极层2相连，并与所述有源层5通过所述栅极绝缘层4和所述蚀刻阻挡层6隔离开来。对应地，是将所述第二金属层通过黄光制程工艺和刻蚀工艺形成图案化的源漏极层7、多个第一电容电极9以及走线图形。
S6、在所述蚀刻阻挡层6、所述第二金属层以及所述绑定区12的栅极绝缘层4上制备形成一钝化层8。
具体的，首先，采用CVD工艺在所述蚀刻阻挡层6、所述源漏极层7上以及所述绑定区12的栅极绝缘层4上沉积形成一钝化层8；然后，采用黄光制程工艺和刻蚀工艺对钝化层8开孔，以形成多个钝化层过孔81。
在一些实施例中，所述阵列基板的制备方法还包括步骤：
S7、在所述钝化层8上制备形成一电极层10。
具体的，所述电极层10包括多个第二电容电极101、多个第三电容电极102和一焊盘电极层103，所述第二电容电极101和所述第三电容电极102间隔设置于所述显示区11上，所述第二电容电极101与所述第一电容电极9的位置相对应，所述第三电容电极102通过所述钝化层过孔81与所述漏极72相连。所述焊盘电极层103设置于所述绑定区12的钝化层8上，并且所述焊盘电极层103通过所述钝化层过孔81和所述栅极绝缘层过孔41与所述走线层3连接。
在一些实施例中，首先，采用PVD工艺在所述钝化层8上沉积形成一ITO薄膜层；然后，通过黄光制程工艺和刻蚀工艺形成多个第二电容电极101、多个第三电容电极102和一焊盘电极层103。
在一些实施例中，所述阵列基板的制备方法还包括步骤：
S8、在所述钝化层8和所述电极层10上制备形成一第二平坦化层20。
具体的，首先，采用涂布工艺在所述钝化层8和所述电极层10上涂覆形成所述第二平坦化层20；然后，对所述第二平坦化层20开孔，以形成多个第二平坦化层过孔201。
第三方面，本申请实施例提供了一种显示面板，如图8所示，包括：一如第一方面中所述的阵列基板。
在一些实施例中，所述显示面板还包括：一设置于所述阵列基板上的显示元件层40，所述显示元件层40包括多个间隔设置的有机发光材料层402。所述有机发光材料层402包括依次层叠设置的一空穴注入层、一空穴传输层、一发光层、一电子传输层和一电子注入层，即：所述显示面板为OLED显示面板。本申请实施例优选的，所述显示面板为顶发光型有机发光二极管显示面板。
所述显示面板还包括：一设置于所述阵列基板上的像素定义层30。所述像素定义层30的材质为SiNx和SiOx中的至少一种。所述像素定义层30包括多个间隔设置的堤部，各相邻堤部之间的间隙区域限定为一像素区域，所述有机发光材料层402设置于所述像素区域中。
所述像素定义层30的制备方法为：首先，采用涂布工艺在所述阵列基板涂覆形成一像素定义层30；然后，采用黄光制程工艺和刻蚀工艺形成图案化的像素定义层30，即：形成多个间隔设置的堤部。
在一些实施例中，所述显示面板还包括：一阳极层401和一阴极层403，所述阳极层401设置于所述第二平坦化层20上，并且所述阳极层401为阵列分布的图案化结构，所述阳极层401通过所述第二平坦化层过孔201与所述漏极72相连。所述阴极层403设置于所述有机发光材料层402上，并延伸覆盖至所述像素定义层30上。
在一些实施例中，所述阳极层401和所述阴极层403的材质优选为ITO薄膜，所述阳极层401的制备方法为：首先，采用PVD工艺在所述阵列基板上沉积形成一ITO薄膜层；然后，通过黄光制程工艺和刻蚀工艺形成图案化的阳极层401。所述阴极层403的制备方法为：采用PVD工艺、IJP工艺或涂布工艺在所述有机发光材料层402和所述像素定义层30上制备形成一ITO薄膜层。
需要说明的是，所述阳极层401的制备步骤可在所述像素定义层30的制备步骤之前。
在一些实施例中，所述有机发光材料层402是采用IJP工艺制备而成。
需要说明的是，所述显示面板还可包括封装层、触控层、偏光片、保护盖板等现有OLED显示面板中常见的结构，在此不再赘述。
本申请实施例的显示面板可应用于显示装置中，所述显示装置可为手机、电脑、数码相机、数码摄像机、游戏机、音频再生装置、信息终端机、智能可穿戴设备、智能称重电子秤、车载显示器、电视机等任何具有显示功能的产品或部件，其中，所述智能可穿戴设备可为智能手环、智能手表、智能眼镜等。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板及其制备方法与显示面板，进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (5)

1.一种阵列基板，其特征在于，包括：
一基板，设有显示区和绑定区；
一第一金属层，设置于所述基板上并包括一栅极层和一走线层，所述栅极层设置于所述基板的显示区上，所述走线层设置于所述基板的绑定区上；
一栅极绝缘层，设置于所述基板上，并覆盖所述第一金属层；
一有源层，设置于所述栅极绝缘层上，且所述有源层在所述基板上的正投影，与所述栅极层在所述基板上的正投影部分重叠；
一蚀刻阻挡层，设置于所述栅极绝缘层和所述有源层上，且位于所述显示区内，所述蚀刻阻挡层包括层叠设置的一无机薄膜层和一第一平坦化层，开设有多个蚀刻阻挡层过孔，所述蚀刻阻挡层过孔穿过所述无机薄膜层和所述第一平坦化层而局部裸露所述有源层与所述栅极层；
一第二金属层，设置于所述蚀刻阻挡层上，并至少包括一源漏极层，所述源漏极层通过所述蚀刻阻挡层过孔与所述有源层相连；所述第二金属层还包括多个第一电容电极，且各个所述第一电容电极通过所述蚀刻阻挡层过孔与所述栅极层相连；
一钝化层，设置于所述蚀刻阻挡层、所述第二金属层上以及所述绑定区的栅极绝缘层上，所述钝化层上开设有多个钝化层过孔；以及
一电极层，设置于所述钝化层上，所述电极层包括多个第二电容电极、多个第三电容电极和一焊盘电极层，所述第二电容电极和所述第三电容电极间隔设置于所述显示区上，所述第二电容电极与所述第一电容电极的位置相对应，所述第三电容电极通过所述钝化层过孔与所述漏极相连，所述焊盘电极层设置于所述绑定区的钝化层上，并且所述焊盘电极层通过所述钝化层过孔和所述栅极绝缘层过孔与所述走线层连接；
其中，所述无机薄膜层的厚度为600埃～1000埃，所述第一平坦化层的厚度为1.5微米～2.5微米。
2.根据权利要求1所述的阵列基板，其特征在于，还包括：一第二平坦化层，设置于所述钝化层和所述电极层上。
3.根据权利要求1所述的阵列基板，其特征在于，所述无机薄膜层的材质为氧化硅。
4.一种显示面板，其特征在于，包括：一如权利要求1至3任一项中所述的阵列基板。
5.根据权利要求4所述的显示面板，其特征在于，还包括：一设置于所述阵列基板上的显示元件层，所述显示元件层包括多个间隔设置的有机发光材料层。
CN202011210373.3A 2020-11-03 2020-11-03 一种阵列基板及其制备方法与显示面板 Active CN112397526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011210373.3A CN112397526B (zh) 2020-11-03 2020-11-03 一种阵列基板及其制备方法与显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011210373.3A CN112397526B (zh) 2020-11-03 2020-11-03 一种阵列基板及其制备方法与显示面板

Publications (2)

Publication Number Publication Date
CN112397526A CN112397526A (zh) 2021-02-23
CN112397526B true CN112397526B (zh) 2023-12-01

Family

ID=74598027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011210373.3A Active CN112397526B (zh) 2020-11-03 2020-11-03 一种阵列基板及其制备方法与显示面板

Country Status (1)

Country Link
CN (1) CN112397526B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629046A (zh) * 2011-06-29 2012-08-08 北京京东方光电科技有限公司 阵列基板及其制造方法、液晶显示器件
CN104375348A (zh) * 2014-12-10 2015-02-25 京东方科技集团股份有限公司 阵列基板及其制造方法和全反射式液晶显示器
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN208284480U (zh) * 2018-04-10 2018-12-25 京东方科技集团股份有限公司 显示基板、显示装置
CN110047898A (zh) * 2019-04-26 2019-07-23 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN111554696A (zh) * 2020-05-13 2020-08-18 京东方科技集团股份有限公司 全反射型显示基板及其制作方法、全发射型显示装置
CN111796456A (zh) * 2020-07-09 2020-10-20 Tcl华星光电技术有限公司 背板和背板的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629046A (zh) * 2011-06-29 2012-08-08 北京京东方光电科技有限公司 阵列基板及其制造方法、液晶显示器件
CN104375348A (zh) * 2014-12-10 2015-02-25 京东方科技集团股份有限公司 阵列基板及其制造方法和全反射式液晶显示器
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN208284480U (zh) * 2018-04-10 2018-12-25 京东方科技集团股份有限公司 显示基板、显示装置
CN110047898A (zh) * 2019-04-26 2019-07-23 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN111554696A (zh) * 2020-05-13 2020-08-18 京东方科技集团股份有限公司 全反射型显示基板及其制作方法、全发射型显示装置
CN111796456A (zh) * 2020-07-09 2020-10-20 Tcl华星光电技术有限公司 背板和背板的制备方法

Also Published As

Publication number Publication date
CN112397526A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
US11296151B2 (en) Display panel
US20230020238A1 (en) Display Panel, Display Device and Method for Manufacturing Display Panel
US10276643B2 (en) Organic light emitting display device and method of manufacturing the same
KR101596935B1 (ko) 유기전계 발광소자 및 이의 제조 방법
CN111584603B (zh) 显示基板及其制备方法、显示装置
CN112420784A (zh) 一种阵列基板及其制备方法与显示面板
US20220262886A1 (en) Display substrate and method for manufacturing the same, and display apparatus
KR20090066223A (ko) 표시 장치 및 그 제조 방법
US20200251678A1 (en) Organic electroluminescent display panel, manufacturing method thereof and display device
US11782544B2 (en) Image display device with touch sensor and antenna electrode at the same level
CN113053990B (zh) 显示面板和显示装置
WO2021098475A1 (zh) 显示基板及其制备方法、显示装置
CN113658990B (zh) 显示面板及其制备方法、显示装置
US11215886B2 (en) Display panel and display device
WO2022141444A1 (zh) 显示面板及显示装置
CN111370496B (zh) 薄膜晶体管及其制作方法、显示装置
CN111627973A (zh) 一种显示基板及其制备方法、显示装置
KR20160118403A (ko) 미러 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
CN112786667A (zh) Amoled显示面板及其制备方法
CN112397526B (zh) 一种阵列基板及其制备方法与显示面板
KR20210086247A (ko) 표시 장치
US11785808B2 (en) Flexible display device and method of manufacturing the same
US20220352275A1 (en) Oled display panel and method of manufacturing same
US11522031B2 (en) Display panel, display device, and manufacturing method of display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant