CN111627973A - 一种显示基板及其制备方法、显示装置 - Google Patents

一种显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN111627973A
CN111627973A CN202010516723.2A CN202010516723A CN111627973A CN 111627973 A CN111627973 A CN 111627973A CN 202010516723 A CN202010516723 A CN 202010516723A CN 111627973 A CN111627973 A CN 111627973A
Authority
CN
China
Prior art keywords
layer
substrate
etching barrier
area
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010516723.2A
Other languages
English (en)
Other versions
CN111627973B (zh
Inventor
王文涛
史大为
王培�
杨璐
段岑鸿
温宵松
李柯远
赵东升
陈兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010516723.2A priority Critical patent/CN111627973B/zh
Publication of CN111627973A publication Critical patent/CN111627973A/zh
Application granted granted Critical
Publication of CN111627973B publication Critical patent/CN111627973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板及其制备方法、显示装置,包括显示区和位于显示区一侧的第一边缘区、弯折区、第二边缘区和驱动芯片区,显示基板从下至上包括基底、第一刻蚀阻挡层、第二刻蚀阻挡层和数据线,第一刻蚀阻挡层包括第一刻蚀阻挡部,第二刻蚀阻挡层包括第二刻蚀阻挡部,第一刻蚀阻挡部和第二刻蚀阻挡部在第一边缘区和第二边缘区分别沿第二方向排列,第一刻蚀阻挡部在基底上正投影和第二刻蚀阻挡部在基底上正投影包含重叠区域;数据线在基底上正投影和第一刻蚀阻挡部在基底上正投影包含重叠区域,和第二刻蚀阻挡部在基底上正投影不包含重叠区域。本申请能够在第一刻蚀阻挡部和第二刻蚀阻挡部位置形成台阶结构的凹槽,避免由于凹槽段差太大产生金属残留。

Description

一种显示基板及其制备方法、显示装置
技术领域
本申请涉及但不限于显示技术领域,尤其涉及一种显示基板及其制备方法、显示装置。
背景技术
与其他的显示技术相比,有源矩阵有机发光二极管(AMOLED)显示技术,具有轻薄、高对比度、低响应时间、色彩高饱和等一系列优点,其中,可弯折特性是其最突出的优点之一。
为了避免弯折过程中无机层断裂导致信号线断线,如图1和图2所示,弯折区300数据线下方的无机层需要被刻蚀掉。为了减少工艺、提升产能,一些技术通过弯折区域一次刻蚀(Edge Bending one Step)工艺对弯折区进行刻蚀,形成深孔。但是,由于一次刻蚀工艺刻蚀的无机层厚度较大,深孔区域的坡度角通常较大,此外,由于刻蚀深度较深,金属走线曝光及刻蚀时容易产生金属残留21,从而造成数据线20之间短路,影响显示效果。
发明内容
本申请实施例提供了一种显示基板及其制备方法、显示装置,能够减小深孔区域的坡度角,防止产生金属残留。
本申请实施例提供了一种显示基板,包括:显示区和位于所述显示区一侧的第一边缘区、弯折区、第二边缘区和驱动芯片区,所述第一边缘区位于所述弯折区靠近所述显示区一侧的边缘区域,所述第二边缘区位于所述弯折区远离所述显示区一侧的边缘区域,所述驱动芯片区位于所述第二边缘区远离所述显示区的一侧,其中:所述显示基板包括基底、位于基底上方的第一刻蚀阻挡层、位于第一刻蚀阻挡层上方的第二刻蚀阻挡层以及位于第二刻蚀阻挡层上方的数据线层,所述第一刻蚀阻挡层包括多个第一刻蚀阻挡部,所述第二刻蚀阻挡层包括多个第二刻蚀阻挡部,所述第一刻蚀阻挡部和第二刻蚀阻挡部在所述第一边缘区和第二边缘区分别沿第二方向排列,所述第一刻蚀阻挡部在基底上的正投影和第二刻蚀阻挡部在基底上的正投影包含重叠区域;所述数据线层包括多条数据线,所述数据线从所述显示区沿第一方向延伸,经过所述第一边缘区、弯折区和第二边缘区连接至所述驱动芯片区,所述数据线在基底上的正投影和所述第一刻蚀阻挡部在基底上的正投影包含重叠区域,所述数据线在基底上的正投影和所述第二刻蚀阻挡部在基底上的正投影不包含重叠区域。
在一些可能的实现方式中,所述显示基板还包括位于所述基底上的第一绝缘层、位于所述第一绝缘层上的有源层、覆盖所述有源层的第二绝缘层、位于所述第二绝缘层上的第一栅电极层、覆盖所述第一栅电极层的第三绝缘层以及位于所述第三绝缘层上的第二栅电极层;所述第一刻蚀阻挡层和所述第一栅电极层同层设置;所述第二刻蚀阻挡层和所述第二栅电极层同层设置。
在一些可能的实现方式中,所述第一边缘区和第二边缘区分别包括多个所述第一刻蚀阻挡部,沿第二方向相邻的两个第一刻蚀阻挡部之间设置一个所述第二刻蚀阻挡部,所述第二刻蚀阻挡部在基底上的正投影和所述沿第二方向相邻的两个第一刻蚀阻挡部在基底上的正投影均包含重叠区域。
在一些可能的实现方式中,所述显示基板还包括覆盖所述第二栅电极层的第四绝缘层以及位于所述第四绝缘层上的第一源漏电极层,所述数据线层和所述第一源漏电极层同层设置。
在一些可能的实现方式中,所述显示基板还包括位于所述基底上的第一绝缘层、位于所述第一绝缘层上的有源层、覆盖所述有源层的第二绝缘层以及位于所述第二绝缘层上的第一栅电极层;所述第一刻蚀阻挡层和所述有源层同层设置;所述第二刻蚀阻挡层和所述第一栅电极层同层设置。
在一些可能的实现方式中,所述第一刻蚀阻挡部覆盖所述第一边缘区和所述第二边缘区,所述第一刻蚀阻挡部包括多个掺杂导电区和多个中间绝缘区,所述中间绝缘区在基底上的正投影和所述第二刻蚀阻挡部在基底上的正投影重合。
在一些可能的实现方式中,所述第一刻蚀阻挡部和第二刻蚀阻挡部均为矩形条状结构。
本申请实施例还提供了一种显示装置,包括如前任一所述的显示基板。
本申请实施例还提供了一种显示基板的制备方法,所述显示基板包括:显示区和位于所述显示区一侧的第一边缘区、弯折区、第二边缘区和驱动芯片区,所述第一边缘区位于所述弯折区靠近所述显示区一侧的边缘区域,所述第二边缘区位于所述弯折区远离所述显示区一侧的边缘区域,所述驱动芯片区位于所述第二边缘区远离所述显示区的一侧,所述制备方法包括:在基底上依次形成第一无机层和第一刻蚀阻挡层,所述第一刻蚀阻挡层包括多个第一刻蚀阻挡部,所述第一刻蚀阻挡部在所述第一边缘区和第二边缘区沿第二方向排列;在第一刻蚀阻挡层远离基底的一侧依次形成第二无机层和第二刻蚀阻挡层,所述第二刻蚀阻挡层包括多个第二刻蚀阻挡部,所述第二刻蚀阻挡部在所述第一边缘区和第二边缘区沿第二方向排列,所述第一刻蚀阻挡部在基底上的正投影和第二刻蚀阻挡部在基底上的正投影包含重叠区域;在所述第二刻蚀阻挡层远离基底的一侧形成第三无机层;在所述第一边缘区、弯折区、第二边缘区对所述第一无机层、第二无机层和第三无机层进行刻蚀处理,形成第一凹槽和第二凹槽,所述第二凹槽在基底上的正投影包含所述第一凹槽在基底上的正投影,所述第一凹槽和第二凹槽在所述第一刻蚀阻挡部和所述第二刻蚀阻挡部位置形成台阶;在所述第三无机层远离基底的一侧形成数据线,所述数据线从所述显示区沿第一方向延伸,经过所述第一边缘区、弯折区和第二边缘区连接至所述驱动芯片区,所述数据线在基底上的正投影和所述第一刻蚀阻挡部在基底上的正投影包含重叠区域,所述数据线在基底上的正投影和所述第二刻蚀阻挡部在基底上的正投影不包含重叠区域。
在一些可能的实现方式中,所述显示基板包括基底、位于所述基底上的第一绝缘层、位于所述第一绝缘层上的有源层、覆盖所述有源层的第二绝缘层、位于所述第二绝缘层上的第一栅电极层、覆盖所述第一栅电极层的第三绝缘层、位于所述第三绝缘层上的第二栅电极层、覆盖所述第二栅电极层的第四绝缘层以及位于所述第四绝缘层上的第一源漏电极层;所述第一无机层包括第一绝缘层、第二绝缘层,所述第一刻蚀阻挡层和第一栅电极层同层设置;所述第二无机层包括第三绝缘层,所述第二刻蚀阻挡层和所述第二栅电极层同层设置;所述第三无机层包括第四绝缘层。
在一些可能的实现方式中,所述显示基板包括基底、位于所述基底上的第一绝缘层、位于所述第一绝缘层上的有源层、覆盖所述有源层的第二绝缘层、位于所述第二绝缘层上的第一栅电极层、覆盖所述第一栅电极层的第三绝缘层、位于所述第三绝缘层上的第二栅电极层、覆盖所述第二栅电极层的第四绝缘层以及位于所述第四绝缘层上的第一源漏电极层;所述第一无机层包括第一绝缘层,所述第一刻蚀阻挡层和有源层同层设置;所述第二无机层包括第二绝缘层,所述第二刻蚀阻挡层和所述第一栅电极层同层设置;所述第三无机层包括第三绝缘层和第四绝缘层。
本申请实施例的显示基板及其制备方法、显示装置,由于弯折区刻蚀时,第一刻蚀阻挡层和第二刻蚀阻挡层的刻蚀速度比无机层的刻蚀速度慢,在第一刻蚀阻挡部和第二刻蚀阻挡部位置形成台阶结构,并且通过设置第二刻蚀阻挡部,防止刻蚀之后暴露出的第一刻蚀阻挡部造成相邻的数据线之间短路,解决了由于凹槽的段差造成源漏金属层的刻蚀残留,导致信号之间短路的问题。此外,本申请实施例的显示基板及其制备方法、显示装置,利用现有成熟的制备设备即可实现,能够很好地与现有制备工艺兼容,具有制作成本低、易于工艺实现、生产效率高和良品率高等优,具有良好的应用前景。
本申请的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解,并且构成说明书的一部分,与本申请的实施例一起用于解释本申请的技术方案,并不构成对本申请技术方案的限制。
图1为一种显示基板在弯折区弯折之前的平面结构示意图;
图2为图1中的AA区剖面结构示意图;
图3为本申请实施例的一种显示基板在弯折区弯折之前的平面结构示意图;
图4为图3中的显示区剖面结构示意图;
图5为图3中的BB区剖面结构示意图;
图6为图3中的CC区剖面结构示意图;
图7为图3中的DD区剖面结构示意图;
图8为本申请实施例的另一种显示基板在弯折区弯折之前的平面结构示意图;
图9为图8中的MM区剖面结构示意图;
图10为图8中的NN区剖面结构示意图;
图11为本申请实施例的一种显示基板的制备方法的流程示意图。
附图标记说明:
Figure BDA0002530397170000051
具体实施方式
本申请描述了多个实施例,但是该描述是示例性的,而不是限制性的,并且对于本领域的普通技术人员来说显而易见的是,在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合,并在具体实施方式中进行了讨论,但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外,任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用,或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合,以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合,以形成另一个由权利要求限定的独特的发明方案。因此,应当理解,在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此,除了根据所附权利要求及其等同替换所做的限制以外,实施例不受其它限制。此外,可以在所附权利要求的保护范围内进行各种修改和改变。
此外,在描述具有代表性的实施例时,说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而,在该方法或过程不依赖于本文所述步骤的特定顺序的程度上,该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的,其它的步骤顺序也是可能的。因此,说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外,针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤,本领域技术人员可以容易地理解,这些顺序可以变化,并且仍然保持在本申请实施例的精神和范围内。
在一些技术中,弯折区域一次刻蚀工艺是在层间绝缘层图案定义完成后进行的,该次刻蚀需一次性刻蚀掉大约17000埃米的厚度,刻蚀的膜层由上至下包括层间绝缘层、第二栅绝缘层、第一栅绝缘层、缓冲层和阻挡层,在刻蚀完成后进行源漏金属层的制备。由于此工艺下,刻蚀区域的坡度角很难做的很小,较大的坡度角加上较深的刻蚀深度使得源漏金属层在此刻蚀区域很容易产生金属残留,进而造成信号之间短路,影响显示效果。
如图3所示,本申请实施例提供了一种显示基板,包括:显示区100和位于显示区100一侧的第一边缘区200、弯折区300、第二边缘区400和驱动芯片区500,第一边缘区200位于弯折区300靠近显示区100一侧的边缘区域,第二边缘区400位于弯折区300远离显示区100一侧的边缘区域,驱动芯片区500位于第二边缘区400远离显示区100的一侧。
显示基板包括基底10、位于基底10上方的第一刻蚀阻挡层、位于第一刻蚀阻挡层上方的第二刻蚀阻挡层以及位于第二刻蚀阻挡层上方的数据线层,第一刻蚀阻挡层包括多个第一刻蚀阻挡部22,第二刻蚀阻挡层包括多个第二刻蚀阻挡部23,第一刻蚀阻挡部22和第二刻蚀阻挡部23在第一边缘区200和第二边缘区400分别沿第二方向排列,且第一刻蚀阻挡部22在基底10上的正投影和第二刻蚀阻挡部23在基底10上的正投影包含重叠区域;
数据线层包括多条数据线20,数据线20从显示区100沿第一方向延伸,经过第一边缘区200、弯折区300和第二边缘区400连接至驱动芯片区500,数据线20在基底10上的正投影和第一刻蚀阻挡部22在基底10上的正投影包含重叠区域,数据线20在基底10上的正投影和第二刻蚀阻挡部23在基底10上的正投影不包含重叠区域。
在一种示例性实施例中,第二方向与第一方向相互交叉设置。示例性的,如图3所示,第二方向可以为水平方向,第一方向可以为与水平方向垂直的垂直方向。
在一种示例性实施例中,如图4所示,显示基板包括基底10、位于基底10上的第一绝缘层11、位于第一绝缘层11上的有源层、覆盖有源层的第二绝缘层13、位于第二绝缘层13上的第一栅电极层、覆盖第一栅电极层的第三绝缘层15、位于第三绝缘层15上的第二栅电极层、覆盖第二栅电极层的第四绝缘层16以及位于第四绝缘层16上的第一源漏电极层。
在一种示例性实施例中,如图4至图6所示,第一刻蚀阻挡层和第一栅电极层同层设置;第二刻蚀阻挡层和第二栅电极层同层设置。
在一种示例性实施例中,数据线层可以和第一源漏电极层同层设置。在其他实施例中,数据线层也可以和第二源漏电极层同层设置,本申请对此不作限制。
在一种示例性实施例中,如图3和图7所示,第一边缘区200和第二边缘区400分别包括多个第一刻蚀阻挡部22,沿第二方向相邻的两个第一刻蚀阻挡部22之间设置一个第二刻蚀阻挡部23,第二刻蚀阻挡部23在基底10上的正投影和沿第二方向相邻的两个第一刻蚀阻挡部22在基底10上的正投影均包含重叠区域。
本申请实施例提供的显示基板,由于弯折区300刻蚀时,第一刻蚀阻挡层和第二刻蚀阻挡层的刻蚀速度比无机层的刻蚀速度慢,在第一刻蚀阻挡部22和第二刻蚀阻挡部23位置形成台阶结构,并且通过设置第二刻蚀阻挡部23,防止刻蚀之后暴露出的第一刻蚀阻挡部22造成相邻的数据线20之间短路,解决了弯折区域一次刻蚀工艺容易造成源漏金属层的刻蚀残留,导致信号之间短路的问题。
在一种示例性实施例中,第一刻蚀阻挡部22和第二刻蚀阻挡部23可以均为矩形条状结构。
在一种示例性实施例中,第一刻蚀阻挡部22的长度a可以在(width+0.4*s1)到(width+0.8*s1)之间,宽度b可以在3至10微米之间,其中,width为数据线20的宽度,s1为相邻的两个数据线之间的距离。示例性的,当width为2微米、s1为2微米时,第一刻蚀阻挡部22的长度a可以在2.8微米至3.6微米之间,宽度可以为3至10微米之间。
在一种示例性实施例中,第二刻蚀阻挡部23的长度c大于沿第二方向相邻的两个第一刻蚀阻挡部之间的距离s2,且小于相邻的两个数据线之间的距离s1,宽度d可以在3至10微米之间。
下面通过本实施例显示面板的制备过程进一步说明本实施例的技术方案。其中,本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶等处理。本实施例中所说的“光刻工艺”包括涂覆膜层、掩模曝光、显影等处理,是相关技术中成熟的制备工艺。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种,涂覆可以采用选自喷涂和旋涂中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺,则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需构图工艺,则在构图工艺前称为“薄膜”,构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。本公开中所说的“A和B同层设置”是指,A和B通过同一次构图工艺同时形成。“A的正投影包含B的正投影”是指,B的正投影落入A的正投影范围内,或者A的正投影覆盖B的正投影。
(1)在玻璃载板上制备柔性基底10。本公开中,柔性基底10包括在玻璃载板上叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一、第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料,第一、第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等,用于提高基底的抗水氧能力,第一、第二无机材料层也称之为阻挡(Barrier)层,半导体层的材料可以采用非晶硅(a-si)。在一示例性实施方式中,以叠层结构PI1/Barrier1/a-si/PI2/Barrier2为例,其制备过程可以包括:先在玻璃载板1上涂布一层聚酰亚胺,固化成膜后形成第一柔性(PI1)层10A;随后在第一柔性层10A上沉积一层阻挡薄膜,形成覆盖第一柔性层10A的第一阻挡(Barrier1)层10B;然后在第一阻挡层10B上沉积一层非晶硅薄膜,形成覆盖第一阻挡层10B的非晶硅(a-si)层10C;然后在非晶硅层10C上再涂布一层聚酰亚胺,固化成膜后形成第二柔性(PI2)层10D;然后在第二柔性层10D上沉积一层阻挡薄膜,形成覆盖第二柔性层10D的第二阻挡(Barrier2)层10E,完成柔性基底10的制备。本次工艺后,第一边缘区200、弯折区300和第二边缘区400均包括柔性基底10。
(2)在柔性基底10上依次沉积第一绝缘薄膜和有源层薄膜,通过构图工艺对有源层薄膜进行构图,形成覆盖整个柔性基底10的第一绝缘层11,以及设置在第一绝缘层11上的有源层图案,有源层图案形成在显示区100,至少包括第一有源层12A、第二有源层12B和第三有源层12C。本次构图工艺后,第一边缘区200、弯折区300和第二边缘区400分别包括设置在柔性基底10上的第一绝缘层11。
(3)依次沉积第二绝缘薄膜和第一金属薄膜,通过构图工艺对第一金属薄膜进行构图,形成覆盖有源层图案的第二绝缘层13,以及设置在第二绝缘层13上的第一栅电极层图案,第一栅电极层图案形成在显示区100、第一边缘区200和第二边缘区400,显示区100的第一栅电极层图案至少包括第一栅电极14A、第二栅电极14B、第三栅电极14C、第一电容电极41A和第二电容电极41B、多条栅线(未示出)和多条栅引线(未示出),第一边缘区200和第二边缘区400的第一栅电极层图案分别包括多个依次间隔、沿第二方向排成一排的第一刻蚀阻挡部22。本次构图工艺后,弯折区300包括在柔性基底10叠设的第一绝缘层11和第二绝缘层13。
(4)依次沉积第三绝缘薄膜和第二金属薄膜,通过构图工艺对第二金属薄膜进行构图,形成覆盖第一栅电极层的第三绝缘层15,以及设置在第三绝缘层15上的第二栅电极层图案,第二栅电极层图案形成在显示区100、第一边缘区200和第二边缘区400,显示区100的第二栅电极层图案至少包括第三电容电极42A、第四电容电极42B和第二栅引线(未示出),第三电容电极42A的位置与第一电容电极41A的位置相对应,第四电容电极42B的位置与第二电容电极41B的位置相对应,第一边缘区200和第二边缘区400的第二栅电极层图案分别包括多个依次间隔、沿第二方向排成一排的第二刻蚀阻挡部23,每个第二刻蚀阻挡部23位于沿第二方向上、相邻的两个第一刻蚀阻挡部22之间,且每个第二刻蚀阻挡部23在基底10上的正投影和相邻的两个第一刻蚀阻挡部22在基底10上的正投影均包含重叠区域。本次构图工艺后,弯折区300包括在柔性基底10叠设的第一绝缘层11、第二绝缘层13和第三绝缘层15。
本申请实施例的显示基板,在第一栅电极层和第二栅电极层的光刻模板(Mask)设计上,均在第一边缘区200和第二边缘区400(即弯折区300靠近和远离显示区100的边界位置)设计一定的图案(Pattern),平面结构图如图3所示,其中,数据线20走线下方位置设置通过第一栅电极层图案制作的第一刻蚀阻挡部22,数据线20走线之间位置设置通过第二栅电极层图案制作的第二刻蚀阻挡部23,且第一刻蚀阻挡部22和第二刻蚀阻挡部23有一定的交叠区域。
(5)沉积第四绝缘薄膜,通过构图工艺对第四绝缘薄膜进行构图,形成覆盖第二栅电极层的第四绝缘层16图案,第四绝缘层16上开设有多个第一过孔,多个第一过孔形成在显示区100,其位置分别与第一有源层12A、第二有源层12B和第三有源层12C的两端位置相对应,多个第一过孔内的第四绝缘层16、第三绝缘层15和第二绝缘层13被刻蚀掉,分别暴露出第一有源层12A、第二有源层12B和第三有源层12C的表面。本次构图工艺后,第一边缘区200和第二边缘区400分别包括在柔性基底10上叠设的第一绝缘层11、第二绝缘层13、第一栅电极层、第三绝缘层15、第二栅电极层和第四绝缘层16,弯折区300包括在柔性基底10上叠设的第一绝缘层11、第二绝缘层13、第三绝缘层15和第四绝缘层16。
(6)对第一边缘区200、第二边缘区400和弯折区300的无机层进行刻蚀处理,在弯折区300形成第一凹槽30,在第一边缘区200、弯折区300和第二边缘区400形成第二凹槽31,第一凹槽30暴露出柔性基底10的第二柔性层10D,第二凹槽31暴露出第一凹槽30,即第二凹槽31在柔性基底10上的正投影包含第一凹槽30在柔性基底10上的正投影,第一凹槽30和第二凹槽31在第一刻蚀阻挡部22和第二刻蚀阻挡部23位置形成台阶。第一凹槽30和第二凹槽31称之为凹槽。
在一种示例性实施例中,对第一边缘区200、第二边缘区400和弯折区300的无机层进行刻蚀处理可以采用干法刻蚀。由于弯折区300刻蚀气体对金属钼(Mo)材料的刻蚀率基本为0,在弯折区300刻蚀过程中,第一刻蚀阻挡部22和第二刻蚀阻挡部23作为硬掩膜(HardMask),保护其下面的非金属膜层不被刻蚀。
对于图3所示的BB、CC、DD三个区域,其截面图如图5至图7所示,由于第一刻蚀阻挡部22和第二刻蚀阻挡部23作为硬掩膜,位于第一刻蚀阻挡部22或第二刻蚀阻挡部23上方的无机层被刻掉(凡是有第二刻蚀阻挡部23的区域,第二刻蚀阻挡部23上方的无机层被刻掉;只有第一刻蚀阻挡部22、没有第二刻蚀阻挡部23的区域,第一刻蚀阻挡部22上方的无机层被刻掉),在第一刻蚀阻挡部22或第二刻蚀阻挡部23下方的无机层被保留,弯折区300一次刻蚀完成后,在凹槽内壁的第一刻蚀阻挡部22和第二刻蚀阻挡部23位置形成台阶状结构,坡度角被减小;此外,此第一刻蚀阻挡部22和第二刻蚀阻挡部23还可以在金属走线光刻掩膜工艺过程中充当一定的反射层来增强曝光效果。
(7)沉积第三金属薄膜,通过构图工艺对第三金属薄膜进行构图,在第四绝缘层16上形成源漏金属层图案,源漏金属层形成在显示区100、第一边缘区200、第二边缘区400和弯折区300,显示区100的源漏金属层图案至少包括第一源电极17A、第一漏电极18A、第二源电极17B、第二漏电极17B、第三源电极17C、第三漏电极17C、低压(VSS)线105、多条数据线(未示出)和多条数据引线图案,第一源电极17A和第一漏电极18A分别通过第一过孔与第一有源层12A连接,第二源电极17B和第二漏电极17B分别通过第一过孔与第二有源层12B连接,第三源电极17C和第三漏电极17C分别通过第一过孔与第三有源层12C连接。在一示例性实施方式中,根据实际需要,源漏金属层还可以包括电源线(VDD)、补偿线和辅助阴极中的任意一种或多种,源漏金属层也称之为第一源漏电极层(SD1)。本次构图工艺后,第一边缘区200、第二边缘区400和弯折区300的源漏金属层图案形成多条沿第一方向延伸的用于连接显示区100和驱动芯片区500的数据线20,数据线20在基底10上的正投影和第一刻蚀阻挡部22在基底10上的正投影包含重叠区域,数据线20在基底10上的正投影和第二刻蚀阻挡部23在基底10上的正投影不包含重叠区域。
第一有源层12A、第一栅电极14A、第一源电极17A和第一漏电极18A组成第一晶体管,第二有源层12B、第二栅电极14B、第二源电极17B和第二漏电极18B组成第二晶体管,第三有源层12C、第三栅电极14C、第三源电极17C和第三漏电极18C组成第三晶体管,第一电容电极41A和第三电容电极42A组成第一存储电容,第二电容电极42B和第四电容电极42B组成第二存储电容,多条栅引线和数据引线组成阵列基板栅极驱动(Gate Driveron Array,GOA)的驱动引线。在一示例性实施方式中,第一晶体管可以是像素驱动电路中的驱动晶体管,第二晶体管可以是GOA中输出扫描(SCAN)信号的扫描晶体管,第三晶体管可以是GOA中输出使能(EM)信号的使能晶体管,驱动晶体管、扫描晶体管和使能晶体管均可以是薄膜晶体管(ThinFilm Transistor,TFT)。
(8)在形成前述图案的基底10上制备第五绝缘层、平坦层、第一电极层、像素定义层、有机发光层、第二电极层和封装层图案。
本公开中,第一绝缘薄膜、第二绝缘薄膜、第三绝缘薄膜、第四绝缘薄膜和第五绝缘薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种,可以是单层、多层或复合层。第一绝缘层11又称之为缓冲(Buffer)层,用于提高基底的抗水氧能力,第二绝缘层和第三绝缘层又称之为栅绝缘(GI)层,第四绝缘层又称之为层间绝缘(ILD)层,第五绝缘层又称之为钝化(PVX)层。第一平坦层和第二平坦层可以采用有机材料。第一金属薄膜、第二金属薄膜、第三金属薄膜和第四金属薄膜可以采用金属材料,如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种,或上述金属的合金材料,如铝钕合金(AlNd)或钼铌合金(MoNb),可以是单层结构,或者多层复合结构,如Mo/Cu/Mo等。阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或更多种,或采用上述金属中任意一种或多种制成的合金。有源层薄膜可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料,即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO,像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。
通过上述过程,即完成本申请实施例显示基板的制备。通过上述制备流程可以看出,本实施例所提供的显示基板,由于弯折区300刻蚀时,第一刻蚀阻挡层和第二刻蚀阻挡层的刻蚀速度比无机层的刻蚀速度慢,在第一刻蚀阻挡部22和第二刻蚀阻挡部23位置形成台阶结构,并且通过设置第二刻蚀阻挡部23,防止刻蚀之后暴露出的第一刻蚀阻挡部22造成相邻的数据线20之间短路,解决了由于凹槽的段差造成源漏金属层的刻蚀残留,导致信号之间短路的问题。
此外,本实施例的制备工艺利用现有成熟的制备设备即可实现,在现有弯折区域一次刻蚀工艺的基础上只变更设计(且不增加掩膜次数),不进行工艺变更,能够很好地与现有制备工艺兼容,因此具有制作成本低、易于工艺实现、生产效率高和良品率高等优,具有良好的应用前景。
在另一种示例性实施例中,如图8至图10所示,显示基板包括基底10、位于基底10上的第一绝缘层11、位于第一绝缘层11上的有源层、覆盖有源层的第二绝缘层13、位于第二绝缘层13上的第一栅电极层、覆盖第一栅电极层的第三绝缘层15、位于第三绝缘层15上的第二栅电极层、覆盖第二栅电极层的第四绝缘层16以及位于第四绝缘层16上的第一源漏电极层。
第一刻蚀阻挡层和有源层同层设置;第二刻蚀阻挡层和第一栅电极层同层设置。
在一种示例性实施例中,如图8至图10所示,第一刻蚀阻挡部22覆盖第一边缘区200和第二边缘区400,第一刻蚀阻挡部22包括多个掺杂导电区和多个中间绝缘区,中间绝缘区在基底10上的正投影和所述第二刻蚀阻挡部23在基底10上的正投影重合。
在一种示例性实施例中,第一刻蚀阻挡部22和第二刻蚀阻挡部23均为矩形条状结构。
在一种示例性实施例中,第一刻蚀阻挡部22的长度a可以等于或略小于该显示基板的宽度,宽度b可以在3至10微米之间。
在一种示例性实施例中,第二刻蚀阻挡部23的长度c小于相邻的两个数据线之间的距离s1,宽度d可以在3至10微米之间。
本申请实施例提供的显示基板,同样实现了前述实施例的技术效果,包括:由于弯折区300刻蚀时,第一刻蚀阻挡层和第二刻蚀阻挡层的刻蚀速度比无机层的刻蚀速度慢,在第一刻蚀阻挡部22和第二刻蚀阻挡部23位置形成台阶结构,并且通过设置第二刻蚀阻挡部23,防止刻蚀之后暴露出的第一刻蚀阻挡部22造成相邻的数据线20之间短路,解决了由于凹槽的段差造成源漏金属层的刻蚀残留,导致信号之间短路的问题。
下面通过本实施例显示面板的制备过程进一步说明本实施例的技术方案。
(1)在玻璃载板1上制备柔性基底10。本公开中,柔性基底10包括在玻璃载板1上叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一、第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料,第一、第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等,用于提高基底的抗水氧能力,第一、第二无机材料层也称之为阻挡(Barrier)层,半导体层的材料可以采用非晶硅(a-si)。在一示例性实施方式中,以叠层结构PI1/Barrier1/a-si/PI2/Barrier2为例,其制备过程可以包括:先在玻璃载板1上涂布一层聚酰亚胺,固化成膜后形成第一柔性(PI1)层10A;随后在第一柔性层10A上沉积一层阻挡薄膜,形成覆盖第一柔性层10A的第一阻挡(Barrier1)层10B;然后在第一阻挡层10B上沉积一层非晶硅薄膜,形成覆盖第一阻挡层10B的非晶硅(a-si)层10C;然后在非晶硅层10C上再涂布一层聚酰亚胺,固化成膜后形成第二柔性(PI2)层10D;然后在第二柔性层10D上沉积一层阻挡薄膜,形成覆盖第二柔性层10D的第二阻挡(Barrier2)层10E,完成柔性基底10的制备。本次工艺后,第一边缘区200、弯折区300和第二边缘区400均包括柔性基底10。
(2)在柔性基底10上依次沉积第一绝缘薄膜和有源层薄膜,通过构图工艺对有源层薄膜进行构图,形成覆盖整个柔性基底10的第一绝缘层11,以及设置在第一绝缘层11上的有源层图案,有源层图案形成在显示区100、第一边缘区200和第二边缘区400,显示区100的有源层图案至少包括第一有源层12A、第二有源层12B和第三有源层12C,第一边缘区200的有源层图案包括覆盖第一边缘区200的第一刻蚀阻挡部22,第二边缘区400的有源层图案包括覆盖第二边缘区400的第一刻蚀阻挡部22。本次构图工艺后,弯折区300包括设置在柔性基底10上的第一绝缘层11。
(3)依次沉积第二绝缘薄膜和第一金属薄膜,通过构图工艺对第一金属薄膜进行构图,形成覆盖有源层图案的第二绝缘层13,以及设置在第二绝缘层13上的第一栅电极层图案,第一栅电极层图案形成在显示区100、第一边缘区200和第二边缘区400,显示区100的第一栅电极层图案至少包括第一栅电极14A、第二栅电极14B、第三栅电极14C、第一电容电极41A和第二电容电极41B、多条栅线(未示出)和多条栅引线(未示出),第一边缘区200和第二边缘区400的第一栅电极层图案分别包括多个依次间隔、沿第二方向排成一排的第二刻蚀阻挡部23,第一刻蚀阻挡部22在基底10上的正投影包含第二刻蚀阻挡部23在基底10上的正投影。以第一栅电极层图案和第二刻蚀阻挡部23图案为掩模,对有源层进行离子掺杂,在显示区100的有源层形成中间区、源极区和漏极区;在第一边缘区200和第二边缘区400的有源层形成中间绝缘区和掺杂导电区。本次构图工艺后,弯折区300包括在柔性基底10叠设的第一绝缘层11和第二绝缘层13。
本申请实施例的显示基板,在有源层的光刻模板(Mask)设计上,在第一边缘区200和第二边缘区400设计对应的第一刻蚀阻挡层图案,平面结构图如图8所示,其中,第一边缘区200和第二边缘区400的第一刻蚀阻挡层图案呈一长条状,该第一边缘区200和第二边缘区400的第一刻蚀阻挡层图案是为了在后续刻蚀过程中充当硬掩膜(Hard Mask),保护下面的无机层不被刻蚀;与此同时,在第一栅电极层的光刻模板(Mask)设计上,在第一边缘区200和第二边缘区400的相邻数据线20之间对应区域设计对应的第二刻蚀阻挡层图案,此第二刻蚀阻挡层图案充当有源层掺杂时的遮挡掩膜。被第二刻蚀阻挡层图案遮挡的第一刻蚀阻挡层区域,由于第二刻蚀阻挡层图案的遮挡,未进行离子掺杂而不导电,形成中间绝缘区;未被第二刻蚀阻挡层图案遮挡的第一刻蚀阻挡层区域,由于进行离子掺杂,形成了掺杂导电区,通过中间绝缘区将两侧的掺杂导电区断开,使得后续刻蚀过程中,不至于使不同数据线20之间由于暴露出的第一刻蚀阻挡层充当导线而形成短路。
(4)依次沉积第三绝缘薄膜和第二金属薄膜,通过构图工艺对第二金属薄膜进行构图,形成覆盖第一栅电极层的第三绝缘层15,以及设置在第三绝缘层15上的第二栅电极层图案,第二栅电极层图案形成在显示区100,显示区100的第二栅电极层图案至少包括第三电容电极42A、第四电容电极42B和第二栅引线(未示出),第三电容电极42A的位置与第一电容电极41A的位置相对应,第四电容电极42B的位置与第二电容电极41B的位置相对应。本次构图工艺后,第一边缘区200和第二边缘区400分别包括在柔性基底10叠设的第一绝缘层11、有源层、第二绝缘层13、第一栅电极层和第三绝缘层15,弯折区300包括在柔性基底10叠设的第一绝缘层11、第二绝缘层13和第三绝缘层15。
(5)沉积第四绝缘薄膜,通过构图工艺对第四绝缘薄膜进行构图,形成覆盖第二栅电极层的第四绝缘层16图案,第四绝缘层16上开设有多个第一过孔,多个第一过孔形成在显示区100,其位置分别与第一有源层12A、第二有源层12B和第三有源层12C的两端位置相对应,多个第一过孔内的第四绝缘层16、第三绝缘层15和第二绝缘层13被刻蚀掉,分别暴露出第一有源层12A、第二有源层12B和第三有源层12C的表面。本次构图工艺后,第一边缘区200和第二边缘区400分别包括在柔性基底10上叠设的第一绝缘层11、有源层、第二绝缘层13、第一栅电极层、第三绝缘层15和第四绝缘层16,弯折区300包括在柔性基底10上叠设的第一绝缘层11、第二绝缘层13、第三绝缘层15和第四绝缘层16。
(6)对第一边缘区200、第二边缘区400和弯折区300进行刻蚀处理,在弯折区300形成第一凹槽30,在第一边缘区200、弯折区300和第二边缘区400形成第二凹槽31,第一凹槽30暴露出柔性基底10的第二柔性层10D,第二凹槽31暴露出第一凹槽30,即第二凹槽31在柔性基底10上的正投影包含第一凹槽30在柔性基底10上的正投影,第一凹槽30和第二凹槽31在第一刻蚀阻挡部22和第二刻蚀阻挡部23位置形成台阶。第一凹槽30和第二凹槽31称之为凹槽。
本实施例中,对第一边缘区200、第二边缘区400和弯折区300进行刻蚀处理时,可以采用湿刻工艺,湿刻药液可以选用氟化氢(HF)溶液,由于HF对氧化硅(SiO)及氮化硅(SiN)有刻蚀作用,对栅电极层的金属钼(Mo)及有源层的多晶硅(P-Si)基本没有刻蚀作用,所以刻蚀完成后会形成如图9至图10所示的台阶状坡度角,与弯折区域一次刻蚀工艺相比,坡度角被减小,从而改善了由于凹槽的段差造成源漏金属层的刻蚀残留,导致信号之间短路的问题。
(7)沉积第三金属薄膜,通过构图工艺对第三金属薄膜进行构图,在第四绝缘层16上形成源漏金属层图案,源漏金属层形成在显示区100、第一边缘区200、第二边缘区400和弯折区300,显示区100的源漏金属层图案至少包括第一源电极17A、第一漏电极18A、第二源电极17B、第二漏电极17B、第三源电极17C、第三漏电极17C、低压(VSS)线105、多条数据线(未示出)和多条数据引线图案,第一源电极17A和第一漏电极18A分别通过第一过孔与第一有源层12A连接,第二源电极17B和第二漏电极17B分别通过第一过孔与第二有源层12B连接,第三源电极17C和第三漏电极17C分别通过第一过孔与第三有源层12C连接。在一示例性实施方式中,根据实际需要,源漏金属层还可以包括电源线(VDD)、补偿线和辅助阴极中的任意一种或多种,源漏金属层也称之为第一源漏电极层(SD1)。本次构图工艺后,第一边缘区200、第二边缘区400和弯折区300的源漏金属层图案形成多条沿第一方向延伸的用于连接显示区100和驱动芯片区500的数据线20,数据线20在基底10上的正投影和第一刻蚀阻挡部22在基底10上的正投影包含重叠区域,数据线20在基底10上的正投影和第二刻蚀阻挡部23在基底10上的正投影不包含重叠区域。
第一有源层12A、第一栅电极14A、第一源电极17A和第一漏电极18A组成第一晶体管,第二有源层12B、第二栅电极14B、第二源电极17B和第二漏电极18B组成第二晶体管,第三有源层12C、第三栅电极14C、第三源电极17C和第三漏电极18C组成第三晶体管,第一电容电极41A和第三电容电极42A组成第一存储电容,第二电容电极42B和第四电容电极42B组成第二存储电容,多条栅引线和数据引线组成阵列基板栅极驱动(Gate Driveron Array,GOA)的驱动引线。在一示例性实施方式中,第一晶体管可以是像素驱动电路中的驱动晶体管,第二晶体管可以是GOA中输出扫描(SCAN)信号的扫描晶体管,第三晶体管可以是GOA中输出使能(EM)信号的使能晶体管,驱动晶体管、扫描晶体管和使能晶体管均可以是薄膜晶体管。
(8)在形成前述图案的基底10上制备第五绝缘层、平坦层、第一电极层、像素定义层、有机发光层、第二电极层和封装层图案。
通过上述过程,即完成本实施例显示基板的制备。通过上述制备流程可以看出,本实施例所提供的显示基板,同样实现了前述实施例的技术效果,包括:由于弯折区300刻蚀时,第一刻蚀阻挡层和第二刻蚀阻挡层的刻蚀速度比无机层的刻蚀速度慢,在第一刻蚀阻挡部22和第二刻蚀阻挡部23位置形成台阶结构,并且通过设置第二刻蚀阻挡部23,防止刻蚀之后暴露出的第一刻蚀阻挡部22造成相邻的数据线20之间短路,解决了由于凹槽的段差造成源漏金属层的刻蚀残留,导致信号之间短路的问题。
此外,本实施例的制备工艺利用现有成熟的制备设备即可实现,对现有工艺改进较小,能够很好地与现有制备工艺兼容,因此具有制作成本低、易于工艺实现、生产效率高和良品率高等优,具有良好的应用前景。
本申请实施例还提供了一种显示基板的制备方法,显示基板包括:显示区和位于显示区一侧的第一边缘区、弯折区、第二边缘区和驱动芯片区,第一边缘区位于弯折区靠近显示区一侧的边缘区域,第二边缘区位于弯折区远离显示区一侧的边缘区域,驱动芯片区位于第二边缘区远离显示区的一侧。如图11所示,该显示基板的制备方法包括:
S1、在基底上依次形成第一无机层和第一刻蚀阻挡层,第一刻蚀阻挡层包括多个第一刻蚀阻挡部,第一刻蚀阻挡部在第一边缘区和第二边缘区沿第二方向排列;
S2、在第一刻蚀阻挡层远离基底的一侧依次形成第二无机层和第二刻蚀阻挡层,第二刻蚀阻挡层包括多个第二刻蚀阻挡部,第二刻蚀阻挡部在第一边缘区和第二边缘区沿第二方向排列,第一刻蚀阻挡部在基底上的正投影和第二刻蚀阻挡部在基底上的正投影包含重叠区域;
S3、在第二刻蚀阻挡层远离基底的一侧形成第三无机层;
S4、在第一边缘区、弯折区、第二边缘区对第一无机层、第二无机层和第三无机层进行刻蚀处理,形成第一凹槽和第二凹槽,第二凹槽在基底上的正投影包含第一凹槽在基底上的正投影,第一凹槽和第二凹槽在第一刻蚀阻挡部和第二刻蚀阻挡部位置形成台阶;
S5、在第三无机层远离基底的一侧形成数据线,数据线从显示区沿第一方向延伸,经过第一边缘区、弯折区和第二边缘区连接至驱动芯片区,数据线在基底上的正投影和第一刻蚀阻挡部在基底上的正投影包含重叠区域,和第二刻蚀阻挡部在基底上的正投影不包含重叠区域。
在一种示例性实施例中,显示基板包括基底、位于基底上的第一绝缘层、位于第一绝缘层上的有源层、覆盖有源层的第二绝缘层、位于第二绝缘层上的第一栅电极层、覆盖第一栅电极层的第三绝缘层、位于第三绝缘层上的第二栅电极层、覆盖第二栅电极层的第四绝缘层以及位于第四绝缘层上的第一源漏电极层。
在一种示例性实施例中,第一无机层包括第一绝缘层、第二绝缘层,第一刻蚀阻挡层和第一栅电极层同层设置;第二无机层包括第三绝缘层,第二刻蚀阻挡层和第二栅电极层同层设置;第三无机层包括第四绝缘层。
在一种示例性实施例中,第一边缘区和第二边缘区分别包括多个第一刻蚀阻挡部,沿第二方向相邻的两个第一刻蚀阻挡部之间设置一个第二刻蚀阻挡部,第二刻蚀阻挡部在基底上的正投影和沿第二方向相邻的两个第一刻蚀阻挡部在基底上的正投影均包含重叠区域。
在另一种示例性实施例中,第一无机层包括第一绝缘层,第一刻蚀阻挡层和有源层同层设置;第二无机层包括第二绝缘层,第二刻蚀阻挡层和第一栅电极层同层设置;第三无机层包括第三绝缘层和第四绝缘层。
在一种示例性实施例中,第一刻蚀阻挡部覆盖第一边缘区和第二边缘区,第一刻蚀阻挡部包括多个间隔设置的掺杂导电区和中间绝缘区,中间绝缘区在基底上的正投影和第二刻蚀阻挡部在基底上的正投影重合
本申请实施例还提供了一种显示装置,包括前述实施例提供的显示面板。显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本申请实施例的描述中,需要理解的是,术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请实施例的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
虽然本申请所揭露的实施方式如上,但所述的内容仅为便于理解本申请而采用的实施方式,并非用以限定本申请。任何本申请所属领域内的技术人员,在不脱离本申请所揭露的精神和范围的前提下,可以在实施的形式及细节上进行任何的修改与变化,但本申请的专利保护范围,仍须以所附的权利要求书所界定的范围为准。

Claims (11)

1.一种显示基板,其特征在于,包括:显示区和位于所述显示区一侧的第一边缘区、弯折区、第二边缘区和驱动芯片区,所述第一边缘区位于所述弯折区靠近所述显示区一侧的边缘区域,所述第二边缘区位于所述弯折区远离所述显示区一侧的边缘区域,所述驱动芯片区位于所述第二边缘区远离所述显示区的一侧,其中:
所述显示基板包括基底、位于基底上方的第一刻蚀阻挡层、位于第一刻蚀阻挡层上方的第二刻蚀阻挡层以及位于第二刻蚀阻挡层上方的数据线层,所述第一刻蚀阻挡层包括多个第一刻蚀阻挡部,所述第二刻蚀阻挡层包括多个第二刻蚀阻挡部,所述第一刻蚀阻挡部和第二刻蚀阻挡部在所述第一边缘区和第二边缘区分别沿第二方向排列,所述第一刻蚀阻挡部在基底上的正投影和第二刻蚀阻挡部在基底上的正投影包含重叠区域;
所述数据线层包括多条数据线,所述数据线从所述显示区沿第一方向延伸,经过所述第一边缘区、弯折区和第二边缘区连接至所述驱动芯片区,所述数据线在基底上的正投影和所述第一刻蚀阻挡部在基底上的正投影包含重叠区域,所述数据线在基底上的正投影和所述第二刻蚀阻挡部在基底上的正投影不包含重叠区域。
2.根据权利要求1所述的显示基板,其特征在于,所述显示基板还包括位于所述基底上的第一绝缘层、位于所述第一绝缘层上的有源层、覆盖所述有源层的第二绝缘层、位于所述第二绝缘层上的第一栅电极层、覆盖所述第一栅电极层的第三绝缘层以及位于所述第三绝缘层上的第二栅电极层;
所述第一刻蚀阻挡层和所述第一栅电极层同层设置;
所述第二刻蚀阻挡层和所述第二栅电极层同层设置。
3.根据权利要求2所述的显示基板,其特征在于,所述第一边缘区和第二边缘区分别包括多个所述第一刻蚀阻挡部,沿第二方向相邻的两个第一刻蚀阻挡部之间设置一个所述第二刻蚀阻挡部,所述第二刻蚀阻挡部在基底上的正投影和所述沿第二方向相邻的两个第一刻蚀阻挡部在基底上的正投影均包含重叠区域。
4.根据权利要求2所述的显示基板,其特征在于,所述显示基板还包括覆盖所述第二栅电极层的第四绝缘层以及位于所述第四绝缘层上的第一源漏电极层,所述数据线层和所述第一源漏电极层同层设置。
5.根据权利要求1所述的显示基板,其特征在于,所述显示基板还包括位于所述基底上的第一绝缘层、位于所述第一绝缘层上的有源层、覆盖所述有源层的第二绝缘层以及位于所述第二绝缘层上的第一栅电极层;
所述第一刻蚀阻挡层和所述有源层同层设置;
所述第二刻蚀阻挡层和所述第一栅电极层同层设置。
6.根据权利要求5所述的显示基板,其特征在于,所述第一刻蚀阻挡部覆盖所述第一边缘区和所述第二边缘区,所述第一刻蚀阻挡部包括多个间隔设置的掺杂导电区和中间绝缘区,所述中间绝缘区在基底上的正投影和所述第二刻蚀阻挡部在基底上的正投影重合。
7.根据权利要求1所述的显示基板,其特征在于,所述第一刻蚀阻挡部和第二刻蚀阻挡部均为矩形条状结构。
8.一种显示装置,其特征在于,包括如权利要求1至7任一所述的显示基板。
9.一种显示基板的制备方法,其特征在于,所述显示基板包括:显示区和位于所述显示区一侧的第一边缘区、弯折区、第二边缘区和驱动芯片区,所述第一边缘区位于所述弯折区靠近所述显示区一侧的边缘区域,所述第二边缘区位于所述弯折区远离所述显示区一侧的边缘区域,所述驱动芯片区位于所述第二边缘区远离所述显示区的一侧,所述制备方法包括:
在基底上依次形成第一无机层和第一刻蚀阻挡层,所述第一刻蚀阻挡层包括多个第一刻蚀阻挡部,所述第一刻蚀阻挡部在所述第一边缘区和第二边缘区沿第二方向排列;
在第一刻蚀阻挡层远离基底的一侧依次形成第二无机层和第二刻蚀阻挡层,所述第二刻蚀阻挡层包括多个第二刻蚀阻挡部,所述第二刻蚀阻挡部在所述第一边缘区和第二边缘区沿第二方向排列,所述第一刻蚀阻挡部在基底上的正投影和第二刻蚀阻挡部在基底上的正投影包含重叠区域;
在所述第二刻蚀阻挡层远离基底的一侧形成第三无机层;
在所述第一边缘区、弯折区、第二边缘区对所述第一无机层、第二无机层和第三无机层进行刻蚀处理,形成第一凹槽和第二凹槽,所述第二凹槽在基底上的正投影包含所述第一凹槽在基底上的正投影,所述第一凹槽和第二凹槽在所述第一刻蚀阻挡部和所述第二刻蚀阻挡部位置形成台阶;
在所述第三无机层远离基底的一侧形成数据线,所述数据线从所述显示区沿第一方向延伸,经过所述第一边缘区、弯折区和第二边缘区连接至所述驱动芯片区,所述数据线在基底上的正投影和所述第一刻蚀阻挡部在基底上的正投影包含重叠区域,所述数据线在基底上的正投影和所述第二刻蚀阻挡部在基底上的正投影不包含重叠区域。
10.根据权利要求9所述的制备方法,其特征在于,所述显示基板包括基底、位于所述基底上的第一绝缘层、位于所述第一绝缘层上的有源层、覆盖所述有源层的第二绝缘层、位于所述第二绝缘层上的第一栅电极层、覆盖所述第一栅电极层的第三绝缘层、位于所述第三绝缘层上的第二栅电极层、覆盖所述第二栅电极层的第四绝缘层以及位于所述第四绝缘层上的第一源漏电极层;
所述第一无机层包括第一绝缘层、第二绝缘层,所述第一刻蚀阻挡层和第一栅电极层同层设置;
所述第二无机层包括第三绝缘层,所述第二刻蚀阻挡层和所述第二栅电极层同层设置;
所述第三无机层包括第四绝缘层。
11.根据权利要求9所述的制备方法,其特征在于,所述显示基板包括基底、位于所述基底上的第一绝缘层、位于所述第一绝缘层上的有源层、覆盖所述有源层的第二绝缘层、位于所述第二绝缘层上的第一栅电极层、覆盖所述第一栅电极层的第三绝缘层、位于所述第三绝缘层上的第二栅电极层、覆盖所述第二栅电极层的第四绝缘层以及位于所述第四绝缘层上的第一源漏电极层;
所述第一无机层包括第一绝缘层,所述第一刻蚀阻挡层和有源层同层设置;
所述第二无机层包括第二绝缘层,所述第二刻蚀阻挡层和所述第一栅电极层同层设置;
所述第三无机层包括第三绝缘层和第四绝缘层。
CN202010516723.2A 2020-06-09 2020-06-09 一种显示基板及其制备方法、显示装置 Active CN111627973B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010516723.2A CN111627973B (zh) 2020-06-09 2020-06-09 一种显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010516723.2A CN111627973B (zh) 2020-06-09 2020-06-09 一种显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN111627973A true CN111627973A (zh) 2020-09-04
CN111627973B CN111627973B (zh) 2022-12-09

Family

ID=72271444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010516723.2A Active CN111627973B (zh) 2020-06-09 2020-06-09 一种显示基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN111627973B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366220A (zh) * 2020-11-10 2021-02-12 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN112420751A (zh) * 2020-11-17 2021-02-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113658990A (zh) * 2021-08-18 2021-11-16 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231854A (zh) * 2018-01-05 2018-06-29 上海天马微电子有限公司 一种柔性显示基板、柔性显示面板和柔性显示装置
CN108962946A (zh) * 2018-06-29 2018-12-07 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
WO2019064729A1 (ja) * 2017-09-26 2019-04-04 株式会社ジャパンディスプレイ 表示装置
CN110137186A (zh) * 2019-05-30 2019-08-16 京东方科技集团股份有限公司 柔性显示基板及其制造方法
CN111106149A (zh) * 2019-12-04 2020-05-05 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019064729A1 (ja) * 2017-09-26 2019-04-04 株式会社ジャパンディスプレイ 表示装置
CN108231854A (zh) * 2018-01-05 2018-06-29 上海天马微电子有限公司 一种柔性显示基板、柔性显示面板和柔性显示装置
CN108962946A (zh) * 2018-06-29 2018-12-07 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN110137186A (zh) * 2019-05-30 2019-08-16 京东方科技集团股份有限公司 柔性显示基板及其制造方法
CN111106149A (zh) * 2019-12-04 2020-05-05 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112366220A (zh) * 2020-11-10 2021-02-12 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN112366220B (zh) * 2020-11-10 2024-02-27 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN112420751A (zh) * 2020-11-17 2021-02-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN112420751B (zh) * 2020-11-17 2024-02-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113658990A (zh) * 2021-08-18 2021-11-16 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN113658990B (zh) * 2021-08-18 2024-02-02 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN111627973B (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
US11387309B2 (en) Display substrate and preparation method thereof, and display apparatus
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US11991905B2 (en) Display substrate and display device
US9741784B2 (en) Organic light emitting display device and method of manufacturing the same
CN111341814A (zh) 显示面板及显示面板的制作方法
CN111627973B (zh) 一种显示基板及其制备方法、显示装置
KR20160059003A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP7486523B2 (ja) 表示基板及びその製造方法、表示装置
KR102651358B1 (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
US11723257B2 (en) Organic light emitting diode display substrate, manufacturing method therefor, and organic light emitting diode display device
CN110718563B (zh) 一种显示基板及其制备方法、显示装置
US20220115473A1 (en) Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device
CN113192981A (zh) 一种tft基板、显示装置及tft基板的制备方法
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
CN113421886B (zh) 显示面板及其制备方法
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
WO2021169568A1 (zh) 显示母板及其制备方法、显示基板和显示装置
CN213042915U (zh) 显示基板和显示装置
CN114981973A (zh) 显示基板及其制备方法、显示装置
CN114503274A (zh) 显示基板及显示装置
US12004376B2 (en) Display motherboard, preparation method thereof, display substrate and display device
CN113421903B (zh) 显示基板及其制备方法、显示面板、显示装置
CN116207133B (zh) 薄膜晶体管及其制备方法
CN116207131B (zh) 薄膜晶体管及其制备方法
US11249229B2 (en) Display devices including mirror substrates and methods of manufacturing mirror substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant