CN110718563B - 一种显示基板及其制备方法、显示装置 - Google Patents
一种显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN110718563B CN110718563B CN201911133333.0A CN201911133333A CN110718563B CN 110718563 B CN110718563 B CN 110718563B CN 201911133333 A CN201911133333 A CN 201911133333A CN 110718563 B CN110718563 B CN 110718563B
- Authority
- CN
- China
- Prior art keywords
- layer
- lead
- connection
- display
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 238000005452 bending Methods 0.000 claims abstract description 70
- 230000007704 transition Effects 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims description 38
- 230000002093 peripheral effect Effects 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 414
- 239000010408 film Substances 0.000 description 31
- 230000004888 barrier function Effects 0.000 description 27
- 230000008569 process Effects 0.000 description 26
- 239000004020 conductor Substances 0.000 description 18
- 239000010409 thin film Substances 0.000 description 15
- 238000005530 etching Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001257 Nb alloy Inorganic materials 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000123 polythiophene Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板,包括:显示区域、弯折区域以及位于显示区域和弯折区域之间的第一过渡区域;显示区域设置有信号线层,弯折区域设置有第一引线层,第一过渡区域设置有第一连接层,且第一连接层上设置有由至少一个无机绝缘层形成的第一台阶;信号线层通过开设在第一台阶的第一过孔与第一连接层电连接,第一引线层与第一连接层电连接。本申请还提供一种显示基板的制备方法及显示装置。
Description
技术领域
本文涉及显示技术领域,尤指一种显示基板及其制备方法、显示装置。
背景技术
目前,用户和市场对智能手机等显示产品的占屏比要求越来越高,全屏无边框或窄边框的显示产品已经成为主流发展方向。为了缩减屏幕边框宽度,通常会将部分边框弯折到屏幕的背面,如将用于设置驱动芯片和绑定电路的边框区域弯折到屏幕的背面,用于设置驱动芯片和绑定电路的边框区域与不进行弯折的其他边框区域之间可以设置弯折区域(即,Pad Bending区域)。在传统方式中,通过对弯折区域进行无机膜挖槽,以减少弯折区域的无机膜层的厚度,从而实现180度弯折。然而,对弯折区域进行无机膜挖槽,会在无机膜层形成台阶,造成台阶处的信号走线出现较大落差,导致在信号走线的干法刻蚀(DryEtch)工艺中出现导电材料残留(Remain)而引起短路,进而造成显示面板产生暗线或亮线(X-Line)不良,影响产品良率。
发明内容
本申请提供了一种显示基板及其制备方法、显示装置,可以改善弯折区域的无机膜层台阶处的导电材料残留问题。
一方面,本申请提供了一种显示基板,包括:显示区域、弯折区域以及位于显示区域和弯折区域之间的第一过渡区域;所述显示区域设置有信号线层,所述弯折区域设置有第一引线层,所述第一过渡区域设置有第一连接层,且所述第一连接层上设置有由至少一个无机绝缘层形成的第一台阶;所述信号线层通过开设在所述第一台阶的第一过孔与所述第一连接层电连接,所述第一引线层与所述第一连接层电连接。
另一方面,本申请提供了一种显示装置,包括如上所述的显示基板。
另一反面,本申请提供了一种显示基板的制备方法,所述显示基板包括显示区域、弯折区域以及位于显示区域和弯折区域之间的第一过渡区域;所述制备方法包括:在第一过渡区域形成第一连接层,在第一连接层上形成第一台阶,所述第一台阶由至少一个无机绝缘层形成;在显示区域形成信号线层,在弯折区域形成第一引线层,其中,所述信号线层通过开设在所述第一台阶的第一过孔与所述第一连接层电连接,所述第一引线层与所述第一连接层电连接。
本申请通过设置第一连接层,实现显示区域的信号线层和弯折区域的第一引线层之间的电连接,避免在第一台阶上设置走线,从而改善刻蚀工艺中在台阶处的导电材料残留问题,实现信号正常传输,提高产品良率,并保证显示效果。
本申请的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解,并且构成说明书的一部分,与本申请的实施例一起用于解释本申请的技术方案,并不构成对本申请技术方案的限制。附图中各部件的形状和大小不反映真实比例,目的只是示意说明本发明内容。
图1为相关技术中显示基板的结构示意图;
图2为图1中R-R方向的局部剖视图;
图3为本申请第一实施例的显示基板的结构示意图;
图4为图3中的I-I方向的局部剖视图;
图5为本申请第一实施例形成阻挡层后的示意图;
图6为本申请第一实施例形成第三绝缘层图案后的示意图;
图7为本申请第一实施例形成第一台阶和第三台阶后的示意图;
图8为本申请第一实施例形成第一过孔、第二过孔和第五过孔后的示意图;
图9为本申请第一实施例形成信号引线层、第一引线层和源漏电极层图案后的示意图;
图10为本申请第一实施例显示区域、第一过渡区域和弯折区域的局部俯视示意图;
图11为本申请第二实施例的显示基板的结构示意图;
图12为本申请第三实施例的显示基板的结构示意图;
图13为图12中Q-Q方向的局部剖视图。
附图标记说明:
10-基底;11-阻挡层;12-有源层;13-第一绝缘层;14-第一栅电极;15-第二栅电极;16-第二绝缘层;17-电容电极;18-第三绝缘层;19-源电极;20-漏电极;21-信号引线;22-第一引线层;23-第一连接层;24-信号线层;25-第二连接层;26-第二引线层;K1-第一过孔;K2-第二过孔;K5-第五过孔;T1-第一台阶;T2-第二台阶;T3-第三台阶;A-显示区域;B-弯折区域;C-外围区域;D1-第一过渡区域;D2-第二过渡区域。
具体实施方式
本申请描述了多个实施例,但是该描述是示例性的,而不是限制性的,并且对于本领域的普通技术人员来说显而易见的是,在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合,并在具体实施方式中进行了讨论,但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外,任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用,或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合,以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合,以形成另一个由权利要求限定的独特的发明方案。因此,应当理解,在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此,除了根据所附权利要求及其等同替换所做的限制以外,实施例不受其它限制。此外,可以在所附权利要求的保护范围内进行各种修改和改变。
此外,在描述具有代表性的实施例时,说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而,在该方法或过程不依赖于本文所述步骤的特定顺序的程度上,该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的,其它的步骤顺序也是可能的。因此,说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外,针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤,本领域技术人员可以容易地理解,这些顺序可以变化,并且仍然保持在本申请实施例的精神和范围内。
图1为相关技术中显示基板的结构示意图;图2为图1中R-R方向的局部剖视图。如图1所示,显示基板包括:显示区域A、弯折区域B和外围区域C。其中,显示区域A内设置有子像素阵列和信号线,外围区域C可以设置驱动芯片,驱动芯片可以给显示区域A提供驱动信号。弯折区域B位于显示区域A和外围区域C之间,弯折区域B内设置信号引线,用于电连接外围区域C内的驱动芯片和显示区域A内的信号线。外围区域C可以通过弯折区域B进行折叠,比如,折叠至显示区域A的背面。
如图2所示,在显示区域内子像素阵列包括:薄膜晶体管和存储电容;其中,薄膜晶体管包括依次设置在基底10上的阻隔层11、有源层12、第一绝缘层13、第一栅电极14、第二绝缘层16、第三绝缘层18和源漏电极层(包括源电极19和漏电极20);存储电容包括依次设置在基底10上的第二栅电极15、电容绝缘层(即第二绝缘层16)和电容电极17。其中,在形成第三绝缘层18之后,可以通过两道掩模(mask)工艺(比如,EBA(Edge Bending A)mask和EBB(Edge Bending B)mask)依次去除弯折区域的第三绝缘层18、第二绝缘层16和第一绝缘层13,从而减少弯折区域的无机膜层厚度,以实现弯折。其中,弯折区域的信号引线21与显示区域的源漏电极层同层设置,且采用相同的工艺制备。
由图2可见,在弯折区域通过对无机膜层挖槽,会形成台阶,造成信号引线21的走线出现较大落差,如此一来,在制备信号引线的干法刻蚀工艺中容易出现导电材料残留(Remain)问题,进而导致出现短路的情况,造成X-Line不良,影响产品良率,而且大量的导电材料残留也存在极大的信赖性风险。
为了改善弯折区域的无机膜层台阶处的导电材料残留问题,本申请实施例提供一种显示基板及其制备方法、显示装置。本申请实施例提供一种显示基板,包括:显示区域、弯折区域以及位于显示区域和弯折区域之间的第一过渡区域;显示区域设置有信号线层,弯折区域设置有第一引线层,第一过渡区域设置有第一连接层,且第一连接层上设置有由至少一个无机绝缘层形成的第一台阶;信号线层通过开设在第一台阶的第一过孔与第一连接层电连接;第一引线层与第一连接层电连接。其中,形成第一台阶的无机绝缘层可以包括:层间绝缘层(ILD),或者,包括层间绝缘层和栅绝缘层(GI)。
在一示例性实施方式中,第一引线层和第一连接层之间设置有一个无机绝缘层,第一引线层通过贯穿所述无机绝缘层的第二过孔与第一连接层电连接。其中,第一引线层和第一连接层之间设置的无机绝缘层可以为一个栅绝缘层。
在一示例性实施方式中,第一连接层的材料可以为金属(比如,钼Mo)或具有半导体性能的材料(比如,多晶硅)。
在一示例性实施方式中,显示基板还可以包括:第二过渡区域和外围区域,第二过渡区域位于弯折区域和外围区域之间;外围区域设置有第二引线层,第二过渡区域设置有第二连接层,且第二连接层上设置有由至少一个无机绝缘层形成的第二台阶;第二引线层通过开设在第二台阶的第三过孔与第二连接层电连接,第一引线层与第二连接层电连接。其中,形成第二台阶的无机绝缘层可以包括:层间绝缘层,或者,包括层间绝缘层和栅绝缘层。
在一示例性实施方式中,第一引线层和第二连接层之间设置有一个无机绝缘层,第一引线层通过贯穿所述无机绝缘层的第四过孔与第二连接层电连接。其中,第一引线层和第二连接层之间设置的无机绝缘层可以为一个栅绝缘层。
在一示例性实施方式中,第二连接层与第一连接层同层设置且采用相同材料。
本申请实施例通过设置第一连接层,实现显示区域的信号线层和弯折区域的第一引线层之间的电连接,避免在第一台阶上设置走线,从而改善刻蚀工艺中在台阶处的导电材料残留问题,实现信号正常传输,提高产品良率,并保证显示效果。
下面通过具体实施例详细说明本申请的技术方案。
第一实施例
图3为本申请第一实施例的显示基板的结构示意图。图4为图3中I-I方向的局部剖视图。如图3所示,在平行于显示基板的平面上,显示基板的主体结构包括:显示区域A、第一过渡区域D1、弯折区域B和外围区域C;其中,第一过渡区域D1位于显示区域A和弯折区域B之间,外围区域C位于弯折区域B远离第一过渡区域D1的一侧。其中,外围区域C可以设置驱动芯片,驱动芯片可以给显示区域A提供驱动信号。然而,本申请对此并不限定。在其他实现方式中,弯折区域还可以位于显示区域的上下相对两侧,或者,位于显示区域的四侧。
图4示意了在垂直于显示基板的平面上显示区域、第一过渡区域和弯折区域的结构。在垂直于显示基板的平面上,显示区域的主体结构包括呈阵列分布的多个发光单元和信号线,每个发光单元包括设置在基底上的驱动结构层和发光结构层,驱动结构层包括多个薄膜晶体管(Thin Film Transistor,TFT)。信号线可以包括数据线和栅线(图未示)。图4中仅以一个发光单元包括的一个薄膜晶体管为例进行示意。其中,驱动结构层主要包括设置在基底10上的阻隔层11、设置在阻隔层11上的薄膜晶体管和存储电容。其中,薄膜晶体管包括依次设置在阻隔层11上的有源层12、第一绝缘层13、第一栅电极14、第二绝缘层16、第三绝缘层18和源漏电极层(包括源电极19和漏电极20);存储电容包括依次设置在基底10上的第二栅电极15、电容绝缘层(即第二绝缘层16)和电容电极17。
如图4所示,在垂直于显示基板的平面上,弯折区域的主体结构包括:设置在基底10上的阻隔层11、设置在阻隔层11上的第一引线层22。第一过渡区域的主体结构包括:设置在基底10上的阻隔层11、设置在阻隔层11上的第一绝缘层13、设置在第一绝缘层13上的第一连接层23、设置在第一连接层13上的第二绝缘层16以及设置在第二绝缘层16上的第一台阶T1,第一台阶T1由第三绝缘层18形成。
如图4所示,显示区域的信号线层24通过开设在第一台阶T1的第一过孔与第一连接层23电连接;弯折区域的第一引线层22通过贯穿第二绝缘层16的第二过孔与第一连接层23电连接。通过第一连接层23可以实现显示区域的信号线层24与弯折区域的第一引线层22之间的电连接,避免在第一台阶T1上形成走线,可以改善刻蚀工艺中在第一台阶T1处的导电材料残留问题。而且,第一连接层23上保留第二绝缘层16,可以减少上方的导电材料与第一连接层23引起的短路。
下面通过本实施例的显示基板的制备过程进一步说明本实施例的技术方案。其中,本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理,是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺,涂覆可采用已知的涂覆工艺,刻蚀可采用已知的方法,在此不做具体的限定。
图5至图9为本申请第一实施例的显示基板的制备过程的示意图。显示基板的制备过程包括:
(1)在基底上形成阻挡(barrier)层。在基底上形成阻挡层包括:在基底10上沉积一层阻挡薄膜,形成阻挡层11,如图5所示。
其中,基底10可以为柔性基底,采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料。阻挡薄膜可以采用氮化硅(SiNx)或氧化硅(SiOx)等,可以是单层,也可以是氮化硅/氧化硅的多层结构。本实施例中,阻挡层11可以用于提高基底10的抗水氧能力。
(2)在基底上形成有源层图案。在基底上形成有源层图案包括:在形成上述结构的基底10上,沉积一层有源层薄膜,通过构图工艺对有源层薄膜进行构图,形成设置在阻挡层11上的有源层12图案,如图6所示。其中,有源层12图案仅形成在显示区域,此时的弯折区域和第一过渡区域仅形成有阻挡层11。
其中,有源层薄膜可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料,即本实施例同时适用于基于氧化物(Oxide)技术、硅技术以及有机物技术制造的基于顶栅(Top Gate)薄膜晶体管(TFT)的显示基板。
(3)形成栅电极层和第一连接层图案。形成栅电极层和第一连接层图案包括:在形成上述结构的基底10上,依次沉积第一绝缘薄膜和第一金属薄膜,通过构图工艺对第一金属薄膜进行构图,形成覆盖有源层12和阻挡层11的第一绝缘层13、设置在第一绝缘层13上的第一连接层23、第一栅电极14、第二栅电极15和栅线(未示出)图案,如图6所示。其中,第一连接层23形成在第一过渡区域;第一栅电极14、第二栅电极15和栅线形成在显示区域。
其中,第一绝缘薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)等,也可以采用高介电常数(High k)材料,如氧化铝(AlOx)、氧化铪(HfOx)、氧化钽(TaOx)等,可以是单层、多层或复合层。
其中,第一金属薄膜可以采用金属材料,如银(Ag)、铜(Cu)、铝(Al)、钼(Mo)等,或上述金属的合金材料,如铝钕合金(AlNd)、钼铌合金(MoNb)等,可以是多层金属,如Mo/Cu/Mo等,也可以是金属和透明导电材料形成的堆栈结构,如ITO/Ag/ITO等。
(4)形成电容电极层图案。形成电容电极层图案包括:在形成上述结构的基底10上,依次沉积第二绝缘薄膜和第二金属薄膜,通过构图工艺对第二金属薄膜进行构图,形成覆盖第一连接层23、第一栅电极14、第二栅电极15和第一绝缘层13的第二绝缘层16以及设置在第二绝缘层16上的电容电极17图案,如图6所示。其中,电容电极17的位置与第二栅电极15的位置相对应,电容电极17与第二栅电极15构成电容。
其中,第二绝缘薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)等,也可以采用高介电常数(High k)材料,如氧化铝(AlOx)、氧化铪(HfOx)、氧化钽(TaOx)等,可以是单层、多层或复合层。
其中,第二金属薄膜可以采用金属材料,如银(Ag)、铜(Cu)、铝(Al)、钼(Mo)等,或上述金属的合金材料,如铝钕合金(AlNd)、钼铌合金(MoNb)等,可以是多层金属,如Mo/Cu/Mo等,也可以是金属和透明导电材料形成的堆栈结构,如ITO/Ag/ITO等。
(5)形成第三绝缘层图案。形成第三绝缘层图案包括:在形成上述结构的基底10上,沉积第三绝缘薄膜,通过构图工艺对第三绝缘薄膜进行构图,形成第三绝缘层18图案,如图6所示。
其中,第三绝缘薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)、氮氧化硅(SiON)等,也可以采用高介电常数(High k)材料,如氧化铝(AlOx)、氧化铪(HfOx)、氧化钽(TaOx)等,可以是单层、多层或复合层。
通常,第一绝缘层13和第二绝缘层16也称之为栅绝缘层(GI),第三绝缘层18也称之为层间绝缘层(ILD)。
(6)形成第一台阶和第三台阶。形成第一台阶和第三台阶包括:在形成上述结构的基底10上,采用第一掩模(比如,EBA mask)通过激光等相关工艺对第三绝缘层18进行刻蚀,在第一过渡区域的第一连接层23上形成第一台阶T1;采用第二掩模(比如,EBB mask)通过激光等相关工艺对第一绝缘层13和第二绝缘层16进行刻蚀,在弯折区域形成第三台阶T3,如图7所示。
在本实施例中,在无机膜层刻蚀形成第一台阶T1的过程中,可以通过控制无机膜层刻蚀速率对第三绝缘层18进行刻蚀,保留第二绝缘层16,以保证第一连接层23表面覆盖部分的第二绝缘层16,防止第一连接层23与上方潜在的残留导电材料接触造成短路问题。
在本实施例中,第一连接层23上方的第二绝缘层16全部保留。然而,本申请对此并不限定。在其他实现方式中,可以在将第一连接层23上方靠近弯折区域的部分第二绝缘层16刻蚀掉,以露出部分第一连接层23以便后续与弯折区域的第一引线层电连接。
(7)形成第一过孔、第二过孔和第五过孔。形成第一过孔、第二过孔和第五过孔包括:在形成上述结构的基底10上,对第一绝缘层13、第二绝缘层16和第三绝缘层18进行打孔;在第三绝缘层18上开设有第一过孔K1和第五过孔K5,在第二绝缘层16上开设有第二过孔K2,如图8所示。其中,第一过孔K1、第二过孔K2和第五过孔K5可以为碳纳米管(CNT)孔。然而,本申请对此并不限定。
其中,第一过孔K1位于第一台阶T1处,第一过孔K1中的第三绝缘层18和第二绝缘层16被刻蚀掉,暴露出第一连接层23;第二过孔K2中的第二绝缘层16被刻蚀掉,暴露出第一连接层23。两个第五过孔K5位于显示区域,两个第五过孔K5中的第三绝缘层18、第二绝缘层16和第一绝缘层13被刻蚀掉,暴露出有源层12的两端。
(8)形成源漏电极层、信号线层和第一引线层图案。形成源漏电极层、信号线层和第一引线层图案包括:在形成上述结构的基底10上,沉积第三金属薄膜,通过构图工艺对第三金属薄膜进行构图,在显示区域形成源电极19、漏电极20和信号线层24(数据线)、第一引线层22图案,如图9所示;其中,源电极19和漏电极20分别通过两个第五过孔K5与有源层12连接,信号线层24通过第一过孔K1与第一连接层23电连接,第一引线层22通过第二过孔K2与第一连接层23电连接。
如图10所示,第一连接层23可以电连接显示区域的信号线层24和弯折区域的第一引线层22,从而实现数据信号的正常传输。在本实施例中,第一连接层的材料可以为钼(Mo),在第一连接层和信号线层与第一引线层之间的搭接为欧姆接触,不会出现明显的搭接异常,可以实现信号正常传输。
通过上述过程,在基底10上完成了位于显示区域的驱动结构层、第一过渡区域和弯折区域的引线连接结构的制备。
后续制备过程包括形成平坦化层(PLN)图案、阳极图案、像素定义层(PixelDefine Layer,PDL)图案、有机发光层、阴极图案和封装层等结构,制备方式与相关技术相同,故于此不再赘述。
通过上述制备流程可以看出,本实施例所提供的显示基板,通过在显示区域和弯折区域之间的第一过渡区域设置第一连接层,对显示区域的信号线层和弯折区域的第一引线层进行电连接,可以实现信号正常传输。而且,在第一过渡区域的第一台阶处无需形成走线图案,可以大幅降低台阶处的导电材料残留,从而改善弯折区域的无机膜层台阶处的导电材料残留问题,而且可以有效提高信号走线制备过程的刻蚀速度。另外,在第一连接层上方保留第二绝缘层,可以减少上部导电材料残留与第一连接层短路造成X-Line不良的问题。
此外,由于本申请实施例的制备工艺利用现有成熟的制备设备即可实现,对现有工艺改进较小,能够很好地与现有制备工艺兼容,因此工艺实现简单,易于实施,生产效率高,具有易于工艺实现、生产成本低和良品率高等优点,具有良好的应用前景。
需要说明的是,本实施例所示结构及其制备过程仅仅是一种示例性说明。实际实施时,可以根据实际需要变更相应结构以及增加或减少构图工艺。例如,有机发光二极管(OLED)显示基板不仅可以为顶发射结构,也可以是底发射结构。又如,薄膜晶体管不仅可以是顶栅结构,也可以是底栅结构,不仅可以是双栅结构,也可以是单栅结构。再如,薄膜晶体管可以是非晶硅(a-Si)薄膜晶体管、低温多晶硅(LTPS)薄膜晶体管或氧化物(Oxide)薄膜晶体管,驱动结构层和发光结构层中还可以设置其它电极、引线和结构膜层,本申请实施例在此不做具体的限定。
第二实施例
图11为本申请第二实施例的显示基板的结构示意图,图11示意了在垂直于显示基板的平面上显示区域、第一过渡区和弯折区域的结构。本实施例的显示基板的主体结构与前述第一实施例基本相同,与前述第一实施例不同的是:本实施例的显示基板的第一连接层23设置在阻隔层11上,即与有源层12同层设置。
在本实施例中,第一连接层23的材料可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料。
下面以第一连接层23的材料为多晶硅(p-Si)为例进行说明。本实施例的显示基板的制备过程与第一实施例的显示基板的制备过程基本上相同,所不同的是:在步骤(2),在基底上形成有源层图案的同时,还形成第一连接层23。比如,第一连接层23可以通过准分子激光退火(ELA)工艺完成,同时通过P+Doping(掺杂)进行重掺杂,以确保制备的第一连接层23具有良好的导电性能。在步骤(3)中仅形成栅电极层图案。在步骤(6)中,通过刻蚀第一连接层上方的部分第二绝缘层16和第三绝缘层18,形成第一台阶T1,即在第一连接层23上保留第一绝缘层13,以确保第一连接层23表面覆盖有绝缘层,从而防止第一连接层23与潜在的残留导电材料接触造成短路。
本实施例同样实现了前述第一实施例的技术效果,包括改善弯折区域的无机膜层台阶处的导电材料残留问题,提高显示基板的显示效果。
第三实施例
图12为本申请第三实施例的显示基板的结构示意图;图13为图12中Q-Q方向的局部剖视图。如图12所示,在平行于显示基板的平面上,显示基板的主体结构包括:显示区域A、第一过渡区域D1、弯折区域B、第二过渡区域D2和外围区域C;其中,第一过渡区域D1位于显示区域A和弯折区域B之间,第二过渡区域D2位于外围区域C和弯折区域B之间。
在本实施例中,为了实现外围区域翻折到显示区域的背面,可以在弯折区域和外围区域之间的第二过渡区域设置第二连接层,对第一引线层和第二引线层进行电连接,以实现信号正常传输。
图13示意了在垂直于显示基板的平面上显示区域、第一过渡区域、弯折区域、第二过渡区域和外围区域的结构。在垂直于显示基板的平面上,本实施例显示基板的主体结构与前述第一实施例基本相同,所不同的是,在第二过渡区域设置有第二连接层,分别电连接第二引线层和第一引线层。
如图13所示,在垂直于显示基板的平面上,弯折区域的主体结构包括:设置在基底10上的阻隔层11、设置在阻隔层11上的第一引线层22。第一过渡区域的主体结构包括:设置在基底10上的阻隔层11、设置在阻隔层11上的第一绝缘层13、设置在第一绝缘层13上的第一连接层23、设置在第一连接层23上的第二绝缘层16以及设置在第二绝缘层16上的第一台阶T1,第一台阶T1由第三绝缘层18形成。第二过渡区域的主体结构包括:设置在基底10上的阻隔层11、设置在阻隔层11上的第一绝缘层13、设置在第一绝缘层13上的第二连接层25、设置在第二连接层25上的第二绝缘层16以及设置在第二绝缘层16上的第二台阶T2,第二台阶T2由第三绝缘层18形成。外围区域的主体结构包括:依次设置在基底10上的阻隔层11、第一绝缘层13、第二绝缘层16、第三绝缘层18和第二引线层26。
如图13所示,显示区域的信号线层24通过开设在第一台阶T1的第一过孔与第一连接层23电连接;外围区域的第二引线层26通过开设在第二台阶T2的第三过孔与第二连接层25电连接;弯折区域的第一引线层22通过贯穿第二绝缘层16的第二过孔与第一连接层23电连接,通过贯穿第二绝缘层16的第四过孔与第二连接层25电连接。
本实施例的显示基板的制备过程与第一实施例的显示基板的制备过程基板上相同,所不同的是:在步骤(3)中,形成第一连接层、第二连接层以及栅电极层图案。换言之,在本实施例中,第一连接层23和第二连接层25均与显示区域的栅电极层同层设置,且采用相同材料。在步骤(6)中,通过刻蚀第一连接层23上方的部分第三绝缘层18,形成第一台阶T1,通过刻蚀第二连接层25上方的部分第三绝缘层18,形成第二台阶T2,并且将弯折区域的第一绝缘层13、第二绝缘层16和第三绝缘层18刻蚀掉。在步骤(7)中,在第一台阶T1处开设第一过孔,露出第一连接层23,在第二绝缘层16开设第二过孔,露出第一连接层23;在第二台阶T2处开设第三过孔,露出第二连接层25,在第二绝缘层16开设第四过孔,露出第二连接层25。在步骤(8)中,同时制备源漏电极层、信号线层24、第一引线层22和第二引线层26,其中,信号线层24通过第一过孔与第一连接层23电连接,第一引线层22通过第二过孔与第一连接层23电连接,通过第四过孔与第二连接层25电连接,第二引线层26通过第三过孔与第二连接层25电连接。
需要说明的是,在其他实现方式中,第一连接层和第二连接层可以均与显示区域的有源层同层设置;或者,第一连接层可以与显示区域的有源层同层设置,第二连接层可以与显示区域的栅电极层同层设置;或者,第一连接层可以与显示区域的栅电极层同层设置,第二连接层可以与显示区域的有源层同层设置。第一连接层和第二连接层可以采用相同的材料或不同的材料。本申请对此并不限定。
在本实施例中,通过第一连接层对显示区域的信号线层和弯折区域的第一引线层进行电连接,通过第二连接层对弯折区域的第一引线层和外围区域的第二引线层进行电连接,可以避免在第一台阶和第二台阶上设置走线,从而改善刻蚀工艺中在台阶处的导电材料残留问题,以实现信号正常传输,提高产品良率,并保证显示效果。
第四实施例
基于本申请实施例的技术构思,本申请实施例还提供了一种显示基板的制备方法,以制备出前述实施例的显示基板。显示基板包括显示区域、弯折区域以及位于显示区域和弯折区域之间的第一过渡区域;本实施例提供的显示基板的制备方法包括:在第一过渡区域形成第一连接层,在第一连接层上形成第一台阶,其中,第一台阶由至少一个无机绝缘层形成;在显示区域形成信号线层,在弯折区域形成第一引线层,其中,信号线层通过开设在第一台阶的第一过孔与第一连接层电连接,第一引线层与第一连接层电连接。
在一示例性实施方式中,在弯折区域形成第一引线层之前,本实施例的制备方法还可以包括:在第一引线层和第一连接层之间的无机绝缘层上形成第二过孔,以使第一引线层通过第二过孔与第一连接层电连接。
在一示例性实施方式中,第一连接层的材料可以为金属或具有半导体性能的材料。
在一示例性实施方式中,在第一过渡区域形成第一连接层,可以包括:在显示区域形成驱动结构层的同时,在第一过渡区域形成第一连接层,其中,驱动结构层包括在基底上依次设置的有源层、第一绝缘层、栅电极层、第二绝缘层、电容电极层、第三绝缘层和源漏电极层;其中,第一连接层与有源层同层设置,或者,第一连接层与栅电极层同层设置。
在一示例性实施方式中,显示基板还可以包括:外围区域和位于弯折区域和外围区域之间的第二过渡区域;
本实施例的制备方法还可以包括:在第二过渡区域形成第二连接层,在第二连接层上形成第二台阶,其中,第二台阶由至少一个无机绝缘层形成;在显示区域形成信号线层且在弯折区域形成第一引线层的同时,在外围区域形成第二引线层,其中,第二引线层通过开设在第二台阶的第三过孔与第二连接层电连接,第一引线层与第二连接层电连接。
在一示例性实施方式中,在弯折区域形成第一引线层之前,本实施例的制备方法还可以包括:在第一引线层和第二连接层之间的无机绝缘层上形成第四过孔,以使第一引线层通过第四过孔与第二连接层电连接。
在一示例性实施方式中,第二连接层与第一连接层同层设置且采用相同材料。
有关显示基板的制备过程,已在之前的实施例中详细说明,这里不再赘述。
第五实施例
基于本申请实施例的技术构思,本申请实施例还提供了一种显示装置,包括前述实施例的显示基板。显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本申请实施例的描述中,需要理解的是,术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请实施例的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
虽然本申请所揭露的实施方式如上,但所述的内容仅为便于理解本申请而采用的实施方式,并非用以限定本申请。任何本申请所属领域内的技术人员,在不脱离本申请所揭露的精神和范围的前提下,可以在实施的形式及细节上进行任何的修改与变化,但本申请的专利保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (15)
1.一种显示基板,其特征在于,包括:显示区域、弯折区域以及位于显示区域和弯折区域之间的第一过渡区域;
所述显示区域设置有信号线层,所述弯折区域设置有第一引线层,所述信号线层和所述第一引线层同层设置,所述第一过渡区域设置有第一连接层,且所述第一连接层上设置有由至少一个无机绝缘层形成的第一台阶;
所述信号线层通过开设在所述第一台阶的第一过孔与所述第一连接层电连接,所述第一引线层与所述第一连接层电连接。
2.根据权利要求1所述的显示基板,其特征在于,所述第一引线层和第一连接层之间设置有一个无机绝缘层,所述第一引线层通过贯穿所述无机绝缘层的第二过孔与所述第一连接层电连接。
3.根据权利要求1所述的显示基板,其特征在于,所述第一连接层的材料为金属或具有半导体性能的材料。
4.根据权利要求1所述的显示基板,其特征在于,所述显示区域内还设置有驱动结构层;所述驱动结构层包括:在基底上依次设置的有源层、第一绝缘层、栅电极层、第二绝缘层、电容电极层、第三绝缘层和源漏电极层;所述信号线层、第一引线层与所述源漏电极层同层设置;
其中,所述第一连接层与所述栅电极层同层设置,或者,所述第一连接层与所述有源层同层设置。
5.根据权利要求1至4中任一项所述的显示基板,其特征在于,所述显示基板还包括:第二过渡区域和外围区域,所述第二过渡区域位于弯折区域和外围区域之间;
所述外围区域设置有第二引线层,所述第二过渡区域设置有第二连接层,且所述第二连接层上设置有由至少一个无机绝缘层形成的第二台阶;
所述第二引线层通过开设在第二台阶的第三过孔与所述第二连接层电连接,所述第一引线层与所述第二连接层电连接。
6.根据权利要求5所述的显示基板,其特征在于,所述第一引线层和第二连接层之间设置有一个无机绝缘层,所述第一引线层通过贯穿所述无机绝缘层的第四过孔与所述第二连接层电连接。
7.根据权利要求5所述的显示基板,其特征在于,所述第二连接层与所述第一连接层同层设置且采用相同材料。
8.一种显示装置,其特征在于,包括如权利要求1至7中任一项所述的显示基板。
9.一种显示基板的制备方法,其特征在于,所述显示基板包括显示区域、弯折区域以及位于显示区域和弯折区域之间的第一过渡区域;
所述制备方法包括:
在第一过渡区域形成第一连接层,在第一连接层上形成第一台阶,所述第一台阶由至少一个无机绝缘层形成;
在显示区域形成信号线层,在弯折区域形成第一引线层,所述信号线层和所述第一引线层同层设置,其中,所述信号线层通过开设在所述第一台阶的第一过孔与所述第一连接层电连接,所述第一引线层与所述第一连接层电连接。
10.根据权利要求9所述的制备方法,其特征在于,所述在弯折区域形成第一引线层之前,所述制备方法还包括:在第一引线层和第一连接层之间的无机绝缘层上形成第二过孔,以使所述第一引线层通过所述第二过孔与第一连接层电连接。
11.根据权利要求9所述的制备方法,其特征在于,所述第一连接层的材料为金属或具有半导体性能的材料。
12.根据权利要求9所述的制备方法,其特征在于,所述在第一过渡区域形成第一连接层,包括:
在显示区域形成驱动结构层的同时,在第一过渡区域形成第一连接层,其中,驱动结构层包括在基底上依次设置的有源层、第一绝缘层、栅电极层、第二绝缘层、电容电极层、第三绝缘层和源漏电极层;
其中,所述第一连接层与所述有源层同层设置,或者,所述第一连接层与所述栅电极层同层设置。
13.根据权利要求9至12中任一项所述的制备方法,其特征在于,所述显示基板还包括:外围区域和位于弯折区域和外围区域之间的第二过渡区域;
所述制备方法还包括:
在第二过渡区域形成第二连接层,在第二连接层上形成第二台阶,所述第二台阶由至少一个无机绝缘层形成;
在显示区域形成信号线层且在弯折区域形成第一引线层的同时,在外围区域形成第二引线层,其中,所述第二引线层通过开设在所述第二台阶的第三过孔与所述第二连接层电连接,所述第一引线层与第二连接层电连接。
14.根据权利要求13所述的制备方法,其特征在于,所述在弯折区域形成第一引线层之前,所述制备方法还包括:在第一引线层和第二连接层之间的无机绝缘层上形成第四过孔,以使所述第一引线层通过所述第四过孔与第二连接层电连接。
15.根据权利要求13所述的制备方法,其特征在于,所述第二连接层与所述第一连接层同层设置且采用相同材料。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911133333.0A CN110718563B (zh) | 2019-11-19 | 2019-11-19 | 一种显示基板及其制备方法、显示装置 |
US17/299,317 US20220059639A1 (en) | 2019-11-19 | 2020-10-29 | Display Substrate and Manufacturing Method Thereof, and Display Apparatus |
PCT/CN2020/124931 WO2021098475A1 (zh) | 2019-11-19 | 2020-10-29 | 显示基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911133333.0A CN110718563B (zh) | 2019-11-19 | 2019-11-19 | 一种显示基板及其制备方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110718563A CN110718563A (zh) | 2020-01-21 |
CN110718563B true CN110718563B (zh) | 2021-11-09 |
Family
ID=69216215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911133333.0A Active CN110718563B (zh) | 2019-11-19 | 2019-11-19 | 一种显示基板及其制备方法、显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220059639A1 (zh) |
CN (1) | CN110718563B (zh) |
WO (1) | WO2021098475A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110718563B (zh) * | 2019-11-19 | 2021-11-09 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
CN112255849A (zh) | 2020-11-10 | 2021-01-22 | 合肥京东方光电科技有限公司 | 显示基板、电子装置 |
CN112366220B (zh) * | 2020-11-10 | 2024-02-27 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
CN115101534A (zh) * | 2022-06-17 | 2022-09-23 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108305880A (zh) * | 2018-02-27 | 2018-07-20 | 京东方科技集团股份有限公司 | 柔性基板及其制作方法、显示装置 |
US10032847B2 (en) * | 2016-03-28 | 2018-07-24 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
CN109545796A (zh) * | 2018-09-30 | 2019-03-29 | 武汉华星光电技术有限公司 | 一种曲面阵列基板及其制备方法 |
CN109786430A (zh) * | 2019-02-22 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种柔性显示面板及显示装置 |
CN109859624A (zh) * | 2017-11-30 | 2019-06-07 | 昆山国显光电有限公司 | 阵列基板及其制备方法及显示屏 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6872343B2 (ja) * | 2016-10-18 | 2021-05-19 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
CN110718563B (zh) * | 2019-11-19 | 2021-11-09 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
-
2019
- 2019-11-19 CN CN201911133333.0A patent/CN110718563B/zh active Active
-
2020
- 2020-10-29 WO PCT/CN2020/124931 patent/WO2021098475A1/zh active Application Filing
- 2020-10-29 US US17/299,317 patent/US20220059639A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10032847B2 (en) * | 2016-03-28 | 2018-07-24 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
CN109859624A (zh) * | 2017-11-30 | 2019-06-07 | 昆山国显光电有限公司 | 阵列基板及其制备方法及显示屏 |
CN108305880A (zh) * | 2018-02-27 | 2018-07-20 | 京东方科技集团股份有限公司 | 柔性基板及其制作方法、显示装置 |
CN109545796A (zh) * | 2018-09-30 | 2019-03-29 | 武汉华星光电技术有限公司 | 一种曲面阵列基板及其制备方法 |
CN109786430A (zh) * | 2019-02-22 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种柔性显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20220059639A1 (en) | 2022-02-24 |
WO2021098475A1 (zh) | 2021-05-27 |
CN110718563A (zh) | 2020-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110718563B (zh) | 一种显示基板及其制备方法、显示装置 | |
US11244969B2 (en) | Array substrate and manufacturing method thereof, display substrate, and display device | |
US7947539B2 (en) | Thin film transistor array panel for a display device and a method of manufacturing the same | |
US8592237B2 (en) | Method of manufacturing a thin film transistor including forming bus line patterns in a substrate and filling with metal | |
US10204930B2 (en) | Ultra high density thin film transistor substrate having low line resistance structure and method for manufacturing the same | |
KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
US20140021475A1 (en) | Array substrate, manufacturing method of the same, and fabricating method of display device including the array substrate | |
CN111668242A (zh) | Oled显示面板及其制备方法 | |
CN104716156A (zh) | 一种有机发光显示装置及其制备方法 | |
KR20150061302A (ko) | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 | |
CN112420784A (zh) | 一种阵列基板及其制备方法与显示面板 | |
CN111627973B (zh) | 一种显示基板及其制备方法、显示装置 | |
CN112490254B (zh) | 一种阵列基板、显示面板及其制备方法 | |
CN113711290A (zh) | 显示基板及其制备方法、显示母板和显示装置 | |
US20080048191A1 (en) | Organic light emitting display device and method of fabricating the same | |
CN110518023B (zh) | 阵列基板及其制备方法 | |
CN112786667A (zh) | Amoled显示面板及其制备方法 | |
CN111312772B (zh) | Oled显示基板及其制作方法、显示装置 | |
CN111969008A (zh) | 有机发光显示基板及其制备方法、显示装置 | |
KR20100075058A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
CN113629070B (zh) | 阵列基板、阵列基板的制作方法及显示面板 | |
CN112968031A (zh) | 一种阵列基板及其制备方法与显示面板 | |
CN112309968A (zh) | 显示面板制作方法及显示面板 | |
CN113394244A (zh) | 显示母板及其制备方法、显示基板和显示装置 | |
CN116207131B (zh) | 薄膜晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |