CN110518023B - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN110518023B
CN110518023B CN201910913692.1A CN201910913692A CN110518023B CN 110518023 B CN110518023 B CN 110518023B CN 201910913692 A CN201910913692 A CN 201910913692A CN 110518023 B CN110518023 B CN 110518023B
Authority
CN
China
Prior art keywords
layer
common electrode
substrate
oxide
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910913692.1A
Other languages
English (en)
Other versions
CN110518023A (zh
Inventor
林滨
曾勇
霍亚洲
李梁梁
陈周煜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Fuzhou BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910913692.1A priority Critical patent/CN110518023B/zh
Publication of CN110518023A publication Critical patent/CN110518023A/zh
Priority to PCT/CN2020/117632 priority patent/WO2021057883A1/zh
Priority to US17/298,493 priority patent/US20220278134A2/en
Application granted granted Critical
Publication of CN110518023B publication Critical patent/CN110518023B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Abstract

本公开提供了一种阵列基板及其制备方法，属于显示技术领域。该阵列基板的制备方法，包括：提供衬底基板；在衬底基板的一侧形成公共电极搭接线；形成氧化物半导体材料层，氧化物半导体材料层与公共电极搭接线位于衬底基板的同一侧，且氧化物半导体材料层与至少部分公共电极搭接线电连接；对氧化物半导体材料层进行图案化处理，形成具有多个有源层的氧化物半导体层，氧化物半导体层在衬底基板上的正投影与公共电极搭接线在衬底基板的正投影至多部分重叠，且任一有源层与公共电极搭接线相互绝缘。该阵列基板的制备方法能够避免阵列基板在制备过程中发生静电击穿。

Description

阵列基板及其制备方法
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
氧化物薄膜晶体管使用氧化物半导体材料作为有源层，其具有良好的均一性，尤其适用于大面积显示的需求。在形成氧化物薄膜晶体管的有源层时，需要先沉积一层覆盖整个基板的氧化物半导体材料层，然后再对氧化物半导体材料层进行图案化操作。
然而，氧化物半导体材料层在曝光机内容易产生并累积静电，可能导致静电击穿(ESD)现象，造成阵列基板的良率降低。
所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板及其制备方法，避免阵列基板在制备过程中发生静电击穿。
为实现上述发明目的，本公开采用如下技术方案：
根据本公开的第一个方面，提供一种阵列基板的制备方法，包括：
提供衬底基板；
在所述衬底基板的一侧形成公共电极搭接线；
形成氧化物半导体材料层，所述氧化物半导体材料层与所述公共电极搭接线位于所述衬底基板的同一侧，且所述氧化物半导体材料层与至少部分所述公共电极搭接线电连接；
对所述氧化物半导体材料层进行图案化处理，形成具有多个有源层的氧化物半导体层，所述氧化物半导体层在所述衬底基板上的正投影与所述公共电极搭接线在所述衬底基板的正投影至多部分重叠，且任一所述有源层与所述公共电极搭接线相互绝缘。
在本公开的一种示例性实施例中，所述氧化物半导体材料层的材料为氧化锌、氧化铟、氧化锡、铟锌氧化物、氧化锌锡、氧化铝锌、氧化钇锌、氧化铟锡锌、铟镓锌氧化物、铟铝锌氧中的一种。
在本公开的一种示例性实施例中，所述阵列基板的制备方法还包括：
在形成所述氧化物半导体材料层前，形成栅极层，所述栅极层与所述公共电极搭接线设于衬底基板的同一侧；
形成栅极绝缘材料层，所述栅极绝缘材料层覆盖所述栅极层和所述公共电极搭接线；
对所述栅极绝缘材料层进行图案化处理，形成具有过孔的栅极绝缘层，所述栅极绝缘层覆盖所述栅极层，且所述过孔在所述衬底基板的正投影与所述公共电极搭接线在所述衬底基板的正投影至少部分重叠。
在本公开的一种示例性实施例中，所述公共电极搭接线在所述衬底基板的正投影与所述过孔在所述衬底基板的正投影重合。
在本公开的一种示例性实施例中，所述阵列基板的制备方法还包括：
形成源漏金属层，所述源漏金属层包括与多个所述有源层一一对应电连接的多个源极、与多个所述有源层一一对应电连接的地多个漏极以及与所述公共电极搭接线电连接的辅助引线。
在本公开的一种示例性实施例中，在阵列基板的外围区设置所述辅助引线。
根据本公开的第二个方面，提供一种阵列基板，包括：
衬底基板；
公共电极搭接线，设于所述衬底基板的一侧；
多个氧化物薄膜晶体管，与所述公共电极搭接线设于所述衬底基板的同一侧；
其中，任一所述氧化物薄膜晶体管的有源层为通过对与所述公共电极搭接线电连接的氧化物半导体材料层进行图案化处理而获得的，且任一所述氧化物薄膜晶体管的有源层与所述公共电极搭接线相互绝缘。
在本公开的一种示例性实施例中，所述氧化物半导体材料层的材料为氧化锌、氧化铟、氧化锡、铟锌氧化物、氧化锌锡、氧化铝锌、氧化钇锌、氧化铟锡锌、铟镓锌氧化物、铟铝锌氧中的一种。
在本公开的一种示例性实施例中，所述阵列基板还包括：
栅极层，设于所述有源层与所述衬底基板之间，且包含有所述氧化物薄膜晶体管的栅极；
栅极绝缘层，设于所述栅极层与所述有源层之间；所述栅极绝缘层设置过孔，所述过孔在所述衬底基板的正投影与所述公共电极搭接线在所述衬底基板的正投影至少部分重叠；
所述阵列基板还包括：
辅助引线，设于所述栅极绝缘层远离所述衬底基板的一侧，且通过所述过孔与所述公共电极搭接线电连接。
在本公开的一种示例性实施例中，所述公共电极搭接线在所述衬底基板的正投影与所述过孔在所述衬底基板的正投影重合。
在本公开的一种示例性实施例中，所述阵列基板还包括：
辅助引线，与所述公共电极搭接线电连接，且与所述氧化物薄膜晶体管的源极设于同一表面。
本公开提供的阵列基板及其制备方法中，所形成的氧化物半导体材料层与公共电极搭接线电连接。由于公共电极搭接线具有良好的导电性，因此氧化物半导体材料层上产生的电荷可以扩散至公共电极搭接线中，进而降低有源层的氧化物半导体层上的静电累积，避免了产生静电击穿现象，可以提高所制备的阵列基板的良率。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1为现有技术中氧化物半导体材料层累积静电的结构示意图。
图2为本公开中阵列基板的制备方法的流程示意图。
图3为本公开中形成栅极绝缘材料层的结构示意图。
图4为本公开中形成栅极绝缘层的结构示意图。
图5为本公开中形成氧化物半导体材料层的结构示意图。
图6为本公开中形成氧化物半导体层的结构示意图。
图7为本公开中形成源漏金属材料层的结构示意图。
图8为本公开中形成源漏金属层的结构示意图。
图9为本公开中一种阵列基板的结构示意图。
图10为本公开中形成栅极绝缘层的结构示意图。
图中主要元件附图标记说明如下：
100、衬底基板；200、公共电极搭接线；310、栅极；320、栅极线；400、栅极绝缘层；401、栅极绝缘材料层；402、过孔；501、氧化物半导体材料层；510、有源层；600、源漏金属层；601、源漏金属材料层；610、源极；620、漏极；630、辅助引线；710、钝化层；720、像素电极；800、氧化物薄膜晶体管。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。
在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
相关技术中，如图1所示，在形成氧化物薄膜晶体管的有源层时，需要先沉积一层覆盖整个基板的氧化物半导体材料层501，然后再对氧化物半导体材料层501进行图案化操作。由于氧化物半导体材料通常为非晶结构的物质，例如为非晶态的铟镓锌氧化物(IGZO，indium gallium zinc oxide)等，其导电性能较差，在曝光机内容易产生静电。不仅如此，氧化物半导体材料层501还可以与其他导电材料层之间形成寄生电容结构C，例如氧化物半导体材料层可以与栅极线320之间形成寄生电容结构C，并诱导不同的栅极线320之间形成寄生电容结构C。这导致氧化物半导体材料层501产生的静电可以大量累积，并可能导致静电击穿。
本公开实施方式中提供一种阵列基板的制备方法，如图2所示，该阵列基板的制备方法包括：
步骤S110，如图3所示，提供衬底基板100；
步骤S120，如图4所示，在衬底基板100的一侧形成公共电极搭接线(COM线)200；
步骤S130，如图5所示，形成氧化物半导体材料层501，氧化物半导体材料层501和公共电极搭接线200位于衬底基板100的同一侧，且氧化物半导体材料层501与至少部分公共电极搭接线200电连接；
步骤S140，如图6所示，对氧化物半导体材料层501进行图案化处理，形成具有多个有源层510的氧化物半导体层，氧化物半导体层在衬底基板100上的正投影与公共电极搭接线200在衬底基板100的正投影至多部分重叠，且任一有源层510与公共电极搭接线200相互绝缘。
本公开提供的阵列基板的制备方法中，如图5所示，所形成的氧化物半导体材料层501与公共电极搭接线200电连接。由于公共电极搭接线200具有良好的导电性，因此氧化物半导体材料层501上产生的电荷可以扩散至公共电极搭接线200中，进而降低有源层510的氧化物半导体层上的静电累积，避免了产生静电击穿现象，可以提高所制备的阵列基板的良率。
下面结合附图对本公开实施方式提供的阵列基板的制备方法的各步骤进行详细说明：
在步骤S110中，提供的衬底基板100可以为无机材料的衬底基板100，也可以为有机材料的衬底基板100。举例而言，在本公开的一种实施方式中，衬底基板100的材料可以为钠钙玻璃(soda-lime glass)、石英玻璃、蓝宝石玻璃等玻璃材料，或者可以为不锈钢、铝、镍等金属材料。在本公开的另一种实施方式中，衬底基板100的材料可以为聚甲基丙烯酸甲酯(Polymethyl methacrylate，PMMA)、聚乙烯醇(Polyvinyl alcohol，PVA)、聚乙烯基苯酚(Polyvinyl phenol，PVP)、聚醚砜(Polyether sulfone，PES)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(Poly carbonate，PC)、聚对苯二甲酸乙二酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二酯(Polyethylene naphthalate，PEN)或其组合。在本公开的另一种实施方式中，衬底基板100也可以为柔性衬底基板100，例如衬底基板100的材料可以为聚酰亚胺(polyimide，PI)。
阵列基板可以包括显示区和围绕显示区的外围区。相应的，衬底基板100也包括外围区和显示区，其中，阵列基板的外围区在衬底基板100上的正投影与衬底基板100的外围区重合，阵列基板的显示区在衬底基板100上的正投影与衬底基板100的显示区重合。
在步骤S120中，公共电极搭接线200可以形成于阵列基板的外围区，以便与阵列基板的公共电极(图中未画出)连接，用于向公共电极供电。
公共电极搭接线200通常具有较大的尺寸以保证其具有较小的阻抗，以便向公共电极提供稳定的公共电压。因此，当公共电极搭接线200与氧化物半导体材料层501连接时，其可以接收大量的电荷，进而可以有效降低氧化物半导体材料层501上的电荷量，减缓或者降低氧化物半导体材料层501上的静电累积。
公共电极搭接线200的材料可以为一种导电材料或者多种导电材料的组，例如可以为金属、导电金属氧化物、导电金属氮化物、导电高分子、导电复合材料或者其组合。可选的，金属可以为铂、金、银、铝、铬、镍、铜、钼、钛、镁、钙、钡、钠、钯、铁、锰或其组合。可选的，导电金属氧化物可以为铟锡氧化物(ITO)、掺氟的氧化锡(FTO)金属氧化物或者掺杂的金属氧化物。可选的，导电金属氮化物可以为氮化钛等。可选的，导电高分子可以是聚苯胺、聚吡咯、聚噻吩、聚乙炔、聚(3,4-伸乙基二氧噻吩)/聚苯乙烯磺酸(PEDOT/PSS)或其组合，或者掺杂有掺杂剂的上述材料；其中，掺杂剂可以为盐酸、硫酸、磺酸等酸，或PF6、AsF5、FeCl3等路易斯酸，或碘等卤素离子，或钠、钾等金属离子。可选的，导电复合材料可以是分散有碳黑、石墨粉、金属微粒子等的导电复合材料。可选的，公共电极搭接线200可以为由一层导电材料组成的单层结构，也可以为也可以为多层导电材料依次层叠而形成的多层结构。
在本公开的一种实施方式中，公共电极搭接线200可以为一层金属形成的单层结构。在本公开的另一种实施方式中，公共电极搭接线200可以为依次层叠的第一金属层、第二金属层和第一金属层所形成的三层结构。
在步骤S130，如图5所示，在衬底基板100的一侧形成氧化物半导体材料层501，氧化物半导体材料层501与至少部分公共电极搭接线200电连接。在本公开的一种实施方式中，可以通过磁控溅射等方法形成氧化物半导体材料层501。
氧化物半导体材料层501的材料为非晶氧化物半导体材料。举例而言，氧化物半导体材料可以为氧化锌(ZnO)、氧化铟(InO)、氧化锡(SnO)、铟锌氧化物(IZO)、氧化锌锡(ZTO)、氧化铝锌(AZO)、氧化钇锌(YZO)、氧化铟锡锌(ITZO)、铟镓锌氧化物(IGZO，indiumgallium zinc oxide)、铟铝锌氧(IAZO)中的一种。可选的，上述材料可以为非晶态，即为非晶氧化物半导体材料。在本公开的一种实施方式中，氧化物半导体材料层501为铟镓锌氧化物。
可以理解的是，在步骤S140中，如图6～图8所示，所形成的有源层510为氧化物薄膜晶体管800的有源层510，其中，一个氧化物薄膜晶体管800可以对应设置有一个有源层510。进一步地，所形成的多个有源层510对应的多个氧化物薄膜晶体管800可以位于阵列基板的显示区。
在步骤S140中，可以采用光刻工艺对氧化物半导体材料层501进行图案化处理。举例而言，可以采用如下方法对氧化物半导体材料层501进行图案化处理：
步骤S210，在氧化物半导体材料层501远离衬底基板100的表面形成一光刻胶层。
步骤S220，曝光，将掩膜板上的图案转移至光刻胶层。其中，该步骤可以在曝光机中进行，氧化物半导体材料层501上所产生的静电可以分散至公共电极搭接线200中，进而使得氧化物半导体材料层501上的静电累积减小，避免了氧化物半导体材料层501上大量累积静电而导致静电击穿。
步骤S230，显影，使得光刻胶层暴露部分氧化物半导体材料层501，即使得部分氧化物半导体材料层501不被显影后的光刻胶层覆盖。
步骤S240，刻蚀以去除氧化物半导体材料层501未被光刻胶层覆盖的部分，剩余的氧化物半导体材料层501形成本公开的氧化物半导体层。可以理解的是，氧化物半导体层在衬底基板100上的正投影与公共电极搭接线200在衬底基板100的正投影至多部分重叠，如此，氧化物半导体层暴露至少部分公共电极搭接线200，可以保证公共电极搭接线200与公共电极之间有效电连接，既避免了氧化物半导体层夹设于公共电极搭接线200与公共电极之间而导致公共电极供电不良，又可以避免采取额外的工序以去除覆盖公共电极搭接线200的氧化物半导体层。
步骤250，去除光刻胶层。
为了制备阵列基板中的氧化物薄膜晶体管800，本公开的阵列基板的制备方法还可以包括制备栅极层和栅极绝缘层。下面，以制备底栅型氧化物薄膜晶体管800为例，解释和说明栅极层和栅极绝缘层的制备方法。阵列基板的制备方法还可以包括：
步骤S310，如图3所示，在步骤S130之前，形成栅极层，栅极层与公共电极搭接线200设于衬底基板100的同一侧；其中，所形成的栅极层可以包括栅极线和各个氧化物薄膜晶体管800的栅极310。
步骤S320，如图3～图4所示，形成栅极绝缘层400，栅极绝缘层400覆盖栅极层且暴露至少部分公共电极搭接线200。
在步骤S310中，栅极层的材料和层级结构，可以与公共电极搭接线200相同，也可以不相同。在本公开的一种实施方式中，栅极层和公共电极搭接线200可以设于同一表面、具有同样的结构和材料，即可以在同一图案化工艺中同时形成。举例而言，可以通过如下方法形成栅极层和公共电极搭接线200：在衬底基板100的一侧形成一栅极材料层；对栅极材料层进行图案化处理，使得栅极材料层形成公共电极搭接线200和栅极层，其中，栅极层包括栅极线和各个氧化物薄膜晶体管800的栅极310。可选的，可以通过光刻工艺对栅极材料层进行图案化处理。
在步骤S320中，可以通过如下方法形成栅极绝缘层400：
步骤S321，如图3所示，形成栅极绝缘材料层401，栅极绝缘材料层401覆盖栅极层和公共电极搭接线200；
步骤S322，如图4所示，对栅极绝缘材料层401进行图案化处理，以形成栅极绝缘层400。其中，可以通过光刻工艺对栅极绝缘材料层401进行图案化处理。
可选的，栅极绝缘层400的材料可以为氧化硅、氮氧化硅、氮化硅或者其他绝缘材料。
可选的，在步骤S322中，如图4所示，所形成的栅极绝缘层400具有过孔402，栅极绝缘层400覆盖栅极层，且过孔402在衬底基板的正投影与公共电极搭接线200在衬底基板的正投影至少部分重合，即过孔402暴露至少部分公共电极搭接线200。进一步地，过孔402的数量可以为多个。
相应的，在步骤S140中，如图6所示，在对氧化物半导体材料层501进行图案化处理时，可以使得所形成的氧化物半导体层暴露过孔402，进而实现暴露至少部分公共电极搭接线200。换言之，在对氧化物半导体材料层501进行图案化处理时，可以使得所形成的氧化物半导体层在衬底基板100上的正投影与过孔402在衬底基板100上的正投影不交叠，以完全去除过孔402中的氧化物半导体材料。
在本公开的一种实施方式中，如图10所示，公共电极搭接线200在衬底基板100上的正投影与过孔402在衬底基板100上的正投影重合，即过孔402完全暴露公共电极搭接线200，以使得公共电极搭接线200能够与氧化物半导体材料层501实现最大面积的接触，提高氧化物半导体材料层501的电荷的扩散效率。
可以理解的是，上述依次形成栅极层、栅极绝缘层400和氧化物半导体层的实施方式中，所形成的阵列基板上的氧化物薄膜晶体管800为底栅型氧化物薄膜晶体管800。在其他实施方式中，可以依次形成氧化物半导体层、栅极绝缘层400和栅极层，以制备顶栅型的氧化物薄膜晶体管800。
为了制备阵列基板中的氧化物薄膜晶体管800，本公开的阵列基板的制备方法还可以包括制备氧化物薄膜晶体管800的源极和漏极。举例而言，阵列基板的制备方法还可以包括：
步骤S150，如图8所示，形成源漏金属层600，其中，源漏金属层600可以包括多个源极610和多个漏极620，多个源极610与多个有源层510一一对应的电连接，多个漏极620与多个有源层510一一对应的电连接。可以理解的是，一个氧化物薄膜晶体管800中，包含有一个有源层510、一个源极610和一个漏极620。
可选的，如图8所示，所形成的源漏金属层600中，还可以包括辅助引线630，辅助引线630与公共电极搭接线200电连接。如此，辅助引线630可以降低公共电极搭接线200的电阻，进一步提高向公共电极提供的公共电压的稳定性。不仅如此，由于辅助引线630降低了公共电极搭接线200的电阻，因此可以减小公共电极搭接线200的宽度，进而可以减小阵列基板的外围区的宽度，减小显示装置的边框。
可选的，辅助引线630可以设置于阵列基板的外围区。进一步地，辅助引线630和公共电极搭接线200在衬底基板100的正投影，可以相互重合。
可选的，源漏金属层600还可以包括源漏层引线(图中未画出)，例如包括数据引线和电压引线等。
在本公开的一种实施方式中，可以通过如下方法形成源漏金属层600：
如图7所示，形成一源漏金属材料层601，源漏金属材料层601覆盖公共电极搭接线200未被氧化物半导体层覆盖的部分、覆盖栅极绝缘层400且覆盖有源层510；
如图8所示，对源漏金属材料层601进行图案化处理，以形成辅助引线630、源漏层引线、源极610和漏极620。其中，可以通过光刻工艺对源漏金属材料层601进行图案化处理。
可选的，源漏金属层600的材料可以为钛(Ti)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)、钕(Nd)、铬(Cr)、钽(Ta)或其合金或上述材料的组合。源漏金属层600可以为一层金属材料形成的单层结构，也可以为多层依次层叠的金属材料所形成的多层结构。
通过本公开的阵列基板的制备方法，如图8所示，可以在衬底基板100的一侧形成位于外围区的公共电极搭接线200，以及位于显示区的多个氧化物薄膜晶体管800。其中，氧化物薄膜晶体管800包括有源层510、栅极310、分别与有源层510电连接的源极610和漏极620，且有源层510和栅极310之间被阵列基板的栅极绝缘层400隔离。其中，任一氧化物薄膜晶体管800的有源层510，是通过对与公共电极搭接线200电连接的氧化物半导体材料层501进行图案化处理而获得的。
本公开的阵列基板的制备方法还可以包括：
如图9所示，在氧化物薄膜晶体管800远离衬底基板100的一侧形成钝化层(PVX)710；在钝化层710远离衬底基板100的一侧形成多个像素电极720，且多个像素电极720与多个氧化物薄膜晶体管800的漏极620一一对应的电连接。
进一步地，本公开的阵列基板的制备方法还可以包括：
在形成像素电极720之前，形成覆盖钝化层710的平坦化层(图中未画出)，以为像素电极720提供平坦表面。像素电极720形成于平坦化层远离衬底基板100的一侧。
在本公开的一种实施方式中，本公开的阵列基板的制备方法还可以包括：
在像素电极730远离衬底基板100的一侧形成发光层；在发光层远离衬底基板100的一侧形成公共电极，公共电极与公共电极搭接线200电连接，或者与辅助引线630电连接，或者同时与公共电极搭接线200和辅助引线630电连接。如此，所形成的阵列基板可以为OLED阵列基板。
在本公开的另一种实施方式中，本公开所制备的阵列基板可以与一彩膜基板对盒，且在阵列基板与彩膜基板之间填充入液晶，以制备LCD显示面板。
下面，示例性地介绍本公开的阵列基板的制备方法的一种实现方式，以便进一步解释和说明本公开的阵列基板的制备方法的原理和效果。该示例性的阵列基板的制备方法可以包括如下步骤：
步骤S410，如图3所示，提供一衬底基板100，衬底基板100为玻璃基板。其中，衬底基板100包括显示区和外围区。
步骤S421，在衬底基板100的一侧形成栅极材料层，栅极材料层覆盖衬底基板100的显示区和外围区。可以通过沉积的方法形成栅极材料层，例如通过磁控溅射沉积的方法形成栅极材料层。
步骤S422，如图3所示，对栅极材料层进行图案化处理，以形成位于显示区的栅极层和位于外围区的公共电极搭接线200，栅极层包括多根栅极线和用于形成氧化物薄膜晶体管800的多个栅极310。
步骤S431，如图3所示，形成一覆盖栅极层和公共电极搭接线200的栅极绝缘材料层401。可以通过沉积的方法形成栅极绝缘材料层401，例如通过化学气相沉积(CVD)的方法形成栅极材料层。
步骤S432，如图4所示，借助掩膜板，对栅极绝缘材料层401进行图案化处理，以在栅极绝缘材料层401上形成暴露公共电极搭接线200的过孔402。可选的，可以在栅极绝缘材料层401上形成过孔402，且使得公共电极搭接线200在衬底基板100的正投影与过孔402在衬底基板100的正投影重合。图案化后的栅极绝缘材料层401为阵列基板的栅极绝缘层400，且栅极绝缘层400设置有暴露公共电极搭接线200的过孔402。可以理解的是，掩膜板可以具有用于在外围区形成过孔402的图案。
步骤S441，如图5所示，在栅极绝缘层400远离衬底基板100的一侧形成氧化物半导体材料层501，氧化物半导体材料层501覆盖显示区和外围区。其中，氧化物半导体材料层501通过过孔402与未被栅极绝缘层400覆盖的公共电极搭接线200连接。其中，可以通过沉积的方法形成氧化物半导体材料层501，例如通过磁控溅射的方法形成氧化物半导体材料层501。
步骤S442，如图6所示，对氧化物半导体材料层501进行图案化处理，以形成氧化物半导体层。其中，氧化物半导体层包含有用于形成氧化物薄膜晶体管800的多个有源层510，且氧化物半导体层不覆盖公共电极搭接线200。换言之，氧化物半导体层在衬底基板100的正投影与公共电极搭接线200在衬底基板100的正投影完全不重叠。
其中，可以将包含有氧化物半导体材料层501的基板传送入曝光机内进行曝光。由于氧化物半导体材料通常为非晶结构的物质，因此其导电性能差，在曝光机内容易产生静电。但是氧化物半导体材料层501与公共电极搭接线200电连接，因此氧化物半导体材料层501上的静电可以扩散至公共电极搭接线200上，降低了基板上的静电累积，有效避免了静电击穿(ESD)的发生。
在对氧化物半导体材料层501进行图案化处理时，可以刻蚀去除过孔402上方及过孔402中的氧化物半导体材料，以暴露公共电极搭接线200。
步骤S451，如图7所示，形成一源漏金属材料层601，源漏金属材料层601覆盖显示区和外围区。即在暴露的公共电极搭接线200、栅极绝缘层400和有源层510远离衬底基板100的一侧，形成一源漏金属材料层601。可以通过沉积的方法形成源漏金属材料层601，例如可以通过磁控溅射的方法形成源漏金属材料层601。
步骤S452，如图8所示，对源漏金属材料层601进行图案化处理，以形成源漏金属层600。其中，源漏金属层600包括位于外围区且与公共电极搭接线200通过过孔402连接的辅助引线630、多根源漏层引线、各个氧化物薄膜晶体管800的源极610和漏极620等。
由于公共电极搭接线200上与之连接的源漏金属材料得以保留，即在对源漏金属材料层601进行图案化处理时保留了辅助引线630，因此辅助引线630可以与公共电极搭接线200并联以降低公共电极搭接线200的电阻，不仅可以为公共电极提供更为稳定的公共电压，而且可以减小公共电极搭接线200的宽度，进而减小阵列基板的外围区域的宽度。
步骤S460，如图9所示，在源漏金属层600远离衬底基板100的一侧，依次形成钝化层710(PVX)和平坦化层(图中未画出)。
步骤S470，如图9所示，在平坦化层远离衬底基板100的一侧形成多个像素电极730，其中，多个像素电极730与多个氧化物薄膜晶体管800的漏极620通过金属化过孔连接。其中，像素电极730的材料可以为ITO。
更进一步的，示例性的阵列基板的制备方法还可以包括：
步骤S480，在像素电极730远离衬底基板100的一侧，依次形成发光层和公共电极，其中公共电极延伸至外围区并与辅助引线630连接。
步骤S490，在公共电极远离衬底基板100的一侧，形成保护层。
需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等，均应视为本公开的一部分。
本公开还提供一种阵列基板，如图9所示，该阵列基板可以包括衬底基板100、公共电极搭接线200和多个氧化物薄膜晶体管800，其中，
多个氧化物薄膜晶体管800与公共电极搭接线200设于衬底基板100的同一侧；任一氧化物薄膜晶体管800的有源层510为通过对与公共电极搭接线200电连接的氧化物半导体材料层501进行图案化处理而获得的，且任一氧化物薄膜晶体管800的有源层510与公共电极搭接线200相互绝缘。
本公开提供的阵列基板可以通过本公开提供的阵列基板的制备方法进行制备，其在制备过程中所形成的氧化物半导体材料层501与公共电极搭接线200电连接。如图5所示，由于公共电极搭接线200具有良好的导电性，因此氧化物半导体材料层501上产生的电荷可以扩散至公共电极搭接线200中，进而降低有源层510的氧化物半导体层上的静电累积，避免了产生静电击穿现象，可以提高所制备的阵列基板的良率。
下面结合附图对本公开实施方式提供的阵列基板的各个部件进行详细说明：
氧化物薄膜晶体管800的有源层510的材料为氧化物半导体材料，可选的，有源层510的材料为非晶氧化物半导体材料。进一步地，非晶氧化物半导体材料可以为氧化锌、氧化铟、氧化锡、铟锌氧化物、氧化锌锡、氧化铝锌、氧化钇锌、氧化铟锡锌、铟镓锌氧化物、铟铝锌氧中的一种。
在本公开的一种实施方式中，如图9所示，氧化物薄膜晶体管800可以为底栅型氧化物薄膜晶体管800。如此，该阵列基板还包括栅极层和栅极绝缘层400，其中，栅极层设于有源层510与衬底基板100之间，且包含有氧化物薄膜晶体管800的栅极310；栅极绝缘层400设于栅极层与有源层510之间。进一步地，栅极层还可以包括栅极线。
可选的，如图6所示，栅极绝缘层400设置有暴露至少部分公共电极搭接线200的过孔402，即栅极绝缘层400上设置有过孔402，且过孔402在衬底基板100上的正投影与公共电极搭接线200在衬底基板100上的正投影至少部分重合；如图9所示，阵列基板还包括辅助引线630，辅助引线630设于栅极绝缘层400远离衬底基板100的一侧，且通过过孔402与公共电极搭接线200电连接。进一步地，如图10所示，过孔402可以完全暴露公共电极搭接线200，即公共电极搭接线200在衬底基板100上的正投影与过孔402在衬底基板100上的正投影重合。
如图8所示，阵列基板可以设置有源漏金属层600，且源漏金属层600包括各个氧化物薄膜晶体管800的源极610和漏极620。可选的，阵列基板的源漏金属层600还可以包括辅助引线630，辅助引线630与公共电极搭接线200电连接，且与氧化物薄膜晶体管800的源极610设于同一表面。进一步的，源漏金属层600还可以包括阵列基板的源漏层引线，例如包括阵列基板的数据线和电源线等。
可选的，阵列基板还可以包括覆盖各个氧化物薄膜晶体管800的钝化层710，且钝化层710远离衬底基板100的一侧可以设置有像素电极720，像素电极720与氧化物薄膜晶体管800的漏极620。可选的，在钝化层710和像素电极720之间还可以设置有平坦化层。
下面，示例性地介绍本公开的阵列基板的一种实现方式，以便进一步解释和说明本公开的阵列基板的结构和原理。
在该示例性地阵列基板中，如图9所示，该阵列基板包括衬底基板100、公共电极搭接线200、栅极层、栅极绝缘层400、氧化物半导体层、源漏金属层600、钝化层710和多个像素电极720。其中，
衬底基板100为玻璃基板，具有外围区和显示区。公共电极搭接线200设于衬底基板100的外围区。栅极层与公共电极搭接线200设于衬底基板100的同一侧且位于同一表面；栅极层位于衬底基板100的显示区且包括多根栅极线和用于形成氧化物薄膜晶体管800的多个栅极310。
栅极绝缘层400设于栅极层远离衬底基板100的一侧，且暴露公共电极搭接线200，即栅极绝缘层400在衬底基板100上的正投影与公共电极搭接线200在衬底基板100上的完全不重合。氧化物半导体层含有用于形成氧化物薄膜晶体管800的多个有源层510，且氧化物半导体层在衬底基板100上的正投影与公共电极搭接线200在衬底基板100上的正投影完全不重合。其中，氧化物半导体层为通过对与公共电极搭接线200电连接的氧化物半导体材料层501进行图案化处理而获得的。
源漏金属层600设于氧化物半导体层远离衬底基板100的一侧，源漏金属层600包括与公共电极搭接线200通过过孔402连接的辅助引线630、多根源漏层引线、各个氧化物薄膜晶体管800的源极610和漏极620；其中，辅助引线630设于外围区，且源漏层引线、源极610和漏极620设于显示区。
钝化层710形成于源漏金属层600远离衬底基板100的一侧。多个像素电极720设于钝化层710远离衬底基板100的一侧；多个像素电极720与多个漏极620通过过孔一一对应连接。
由于本公开的阵列基板可以通过本公开提供的阵列基板的制备方法进行制备，因此本公开的阵列基板的结构、原理和效果已经在本公开提供的阵列基板的制备方法中进行了详细描述，在此不再赘述。
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，所述阵列基板包括显示区和围绕所述显示区的外围区；所述阵列基板的制备方法包括：
提供衬底基板；
在所述衬底基板的一侧形成公共电极搭接线和栅极层；其中，所述公共电极搭接线位于所述外围区；
形成栅极绝缘材料层，所述栅极绝缘材料层覆盖所述栅极层和所述公共电极搭接线；
对所述栅极绝缘材料层进行图案化处理，形成具有过孔的栅极绝缘层，所述栅极绝缘层覆盖所述栅极层，且所述过孔在所述衬底基板的正投影与所述公共电极搭接线在所述衬底基板的正投影至少部分重叠；
在所述显示区和外围区，在所述栅极绝缘层远离所述衬底基板的一侧形成氧化物半导体材料层，所述氧化物半导体材料层通过所述过孔与至少部分所述公共电极搭接线电连接；
对所述氧化物半导体材料层进行图案化处理，形成在所述显示区具有多个有源层的氧化物半导体层，在所述外围区所述氧化物半导体层在所述衬底基板上的正投影与所述公共电极搭接线在所述衬底基板的正投影至多部分重叠，且任一所述有源层与所述公共电极搭接线相互绝缘。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述氧化物半导体材料层的材料为氧化锌、氧化铟、氧化锡、铟锌氧化物、氧化锌锡、氧化铝锌、氧化钇锌、氧化铟锡锌、铟镓锌氧化物、铟铝锌氧中的一种。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述公共电极搭接线在所述衬底基板的正投影与所述过孔在所述衬底基板的正投影重合。
4.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括：
形成源漏金属层，所述源漏金属层包括与多个所述有源层一一对应电连接的多个源极、与多个所述有源层一一对应电连接的地多个漏极以及与所述公共电极搭接线电连接的辅助引线。
5.根据权利要求4所述的阵列基板的制备方法，其特征在于，在阵列基板的外围区设置所述辅助引线。
6.一种阵列基板，其特征在于，包括：
衬底基板；
公共电极搭接线和栅极层，设于所述衬底基板的一侧；所述公共电极搭接线位于外围区；
栅极绝缘层，设于所述栅极层和所述公共电极搭接线远离所述衬底基板的一侧；所述栅极绝缘层设置过孔，所述过孔在所述衬底基板的正投影与所述公共电极搭接线在所述衬底基板的正投影至少部分重叠；
多个氧化物薄膜晶体管，与所述公共电极搭接线设于所述衬底基板的同一侧；其中，所述栅极层包含有氧化物薄膜晶体管的栅极；
其中，任一所述氧化物薄膜晶体管的有源层为通过对与所述公共电极搭接线电连接的氧化物半导体材料层进行图案化处理而获得的，且任一所述氧化物薄膜晶体管的有源层与所述公共电极搭接线相互绝缘。
7.根据权利要求6所述的阵列基板，其特征在于，所述氧化物半导体材料层的材料为氧化锌、氧化铟、氧化锡、铟锌氧化物、氧化锌锡、氧化铝锌、氧化钇锌、氧化铟锡锌、铟镓锌氧化物、铟铝锌氧中的一种。
8.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括：
辅助引线，设于所述栅极绝缘层远离所述衬底基板的一侧，且通过所述过孔与所述公共电极搭接线电连接。
9.根据权利要求8所述的阵列基板，其特征在于，所述公共电极搭接线在所述衬底基板的正投影与所述过孔在所述衬底基板的正投影重合。
10.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括：
辅助引线，与所述公共电极搭接线电连接，且与所述氧化物薄膜晶体管的源极设于同一表面。
CN201910913692.1A 2019-09-25 2019-09-25 阵列基板及其制备方法 Active CN110518023B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910913692.1A CN110518023B (zh) 2019-09-25 2019-09-25 阵列基板及其制备方法
PCT/CN2020/117632 WO2021057883A1 (zh) 2019-09-25 2020-09-25 阵列基板及其制备方法、显示装置
US17/298,493 US20220278134A2 (en) 2019-09-25 2020-09-25 Array substrate and method of manufacturing the same, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910913692.1A CN110518023B (zh) 2019-09-25 2019-09-25 阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN110518023A CN110518023A (zh) 2019-11-29
CN110518023B true CN110518023B (zh) 2021-12-24

Family

ID=68633770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910913692.1A Active CN110518023B (zh) 2019-09-25 2019-09-25 阵列基板及其制备方法

Country Status (3)

Country Link
US (1) US20220278134A2 (zh)
CN (1) CN110518023B (zh)
WO (1) WO2021057883A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518023B (zh) * 2019-09-25 2021-12-24 福州京东方光电科技有限公司 阵列基板及其制备方法
CN111128025B (zh) * 2019-12-30 2021-11-26 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238863A (ja) * 2012-07-10 2012-12-06 Semiconductor Energy Lab Co Ltd 半導体装置
CN104392990A (zh) * 2014-11-25 2015-03-04 合肥鑫晟光电科技有限公司 一种阵列基板及显示装置
CN106684070A (zh) * 2017-01-22 2017-05-17 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法
CN106847826A (zh) * 2017-02-09 2017-06-13 京东方科技集团股份有限公司 一种阵列基板、显示装置以及阵列基板的制备方法
US9812436B2 (en) * 2013-10-02 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. SCRs with checker board layouts
CN107589606A (zh) * 2017-09-05 2018-01-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108987445A (zh) * 2018-07-16 2018-12-11 京东方科技集团股份有限公司 一种阵列基板、电致发光显示面板及显示装置
CN109952532A (zh) * 2017-08-08 2019-06-28 京东方科技集团股份有限公司 阵列基板、显示装置和制造阵列基板的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157263A (ja) * 2015-02-24 2016-09-01 京セラディスプレイ株式会社 タッチパネル付液晶表示装置
CN104766868B (zh) * 2015-03-24 2018-03-27 深圳市华星光电技术有限公司 阵列基板及显示面板
CN110518023B (zh) * 2019-09-25 2021-12-24 福州京东方光电科技有限公司 阵列基板及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238863A (ja) * 2012-07-10 2012-12-06 Semiconductor Energy Lab Co Ltd 半導体装置
US9812436B2 (en) * 2013-10-02 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. SCRs with checker board layouts
CN104392990A (zh) * 2014-11-25 2015-03-04 合肥鑫晟光电科技有限公司 一种阵列基板及显示装置
CN106684070A (zh) * 2017-01-22 2017-05-17 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法
CN106847826A (zh) * 2017-02-09 2017-06-13 京东方科技集团股份有限公司 一种阵列基板、显示装置以及阵列基板的制备方法
CN109952532A (zh) * 2017-08-08 2019-06-28 京东方科技集团股份有限公司 阵列基板、显示装置和制造阵列基板的方法
CN107589606A (zh) * 2017-09-05 2018-01-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN108987445A (zh) * 2018-07-16 2018-12-11 京东方科技集团股份有限公司 一种阵列基板、电致发光显示面板及显示装置

Also Published As

Publication number Publication date
US20220278134A2 (en) 2022-09-01
US20220028901A1 (en) 2022-01-27
CN110518023A (zh) 2019-11-29
WO2021057883A1 (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
US9935163B2 (en) Display device and method for manufacturing the same
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
KR101627136B1 (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN102456696B (zh) 显示装置及其制造方法
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
WO2013137045A1 (ja) 半導体装置およびその製造方法
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US20220102462A1 (en) Display Substrate and Preparation Method Thereof, Bonding Method of Display Panel, and Display Apparatus
CN109742106B (zh) 显示面板及其制作方法、显示装置
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN112310044B (zh) 一种显示基板及其制备方法、显示装置
CN108428730B (zh) Oled显示基板及其制作方法、显示装置
KR20150061302A (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
CN111668242A (zh) Oled显示面板及其制备方法
CN110718563B (zh) 一种显示基板及其制备方法、显示装置
CN109427820B (zh) 一种显示装置用基板及其制备方法、显示面板
CN112420784A (zh) 一种阵列基板及其制备方法与显示面板
CN104716160A (zh) 有机发光显示装置
CN110518023B (zh) 阵列基板及其制备方法
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
CN111276527A (zh) 一种显示面板及其制作方法
EP2983204B1 (en) Display device and method for manufacturing the same
WO2022141444A1 (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant