CN104766868B - 阵列基板及显示面板 - Google Patents

Abstract

本发明提供一种阵列基板及显示面板。所述阵列基板包括基板，所述基板包括第一表面，所述阵列基板还包括多条数据线和多条栅极线,所述数据线与所述栅极线交叉设置在所述基板的第一表面上，所述阵列基板还包括多个呈阵列分布的多个薄膜晶体管；所述薄膜晶体管包括：设置在所述第一表面中部的栅极，所述栅极连接所述栅极线；设置在所述栅极及所述第一表面的栅极绝缘层；设置在所述栅极绝缘层上的有源层，所述有源层在所述数据线和所述栅极线交叉处的宽度为第一尺寸，所述有源层在所述数据线未与所述栅极线交叉处的宽度为第二尺寸；间隔设置在所述有源层上的源极和漏极，所述源极连接所述数据线；所述第一尺寸大于所述第二尺寸。

Description

阵列基板及显示面板

技术领域

本发明涉显示领域，尤其涉及一种阵列基板及显示面板。

背景技术

随着技术的进步，平面显示器等显示装置得到了越来越广泛地应用。薄膜晶体管阵列基板，简称阵列基板是显示装置中的一个常见的元件，阵列基板质量的好坏直接影响到显示装置质量的好坏。通常情况下，阵列基板包括交叉设置的数据线和栅极线，数据线和栅极线之间交叉的地方容易发生静电释放(Electro-Static Discharge，ESD)从而使得数据线和栅极线交叉的地方被静电损坏。当数据线和栅极线交叉的地方发生ESD时，会导致显示面板不能正常显示，从而影响显示装置的显示品质。

发明内容

本发明提供一种阵列基板，所述阵列基板包括基板，所述基板包括第一表面，所述阵列基板还包括多条数据线和多条栅极线,所述数据线与所述栅极线交叉设置在所述基板的第一表面上，所述阵列基板还包括多个呈阵列分布的多个薄膜晶体管；

所述薄膜晶体管包括：

设置在所述第一表面中部的栅极，所述栅极连接所述栅极线；

设置在所述栅极及所述第一表面的栅极绝缘层；

设置在所述栅极绝缘层上的有源层，所述有源层在所述数据线和所述栅极线交叉处的宽度为第一尺寸，所述有源层在所述数据线未与所述栅极线交叉处的宽度为第二尺寸；

间隔设置在所述有源层上的源极和漏极，所述源极连接所述数据线；

所述第一尺寸大于所述第二尺寸。

其中，所述有源层在所述数据线和所述栅极线交叉处的长度为第三尺寸，所述栅极线的宽度为第四尺寸，第三尺寸大于所述第四尺寸。

其中，所述第三尺寸等于所述第一尺寸；或者，所述第三尺寸小于所述第一尺寸；或者所述第三尺寸大于所述第一尺寸。

其中，所述有源层、所述源极和所述栅极形成时是通过半灰阶光罩工艺形成。

其中，所述薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置在所述源极与所述有源层之间，用于减少所述源极与所述有源层之间的接触电阻。

其中，所述薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置在所述漏极与所述有源层之间，用于减少所述漏极与所述有源层之间的接触电阻。

其中，所述薄膜晶体管还包括钝化层，所述钝化层对应所述漏极设置有通孔，所述钝化层上设置像素电极，且所述像素电极通过所述通孔连接所述漏极。

其中，所述栅极、所述源极、所述漏极、所述栅极线及所述数据线中的至少一个的材料包括铜。

本发明还提供了一种显示面板，所述显示面板包括前述任意一项所述的阵列基板。

当所述数据线和所述栅极线存在静电时，静电通过所述有源层释放出去时，由于本发明的阵列基板由于所述第一尺寸大于所述第二尺寸，即在所述数据线与所述栅极线的交叉的地方，所述有源层的宽度大于所述数据线和所述栅极线的交叉处的宽度，因此，相较于现有技术，在所述数据线和所述栅极线的交叉的地方本发明的阵列基板的有源层具有较大的面积，因而能够更好地将静电释放出去。能够较好地防止静电将交叉位置的所述数据线和所述栅极线烧坏，从而能够有效地防止了ESD的发生，进而提高了所述阵列基板及包括所述阵列基板的显示面板的质量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明第一较佳实施方式的阵列基板的结构示意图。

图2为图1中沿a-a’线的剖面结构示意图。

图3为本发明第二较佳实施方式的阵列基板的结构示意图。

图4为图3中沿a-a’线的剖面结构示意图。

图5为本发明一较佳实施方式的显示面板的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请一并参阅图1和图2，图1为本发明第一较佳实施方式的阵列基板的结构示意图。图2为图1中沿a-a’线的剖面结构示意图。所述阵列基板10包括基板110，所述基板110包括一表面，为了方便描述，所述表面命名为第一表面111。所述阵列基板10还包括多条数据线120和多条栅极线130，所述数据线120和所述栅极线130交叉设置在所述基板110的第一表面111上。所述阵列基板10还包括多个呈阵列分布的多个薄膜晶体管150。所述薄膜晶体管150包括：设置在所述第一表面111中部的栅极151，所述栅极151连接所述栅极线130；设置在所述栅极151及所述第一表面111的栅极绝缘层152；设置在所述栅极绝缘层152上的有源层153，所述有源层153在所述数据线120和所述栅极线130交叉处的宽度为第一尺寸，所述有源层153在所述数据线120未与所述栅极线130交叉处的尺寸为第二尺寸；间隔设置在所述有源层153上的源极154和漏极155，所述源极154连接所述数据下120；其中，所述第一尺寸大于所述第二尺寸。

所述有源层153在所述数据线120和所述栅极线130交叉处的长度为第三尺寸，所述栅极线130的宽度为第四尺寸，所述第三尺寸大于所述第四尺寸。

所述栅极151、所述源极154、所述漏极155、所述数据线120及所述栅极线130中的至少一个的材料包括铜。在现有技术中，所述栅极151、所述源极154、所述漏极155、所述数据线120及所述栅极线130的材料一般为铝和钼，但是铝的导电率不能够满足大尺寸和高分片率的要求。铜的导电率远远优于铝，对于15.0寸的极速扩展图形阵列(Ultra eXtendedGraphics Array，UXGA)显示屏，采用铜取代铝作为导电金属材料，包括所述阵列基板10的显示面板的分辨率可以提升35.2％，亮度可以提高32％，同时，线负载能够大大降低。

所述薄膜晶体管150可以由以下方式形成。

步骤S101，在所述基板110的第一表面111的中部形成所述栅极151。具体地，在所述基板110的第一表面111设置一层金属层，为了方便描述，所述金属层命名为第一金属层，所述第一金属层可以通过物理溅射的工艺沉淀而成。可以理解地，在其他实施方式中，所述第一金属层的形成并不局限于通过物理溅射工艺形成。接着，图案化所述第一金属层，去除所述第一表面111其余部分的第一金属层，保留设置在所述第一表面111中部的第一金属层，设置在所述第一表面111中部的第一金属层即为栅极151。所述栅极151的材料可以为但不仅限于为包含铜的金属。

步骤S102，在所述栅极151及所述第一表面111上形成所述栅极绝缘层152。由于所述基板110的第一表面111的中部形成有所述栅极151，所述步骤S102就是在所述栅极151及所述第一表面111未覆盖所述栅极151的表面上形成所述栅极绝缘层152。所述栅极绝缘层152的材料可以为但不仅限于为SiNx。

步骤S103，在所述栅极绝缘层152上沉淀一层有源层153，在所述有源层153上形成一层第二金属层。所述有源层153也可以包括非晶硅层和掺杂的非晶硅层，所述非晶硅层邻近所述栅极绝缘层152设置，所述掺杂的非晶硅层层叠设置在所述非晶硅层上。所述非晶硅和所述掺杂的非晶硅层可以通过等离子增强化学气相沉积法(Plasma Enhanced ChemicalVapor Deposition，PECVD)形成。所述第二金属层可以通过但不局限于通过物理溅射工艺形成。

步骤S104，对所述有源层153及所述第二金属层采用半灰阶光罩(half tonemask)工艺形成图案化得所述有源层153以及间隔设置在所述有源层153的所述源极154和所述漏极155。在所述数据线120与所述栅极线130交叉处，所述有源层153的宽度为第一尺寸，在图2中，所述有源层153的宽度为左右方向的尺寸。所述有源层153在所述数据线120未与所述栅极线130交叉处的宽度为第二尺寸。所述第一尺寸大于所述第二尺寸。因此，在图1中可见，所述有源层153在所述数据线120与所述栅极线130交叉的地方的宽度大于所述有源层153在所述数据线120未与所述栅极线130交叉的地方的宽度。所述有源层153在所述数据线120和所述栅极线130交叉处的长度为第三尺寸，所述栅极线130的宽度为第四尺寸，所述第三尺寸大于所述第四尺寸。所述有源层153在所述数据线120和所述栅极线130交叉处的长度是指在所述数据线120和所述栅极线130的交叉处，所述有源层153上下方向的尺寸。由于所述第一尺寸大于所述第二尺寸，所述第三尺寸大于所述第四尺寸，因此，在图1中可见，在所述数据线120和所述栅极线130的交叉处，所述有源层153的尺寸大于所述数据线120与所述栅极线130的尺寸。

当所述数据线120和所述栅极线130存在静电时，静电通过所述有源层153释放出去时，由于本发明的阵列基板10由于所述第一尺寸大于所述第二尺寸，即在所述数据线120与所述栅极线130的交叉的地方，所述有源层153的宽度大于所述数据线120和所述栅极线130的交叉处的宽度，因此，相较于现有技术，在所述数据线120和所述栅极线130的交叉的地方本发明的阵列基板10的有源层153具有较大的面积，因而能够更好地将静电释放出去。能够较好地防止静电将交叉位置的所述数据线120和所述栅极线130烧坏，从而能够有效地防止了ESD的发生，进而提高了所述阵列基板10的质量。

在一实施方式中，所述第三尺寸等于所述第一尺寸。在另一实施方式中，所述第三尺寸小于所述第一尺寸，在其他实施方式中，所述第三尺寸大于所述第一尺寸。

所述薄膜晶体管150还包括钝化层156，所述钝化层156对应所述漏极155设置有通孔1561，即，所述钝化层156上设置有通孔1561且所述通孔1561对应所述漏极155设置。所述钝化层156上设置像素电极160，所述像素电极160通过所述通孔1561与所述漏极155电连接。所述钝化层156设置在所述源极154、所述漏极155以及未被所述源极154和所述漏极155覆盖的所述有源层153上。所述钝化层156起到对所述源极154、所述漏极155及未被所述源极154和所述漏极155覆盖的所述有源层153的保护作用。在所述钝化层156的通孔1561形成之后，在所述钝化层156上通过但不仅限于物理溅射工艺沉淀一层透明导电层，然后再图案化所述透明导电层以形成所述像素电极160。所述透明导电层可以为但不仅限于为铟锡氧化物(Indium Tin Oxides，ITO)。

请一并参阅图3和图4，图3为本发明第二较佳实施方式的阵列基板的结构示意图。图4为图3中沿a-a’线的剖面结构示意图。所述阵列基板10包括基板110，所述基板110包括一表面，为了方便描述，所述表面命名为第一表面111。所述阵列基板10还包括多条数据线120和多条栅极线130，所述数据线120和所述栅极线130交叉设置在所述基板110的第一表面111上。所述阵列基板10还包括多个呈阵列分布的多个薄膜晶体管150。所述薄膜晶体管150包括：设置在所述第一表面111中部的栅极151，所述栅极151连接所述栅极线130；设置在所述栅极151及所述第一表面111的栅极绝缘层152；设置在所述栅极绝缘层152上的有源层153，所述有源层153在所述数据线120和所述栅极线130交叉处的宽度为第一尺寸，所述有源层153在所述数据线120未与所述栅极线130交叉处的尺寸为第二尺寸；间隔设置在所述有源层153上的源极154和漏极155，所述源极154连接所述数据下120；其中，所述第一尺寸大于所述第二尺寸。

所述有源层153在所述数据线120和所述栅极线130交叉处的长度为第三尺寸，所述栅极线130的宽度为第四尺寸，所述第三尺寸大于所述第四尺寸。

所述栅极151、所述源极154、所述漏极155、所述数据线120及所述栅极线130中的至少一个的材料包括铜。在现有技术中，所述栅极151、所述源极154、所述漏极155、所述数据线120及所述栅极线130的材料一般为铝和钼，但是铝的导电率不能够满足大尺寸和高分片率的要求。铜的导电率远远优于铝，对于15.0寸的极速扩展图形阵列(Ultra eXtendedGraphics Array，UXGA)显示屏，采用铜取代铝作为导电金属材料，包括所述阵列基板10的显示面板的分辨率可以提升35.2％，亮度可以提高32％，同时，线负载能够大大降低。

所述栅极151、所述源极154、所述漏极155、所述数据线120及所述栅极线130中的至少一个的材料包括铜。在现有技术中，所述栅极151、所述源极154、所述漏极155、所述数据线120及所述栅极线130的材料一般为铝和钼，但是铝的导电率不能够满足大尺寸和高分片率的要求。铜的导电率远远优于铝，对于15.0寸的极速扩展图形阵列(Ultra eXtendedGraphics Array，UXGA)显示屏，采用铜取代铝作为导电金属材料，包括所述阵列基板10的显示面板的分辨率可以提升35.2％，亮度可以提高32％，同时，线负载能够大大降低。

所述薄膜晶体管150可以由以下方式形成。

步骤S101，在所述基板110的第一表面111的中部形成所述栅极151。具体地，在所述基板110的第一表面111设置一层金属层，为了方便描述，所述金属层命名为第一金属层，所述第一金属层可以通过物理溅射的工艺沉淀而成。可以理解地，在其他实施方式中，所述第一金属层的形成并不局限于通过物理溅射工艺形成。接着，图案化所述第一金属层，去除所述第一表面111其余部分的第一金属层，保留设置在所述第一表面111中部的第一金属层，设置在所述第一表面111中部的第一金属层即为栅极151。所述栅极151的材料可以为但不仅限于为包含铜的金属。

步骤S102，在所述栅极151及所述第一表面111上形成所述栅极绝缘层152。由于所述基板110的第一表面111的中部形成有所述栅极151，所述步骤S102就是在所述栅极151及所述第一表面111未覆盖所述栅极151的表面上形成所述栅极绝缘层152。所述栅极绝缘层152的材料可以为但不仅限于为SiNx。

步骤S103，在所述栅极绝缘层152上沉淀一层有源层153，在所述有源层153上形成一层第二金属层。所述有源层153也可以包括非晶硅层和掺杂的非晶硅层，所述非晶硅层邻近所述栅极绝缘层152设置，所述掺杂的非晶硅层层叠设置在所述非晶硅层上。所述非晶硅和所述掺杂的非晶硅层可以通过等离子增强化学气相沉积法(Plasma Enhanced ChemicalVapor Deposition，PECVD)形成。所述第二金属层可以通过但不局限于通过物理溅射工艺形成。

步骤S104，对所述有源层153及所述第二金属层采用半灰阶光罩(half tonemask)工艺形成图案化得所述有源层153以及间隔设置在所述有源层153的所述源极154和所述漏极155。在所述数据线120与所述栅极线130交叉处，所述有源层153的宽度为第一尺寸，在图4中，所述有源层153的宽度为左右方向的尺寸。所述有源层153在所述数据线120未与所述栅极线130交叉处的宽度为第二尺寸。所述第一尺寸大于所述第二尺寸。因此，在图3中可见，所述有源层153在所述数据线120与所述栅极线130交叉的地方的宽度大于所述有源层153在所述数据线120未与所述栅极线130交叉的地方的宽度。所述有源层153在所述数据线120和所述栅极线130交叉处的长度为第三尺寸，所述栅极线130的宽度为第四尺寸，所述第三尺寸大于所述第四尺寸。所述有源层153在所述数据线120和所述栅极线130交叉处的长度是指在所述数据线120和所述栅极线130的交叉处，所述有源层153上下方向的尺寸。由于所述第一尺寸大于所述第二尺寸，所述第三尺寸大于所述第四尺寸，因此，在图3中可见，在所述数据线120和所述栅极线130的交叉处，所述有源层153的尺寸大于所述数据线120与所述栅极线130的尺寸。

当所述数据线120和所述栅极线130存在静电时，静电通过所述有源层153释放出去时，由于本发明的阵列基板10由于所述第一尺寸大于所述第二尺寸，即在所述数据线120与所述栅极线130的交叉的地方，所述有源层153的宽度大于所述数据线120和所述栅极线130的交叉处的宽度，因此，相较于现有技术，在所述数据线120和所述栅极线130的交叉的地方本发明的阵列基板10的有源层153具有较大的面积，因而能够更好地将静电释放出去。能够较好地防止静电将交叉位置的所述数据线120和所述栅极线130烧坏，从而能够有效地防止了ESD的发生，进而提高了所述阵列基板10的质量。

在一实施方式中，所述第三尺寸等于所述第一尺寸。在另一实施方式中，所述第三尺寸小于所述第一尺寸，在其他实施方式中，所述第三尺寸大于所述第一尺寸。

所述薄膜晶体管150还包括第一欧姆接触层157，所述第一欧姆接触层157设置在所述源极154与所述有源层153之间，用于减少所述源极154与所述有源层153之间的接触电阻。

所述薄膜晶体管150还包括第二欧姆接触层158，所述第二欧姆接触层158设置在所述漏极155与所述有源层153之间，用于减少所述漏极155与所述有源层153之间的接触电阻。

所述薄膜晶体管150还包括钝化层156，所述钝化层156对应所述漏极155设置有通孔1561，即，所述钝化层156上设置有通孔1561且所述通孔1561对应所述漏极155设置。所述钝化层156上设置像素电极160，所述像素电极160通过所述通孔1561与所述漏极155电连接。所述钝化层156设置在所述源极154、所述漏极155以及未被所述源极154和所述漏极155覆盖的所述有源层153上。所述钝化层156起到对所述源极154、所述漏极155及未被所述源极154和所述漏极155覆盖的所述有源层153的保护作用。在所述钝化层156的通孔1561形成之后，在所述钝化层156上通过但不仅限于物理溅射工艺沉淀一层透明导电层，然后再图案化所述透明导电层以形成所述像素电极160。所述透明导电层可以为但不仅限于为铟锡氧化物(Indium Tin Oxides，ITO)。

本发明还提供了一种显示面板1，请一并参阅图5，图5为本发明一较佳实施方式的显示面板的结构示意图。所述显示面板1包括前述任意实施方式所述的阵列基板10，在此不再赘述。

以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (8)

1.一种阵列基板，其特征在于，所述阵列基板包括基板，所述基板包括第一表面，所述阵列基板还包括多条数据线和多条栅极线,所述数据线与所述栅极线交叉设置在所述基板的第一表面上，所述阵列基板还包括多个呈阵列分布的多个薄膜晶体管；

所述薄膜晶体管包括：

设置在所述第一表面中部的栅极，所述栅极连接所述栅极线；

设置在所述栅极及所述第一表面的栅极绝缘层；

设置在所述栅极绝缘层上的有源层，所述有源层在所述数据线和所述栅极线交叉处的宽度为第一尺寸，所述阵列基板对应所述数据线未与所述栅极线交叉处均设置有所述有源层，且所述有源层在所述数据线未与所述栅极线交叉处的宽度为第二尺寸，所述有源层在所述数据线和所述栅极线交叉处的长度为第三尺寸，所述栅极线的宽度为第四尺寸，其中，所述有源层的宽度为左右方向的尺寸，所述有源层的长度为上下方向的尺寸；

间隔设置在所述有源层上的源极和漏极，所述源极连接所述数据线；

所述第一尺寸大于所述第二尺寸，第三尺寸大于所述第四尺寸，使得在所述数据线和所述栅极线的交叉处所述有源层的尺寸大于所述数据线与所述栅极线的尺寸。

2.如权利要求1所述的阵列基板，其特征在于，所述第三尺寸等于所述第一尺寸；或者，所述第三尺寸小于所述第一尺寸；或者所述第三尺寸大于所述第一尺寸。

3.如权利要求2所述的阵列基板，其特征在于，所述有源层、所述源极和所述栅极形成时是通过半灰阶光罩工艺形成。

4.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管还包括第一欧姆接触层，所述第一欧姆接触层设置在所述源极与所述有源层之间，用于减少所述源极与所述有源层之间的接触电阻。

5.如权利要求4所述的阵列基板，其特征在于，所述薄膜晶体管还包括第二欧姆接触层，所述第二欧姆接触层设置在所述漏极与所述有源层之间，用于减少所述漏极与所述有源层之间的接触电阻。

6.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管还包括钝化层，所述钝化层对应所述漏极设置有通孔，所述钝化层上设置像素电极，且所述像素电极通过所述通孔连接所述漏极。

7.如权利要求1所述的阵列基板，其特征在于，所述栅极、所述源极、所述漏极、所述栅极线及所述数据线中的至少一个的材料包括铜。

8.一种显示面板，其特征在于，所述显示面板包括如权利要求1至7任意一项所述的阵列基板。