CN106847826A - 一种阵列基板、显示装置以及阵列基板的制备方法 - Google Patents

一种阵列基板、显示装置以及阵列基板的制备方法 Download PDF

Info

Publication number
CN106847826A
CN106847826A CN201710071850.4A CN201710071850A CN106847826A CN 106847826 A CN106847826 A CN 106847826A CN 201710071850 A CN201710071850 A CN 201710071850A CN 106847826 A CN106847826 A CN 106847826A
Authority
CN
China
Prior art keywords
metal layer
layer
sophisticated
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710071850.4A
Other languages
English (en)
Other versions
CN106847826B (zh
Inventor
臧鹏程
黄炜赟
王杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710071850.4A priority Critical patent/CN106847826B/zh
Publication of CN106847826A publication Critical patent/CN106847826A/zh
Application granted granted Critical
Publication of CN106847826B publication Critical patent/CN106847826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例提供一种阵列基板、显示装置以及阵列基板的制备方法，涉及显示技术领域，能够解决阵列基板的工艺制程中，在形成最后一层导电层之前，已经形成的金属层上的静电累积难以导出的问题。包括设置在衬底基板上的第一金属层、第二金属层、以及位于第一金属层和第二金属层之间的绝缘层，第一金属层包括第一信号线引线，还包括位于绝缘层和第二金属层之间的半导体层，半导体层包括半导体图案。第二金属层包括第一除静电辅助图案，第一除静电辅助图案与半导体图案电连接。在第一信号线引线的侧边有第一尖端突出部，至少一个第一尖端突出部的尖端在半导体层的正投影位于半导体图案的边界内，构成金属绝缘层半导体MIS结构。

Description

一种阵列基板、显示装置以及阵列基板的制备方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示装置以及阵列基板的制备方法。
背景技术
在阵列基板的制造技术领域，静电(Electro-Static discharge，ESD)一直是一个难以解决的问题，静电会导致产品良率降低、成本增加、产能下降，一直影响着显示装置的品质。
在阵列基板的工艺制程中，阵列基板在各道膜层工序之间的传输通常都是通过滚动滑轮移动的，滚动滑轮滚动以推动阵列基板移动的过程中，滚动滑轮与阵列基板之间会由于不断摩擦而产生静电荷。而且，阵列基板在成膜机台上进行每一步工艺制程时，用于对阵列基板进行支撑的支撑端与阵列基板之间也会由于接触和摩擦而产生静电荷。产生的静电荷会在阵列基板上不断累积，当静电荷累积到一定程度，就可能在阵列基板上导致金属信号线之间发生静电击穿的现象，从而将不同层的金属信号线之间的绝缘层击穿，造成金属信号线层级之间的短路，导致最终制得的显示面板在击穿位置处出现亮点、暗点、暗线等位线(Bit Line)不良，进而影响显示面板的显示效果，降低显示面板制造的良率。
现有的阵列基板除静电方式主要是通过在阵列基板上围绕显示区域的非显示区域内设置静电防护电路，通过将静电防护电路外接接地，以将阵列基板上产生和累积的静电导出。
但是，静电防护电路只有在阵列基板上最后一层的导电层制作完成并通过过孔与下方金属层导通后才能够形成静电保护电路，以实现将阵列基板上各导电层上累积的静电连通释放的功能，在导通形成静电保护电路之前，在阵列基板上的金属层上产生并累积的电荷无法通过该静电防护电路消除或导出。
发明内容
本发明实施例提供一种阵列基板、显示装置以及阵列基板的制备方法，能够解决阵列基板的工艺制程中，在形成最后一层导电层之前，已经形成的金属层上的静电累积难以导出的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的一方面，提供一种阵列基板，包括设置在衬底基板上的第一金属层、第二金属层、以及位于第一金属层和第二金属层之间的绝缘层，第一金属层包括设置于非显示区域的第一信号线引线，还包括位于绝缘层和第二金属层之间的半导体层，半导体层包括位于非显示区域的半导体图案。第二金属层包括设置于非显示区域的第一除静电辅助图案，第一除静电辅助图案与半导体图案电连接。在第一信号线引线的侧边突出设置有第一尖端突出部，至少一个第一尖端突出部的尖端在半导体层的正投影位于半导体图案的边界范围内，构成金属绝缘层半导体MIS结构。
进一步的，第一金属层还包括第二除静电辅助图案，第二除静电辅助图案包括第二尖端突出部，第二尖端突出部与第一尖端突出部的尖端相对可形成尖端放电结构。
可选的，第二金属层还包括第三除静电辅助图案，第三除静电辅助图案包括第三尖端突出部，第三尖端突出部与第一尖端突出部的尖端相对可形成尖端放电结构。
优选的，半导体图案在第一金属层的正投影覆盖尖端放电结构或尖端放电结构在第一金属层上的正投影。
进一步的，第二金属层包括设置于非显示区域的第二信号线引线，在第二信号线引线侧边突出设置有第四尖端突出部，第四尖端突出部与半导体图案电连接。第一金属层还包括第四除静电辅助图案，至少一个第四尖端突出部的尖端在半导体层的正投影以及第四除静电辅助图案在半导体层的正投影位于半导体图案的边界范围内，构成金属绝缘层半导体MIS结构。
进一步的，第一金属层还包括第五除静电辅助图案，第五除静电辅助图案包括第五尖端突出部，第五尖端突出部与第四尖端突出部的尖端相对可形成尖端放电结构。
可选的，第二金属层还包括第六除静电辅助图案，第六除静电辅助图案包括第六尖端突出部，第六尖端突出部与第四尖端突出部的尖端相对可形成尖端放电结构。
优选的，半导体图案在第一金属层的正投影覆盖尖端放电结构在第一金属层上的正投影。
本发明实施例的另一方面，提供一种显示装置，包括以上任一项所述的阵列基板。
本发明实施例的再一方面，提供一种阵列基板的制备方法，包括在衬底基板上形成第一金属层，第一金属层包括设置于非显示区域的第一信号线引线，在第一信号线引线的侧边突出设置第一尖端突出部。在具有第一金属层的衬底基板上，形成绝缘层。在具有绝缘层的衬底基板上，形成半导体层，半导体层包括位于非显示区域的半导体图案。在具有半导体层的衬底基板上，形成第二金属层，第二金属层包括设置于非显示区域的第一除静电辅助图案，第一除静电辅助图案与半导体图案电连接。其中，半导体图案在第一金属层的正投影至少与至少一个第一尖端突出部的尖端部分重叠，构成金属绝缘层半导体MIS结构。
本发明实施例提供一种阵列基板、显示装置以及阵列基板的制备方法，包括设置在衬底基板上的第一金属层、第二金属层、以及位于第一金属层和第二金属层之间的绝缘层，第一金属层包括设置于非显示区域的第一信号线引线，还包括位于绝缘层和第二金属层之间的半导体层，半导体层包括位于非显示区域的半导体图案。第二金属层包括设置于非显示区域的第一除静电辅助图案，第一除静电辅助图案与半导体图案电连接。在第一信号线引线的侧边突出设置有第一尖端突出部，至少一个第一尖端突出部的尖端在半导体层的正投影位于半导体图案的边界范围内，构成金属绝缘层半导体MIS结构。在第一信号线引线侧边突出设置有第一尖端突出部，使得在第一信号线引线上产生的静电荷在第一尖端突出部位置处累积，半导体层上的半导体图案与第二金属层上的第一除静电辅助图案之间电连接，第一尖端突出部的尖端在半导体层的正投影位于半导体图案的边界范围内，构成金属绝缘层半导体MIS结构。其中，MIS结构通常情况下可以近似作为一个电容，当MIS结构的金属层一侧或半导体层一侧产生强电场达到临界值时，MIS结构的金属层与半导体层之间能够瞬间接通导电，电荷释放后MIS结构重新回复为电容状态。在第一信号线引线上产生的静电荷在第一尖端突出部上逐渐累积产生强电场，强电场达到MIS结构的临界值时，会使MIS结构的电容瞬间变小，从而将第一金属层与第二金属层之间导通，释放累积在第一尖端突出部上的静电荷，MIS结构重新恢复电容的性质，当第一信号线引线上产生的静电荷在第一尖端突出部上逐渐累积电量增大至临界值时MIS结构再次导通放电，以对第一信号线引线上不断产生的静电荷进行多次的释放。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的层级结构示意图之一；
图3为本发明实施例提供的一种阵列基板上形成MIS结构的结构示意图之一；
图4为图3的B-B剖视图；
图5为本发明实施例提供的一种阵列基板的层级结构示意图之二；
图6为本发明实施例提供的一种阵列基板上形成MIS结构的结构示意图之二；
图7为本发明实施例提供的一种阵列基板上形成同层的尖端放电结构的结构示意图之一；
图8为本发明实施例提供的一种阵列基板上形成异层的尖端放电结构的结构示意图之一；
图9为本发明实施例提供的一种阵列基板上同时形成有MIS结构、同层和异层尖端放电结构的结构示意图之一；
图10为本发明实施例提供的一种阵列基板上同时形成有MIS结构、同层和异层尖端放电结构的结构示意图之二；
图11为本发明实施例提供的一种阵列基板的层级结构示意图之三；
图12为图11的D-D剖视图；
图13为本发明实施例提供的一种阵列基板上形成异层的尖端放电结构的结构示意图之二；
图14为本发明实施例提供的一种阵列基板上同时形成有MIS结构、同层和异层尖端放电结构的结构示意图之三；
图15为本发明实施例提供的一种阵列基板上同时形成有MIS结构、同层和异层尖端放电结构的结构示意图之四；
图16为本发明实施例提供的一种阵列基板的制备方法的流程图。
附图标记：
10-衬底基板；20-第一金属层；21-第一信号线引线；211-第一尖端突出部；22-第二除静电辅助图案；221-第二尖端突出部；23-第四除静电辅助图案；24-第五除静电辅助图案；241-第五尖端突出部；30-第二金属层；31-第二信号线引线；311-第四尖端突出部；32-第一除静电辅助图案；33-第三除静电辅助图案；331-第三尖端突出部；34-第六除静电辅助图案；341-第六尖端突出部；40-绝缘层；50-半导体层；51-半导体图案；A-显示区域左、右两侧的非显示区域内的MIS结构；A＇-显示区域上、下两侧的非显示区域内的MIS结构；C-同层的尖端放电结构，C＇-异层的尖端放电结构；X-非显示区域；X1-显示区域左、右两侧的非显示区域；X2-显示区域上、下两侧的非显示区域；Y-显示区域。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图1所示，包括显示区域Y以及围绕显示区域Y的非显示区域X，非显示区域X包括位于显示区域Y左、右两侧的非显示区域X1(图1中左侧的非显示区域X1未示出)、还包括位于显示区域Y上、下两侧的给显示区域X2(图1中上侧的非显示区域X1未示出)。如图2所示，阵列基板上包括设置在衬底基板10上的第一金属层20、第二金属层30、以及位于第一金属层20和第二金属层30之间的绝缘层40，还包括位于绝缘层40和第二金属层30之间的半导体层50。如图1所示，第一金属层20包括设置于非显示区域X1的第一信号线引线21，如图3所示，半导体层50包括位于非显示区域X1的半导体图案51。第二金属层30包括设置于非显示区域X1的第一除静电辅助图案32，第一除静电辅助图案32与半导体图案51电连接。在第一信号线引线21的侧边突出设置有第一尖端突出部211，如图4所示，至少一个第一尖端突出部211的尖端在半导体层50的正投影位于半导体图案51的边界范围内，构成金属绝缘层半导体MIS结构A。
需要说明的是，第一，如图1所示，在阵列基板上制作的第一金属层20，包括在显示区域Y以及非显示区域X(包括非显示区域X1以及非显示区域X2)上制作的一整层的图案，与之相同的，第二金属层30也包括在显示区域Y以及非显示区域X(包括非显示区域X1以及非显示区域X2)上制作的一整层的图案，其中，第一金属层20和第二金属层30在显示区域Y内的图案可以为形成栅线、栅极、数据线等的图案，第一金属层20在非显示区域X1内的图案包括由显示区域Y内引出的第一信号线引线21。
第二，在衬底基板10上设置有第一金属层20、第二金属层30、绝缘层40以及半导体层50，并具体限定了绝缘层40位于第一金属层20和第二金属层30之间，半导体层50位于绝缘层40和第二金属层30之间，但是，本发明实施例的阵列基板中未限定第一金属层20和第二金属层30的形成顺序，因此，如图2所示，上述层级之间的设置顺序，可以为在衬底基板10上依次设置第一金属层20、绝缘层40、半导体层50以及第二金属层30，或者，如图5所示，还可以为在衬底基板10上依次设置第二金属层30、半导体层50、绝缘层40以及第一金属层20。
此外，本发明实施例的阵列基板中，第一金属层20可以为用于在显示区域Y内形成栅线、栅极以及其他结构的层级，第二金属层30为在显示区域Y内形成数据线以及其他结构的层级，或者也可以为，第二金属层30为在显示区域Y内形成栅线、栅极以及其他结构的层级，第一金属层20为在显示区域Y内形成数据线以及其他结构的层级，再例如，还可以为在衬底基板10上首先制作用于形成像素电极的透明导电层，然后再逐层设置第一金属层20和第二金属层30上的图案，此处对此不作具体限定。
第三，第二金属层上包括有位于非显示区域X1内的第一除静电辅助图案32，其中第一除静电辅助图案32与半导体图案51之间电连接，即至少半导体图案51与第一除静电辅助图案32之间产生的静电荷能够相互传递。
第四，如图3所示，在第一信号线引线21的侧边突出设置有第一尖端突出部211，第一尖端突出部211即指的是突出于第一信号线引线21以外的部分，其中，第一尖端突出部211与第一信号线引线21之间电连接且具有尖端的结构，本发明实施例的阵列基板中对第一尖端突出部211的具体结构不做限定，第一尖端突出部211不仅限于如图3所示的结构，只要保证突出于第一信号线引线21之外，与第一信号线引线21之间电连接且第一信号线引线21之外具有尖端的形状即可。
第五，金属绝缘层半导体MIS结构指的是在同一竖直方向上包括有金属层和半导体层，以及在金属层和半导体层之间具有绝缘层的结构，其中，金属层和/或半导体层在MIS结构内具有尖端部分。这种MIS结构在当金属层和/或半导体层上的尖端部分处没有大量电荷累积时，等效为一电容结构，当在绝缘层任意一侧上累积的电荷达到临界值时，会在该侧产生瞬间强电场，在瞬间强电场的作用下，该等效电容瞬间变小，在绝缘层两侧的金属层和半导体层之间处于导通状态。本发明实施例的阵列基板上，如图3所示，在MIS结构A的第一信号线引线21上包括有第一尖端突出部211，第一尖端突出部211能够将第一信号线引线21上产生并累计的电荷聚集在第一尖端突出部211的尖端位置处，而且，如图4所示，第一除静电辅助图案32与半导体图案51之间电连接，因此，当第一尖端突出部211的尖端位置处所累积的静电荷达到临界值时，在瞬间强电场的作用下，第一信号线引线21与第一除静电辅助图案32之间处于导通状态，能够将第一信号线引线21累积在第一尖端突出部211的尖端位置处的静电荷与第一除静电辅助图案32之间导通释放，释放后的第一尖端突出部211的尖端位置处的静电荷低于临界值，MIS结构A恢复为电容结构。通过MIS结构A的强电场导通状态的静电荷释放，降低了静电荷在第一信号线引线21上累积过多而可能导致的静电击穿现象，对第一信号线引线21起到保护作用。
第六，本发明实施例的阵列基板对于每一条第一信号线引线21上设置的第一尖端突出部211的数量未作具体限定，第一尖端突出部211可以设置为一个，也可以设置为多个，第二金属层30上包括的每一个第一除静电辅助图案32与一个半导体图案51以及一个第一尖端突出部211在正投影的空间范围内一一对应，以形成各自的MIS结构A，分别在静电荷累积到临界值时进行放电。
第七，半导体图案51的边界范围，指的是半导体图案51整个外边缘所包围的封闭区域。
为了进一步提高MIS结构A对于静电荷的释放作用，较为优选的，如图6所示，整个第一尖端突出部211的正投影均位于半导体图案51的边界范围内。
以下以如图2所示的阵列基板的层级结构顺序为例进行进一步的解释说明。
进一步的，如图7所示，第一金属层20还包括第二除静电辅助图案22，第二除静电辅助图案22包括第二尖端突出部221，第二尖端突出部221与第一尖端突出部211的尖端相对可形成尖端放电结构C。
在导体的带电量及其周围环境相同情况下，由于尖端效应，在导体的尖端或曲率相对较大的位置处容易累积较为密集的电荷，在两个导体尖端相对且距离较近的情况下，就容易在两尖端之间发生火花型尖端放电的现象。在现有技术中也会在阵列基板的各导电层的图案上成对制作尖端放电结构以释放在导电层上产生和累积的静电荷，但是一方面，火花型尖端放电的放电瞬间会产生较高的温度，高温会导致组成尖端放电结构的尖端熔损，因此，通常尖端放电结构在经过一次放电过程后即失去作用；另一方面，尖端放电结构要产生放电现象需要两尖端的距离设置较近，但是在阵列基板上的同层或异层的信号线引线之间制作尖端放电结构时难以将尖端距离设置的较近，因此尖端放电效果并不理想。
在本发明实施例的阵列基板中，如图7所示，在第一金属层20的整层图案中还包括设置第二除静电辅助图案22，第二除静电辅助图案22包括第二尖端突出部221，并且设置第二尖端突出部221与第一尖端突出部211的尖端相对。这样一来，在第一金属层20的整层图案制作完成后，第二尖端突出部221与第一尖端突出部211之间形成的尖端放电结构C即可对第一金属层20上产生的并在第一尖端突出部211和/或第二尖端突出部221上累积的静电荷通过尖端放电的形式释放。当在如图2所示的半导体层50和第二金属层30的图案制作完成后，第一尖端突出部211、绝缘层40和半导体图案51形成的MIS结构A发挥作用，通过与半导体图案51电连接的第一除静电辅助图案32将第一信号线引线21上产生和累积的静电荷释放。从而在MIS结构A的基础上，通过尖端放电结构B进一步降低阵列基板上由于静电荷累计过多未及时释放而可能导致的静电击穿现象。
可选的，如图8所示，第二金属层30还包括第三除静电辅助图案33，第三除静电辅助图案33包括第三尖端突出部331，第三尖端突出部331与第一尖端突出部211的尖端相对可形成尖端放电结构C＇。
由上述可知，还可以为如图8所示，由第一金属层20上在第一信号线引线21上设置的第一尖端突出部211与第二金属层30上在第三除静电辅助图案33上设置的第三尖端突出部331之间尖端相对异层形成尖端放电结构C＇，这种异层形成的尖端放电结构C＇，除了能够通过尖端放电释放第一信号线引线21上形成和累积的静电荷，还可以释放在第三除静电辅助图案33上形成和累积的静电荷。
优选的，还可以如图9所示，既设置由第二尖端突出部221与第一尖端突出部211的尖端相对形成的同层尖端放电结构C，同时又设置由第三尖端突出部331与第一尖端突出部211的尖端相对形成的异层尖端放电结构C＇，以进一步在MIS结构放电的基础上，辅助静电荷的释放。
此外，如图6所示，还可以将第一除静电辅助图案32设置为具有尖端且简单与第一尖端突出部211的尖端相对的形式，以便当第一除静电辅助图案32上产生并在其尖端位置累积的静电荷达到临界值时，也能够通过MIS结构进行静电释放。
优选的，如图10所示，半导体图案51在第一金属层20的正投影覆盖尖端放电结构C或尖端放电结构C＇在第一金属层20上的正投影。
如图10所示，MIS结构A包括用于形成同层的尖端放电结构C的第一尖端突出部211和第二尖端突出部221、用于形成异层的尖端放电结构C＇的第一尖端突出部211和第三尖端突出部331，以及形成原先MIS结构A的第一尖端突出部211，这样一来，在本发明实施例的阵列基板的制作过程中，在第一金属层20的整层图案制作完成后，第二尖端突出部221与第一尖端突出部211之间形成的尖端放电结构C即可对第一金属层20上产生的并在第一尖端突出部211和/或第二尖端突出部221上累积的静电荷通过尖端放电的形式释放，在形成半导体层50和第二金属层30的图案后，还能够通过第三尖端突出部331与第一尖端突出部211形成的尖端放电结构C＇释放第一信号线引线21和/或第三除静电辅助图案33上产生和累积的静电荷。此外，在未发生火花型尖端放电而熔损的第一尖端突出部211以及在第二除静电辅助图案上的第二尖端突出部221上，由于半导体图案51覆盖在第一金属层20的正投影至少覆盖了第一尖端突出部211和第二尖端突出部221的尖端，因此，还能够由于形成的MIS结构A对第一信号线引线21和/或第三除静电辅助图案33上产生和累积的静电荷进行多次释放。
进一步的，如图11所示，第二金属层30包括设置于非显示区域X2的第二信号线引线31，在第二信号线引线31侧边突出设置有第四尖端突出部311，第四尖端突出部311与半导体图案51电连接。第一金属层20还包括第四除静电辅助图案23，如图12所示，至少一个第四尖端突出部311的尖端在半导体层50的正投影以及第四除静电辅助图案23在半导体层50的正投影位于半导体图案51的边界范围内，构成金属绝缘层半导体MIS结构A＇。
这样一来，由于第二信号线引线31在非显示区域X2内通过第四尖端突出部311与MIS结构A＇中的半导体图案51电连接，第二信号线引线31上产生的静电荷在第四尖端突出部311的尖端位置处上不断累积，并能够传导至半导体图案51上，当第四尖端突出部311的尖端位置处累积的静电荷达到临界值时，会在半导体图案51一侧产生瞬间强电场，在瞬间强电场的作用下，第二信号线引线31与第四除静电辅助图案23之间处于导通状态，能够将第二信号线引线31累积在第四尖端突出部311的尖端位置处的静电荷与第四除静电辅助图案23之间导通释放，释放后的第四尖端突出部311的尖端位置处的静电荷低于临界值，MIS结构A＇恢复为电容结构。通过MIS结构A＇的强电场导通状态的静电荷释放，降低了静电荷在第二信号线引线31累积过多而可能导致的静电击穿现象，对第二信号线引线31起到保护作用。
同样的，本发明实施例的阵列基板对于每一条第二信号线引线31上设置的第四尖端突出部311的数量未作具体限定，第四尖端突出部311可以设置为一个，也可以设置为多个，第一金属层20上包括的每一个第四除静电辅助图案23与一个半导体图案51以及一个第四尖端突出部311在正投影的空间范围内一一对应，以形成各自的MIS结构A＇，分别在静电荷累积到临界值时进行放电。
为了进一步提高MIS结构A＇对于静电荷的释放作用，较为优选的，整个第四尖端突出部311的正投影均位于半导体图案51的边界范围内。
其他在非显示区域X2内的MIS结构A＇的特征与在非显示区域X1内的MIS结构A的特征相同，前述对于MIS结构A已经进行了详细的描述，此处不再赘述。
进一步的，如图13所示，第一金属层20还包括第五除静电辅助图案24，第五除静电辅助图案24包括第五尖端突出部241，第五尖端突出部241与第四尖端突出部311的尖端相对可形成异层的尖端放电结构C＇。
这种异层形成的尖端放电结构C＇，除了能够通过尖端放电释放第二信号线引线31上形成和累积的静电荷，还可以释放在第五除静电辅助图案24上形成和累积的静电荷。
可选的，如图14所示，第二金属层30还包括第六除静电辅助图案34，第六除静电辅助图案34包括第六尖端突出部341，第六尖端突出部341与第四尖端突出部311的尖端相对可形成同层的尖端放电结构C。
这样一来，在第二金属层30上，还可以通过第四尖端突出部311与第六除静电辅助图案34上的之间形成的同层的尖端放电结构C对第二金属层30上产生，并在第四尖端突出部311和/或第六尖端突出部341上累积的静电荷通过尖端放电的形式释放。
优选的，如图15所示，半导体图案51在第一金属层20的正投影覆盖尖端放电结构C在第一金属层20上的正投影。
如图15所示，MIS结构A＇包括用于形成同层的尖端放电结构C的第四尖端突出部311和第六尖端突出部341，用于形成异层的尖端放电结构C＇的第四尖端突出部311和第五尖端突出部241，以及形成原先MIS结构A＇的第四尖端突出部311，这样一来，在非显示区域X2内，可以通过同层的尖端放电结构C和异层的尖端放电结构C＇对第二信号线引线31上产生并在第四尖端突出部311上累积的静电荷通过尖端放电的形式释放，同时，若在第五尖端突出部241或第六尖端突出部341上累积由较多的静电荷，也能够分别通过异层的尖端放电结构C＇或同层的尖端放电结构C以尖端放电的形式释放。此外，在未发生火花型尖端放电而熔损的第四尖端突出部311、第五尖端突出部241和第六尖端突出部341上，还能够由于形成的MIS结构A＇而对第二信号线引线31、第五除静电辅助图案24以及第六除静电辅助图案34上产生和累积的静电进行多次释放。
对于如图5所示的层级结构的阵列基板，与上述如图2所示的层级结构的阵列基板的设置方式以及静电导出原理相同，以上已经对阵列基板的形成过程以及各结构对于静电导出的作用进行了详细的说明，此处不再赘述。
本发明的阵列基板能够应用于平面、曲面、柔性显示面板以及其他各种类型的显示面板或显示装置中。
本发明实施例的另一方面，提供一种显示装置，包括以上任一项所述的阵列基板。
通过上述方式形成的阵列基板，能够在阵列基板的制作过程中有效的降低静电累积难以有效释放而在阵列基板上可能发生的静电击穿现象，从而提高阵列基板的加工良率，进而提升包括有本发明实施例的阵列基板的显示装置的良品率，提高显示装置的显示效果。
本发明实施例的显示装置，可以包括平面显示装置、曲面显示装置、柔性显示装置等。
本发明实施例的再一方面，提供一种阵列基板的制备方法，如图16所示，包括：
S101、在衬底基板10上形成第一金属层20，第一金属层20包括设置于非显示区域X1的第一信号线引线21，在第一信号线引线21的侧边突出设置第一尖端突出部211。
S102、在具有第一金属层20的衬底基板10上，形成绝缘层40。
S103、在具有绝缘层40的衬底基板10上，形成半导体层50，半导体层50包括位于非显示区域X(包括非显示区域X1和非显示区域X2)的半导体图案51。
S104、在具有半导体层50的衬底基板10上，形成第二金属层30，第二金属层30包括设置于非显示区域X1的第一除静电辅助图案32，第一除静电辅助图案32与半导体图案51电连接。其中，至少一个第一尖端突出部211的尖端在半导体层50的正投影位于半导体图案51的边界范围内，构成金属绝缘层半导体MIS结构。
根据上述方法的步骤顺序，即可得到如图2所示的层级结构的阵列基板，以上已经对如图2所示的阵列基板的形成过程以及各层级结构对于静电导出的作用进行了详细的解释说明，此处不再赘述。
对于形成如图5所示的层级结构的阵列基板的制备方法，只需将上述制备方法的步骤进行相应的调整，更换第一金属层20、绝缘层40、半导体层50以及第二金属层30的制作顺序即可。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板，包括设置在衬底基板上的第一金属层、第二金属层、以及位于所述第一金属层和所述第二金属层之间的绝缘层，所述第一金属层包括设置于非显示区域的第一信号线引线，其特征在于，还包括：位于所述绝缘层和所述第二金属层之间的半导体层，所述半导体层包括位于所述非显示区域的半导体图案；
所述第二金属层包括设置于非显示区域的第一除静电辅助图案，所述第一除静电辅助图案与所述半导体图案电连接；
在所述第一信号线引线的侧边突出设置有第一尖端突出部，至少一个所述第一尖端突出部的尖端在所述半导体层的正投影位于所述半导体图案的边界范围内，构成金属绝缘层半导体MIS结构。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一金属层还包括第二除静电辅助图案，所述第二除静电辅助图案包括第二尖端突出部，所述第二尖端突出部与所述第一尖端突出部的尖端相对可形成尖端放电结构。
3.根据权利要求1所述的阵列基板，其特征在于，所述第二金属层还包括第三除静电辅助图案，所述第三除静电辅助图案包括第三尖端突出部，所述第三尖端突出部与所述第一尖端突出部的尖端相对可形成尖端放电结构。
4.根据权利要求2或3所述的阵列基板，其特征在于，所述半导体图案在所述第一金属层的正投影覆盖所述尖端放电结构或所述尖端放电结构在所述第一金属层上的正投影。
5.根据权利要求1所述的阵列基板，其特征在于，所述第二金属层包括设置于非显示区域的第二信号线引线，在所述第二信号线引线侧边突出设置有第四尖端突出部，所述第四尖端突出部与所述半导体图案电连接；
所述第一金属层还包括第四除静电辅助图案，至少一个所述第四尖端突出部的尖端在所述半导体层的正投影以及所述第四除静电辅助图案在所述半导体层的正投影位于所述半导体图案的边界范围内，构成金属绝缘层半导体MIS结构。
6.根据权利要求5所述的阵列基板，其特征在于，所述第一金属层还包括第五除静电辅助图案，所述第五除静电辅助图案包括第五尖端突出部，所述第五尖端突出部与所述第四尖端突出部的尖端相对可形成尖端放电结构。
7.根据权利要求5所述的阵列基板，其特征在于，所述第二金属层还包括第六除静电辅助图案，所述第六除静电辅助图案包括第六尖端突出部，所述第六尖端突出部与所述第四尖端突出部的尖端相对可形成尖端放电结构。
8.根据权利要求6或7所述的阵列基板，其特征在于，所述半导体图案在所述第一金属层的正投影覆盖所述尖端放电结构在所述第一金属层上的正投影。
9.一种显示装置，其特征在于，包括如权利要求1-8任一项所述的阵列基板。
10.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成第一金属层，所述第一金属层包括设置于非显示区域的第一信号线引线，在所述第一信号线引线的侧边突出设置第一尖端突出部；
在具有所述第一金属层的衬底基板上，形成绝缘层；
在具有所述绝缘层的衬底基板上，形成半导体层，所述半导体层包括位于所述非显示区域的半导体图案；
在具有所述半导体层的衬底基板上，形成第二金属层，所述第二金属层包括设置于非显示区域的第一除静电辅助图案，所述第一除静电辅助图案与所述半导体图案电连接；
其中，所述半导体图案在所述第一金属层的正投影至少与至少一个所述第一尖端突出部的尖端部分重叠，构成金属绝缘层半导体MIS结构。
CN201710071850.4A 2017-02-09 2017-02-09 一种阵列基板、显示装置以及阵列基板的制备方法 Active CN106847826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710071850.4A CN106847826B (zh) 2017-02-09 2017-02-09 一种阵列基板、显示装置以及阵列基板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710071850.4A CN106847826B (zh) 2017-02-09 2017-02-09 一种阵列基板、显示装置以及阵列基板的制备方法

Publications (2)

Publication Number Publication Date
CN106847826A true CN106847826A (zh) 2017-06-13
CN106847826B CN106847826B (zh) 2021-01-15

Family

ID=59122920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710071850.4A Active CN106847826B (zh) 2017-02-09 2017-02-09 一种阵列基板、显示装置以及阵列基板的制备方法

Country Status (1)

Country Link
CN (1) CN106847826B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427762A (zh) * 2017-08-22 2019-03-05 中芯国际集成电路制造(上海)有限公司 静电放电晶体管阵列装置
CN109638064A (zh) * 2019-02-20 2019-04-16 上海天马微电子有限公司 显示面板以及显示装置
CN110518023A (zh) * 2019-09-25 2019-11-29 福州京东方光电科技有限公司 阵列基板及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003263958A (ja) * 2003-01-27 2003-09-19 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びそれを用いたディスプレイ装置
CN1913168A (zh) * 2005-08-12 2007-02-14 南亚光电股份有限公司 化合物半导体防静电方法及具防静电能力的倒装片半导体组件
US20090251834A1 (en) * 2004-07-05 2009-10-08 Seiko Epson Corporation Semiconductor device, display device, and electronic apparatus
US20130020643A1 (en) * 2010-03-30 2013-01-24 Richard David Price Transistor and its Method of Manufacture
CN103091922A (zh) * 2013-01-29 2013-05-08 北京京东方光电科技有限公司 一种阵列基板、显示面板及装置
CN103280428A (zh) * 2012-03-31 2013-09-04 成都天马微电子有限公司 Tft-lcd阵列面板结构及其制造方法
CN103941440A (zh) * 2013-12-30 2014-07-23 上海中航光电子有限公司 一种阵列基板、显示面板及显示器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003263958A (ja) * 2003-01-27 2003-09-19 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル及びそれを用いたディスプレイ装置
US20090251834A1 (en) * 2004-07-05 2009-10-08 Seiko Epson Corporation Semiconductor device, display device, and electronic apparatus
CN1913168A (zh) * 2005-08-12 2007-02-14 南亚光电股份有限公司 化合物半导体防静电方法及具防静电能力的倒装片半导体组件
US20130020643A1 (en) * 2010-03-30 2013-01-24 Richard David Price Transistor and its Method of Manufacture
CN103280428A (zh) * 2012-03-31 2013-09-04 成都天马微电子有限公司 Tft-lcd阵列面板结构及其制造方法
CN103091922A (zh) * 2013-01-29 2013-05-08 北京京东方光电科技有限公司 一种阵列基板、显示面板及装置
CN103941440A (zh) * 2013-12-30 2014-07-23 上海中航光电子有限公司 一种阵列基板、显示面板及显示器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427762A (zh) * 2017-08-22 2019-03-05 中芯国际集成电路制造(上海)有限公司 静电放电晶体管阵列装置
CN109638064A (zh) * 2019-02-20 2019-04-16 上海天马微电子有限公司 显示面板以及显示装置
CN110518023A (zh) * 2019-09-25 2019-11-29 福州京东方光电科技有限公司 阵列基板及其制备方法
WO2021057883A1 (zh) * 2019-09-25 2021-04-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN110518023B (zh) * 2019-09-25 2021-12-24 福州京东方光电科技有限公司 阵列基板及其制备方法
US12021091B2 (en) 2019-09-25 2024-06-25 Fuzhou Boe Optoelectronics Technology Co., Ltd. Method of manufacturing an array substrate wherein static electricity is discharged from an oxide semiconductor film

Also Published As

Publication number Publication date
CN106847826B (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
CN106981252B (zh) 一种显示面板和显示装置
CN106057823B (zh) 一种阵列基板及其制作方法、显示装置
CN100403151C (zh) 薄膜晶体管阵列基板、其静电放电保护元件及其制造方法
CN106847826A (zh) 一种阵列基板、显示装置以及阵列基板的制备方法
CN105468202A (zh) 阵列基板、触控显示面板及触控显示装置
CN103474435A (zh) 阵列基板及其制作方法
CN107145014A (zh) 显示面板和显示面板的制造方法
CN104698665B (zh) 触控显示面板结构及其形成方法、触控显示装置
CN103984454A (zh) 触控面板及其制造方法
CN106055160A (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN106783895A (zh) 阵列基板及其制造方法和显示装置
CN111158516A (zh) 触控基板以及触控屏
CN106468972A (zh) 一种触控基板及其制造方法、触控装置
CN106843616A (zh) 一种触控基板及其制作方法、触控显示装置
CN109285460A (zh) 阵列基板、显示面板和显示装置
CN104319274B (zh) 阵列基板及其制作方法、显示面板及显示装置
CN101221961B (zh) 像素结构及其制作方法
CN102945846A (zh) 阵列基板及其制造方法、显示装置
CN107179637A (zh) 阵列基板、液晶显示面板和液晶显示装置
CN106842751A (zh) 阵列基板及其修复方法、显示装置
CN211788997U (zh) Tft阵列基板和显示面板
CN108364936A (zh) 阵列基板及其制备方法、显示面板和显示装置
CN107845644A (zh) 一种阵列基板及其制备方法、显示装置
CN106095190A (zh) In‑cell触控显示面板、及其显示方法和制造方法
CN101587407B (zh) 一种电容式触摸屏及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant