CN107845644A - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN107845644A
CN107845644A CN201710890955.2A CN201710890955A CN107845644A CN 107845644 A CN107845644 A CN 107845644A CN 201710890955 A CN201710890955 A CN 201710890955A CN 107845644 A CN107845644 A CN 107845644A
Authority
CN
China
Prior art keywords
data wire
underlay substrate
grid
grid line
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710890955.2A
Other languages
English (en)
Other versions
CN107845644B (zh
Inventor
刘耀
陈曦
廖加敏
李宗祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Fuzhou BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710890955.2A priority Critical patent/CN107845644B/zh
Publication of CN107845644A publication Critical patent/CN107845644A/zh
Priority to US15/939,392 priority patent/US20190094639A1/en
Application granted granted Critical
Publication of CN107845644B publication Critical patent/CN107845644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种阵列基板及其制备方法、显示装置。通过改进薄膜晶体管的结构，可减小数据线与栅线之间的交叠区域面积，有效改善由于数据线与栅线交叠而导致的串扰、闪烁等显示不良问题；并且，可有效降低数据线发生断路的风险。该阵列基板包括：衬底基板，设置在衬底基板上方的交叉设置的栅线与数据线、薄膜晶体管；薄膜晶体管包括：栅极，设置在栅极远离衬底基板侧的有源层以及设置在有源层远离衬底基板侧的源极与漏极；栅极为栅线的一部分；源极为数据线的一部分，且源极的至少部分区域位于数据线与栅线在衬底基板上的正投影存在重叠的区域内。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
阵列基板中位于不同层的栅线(Gate Line)与数据线(Data Line)交叉设置，二者之间存在相互交叠的情况，交叠区域的上下层金属之间会产生寄生电容，导致各金属走线上的信号产生交叉串扰。随着显示装置显示区面积的增大，应用于大尺寸阵列基板上的金属走线更长，交叉串扰会造成栅线与数据线上的信号延迟，产生如Crosstalk(串扰)、Flicker(闪烁)等显示不良。
此外，由于在阵列基板中，栅线通常位于数据线下方，在数据线与栅线的交叠处，存在数据线需要越过栅线的爬坡的问题，因此需要保证数据线具有一定的宽度，以避免产生数据线Data Open(断路)问题，从而使得数据线上与栅线交叠的区域面积更大，导致上述信号延迟问题更为严重。
发明内容
鉴于此，为解决现有技术的问题，本发明的实施例提供一种阵列基板及其制备方法、显示装置，通过改进薄膜晶体管的结构，可减小数据线与栅线之间的交叠区域面积，有效改善由于数据线与栅线交叠而导致的串扰、闪烁等显示不良问题；并且，可有效降低数据线发生断路的风险。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面、本发明实施例提供了一种阵列基板，包括：衬底基板，设置在所述衬底基板上方的交叉设置的栅线与数据线、薄膜晶体管；所述薄膜晶体管包括：栅极，设置在所述栅极远离所述衬底基板侧的有源层以及设置在所述有源层远离所述衬底基板侧的源极与漏极；所述栅极为所述栅线的一部分；所述源极为所述数据线的一部分，且所述源极的至少部分区域位于所述数据线与所述栅线在所述衬底基板上的正投影存在重叠的区域内。
可选的，在所述源极的整体位于所述数据线与所述栅线在所述衬底基板上的正投影存在重叠的区域内的情况下，所述栅线在所述衬底基板上的正投影完全覆盖所述有源层在所述衬底基板上的正投影；在所述源极的部分区域位于所述数据线与所述栅线在所述衬底基板上的正投影存在重叠的区域内的情况下，所述栅线在所述衬底基板上的正投影部分覆盖所述有源层在所述衬底基板上的正投影。
可选的，所述源极的图形为环形且包围所述漏极。
优选的，所述环形为矩形环或圆环。
优选的，所述数据线包括：作为所述源极的部分和连接作为所述源极的部分的主体走线部分；所述环形的对称轴与所述主体走线部分在延伸方向上的对称轴重合。
可选的，所述源极的图形为U形或准U形，所述U形或所述准U形的开口方向与所述数据线延伸方向相垂直；所述漏极的至少部分区域位于所述U形或所述准U形的开口区域内。
可选的，所述阵列基板还包括：设置在所述栅线、所述数据线以及所述薄膜晶体管上的钝化层和设置在所述钝化层上的像素电极；所述像素电极通过所述钝化层上的过孔与所述漏极电性连接。
优选的，所述阵列基板还包括：相对于所述衬底基板，设置在所述像素电极与所述衬底基板之间的公共电极。
优选的，所述公共电极与所述栅线同层设置。
另一方面、本发明实施例提供了一种显示装置，包括上述所述的阵列基板。
再一方面、本发明实施例提供了一种阵列基板的制备方法，所述制备方法包括：在衬底基板上方依次形成栅线、栅绝缘层、有源层、数据线和漏极的步骤；其中，所述栅线的一部分作为栅极，所述有源层形成在所述栅极的上方，所述漏极形成在所述有源层之上；所述数据线的一部分作为源极，且所述源极的至少部分区域位于所述数据线与所述栅线在所述衬底基板上的正投影存在重叠的区域内；所述栅极、所述有源层、所述源极和所述漏极构成薄膜晶体管。
可选的，形成所述数据线和所述漏极的步骤包括：在形成有所述栅线、所述栅绝缘层和所述有源层的所述衬底基板上方依次形成金属层和光刻胶层；通过掩膜板对所述光刻胶层进行曝光、显影，形成光刻胶图案；所述光刻胶图案覆盖住的所述金属层的区域对应于待形成的数据线和漏极的图案；对所述光刻胶图案露出的所述金属层的区域进行刻蚀，形成位于所述光刻胶图案下方的所述数据线和所述漏极的图案；去除所述光刻胶图案，以形成所述数据线和所述漏极。
可选的，在所述在衬底基板上方依次形成栅线、栅绝缘层、有源层、数据线和漏极的步骤之前，所述制备方法还包括：在衬底基板上形成公共电极的步骤。
可选的，在所述在衬底基板上方依次形成栅线、栅绝缘层、有源层、数据线和漏极的步骤之后，所述制备方法还包括：在所述衬底基板上方形成具有过孔的钝化层的步骤，所述过孔露出下方的所述漏极；在所述钝化层上形成像素电极的步骤，所述像素电极通过所述过孔与所述漏极电性连接。
基于此，本发明实施例提供的上述阵列基板，通过改进现有技术中薄膜晶体管的结构，减少了数据线与栅线作为金属走线的部分之间的交叠区域面积，有效改善了由于数据线与栅线交叠而导致的阵列基板应用于显示装置后出现的串扰、闪烁等显示不良问题；并且，由于数据线与栅线交叠的区域作为了薄膜晶体管所在的区域，可灵活调整数据线上与栅线交叠的区域的图形，以避免数据线在跨越栅线时出现爬坡困难的问题，有效降低数据线发生断路的风险。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的俯视结构示意图一；
图2为图1中A-A'方向的截面示意图；
图3为现有技术提供的一种阵列基板的俯视结构示意图；
图4为图3中A-A'方向的截面示意图；
图5为本发明实施例提供的一种阵列基板的俯视结构示意图二；
图6为本发明实施例提供的一种阵列基板中数据线的俯视结构示意图；
图7为本发明实施例提供的一种阵列基板的俯视结构示意图三；
图8为本发明实施例提供的一种阵列基板的俯视结构示意图四。
附图标记：
1-衬底基板；2-栅线；3-数据线；30-主体走线部分；4-薄膜晶体管；41-有源层；42-源极；43-漏极；5-栅绝缘层；6-钝化层；7-像素电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要指出的是，除非另有定义，本发明实施例中所使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
例如，本发明专利申请说明书以及权利要求书中所使用的术语“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，仅是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上/上方”、“下/下方”、“行/行方向”以及“列/列方向”等指示的方位或位置关系的术语为基于附图所示的方位或位置关系，仅是为了便于说明本发明的技术方案的简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。例如在某些情况下，涉及“行方向”的实施例可以在“列方向”的情况下实施等等，相反亦如此。将本专利所述方案进行90°旋转或镜像后亦属本专利权利范畴。
实施例1
如图1所示，本发明实施例提供了一种阵列基板，包括：衬底基板1(图中未示意出)，设置在衬底基板1上方的交叉设置的栅线2与数据线3、薄膜晶体管4；该薄膜晶体管4包括：栅极，设置在栅极远离衬底基板1侧的有源层41以及设置在有源层41远离衬底基板1侧的源极42与漏极43；上述薄膜晶体管4的栅极为栅线2的一部分；源极42为数据线3的一部分，且源极42的至少部分区域位于数据线3与栅线2在衬底基板1上的正投影存在重叠的区域内。
需要说明的是，第一、如图2所示，上述阵列基板当然还包括有设置覆盖栅线2的栅绝缘层5，具体结构可沿用现有技术，本发明实施例对此不作限定。
第二、薄膜晶体管4的栅极为栅线2主体上的一部分，而并非是从栅线2上延伸出的图案；同样的，源极42为数据线3主体上的一部分，而并非是从数据线3上延伸出的图案。
第三、图1中仅示意出源极42的一种可能的图形，本发明实施例不限于此，只需保证将数据线3上与栅线2存在交叠的部分(或位于交叠区域的一部分)作为源极42即可，数据线3上作为源极42部分的图案可根据薄膜晶体管4的具体结构设计要求灵活调整。
进一步的，如图3和图4所示，为现有技术提供的一种阵列基板的俯视及截面结构示意图，位于衬底基板1上的数据线3与栅线2存在交叠区域，从数据线3延伸出的独立的源极42、与源极42相对的漏极43、位于源极42与漏极43下方的有源层41均设置在栅线2上方，栅线2与有源层41重叠的区域即作为栅极，从而构成了薄膜晶体管4。漏极43通过钝化层6上的过孔与设置在钝化层6上的像素电极7电性电极。
在现有技术提供的上述阵列基板中，除源极42所在是区域之外，数据线3作为金属走线的主体部分仍与下方的栅线2有交叠，从而导致数据线3与栅线2上出现上述的信号延长现象。
而参考前述的图1和图2，在本发明实施例提供的上述阵列基板中，将数据线3上与栅线2存在交叠的部分(或位于交叠区域的一部分)作为薄膜晶体管4的源极42，即将数据线3与栅线2交叠的区域设计为薄膜晶体管4所在的区域，从而减少了数据线3与栅线2上作为传输信号的走线主体部分的相互交叠面积。
基于此，本发明实施例提供的上述阵列基板，通过改进现有技术中薄膜晶体管的结构，减少了数据线与栅线作为金属走线的部分之间的交叠区域面积，有效改善了由于数据线与栅线交叠而导致的阵列基板应用于显示装置后出现的串扰、闪烁等显示不良问题；并且，由于数据线与栅线交叠的区域作为了薄膜晶体管所在的区域，可灵活调整数据线上与栅线交叠的区域(即部分或全部作为源极的区域)的图形，以避免数据线在跨越栅线时出现爬坡困难的问题，有效降低数据线发生断路的风险。
在上述基础上，上述薄膜晶体管4中的具体结构进一步为：
参考图2所示，在源极42整体位于数据线3与栅线2在衬底基板1上的正投影存在重叠的区域内的情况下，栅线2在衬底基板1上的正投影完全覆盖有源层41在衬底基板1上的正投影。
相应的，栅线2上与有源层41相重叠的部分即作为薄膜晶体管4中的栅极。
或者，如图5所示，在源极42的部分区域位于数据线3与栅线2在衬底基板1(图中未示意出)上的正投影存在重叠的区域内的情况下，栅线2在衬底基板1上的正投影部分覆盖有源层41在衬底基板1上的正投影。
即，由于源极42的部分区域位于数据线3与栅线2的交叠区域上，源极42的其余区域未与栅线2重叠，故位于源极42下方的有源层41还有部分区域未与栅线2重叠，栅线2的延伸方向上与有源层41相重叠的部分即作为薄膜晶体管4中的栅极。
当然，在源极42的部分区域位于数据线3与栅线2的交叠区域上、其余区域未与栅线2重叠的情况下，位于源极42和漏极43下方的有源层41的图案在衬底基板1上的投影也可以被下方的栅线2上作为栅极的部分在衬底基板1上的投影完全覆盖。即有源层41图案的轮廓面积也可以略小于源极42图案的轮廓面积，只要保证在上述薄膜晶体管中，相对设置的源极42与漏极43与下方的有源层41重复接触，实现稳定的电性连接即可。
进一步的，参考图1和图5所示，源极42的图形为环形、且包围漏极43。
这里，源极42的图形设计为环形，并将漏极43设置在环形之中，可使有源层41中位于源极42与漏极43相对区域内的面积更大，即增加上述薄膜晶体管4导通时的沟道面积，从而可提高薄膜晶体管4的电学性能。
其中，环形可以为矩形环或圆环，以简化数据线整体构图刻蚀时的难度。
并且，为进一步降低数据线整体的构图工艺难度，可以将环形设计为对称设计，具体为：如图6所示，数据线3包括：作为上述薄膜晶体管的源极42的部分和连接作为源极42的部分的主体走线部分30；环形的对称轴(图中以虚线示意出)与主体走线部分30在延伸方向上的对称轴重合。
或者，上述源极42的图形也可以为如图7所示的U形或如图8所示的准U形，U形或准U形的开口方向与数据线3延伸方向相垂直；漏极43的至少部分区域位于U形或准U形的开口区域内。
这里，准U形是指U形的底部为直线段，与两侧延伸的部分呈直角设置的图形。
在上述基础上，进一步的，参考图1、图2、图5、图7以及图8所示，上述阵列基板还包括：设置在栅线2、数据线3以及薄膜晶体管4上的钝化层6(仅在截面图2中示意出)；设置在钝化层6上的像素电极7，像素电极7通过钝化层6上的过孔与下方的漏极43电性连接。
这里，当上述源极42的图形为参考图7所示的U形或图8所示的准U形时，由于漏极43的至少部分区域位于U形或准U形的开口区域内，即源极42的图案没有将漏极43完全包围住，像素电极7也可以设置在栅绝缘层5上，并与漏极43直接搭接实现二者的电性连接。本发明实施例对此不作限定，具体可沿用现有技术。
进一步的，上述阵列基板还包括：设置在像素电极与衬底基板之间的公共电极。即，上述阵列基板具体可应用于ADS(Advanced-Super Dimensional Switching，高级超维场开关)型液晶显示装置中，通过公共电极与像素电极之间形成的水平电场以驱动液晶进行显示。
这里，为降低阵列基板的整体厚度，可将公共电极与栅线同层设置。
实施例2
本发明实施例还提供了一种上述阵列基板的制备方法，其该制备方法包括：在衬底基板上方依次形成栅线、栅绝缘层、有源层、数据线和漏极的步骤；其中，栅线的一部分作为栅极，有源层形成在栅极的上方，漏极形成在有源层之上；数据线的一部分作为源极，且源极的至少部分区域位于数据线与栅线在衬底基板上的正投影存在重叠的区域内；栅极、有源层、源极和漏极构成薄膜晶体管(Thin Film Transistor，TFT)。
其中，形成数据线和漏极的步骤包括：在形成有栅线、栅绝缘层和有源层的衬底基板上方依次形成金属层和光刻胶层；通过掩膜板对光刻胶层进行曝光、显影，形成光刻胶图案；光刻胶图案覆盖住的金属层的区域对应于待形成的数据线和漏极的图案；对光刻胶图案露出的金属层的区域进行刻蚀，形成位于光刻胶图案下方的数据线和漏极的图案；采用例如灰化工艺去除光刻胶图案，以形成数据线和漏极。
这里，可根据待形成的TFT的源极图案的设计需要灵活选择掩膜板的具体图案，以获得本发明实施例提供的以数据线延伸方向上的一部分作为TFT的源极的上述数据线的具体图案。
其中，光刻胶层材料的选取可沿用现有技术，具体原理此处不再赘述。
进一步的，在进行上述的在衬底基板上方依次形成栅线、栅绝缘层、有源层、数据线和漏极的步骤之前，上述制备方法还包括：在衬底基板上形成公共电极的步骤。
进一步的，在进行上述的在衬底基板上方依次形成栅线、栅绝缘层、有源层、数据线和漏极的步骤之后，上述制备方法还包括：在衬底基板上方形成具有过孔的钝化层的步骤，过孔露出下方的漏极；在钝化层上形成像素电极的步骤，像素电极通过过孔与漏极电性连接。
具有上述像素电极与公共电极的阵列基板的具体制备过程如下为：
步骤1、在衬底基板上依次进行薄膜沉积、构图工艺，以形成公共电极。
其中，衬底基板例如可以为玻璃基板等透光性基板。
沉积的薄膜示例的可以为ITO(Indium Tin Oxide，氧化铟锡)薄膜，以形成公共电极(ITO Com)。
采用的构图工艺是指应用一次掩膜板，通过对薄膜表面的光刻胶进行曝光、显影、刻蚀光刻胶露出的薄膜以形成特定图案并去除光刻胶的工艺。
步骤2、在完成前述步骤1的衬底基板上依次进行薄膜沉积、构图工艺，以形成栅线以及与栅线同层设置的栅线走线等结构。
步骤3、在完成前述步骤2的衬底基板上依次沉积栅绝缘层(Gate Insulator，GI)、有源层(Active)、SD金属层；并对SD金属层进行构图工艺处理，以形成数据线和漏极的图案。由于数据线上与栅线重叠的区域即作为TFT的源极了，从而可在形成数据线和漏极的同时形成具有新的TFT结构。
SD金属层示例的可以为多层金属的层叠结构，如Mo\Al\Mo。
这里，可以通过调整步骤3中采用的构图工艺中的掩模板(Mask)的具体图案，通过一次构图工艺获得上述的数据线和漏极的图案。
由于数据线和漏极的图案由金属材料构成，故上述构图工艺中的刻蚀工艺具体可采用湿法刻蚀，以获得更好的刻蚀选择性、且生产效率高。
步骤4、在完成前述步骤3的衬底基板上沉积钝化层，并通过构图工艺在钝化层上形成过孔，以暴露出下方的漏极。
步骤5、在完成前述步骤4的衬底基板上依次进行薄膜沉积、构图工艺，以形成像素电极。像素电极通过前述步骤4中在钝化层上形成的过孔与下方的漏极相接触，以实现二者的电性连接。
沉积的薄膜示例的可以为ITO薄膜，以形成ITO像素电极。
通过上述步骤可形成具体应用于ADS型液晶显示装置中的阵列基板。
实施例3
在上述基础上，本发明实施例还提供了一种显示装置，包括上述的阵列基板。该显示装置具体可以是液晶显示装置，可以为液晶显示器、液晶电视、数码相框、手机、平板电脑、导航仪等具有任何显示功能的产品或者部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种阵列基板，包括：衬底基板，设置在所述衬底基板上方的交叉设置的栅线与数据线、薄膜晶体管；所述薄膜晶体管包括：栅极，设置在所述栅极远离所述衬底基板侧的有源层以及设置在所述有源层远离所述衬底基板侧的源极与漏极；其特征在于，
所述栅极为所述栅线的一部分；
所述源极为所述数据线的一部分，且所述源极的至少部分区域位于所述数据线与所述栅线在所述衬底基板上的正投影存在重叠的区域内。
2.根据权利要求1所述的阵列基板，其特征在于，
在所述源极的整体位于所述数据线与所述栅线在所述衬底基板上的正投影存在重叠的区域内的情况下，所述栅线在所述衬底基板上的正投影完全覆盖所述有源层在所述衬底基板上的正投影；
在所述源极的部分区域位于所述数据线与所述栅线在所述衬底基板上的正投影存在重叠的区域内的情况下，所述栅线在所述衬底基板上的正投影部分覆盖所述有源层在所述衬底基板上的正投影。
3.根据权利要求1所述的阵列基板，其特征在于，所述源极的图形为环形且包围所述漏极。
4.根据权利要求3所述的阵列基板，其特征在于，所述环形为矩形环或圆环。
5.根据权利要求3所述的阵列基板，其特征在于，所述数据线包括：作为所述源极的部分和连接作为所述源极的部分的主体走线部分；所述环形的对称轴与所述主体走线部分在延伸方向上的对称轴重合。
6.根据权利要求1所述的阵列基板，其特征在于，
所述源极的图形为U形或准U形，所述U形或所述准U形的开口方向与所述数据线延伸方向相垂直；
所述漏极的至少部分区域位于所述U形或所述准U形的开口区域内。
7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：设置在所述栅线、所述数据线以及所述薄膜晶体管上的钝化层和设置在所述钝化层上的像素电极；所述像素电极通过所述钝化层上的过孔与所述漏极电性连接。
8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括：设置在所述像素电极与所述衬底基板之间的公共电极。
9.根据权利要求8所述的阵列基板，其特征在于，所述公共电极与所述栅线同层设置。
10.一种显示装置，其特征在于，包括如权利要求1至9任一项所述的阵列基板。
11.一种阵列基板的制备方法，其特征在于，所述制备方法包括：
在衬底基板上方依次形成栅线、栅绝缘层、有源层、数据线和漏极的步骤；
其中，所述栅线的一部分作为栅极，所述有源层形成在所述栅极的上方，所述漏极形成在所述有源层之上；
所述数据线的一部分作为源极，且所述源极的至少部分区域位于所述数据线与所述栅线在所述衬底基板上的正投影存在重叠的区域内；
所述栅极、所述有源层、所述源极和所述漏极构成薄膜晶体管。
12.根据权利要求11所述的制备方法，其特征在于，形成所述数据线和所述漏极的步骤包括：
在形成有所述栅线、所述栅绝缘层和所述有源层的所述衬底基板上方依次形成金属层和光刻胶层；
通过掩膜板对所述光刻胶层进行曝光、显影，形成光刻胶图案；所述光刻胶图案覆盖住的所述金属层的区域对应于待形成的数据线和漏极的图案；
对所述光刻胶图案露出的所述金属层的区域进行刻蚀，形成位于所述光刻胶图案下方的所述数据线和所述漏极的图案；
去除所述光刻胶图案，以形成所述数据线和所述漏极。
13.根据权利要求11所述的制备方法，其特征在于，在所述在衬底基板上方依次形成栅线、栅绝缘层、有源层、数据线和漏极的步骤之前，所述制备方法还包括：在衬底基板上形成公共电极的步骤。
14.根据权利要求11所述的制备方法，其特征在于，在所述在衬底基板上方依次形成栅线、栅绝缘层、有源层、数据线和漏极的步骤之后，所述制备方法还包括：
在所述衬底基板上方形成具有过孔的钝化层的步骤，所述过孔露出下方的所述漏极；
在所述钝化层上形成像素电极的步骤，所述像素电极通过所述过孔与所述漏极电性连接。
CN201710890955.2A 2017-09-27 2017-09-27 一种阵列基板及其制备方法、显示装置 Active CN107845644B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710890955.2A CN107845644B (zh) 2017-09-27 2017-09-27 一种阵列基板及其制备方法、显示装置
US15/939,392 US20190094639A1 (en) 2017-09-27 2018-03-29 Array substrate, manufacturing method thereof and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710890955.2A CN107845644B (zh) 2017-09-27 2017-09-27 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN107845644A true CN107845644A (zh) 2018-03-27
CN107845644B CN107845644B (zh) 2021-01-26

Family

ID=61662104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710890955.2A Active CN107845644B (zh) 2017-09-27 2017-09-27 一种阵列基板及其制备方法、显示装置

Country Status (2)

Country Link
US (1) US20190094639A1 (zh)
CN (1) CN107845644B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690256A (zh) * 2021-08-23 2021-11-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114578590A (zh) * 2020-11-30 2022-06-03 合肥京东方显示技术有限公司 阵列基板及其断线修复方法
CN114660862A (zh) * 2022-01-06 2022-06-24 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板
CN114787703A (zh) * 2021-12-23 2022-07-22 昆山龙腾光电股份有限公司 阵列基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080681A1 (en) * 2000-06-09 2004-04-29 Hong-Man Moon Liquid crystal display device array substrate and method of manufacturing the same
US20040245523A1 (en) * 2003-06-05 2004-12-09 Tean-Sen Jen Circular thin film transistor structure
CN203870366U (zh) * 2014-06-12 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN105957883A (zh) * 2016-05-16 2016-09-21 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2012118199A (ja) * 2010-11-30 2012-06-21 Panasonic Liquid Crystal Display Co Ltd 液晶パネル、液晶表示装置、及びその製造方法
CN103137616B (zh) * 2011-11-25 2017-04-26 上海天马微电子有限公司 Tft阵列基板及其形成方法、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080681A1 (en) * 2000-06-09 2004-04-29 Hong-Man Moon Liquid crystal display device array substrate and method of manufacturing the same
US20040245523A1 (en) * 2003-06-05 2004-12-09 Tean-Sen Jen Circular thin film transistor structure
CN203870366U (zh) * 2014-06-12 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN105957883A (zh) * 2016-05-16 2016-09-21 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114578590A (zh) * 2020-11-30 2022-06-03 合肥京东方显示技术有限公司 阵列基板及其断线修复方法
CN113690256A (zh) * 2021-08-23 2021-11-23 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113690256B (zh) * 2021-08-23 2024-05-07 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN114787703A (zh) * 2021-12-23 2022-07-22 昆山龙腾光电股份有限公司 阵列基板及其制作方法
WO2023115471A1 (zh) * 2021-12-23 2023-06-29 昆山龙腾光电股份有限公司 阵列基板及其制作方法
CN114787703B (zh) * 2021-12-23 2023-08-29 昆山龙腾光电股份有限公司 阵列基板及其制作方法
CN114660862A (zh) * 2022-01-06 2022-06-24 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板
CN114660862B (zh) * 2022-01-06 2023-08-29 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板

Also Published As

Publication number Publication date
US20190094639A1 (en) 2019-03-28
CN107845644B (zh) 2021-01-26

Similar Documents

Publication Publication Date Title
CN100483237C (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
US20010046027A1 (en) Liquid crystal display having stripe-shaped common electrodes formed above plate-shaped pixel electrodes
JP6184268B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
CN107845644A (zh) 一种阵列基板及其制备方法、显示装置
JP2010032760A (ja) 表示装置
CN104122713B (zh) 一种液晶显示器阵列基板的制造方法
CN103137616A (zh) Tft阵列基板及其形成方法、显示面板
KR101975263B1 (ko) 박막트랜지스터 표시판과 이를 제조하는 방법
CN108319087A (zh) 液晶显示器
CN102478737A (zh) 液晶显示装置及其制造方法
US20100245735A1 (en) Array substrate and manufacturing method thereof
JP2006178368A (ja) アクティブマトリクス型表示装置及びその製造方法
CN104380189B (zh) 有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法
CN103926770B (zh) 薄膜晶体管阵列面板及其制造方法
CN103091921B (zh) 一种阵列基板及其制作方法、显示装置
CN100590854C (zh) 像素结构及其制造方法
EP2784575B1 (en) Manufacturing method for electronic paper active substrate
CN105826328A (zh) 阵列基板及其制造方法、显示装置
CN104091807B (zh) 一种阵列基板及其制作方法、显示装置
CN101295721B (zh) 显示面板的像素结构及其制作方法
CN104766819B (zh) 画素基板及其制造方法
CN105938839A (zh) 薄膜晶体管基板及其制造方法
CN100464240C (zh) 液晶显示器用阵列基板及其制造方法
CN104124278B (zh) 薄膜晶体管与显示阵列基板及其制作方法
CN107092111A (zh) 主动元件阵列基板以及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant