CN101295721B - 显示面板的像素结构及其制作方法 - Google Patents
显示面板的像素结构及其制作方法 Download PDFInfo
- Publication number
- CN101295721B CN101295721B CN2008101089337A CN200810108933A CN101295721B CN 101295721 B CN101295721 B CN 101295721B CN 2008101089337 A CN2008101089337 A CN 2008101089337A CN 200810108933 A CN200810108933 A CN 200810108933A CN 101295721 B CN101295721 B CN 101295721B
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- semiconductor layer
- opening
- pattern
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000003860 storage Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims description 121
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 5
- 238000005530 etching Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 12
- 239000010409 thin film Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 101150037603 cst-1 gene Proteins 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
一种显示面板的像素结构及其制作方法，该结构包括：一基板；一第一层导电图案设置于所述的基板上；一第一绝缘层设置于所述的第一层导电图案与所述的基板上，所述的第一绝缘层具有至少两第一开口分别曝露出部分所述的两第一共通电极图案；一半导体层设置于所述的第一绝缘层上且对应所述的栅极；一第二层导电图案设置于所述的半导体层与所述的第一绝缘层上；以及一像素电极设置于所述的第二绝缘层上，所述的电极图案与所述的第二共通电极图案构成一第二储存电容。该结构利用像素电极与共通电极图案构成第一储存电容，以及利用电极图案与共通电极图案构成第二储存电容，因此可在不影响开口率的前提下大幅提升电容量。
Description
技术领域
本发明是关于一种显示面板的像素结构及其制作方法，尤指一种具有由三层电极构成二个储存电容的显示面板的像素结构及其制作方法。
背景技术
为了维持输入像素电极的电荷直到下一次扫描，液晶显示面板的像素结构中必须设置储存电容，以增加电容量。请参考图1。图1为已知液晶显示面板的像素结构的示意图。如图1所示，像素结构10包括基板12，基板12上定义有薄膜晶体管区14与像素区16。薄膜晶体管区14内设置有薄膜晶体管，其包含有栅极18、栅极绝缘层20、半导体层22、重掺杂半导体层24、源极26，以及漏极28。像素区16内设置有共通电极30、介电层32与像素电极34，其中像素电极34与漏极28电性连接，且漏极28与共通电极30部分重叠，且其重叠部分构成储存电容Cst。
由上述可知，已知液晶显示面板的像素结构的储存电容Cst是由漏极28与共通电极30两层导电层的重叠部分所构成，因此若需增加电容量，必须增加漏极28与共通电极30重叠的面积，然而如此一来会造成开口率下降而影响显示效果。
发明内容
本发明的目的之一在于提供一种显示面板的像素结构及其制作方法，以提高储存电容的电容量。
为达上述目的，本发明提供一种显示面板的像素结构，其包括基板、第一层导电图案、第一绝缘层、半导体层、第二层导电图案、第二绝缘层以及像素电极。第一层导电图案设置于基板上，且第一层导电图案包括栅极、电极图案，以及两不相连的第一共通电极图案。第一绝缘层设置于第一层导电图案与基板上，且第一绝缘层具有两个第一开口，分别曝露出部分两个第一共通电极图案。半导体层设置于第一绝缘层上且对应于栅极。第二层导电图案设置于半导体层与第一绝缘层上，且第二层导电图案包括源极与漏极、数据线及第二共通电极图案。源极与漏极设置于半导体层上并对应于栅极的两侧，数据线设置于第一绝缘层上并与源极电性连接，第二共通电极图案设置于该第一绝缘层上，其中第二共通电极图案与电极图案部分重叠，且通过第一绝缘层的两个第一开口分别与两个第一共通电极图案电性连接。第二绝缘层设置于第一绝缘层与第二层导电图案上。像素电极设置于第二绝缘层上，像素电极、漏极与电极图案三者电性连接，且像素电极与第二共通电极图案部分重叠，藉此像素电极与第二共通电极图案构成第一储存电容，且电极图案与第二共通电极图案构成第二储存电容。
为达上述目的，本发明另提供一种制作显示面板的像素结构的方法。首先提供基板，并于基板上形成第一层导电图案，其中第一层导电图案包括栅极、电极图案，以及两不相连的第一共通电极图案。接着于第一层导电图案与基板上形成第一绝缘层，并于该第一绝缘层上形成半导体层。随后去除部分半导体层使半导体层对应栅极而形成一通道，并于第一绝缘层中形成两个第一开口分别曝露出部分两个第一共通电极图案。之后于半导体层与第一绝缘层上形成第二层导电图案，其中第二层导电图案包括源极与漏极设置于该半导体层上并对应该栅极的二侧、数据线设置于第一绝缘层上并与源极电性连接，以及第二共通电极图案设置于第一绝缘层上，其中第二共通电极图案与电极图案部分重叠，且通过第一绝缘层的两个第一开口分别与两个第一共通电极图案电性连接。接续，再于该第一绝缘层与该第二层导电图案上形成第二绝缘层。然后，于第二绝缘层上形成像素电极，使像素电极与第二共通电极图案部分重叠，藉此像素电极与第二共通电极图案构成第一储存电容，且电极图案与第二共通电极图案构成第二储存电容。
由于本发明的显示面板的像素结构利用三层导电层制作储存电容，因此可在不影响开口率的前提下大幅提升电容量，或在相同电容量下缩小电容所占面积，增加开口率。
附图说明
图1为已知液晶显示面板的像素结构的示意图。
图2a，图2b，图3及图4为本发明显示面板的像素结构一较佳实施例的示意图。
图5a，图5b及图6为本发明显示面板的像素结构的第二较佳实施例的剖面示意图。
图7至图12为本发明制作显示面板的像素结构的一较佳实施例的方法示意图。
图13至图16为本发明制作显示面板的像素结构方法另一实施例的示意图。
图17至图18为本发明制作显示面板的像素结构方法的另一实施例的示意图。
图19至图22为本发明制作显示面板的像素结构的另一较佳实施例的方法示意图。
附图标号
10 像素结构 12 基板
14 薄膜晶体管区 16 像素区
18 栅极 20 栅极绝缘层
22 半导体层 24 重掺杂半导体层
26 源极 28 漏极
30 共通电极 32 介电层
34 像素电极 50 像素结构
52 扫描线 54 数据线
56 基板 58 薄膜晶体管区
60 像素区 62 第一层导电图案
62a 栅极 62b 电极图案
62c 第一共通电极图案 64 第一绝缘层
64a 第一开口 64b 第二开口
66 半导体层 66a 半导体通道层
66b 重掺杂半导体层 68 第二层导电图案
68a 源极 68b 漏极
68c 第二共通电极图案 70 第二绝缘层
70c 第三开口 70d 第四开口
72 像素电极 90 半色调掩模
92 光刻胶图案 92a 开口
具体实施方式
为使熟悉本发明所属技术领域的通常知识者能更进一步了解本发明，下文特列举本发明的数个较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。
请参考图2a，图2b，图3及图4。图2a，图2b，图3及图4为本发明显示面板的像素结构一较佳实施例的示意图，其中图2a与图2b分别为本实施例的像素结构的两种实施样态的上视图，图3与图4则分别为沿图2a与图2b的剖面线A-A’与B-B’的剖面示意图；另外，本发明的各实施例是以液晶显示面板的像素结构为例说明本发明的应用，但本发明的像素结构并不以此为限而可应用于其它类型的显示面板中。如图2a，图2b，图3及图4所示，像素结构50由两条扫描线52与两条数据线54所定义，其中两扫描线52互相平行、两数据线54互相平行，且扫描线52与数据线54彼此垂直。像素结构50是设置于基板56上，而基板56上定义有薄膜晶体管区58与像素区60(如以虚线标示者)。像素结构50具有第一层导电图案62、第一绝缘层64、半导体层66、第二层导电图案68、第二绝缘层70，以及像素电极72，其中第一层导电图案62设置于基板56上，第一绝缘层64设置于第一层导电图案62与基板56上，半导体层66设置于第一绝缘层64上，第二层导电图案68设置于半导体层66与第一绝缘层64上。
第一层导电图案62包括栅极62a、电极图案62b、两不相连的第一共通电极图案62c，以及扫描线52，其中栅极62a是设置于薄膜晶体管区58内，而电极图案62b与第一共通电极图案62c是设置于像素区60内。第一绝缘层64具有两个第一开口64a分别曝露出部分第一共通电极图案62c。半导体层66是设置于薄膜晶体管区58内并对应栅极62a，且其包括半导体通道层66a作为通道之用，以及重掺杂半导体层66b设置于半导体通道层66a上作为欧姆接触层之用。第二层导电图案68包括源极68a与漏极68b、数据线54，以及第二共通电极图案68c，其中源极68a与漏极68b是设置于半导体层66上并对应栅极62a的两侧，数据线54是设置于第一绝缘层64上并与源极68a电性连接，第二共通电极图案68c是设置于第一绝缘层64上并与电极图案62b部分重叠，且第二共通电极图案68c的两侧分别对应第一绝缘层64的两第一开口64a，藉此第二通电极图案68c分别与两第一共通电极图案62c电性连接。第二绝缘层70是设置于第一绝缘层64与第二层导电图案68上。像素电极72是设置于第二绝缘层70上，像素电极72、漏极68b与电极图案62b三者彼此电性连接，且像素电极72与第二共通电极图案68c部分重叠，藉此像素电极72与第二共通电极图案68c构成第一储存电容Cst1，而电极图案62b与第二共通电极图案68c构成第二储存电容Cst2。
像素电极72、漏极68b与电极图案62b三者是彼此电性连接，而在本实施例中，第一绝缘层64另包括第二开口64b曝露出部分电极图案62b，且第二绝缘层70另包括第三开口70c对应第二开口64b，藉此像素电极72可经由第三开口70c与第二开口64b与电极图案62b电性连接。另一方面，第二绝缘层70亦具有第四开口70d曝露出漏极68b，藉此像素电极72可经由第四开口70d与漏极68b电性连接，如此一来像素电极72、漏极68b与电极图案62b三者即可电性连接。
由上述可知，像素结构50的像素电极72与电极图案62b是为等电位，且像素电极72与第二共通电极图案68c构成第一储存电容Cst1，而电极图案62b与第二共通电极图案68c构成第二储存电容Cst2，藉此像素结构50在不需影响开口率的情况下即可大幅增加储存电容的电容量，或利用缩小电容所占面积以增加开口率。在本实施例中，电极图案62b与第二共通电极图案68c的位置是布设于像素区60内靠近薄膜晶体管区58的位置，如图2a和图2b所示，但本发明的像素结构50并不以上述实施例为限，而可具有下述的不同的实施样态。
请参考图5a，图5b及图6。图5a与图5b为本发明显示面板的像素结构的第二较佳实施例的两种实施样态的俯视图，图6为沿图5a与图5b的剖面线C-C’的剖面示意图，其中为便于比较各实施例的异同，下述其它各实施例使用相同符号标注相同的器件，并不再对重复部分赘述。在前述实施例中，电极图案62b通过像素电极72与漏极68b电性相接。在本实施例中，电极图案62b直接经由第二开口64b与漏极68b电性相接，不再透过像素电极72。两种实施样态的电极图案62b与第二共通电极图案68c的位置有所不同，其分别如图5a所示，是设于像素区60内的中央区域；以及如图5b所示，是设置于像素区域60靠近薄膜晶体管区58的位置。
如图6所示，第二实施例与前述实施例不同处为像素电极72、漏极68b与电极图案62b的连接方式有所不同，在本实施例中，第一绝缘层64包括第二开口64b曝露出部分电极图案62b，藉此漏极68b可自薄膜晶体管区58延伸至像素区60并经由第二开口64b电性连接电极图案62b，另外第二绝缘层70则包括第三开口70c曝露出部分漏极68b，藉此像素电极72可经由第三开口70c与漏极68b电性连接。在本实施例中像素电极72可经由第三开口70c与漏极68b电性连接，因此不需设置第四开口，且第三开口70c的位置是大致与第二开口64b的位置对应但不以此为限，第三开口70c与第二开口64b的位置可视需要加以调整，且两者的位置未必需要重叠。通过上述连接方式，像素电极72与电极图案62b亦为等电位，且像素电极72与第二共通电极图案68c可构成第一储存电容Cst1，而电极图案62b与第二共通电极图案68c则可构成第二储存电容Cst2，藉此增加储存电容的电容量。
请参考图7至图12。图7至图12为本发明制作显示面板的像素结构的一较佳实施例的方法示意图，其中由于图7是以上视方向绘制使得部分器件无法显示出，故请一并参考图3与图4。如图7所示，首先提供基板56，例如玻璃基板或是可挠性基板。接着于基板56上形成导电层(图未示)，例如金属层，再利用第一道光刻暨刻蚀制造工艺(photolithography-and-etching process，PEP)图案化金属层，以于基板56上形成第一层导电图案62，其中第一层导电图案62包括栅极62a、电极图案62b、两不相连的第一共通电极图案62c，以及扫描线52，其中栅极62a是连接于扫描线52。
如图8所示，接着于第一层导电图案62与基板56上形成第一绝缘层64，并于第一绝缘层64上形成半导体层66，其中半导体层66包括半导体通道层66a作为通道之用，以及重掺杂半导体层66b设置于半导体通道层66a上作为欧姆接触层之用(如图3所示)。接着利用第二道光刻暨刻蚀制造工艺去除部分半导体层66(包括半导体通道层66a与重掺杂半导体层66b)，而保留对应栅极62a的半导体层66(包括其下方的半导体通道层66a与重掺杂半导体层66b)。
如图9所示，随后利用第三道光刻暨刻蚀制造工艺，于第一绝缘层64中形成两第一开口64a分别曝露出位于电极图案62b两侧的部分第一共通电极图案62c。
如图10所示，于半导体层66与第一绝缘层64上形成另一导电层(图未示)，并利用第四道光刻暨刻蚀制造工艺去除部分导电层以形成第二层导电图案68。第二层导电图案68包括源极68a与漏极68b设置于半导体层66上并对应栅极62a的二侧、数据线54设置于第一绝缘层64上并与源极68a电性连接，以及第二共通电极图案68c设置于第一绝缘层64上，其中第二共通电极图案68c与第一层导电图案62的电极图案62b部分重叠，且通过第一绝缘层64的两第一开口64a分别与两第一共通电极图案62c电性连接。
如图11所示，随后于第一绝缘层64与第二层导电图案68上形成第二绝缘层70，并利用一第五道光刻暨刻蚀制造工艺去除部分第二绝缘层70，以于第二绝缘层70中形成第三开口70c与第四开口70d，其中第四开口70d对应漏极68b。接着继续经由第三开口70c刻蚀部分第一绝缘层64，以于第一绝缘层64中形成对应第三开口70c的第二开口64b。
最后如图12所示，于第二绝缘层70上形成像素电极72，使像素电极72填入第三开口70c与第二开口64b而与电极图案62b电性连接、以及填入第四开口70d以与漏极68b电性连接，并使像素电极72与第二共通电极图案68c部分重叠，藉此像素电极72与第二共通电极图案68c可构成第一储存电容Cst1，且电极图案62b与第二共通电极图案68c可构成第二储存电容Cst2。
上述实施例的方法可制作出如图2a，图2b，图3及图4所示的像素结构，然而利用相似的方法步骤亦可制作出如图5a、图5b与图6所绘示的像素结构。现以图5b的实施例为例加以说明。请参考图5b与图6，并一并参考图7至图12。举例而言，图9所示于第一绝缘层64中形成第一开口64a的步骤中，可一并于第一绝缘层64中形成第二开口64b(如图6所示)，以曝露出电极图案62b。另外于图10绘示的形成第二层导电图案68的漏极68b的步骤中，可改变第二层导电图案68的布局使漏极68b经由第一绝缘层64的第二开口64b与电极图案62b电性连接。在本实施例中，于第二绝缘层70中同样需要形成第三开口70c，但由于漏极68b已与电极图案62b电性连接，因此不需形成第四开口的步骤。通过上述步骤，即可制作出图5b所示的像素结构。
上述实施例的方法是使用了六道不同掩模定义各材料层的图案，且半导体层66的图案的定义与第一绝缘层64的第一开口64a的定义是利用两道不同掩模，先后分别于第二道光刻暨刻蚀与第三道光刻暨刻蚀制造工艺时达成。但本发明的方法并不以上述实施例为限，例如定义半导体层66的图案顺序与定义第一绝缘层64的第一开口64a的制造工艺顺序可依实际情况而调整其先后。另外本发明的方法亦可利用五道掩模完成，下文中分别就本发明制作像素结构的方法的其它实施例作说明，且为简化说明下文仅针对与前述实施例不同处加以说明。
请参考图13至图16，并一并参考图7与图10至图12。图13至图16为本发明制作显示面板的像素结构方法另一实施例的示意图。如图13所示，于基板56上形成第一层导电图案62后，接着于第一层导电图案62与基板56上依序形成第一绝缘层64与半导体层66，其中半导体层66包括半导体通道层66a与重掺杂半导体层66b。接着利用半色调(half-tone)掩模90于重掺杂半导体层66b上形成光刻胶图案92，其中光刻胶图案92具有开口92a对应第一共通电极图案62c的位置。
如图14所示，接着进行刻蚀制造工艺，经由光刻胶图案92的开口92a刻蚀掉部分半导体层66与第一绝缘层64以形成第一开口64a，曝露出部分第一共通电极图案62c。
如图15所示，随后进行灰化(ashing)制造工艺，去除部分光刻胶图案92而仅保留栅极62a上方的光刻胶图案92。如图16所示，去除未被光刻胶图案92覆盖的半导体通道层66a、重掺杂半导体层66b与第一绝缘层64，最后去除光刻胶图案92即为图16所示，接着再接续进行图11至图12的步骤，即可制作出像素结构。由上述可知，本实施例利用半色调掩模的作法可节省一道掩模，换言之形成对应栅极62a的通道的步骤与于第一绝缘层64中形成第一开口64a的步骤是于同一制造工艺中同时进行。另外，图14所示的经由光刻胶图案92的开口92a刻蚀掉部分半导体层66与第一绝缘层64以形成第一开口64a的制作方法，亦可只移除部份半导体层66或第一绝缘层64，也就是说，半导体通道层66a、重掺杂半导体层66b及第一绝缘层64并不于同一步骤完成移除制造工艺，而是利用刻蚀选择比不同的特性，例如先移除重掺杂半导体层66b及部分的半导体通道层66a，而残留的另一部分的半导体通道层66a及第一绝缘层64则利用如图16中，在移除未被光刻胶层92覆盖的半导体层66制造工艺时同时移除，最后如图16所示，半导体层66(包括半导体通道层66a与重掺杂半导体层66b)刻蚀完成时露出62c；或是例如先移除半导体通道层66a、重掺杂半导体层66b及部分的第一绝缘层64，而剩下的部分第一绝缘层64再由如图16的制造工艺同时刻蚀完成。
请参考图17至图18，并一并参考图7、图11与图12。图17至图18为本发明制作显示面板的像素结构方法的另一实施例的示意图。如图17所示，于基板56上形成第一层导电图案62后，接着于第一层导电图案62与基板56上依序形成第一绝缘层64与半导体层66，其中半导体层66包括半导体通道层66a与重掺杂半导体层66b。接着利用一道光刻暨刻蚀制造工艺刻蚀部分半导体层66与第一绝缘层64以形成第一开口64a，曝露出部分第一共通电极图案62c。
如图18所示，接着于半导体层66与第一绝缘层64上形成另一导电层(图未示)，并利用一道光刻暨刻蚀制造工艺去除部分导电层以形成第二层导电图案68，并继续去除部分半导体通道层66a与重掺杂半导体层66b。第二层导电图案68包括源极68a与漏极68b设置于半导体层66上并对应栅极62a的二侧，以及第二共通电极图案68c，其中第二共通电极图案68c与第一层导电图案62的电极图案62b部分重叠，且通过第一绝缘层64的第一开口64a与第一共通电极图案62c电性连接。接着再接续进行图11至图12的步骤，即可制作出像素结构50。
由上述可知，本实施例的作法是利用同一道掩模定义第二层导电图案68与半导体层66，因此可节省一道掩模。
请参考图19至图22。图19至图22为本发明制作显示面板的像素结构的另一较佳实施例的方法示意图，其中本实施例的部分方法步骤与前述实施例相似，其差别在于本实施例的电极图案62b的布局位置于像素区60的中央，因此请接续图7与图8参考图19至图22。如图19所示，利用第三道光刻暨刻蚀制造工艺，于第一绝缘层64中形成两第一开口64a分别曝露出位于电极图案62b两侧的部分第一共通电极图案62c，并一并形成一第二开口64b曝露出部分电极图案62b。
如图20所示，于半导体层66与第一绝缘层64上形成另一导电层(图未示)，并利用第四道光刻暨刻蚀制造工艺去除部分导电层以形成第二层导电图案68。第二层导电图案68包括源极68a与漏极68b设置于半导体层66上并对应栅极62a的二侧、数据线54设置于第一绝缘层64上并与源极68a电性连接，以及第二共通电极图案68c设置于第一绝缘层64上。第二共通电极图案68c与第一层导电图案62的电极图案62b部分重叠，且通过第一绝缘层64的两个第一开口64a分别与两个第一共通电极图案62c电性连接。另外，漏极68b延伸至像素区60中央的电极图案62b上方，并通过第二开口64b与电极图案62b电性连接。
如图21所示，随后于第一绝缘层64与第二层导电图案68上形成第二绝缘层70，并利用第五道光刻暨刻蚀制造工艺去除部分第二绝缘层70，以于第二绝缘层70中形成第四开口70d，其中第四开口70d曝露出部分漏极68b。
最后如图22所示，于第二绝缘层70上形成像素电极72，使像素电极72填入第四开口70d以与漏极68b电性连接，并使像素电极72与第二共通电极图案68c部分重叠，藉此像素电极72与第二共通电极图案68c可构成第一储存电容Cst1，且电极图案62b与第二共通电极图案68c可构成第二储存电容Cst2。
由上述可知，本发明的显示面板的像素结构，利用像素电极与第二共通电极图案构成第一储存电容，以及利用电极图案与第二共通电极图案构成第二储存电容，因此可在不影响开口率的前提下大幅提升电容量，或在相同储存电容量下缩小电容所占面积，增加开口率。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何具有本发明所属技术领域的通常知识者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，并可思揣其他不同的实施例，因此本发明的保护范围当视前附权利要求所界定者为准。
Claims (14)
1.一种显示面板的像素结构，其特征在于，该结构包括：
一基板；
一第一层导电图案设置于所述的基板上，该第一层导电图案包括一栅极、一电极图案，以及两不相连的第一共通电极图案；
一第一绝缘层设置于所述的第一层导电图案与所述的基板上，所述的第一绝缘层具有至少两第一开口分别曝露出部分所述的两第一共通电极图案；
一半导体层设置于所述的第一绝缘层上且对应所述的栅极；
一第二层导电图案设置于所述的半导体层与所述的第一绝缘层上，所述的第二层导电图案包括一源极与一漏极设置于所述的半导体层上并对应所述的栅极的二侧、一数据线设置于所述的第一绝缘层上并与所述的源极电性连接，以及一第二共通电极图案设置于所述的第一绝缘层上，其中所述的第二共通电极图案与所述的电极图案部分重叠，且通过所述的第一绝缘层的所述的两第一开口分别与所述的两第一共通电极图案电性连接；
一第二绝缘层设置于所述的第一绝缘层与所述的第二层导电图案上；以及
一像素电极设置于所述的第二绝缘层上，所述的像素电极、所述的漏极与所述的电极图案三者电性连接，且所述的像素电极与所述的第二共通电极图案部分重叠，藉此所述的像素电极与所述的第二共通电极图案构成一第一储存电容，且所述的电极图案与所述的第二共通电极图案构成一第二储存电容。
2.如权利要求1所述的显示面板的像素结构，其特征在于，所述的第一绝缘层另包括至少一第二开口曝露出部分所述的电极图案，且所述的第二绝缘层另包括至少一第三开口对应所述的第二开口，藉此所述的像素电极经由所述的第三开口与所述的第二开口与所述的电极图案电性连接，另外所述的 第二绝缘层具有一第四开口曝露出所述的漏极，藉此所述的像素电极经由所述的第四开口与所述的漏极电性连接。
3.如权利要求1所述的显示面板的像素结构，其特征在于，所述的第一绝缘层另包括一第二开口曝露出部分所述的电极图案，藉此所述的漏极经由所述的第二开口电性连接所述的电极图案，且所述的第二绝缘层另包括一第三开口曝露出部分所述的漏极，藉此所述的像素电极经由所述的第三开口与所述的漏极电性连接。
4.如权利要求1所述的显示面板的像素结构，其特征在于，所述的半导体层包括一半导体通道层，以及一重掺杂半导体层设置于所述的半导体通道层与所述的源极以及所述的漏极之间。
5.如权利要求1所述的显示面板的像素结构，其特征在于，所述的半导体层是为一非晶硅层。
6.一种制作显示面板的像素结构的方法，该方法包括：
提供一基板；
于所述的基板上形成一第一层导电图案，所述的第一层导电图案包括一栅极、一电极图案，以及两不相连的第一共通电极图案；
于所述的第一层导电图案与所述的基板上形成一第一绝缘层，并于所述的第一绝缘层上形成一半导体层；
去除部分所述的半导体层使所述的半导体层对应所述的栅极而形成一通道，并于所述的第一绝缘层中形成两第一开口分别曝露出部分所述的两第一共通电极图案；
于所述的半导体层与所述的第一绝缘层上形成一第二层导电图案，所述的第二层导电图案包括一源极与一漏极设置于所述的半导体层上并对应所述的栅极的二侧、一数据线设置于所述的第一绝缘层上并与所述的源极电性连接，以及一第二共通电极图案设置于所述的第一绝缘层上，其中所述的第二共通电极图案与所述的电极图案部分重叠，且通过所述的第一绝缘层的所述 的两第一开口分别与所述的两第一共通电极图案电性连接；
于所述的第一绝缘层与所述的第二层导电图案上形成一第二绝缘层；以及
于所述的第二绝缘层上形成一像素电极，使所述的像素电极与所述的第二共通电极图案部分重叠，藉此所述的像素电极与所述的第二共通电极图案构成一第一储存电容，且所述的电极图案与所述的第二共通电极图案构成一第二储存电容。
7.如权利要求6所述的方法，其特征在于，去除部分所述的半导体层使所述的半导体层对应所述的栅极而形成所述的通道的步骤，以及于所述的第一绝缘层中形成所述的两第一开口的步骤是分别利用两道掩模达成。
8.如权利要求7所述的方法，其特征在于，去除部分所述的半导体层使所述的半导体层对应所述的栅极而形成所述的通道的步骤是先于于所述的第一绝缘层中形成所述的两第一开口的步骤之前进行。
9.如权利要求7所述的方法，其特征在于，利用半色调掩膜时，去除部分所述的半导体层使所述的半导体层对应所述的栅极而形成所述的通道的步骤是与于所述的第一绝缘层中形成所述的两第一开口的步骤同时进行。
10.如权利要求6所述的方法，其特征在于，去除部分所述的半导体层使所述的半导体层对应所述的栅极的步骤，以及于所述的第一绝缘层中形成所述的两第一开口的步骤是利用同一半色调掩模达成。
11.如权利要求6所述的方法，其特征在于，去除部分所述的半导体层使所述的半导体层对应所述的栅极而形成所述的通道的步骤，以及形成所述的第二层导电图案的步骤是利用同一掩模达成。
12.如权利要求6所述的方法，其特征在于，该方法另包括于所述的第二绝缘层中形成一第三开口与一第四开口，以及经由所述的第三开口于所述的第一绝缘层中形成一第二开口，其中所述的第二开口对应所述的第三开口，且所述的像素电极经由所述的第三开口与所述的第二开口与所述的电极图案 电性连接，而所述的第四开口曝露出部分所述的漏极，且所述的像素电极经由所述的第四开口与所述的漏极电性连接。
13.如权利要求6所述的方法，其特征在于，该方法另包括：
于所述的第一绝缘层中形成所述的两第一开口的步骤中，一并于所述的第一绝缘层中形成一第二开口曝露出部分所述的电极图案；
于形成所述的第二层导电图案的所述的漏极的步骤中，一并使所述的漏极经由所述的第一绝缘层的所述的第二开口与所述的电极图案电性连接；以及
于所述的第二绝缘层中形成一第三开口，其中所述的第三开口曝露出部分所述的漏极，且所述的像素电极经由所述的第三开口与所述的漏极电性连接。
14.如权利要求6所述的方法，其特征在于，形成所述的半导体层包括于所述的第一绝缘层上形成一半导体通道层，以及于所述的半导体通道层上形成一重掺杂半导体层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101089337A CN101295721B (zh) | 2008-06-06 | 2008-06-06 | 显示面板的像素结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101089337A CN101295721B (zh) | 2008-06-06 | 2008-06-06 | 显示面板的像素结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101295721A CN101295721A (zh) | 2008-10-29 |
| CN101295721B true CN101295721B (zh) | 2011-04-13 |
Family
ID=40065864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101089337A Active CN101295721B (zh) | 2008-06-06 | 2008-06-06 | 显示面板的像素结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101295721B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI453516B (zh) | 2011-07-13 | 2014-09-21 | Au Optronics Corp | 畫素結構及其製作方法 |
| CN103280448B (zh) | 2013-04-27 | 2016-01-06 | 北京京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR102198111B1 (ko) * | 2013-11-04 | 2021-01-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN110783490A (zh) * | 2019-11-13 | 2020-02-11 | 合肥京东方卓印科技有限公司 | 显示面板及其制备方法 |
-
2008
- 2008-06-06 CN CN2008101089337A patent/CN101295721B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101295721A (zh) | 2008-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104716144A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102306650A (zh) | 像素结构及其制作方法 | |
| CN100587927C (zh) | 薄膜晶体管基板及其制造方法 | |
| US8703510B2 (en) | Array substrate and a manufacturing method thereof | |
| CN103151304B (zh) | 显示面板的阵列基板及其制作方法 | |
| US8748320B2 (en) | Connection to first metal layer in thin film transistor process | |
| CN100490124C (zh) | 制造显示设备的方法和形成图案的方法 | |
| KR20070012081A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| CN105097839B (zh) | 一种绝缘层、阵列基板及其制作方法、显示装置 | |
| US7768015B2 (en) | Pixel structure of display panel and method of making the same | |
| CN101295721B (zh) | 显示面板的像素结构及其制作方法 | |
| CN106486494A (zh) | 显示装置 | |
| CN107845644A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN100343749C (zh) | 薄膜晶体管液晶显示器的阵列基底及其制造方法 | |
| CN110211929A (zh) | 阵列基板及其制造方法 | |
| JP2010097077A (ja) | 表示装置及びその製造方法 | |
| JP2001320059A (ja) | 薄膜トランジスタ液晶表示装置とその製造方法 | |
| CN100386866C (zh) | 像素阵列基板的制造方法 | |
| CN100514608C (zh) | 薄膜晶体管阵列的制造方法及其结构 | |
| CN100521166C (zh) | 显示元件及其制造方法 | |
| CN110176444B (zh) | 一种阵列基板及其形成方法以及显示面板 | |
| CN109599363A (zh) | 一种阵列基板及其制造方法 | |
| TW584908B (en) | Method of manufacturing IPS-LCD by using 4-mask process | |
| US8695213B2 (en) | Layout method of touch panel electrode | |
| JP2005159323A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |