TWI453516B - 畫素結構及其製作方法 - Google Patents
畫素結構及其製作方法 Download PDFInfo
- Publication number
- TWI453516B TWI453516B TW100124773A TW100124773A TWI453516B TW I453516 B TWI453516 B TW I453516B TW 100124773 A TW100124773 A TW 100124773A TW 100124773 A TW100124773 A TW 100124773A TW I453516 B TWI453516 B TW I453516B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- drain
- insulating layer
- forming
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims description 150
- 239000004065 semiconductor Substances 0.000 claims description 53
- 239000003990 capacitor Substances 0.000 claims description 37
- 239000011241 protective layer Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000012044 organic layer Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims 1
- 101150037603 cst-1 gene Proteins 0.000 description 7
- 238000001459 lithography Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
本發明係關於一種畫素結構及其製作方法，尤指一種具有由三層電及構成二個儲存電容之畫素結構及其製作方法。
為了維持輸入畫素電極之電荷直到下一次掃描，液晶顯示面板之畫素結構中必須設置儲存電容，以增加電容量。請參考第1圖。第1圖為習知液晶顯示面板之畫素結構的示意圖。如第1圖所示，畫素結構10包括基板12，基板12上定義有薄膜電晶體區14與畫素區16。薄膜電晶體區14內設置有薄膜電晶體，其包含有閘極18、閘極絕緣層20、半導體層22、重摻雜半導體層24、源極26，以及汲極28。畫素區16內設置有共通電極30、介電層32與畫素電極34，其中畫素電極34與汲極28電性連接，且汲極28與共通電極30部分重疊，且其重疊部分構成儲存電容Cst。
由上述可知，習知液晶顯示面板之畫素結構的儲存電容Cst係由汲極28與共通電極30兩層導電層之重疊部分所構成，因此若需增加電容量，必須增加汲極28與共通電極30重疊的面積，然而如此一來會造成開口率下降而影響顯示效果。
本發明之主要目的在於提供一種畫素結構及其製作方法，以提升開口率。
為達上述之目的，本發明提供一種畫素結構，包含有基板、閘極、電極圖案、第一絕緣層、共通電極、第二絕緣層、半導體層、源極、汲極、保護層以及畫素電極。閘極設置於基板上，且電極圖案設置於基板上。第一絕緣層設置於閘極、電極圖案以及基板上，且第一絕緣層具有第一穿孔曝露出部分電極圖案。共通電極設置於第一絕緣層上且對應於電極圖案。第二絕緣層設置於共通電極與第一絕緣層上，且第二絕緣層具有第二穿孔對應第一穿孔。半導體層設置於第二絕緣層上，且對應閘極。源極與汲極設置於半導體層與第二絕緣層上，並對應閘極之二側。汲極包含第一部分及第二部分，其中汲極之第一部分藉由第一穿孔與第二穿孔與電極圖案電性連接，汲極之第二部分延伸至共通電極上方。電極圖案與共通電極部分重疊且耦合而成第一儲存電容，且汲極之第二部分與共通電極部分重疊且耦合而成第二儲存電容。保護層設置於半導體層、源極、汲極以及第二絕緣層上，且保護層具有第三穿孔曝露出部分汲極。畫素電極設置於保護層上，且畫素電極經由第三穿孔與汲極電性連接。
為達上述之目的，本發明提供一種畫素結構之製作方法。首先，提供基板。然後，於基板上形成閘極與電極圖案。接著，於閘極、電極圖案以及基板上形成第一絕緣層，並於第一絕緣層上形成共通電極。隨後，於部分第一絕緣層及共通電極上形成第二絕緣層，並於第二絕緣層上形成半導體通道層。接下來，於第二絕緣層中形成第二穿孔，且經由第二穿孔於第一絕緣層中形成第一穿孔，以曝露出部分電極圖案。然後，於半導體通道層與第二絕緣層上形成源極與汲極，且汲極包含第一部分及第二部分，汲極之第一部分藉由第一穿孔與第二穿孔與電極圖案電性連接，汲極之第二部分延伸至共通電極上方，其中電極圖案與共通電極部分重疊而構成第一儲存電容，且汲極與共通電極部分重疊而構成第二儲存電容。接著，於半導體通道層、源極、汲極以及第二絕緣層上形成保護層。隨之，於保護層中形成第三穿孔曝露出部分汲極。最後，於保護層上形成畫素電極，且畫素電極經由第三穿孔與汲極電性連接。
本發明之畫素結構具有彼此重疊且並聯之第一儲存電容與第二儲存電容。藉此，在不需影響畫素結構之開口率的情況下，畫素結構可大幅增加儲存電容的電容量，或者可利用縮小電極圖案、共通電極以及汲極之第二部分之面積來減少第一儲存電容與第二儲存電容所佔面積，進而增加開口率。
為使熟習本發明所屬技術領域之通常知識者能更進一步了解本發明，下文特列舉本發明之數個較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第2圖至第10圖，第2圖至第10圖繪示了本發明一較佳實施例之畫素結構的製作方法示意圖。另外，本發明之較佳實施例係以液晶顯示面板之畫素結構為例說明本發明之應用，但本發明之畫素結構並不以此為限而可應用於其他類型之顯示面板中。如第2圖所示，首先提供基板102，例如玻璃基板或是可撓性基板。接著於基板102上形成第一金屬層104。然後，如第3圖所示，利用第一道微影暨蝕刻製程(photolithography-and-etching process,PEP)圖案化第一金屬層104，以於基板102上形成掃描線(圖未示)、閘極106與電極圖案108。本發明之閘極106與電極圖案108不限於由同一金屬層所構成或不限於同一蝕刻製程中形成，亦可利用蝕刻不同金屬層來形成。並且，本發明形成電極圖案108之材料不限為金屬，亦可為其他導電材料。
如第4圖所示，接下來於基板102、閘極106以及電極圖案108上形成第一絕緣層110，並於第一絕緣層110上形成第二金屬層(圖未示)。然後，利用第二道微影暨蝕刻製程圖案化第二金屬層，以於第一絕緣層110上形成共通電極112。其中，共通電極112係位於電極圖案108之正上方，使共通電極112與電極圖案108重疊而相互耦合。本發明形成共通電極112之材料不限為金屬，亦可為其他導電材料。
如第5圖所示，然後於第一絕緣層110及共通電極112上形成第二絕緣層114以及半導體層116，其中半導體層116包含有半導體通道層116a與重摻雜半導體層116b。接著，利用第三道微影暨蝕刻製程移除部分半導體層116，使殘留之半導體層116位於閘極106正上方。於本實施例中，半導體通道層116a包含有例如多晶矽之半導體材料，且重摻雜半導體層116b包含有例如已摻雜之多晶矽之材料。
如第6圖所示，接著利用第四道微影暨蝕刻製程蝕刻第二絕緣層114，以於第二絕緣層114中形成第二穿孔114a，然後經由第二穿孔114a繼續蝕刻第一絕緣層110，以於第一絕緣層110中形成第一穿孔110a，且第一穿孔110a曝露出部分電極圖案108。本發明之第一穿孔110a與第二穿孔114a不限於同一蝕刻製程中形成，亦可利用不同蝕刻製程分階段形成。
如第7圖所示，隨後於第二絕緣層114與半導體層116上形成第三金屬層(圖未示)，且第三金屬層填入第一穿孔110a與第二穿孔114a。接著，利用第五道微影暨蝕刻製程圖案化第三金屬層，以形成資料線(圖未示)、源極118以及汲極120，並繼續移除重摻雜半導體層116b以及部分半導體通道層116a。並且，源極118與汲極120分別設於半導體層116與第二絕緣層114上，且對應於閘極106之二側。值得注意的是，汲極120包含第一部分120a及第二部分120b，第一部分120a與第二部分120b相連接，汲極120之第一部分120a藉由第一穿孔110a以及第二穿孔114a與電極圖案108電性連接，且汲極120之第二部分120b延伸至共通電極112之正上方，使汲極120之第二部分120b可與共通電極112部分重疊而互相耦合。
如第8圖所示，接下來於第二絕緣層114、半導體層116、源極118以及汲極120上依序形成保護層122與有機層124，其中有機層124覆蓋於保護層122上，用於作為平坦層。於本實施中，保護層122係由例如氮化矽之絕緣材料所構成，且有機層124係由例如光阻材料之有機材料所構成。然後，如第9圖所示，利用第六道微影暨蝕刻製程圖案化有機層124，以於有機層124中形成第四穿孔124a。然後利用第七道微影暨蝕刻製程，經由第四穿孔124a圖案化保護層122，以於保護層122中形成第三穿孔122a，並曝露出部分汲極120之第二部分120b，其中第四穿孔124a對應於第三穿孔122a。
如第10圖所示，最後利用第八道微影暨蝕刻製程，於保護層122上形成畫素電極126，且畫素電極126經由第四穿孔124a、第三穿孔122a與汲極120之第二部分120b電性連接。至此已完成本實施例之畫素結構100。由上述可知，本實施例係於形成閘極106之步驟中同時形成電極圖案108，並且於形成汲極120之前於第一絕緣層110與第二絕緣層114中形成第一穿孔110a與第二穿孔114a，使後續形成之汲極120可與電極圖案108電性連接。藉此，電極圖案108可藉由汲極120之第二部分120b而電性連接至畫素電極126，且電極圖案108、第一絕緣層110以及共通電極112可構成第一儲存電容Cst1，而汲極120之第二部分120b、第二絕緣層114以及共通電極112可構成第二儲存電容Cst2。因此，本實施例之畫素結構100可具有彼此重疊且並聯之第一儲存電容Cst1與第二儲存電容Cst2。
以下將進一步說明本實施例之畫素結構100。請參考第11圖，且一併參考第10圖。第11圖為本發明較佳實施例之畫素結構的上視示意圖，且第10圖為第11圖沿著剖面線AA’之剖面示意圖。如第10圖與第11圖所示，本實施例之畫素結構100包含有基板102、第一層導電圖案128、第一絕緣層110、第二層導電圖案130、第二絕緣層114、半導體層116、第三層導電圖案132、保護層122、有機層124以及畫素電極126。第一層導電圖案128設於基板102上，且包含有閘極106、掃描線134以及電極圖案108，其中閘極106電性連接至掃描線134。第一絕緣層110覆蓋於基板102與第一層導電圖案128上，且第一絕緣層110具有第一穿孔110a，曝露出部分電極圖案108。第二層導電圖案130設於第一絕緣層110上，且包含有共通電極112。共通電極112係對應於電極圖案108，且位於電極圖案108之正上方。並且，共通電極112係電性連接至位於彩色濾光片基板上之共通電極層，以用於傳送共通訊號。第二絕緣層114覆蓋於第一絕緣層110與第二層導電圖案130上，且第二絕緣層114具有第二穿孔114a，對應於第一穿孔110a，使被第一穿孔110a曝露出之部分電極圖案108可透過第二穿孔114a曝露出。半導體層116設於第二絕緣層114上，且位於閘極106之正上方，以對應於閘極106。第三層導電圖案132設於半導體層116a與第二絕緣層114上，且包含有資料線136、源極118與汲極120，且源極118與汲極120分別對應於閘極106之二側。詳細而言，半導體層116包括半導體通道層116a以及重摻雜半導體層116b，重摻雜半導體層116b分別設置於半導體通道層116a與源極118以及半導體通道層116a與汲極120之間。
值得注意的是，汲極120包含第一部分120a及第二部分120b，且第一部分120a及第二部分120b相互連接。汲極120之第一部分120a從閘極106之正上方經由第一穿孔110a以及第二穿孔114a延伸至與電極圖案108相接觸，以與電極圖案108電性連接。汲極120之第二部分120b從第二穿孔114a上延伸至共通電極112正上方。藉此，由電極圖案108與共通電極112相互耦合而成的第一儲存電容Cst1，以及汲極120之第二部分120b與共通電極112相互耦合而成的第二儲存電容Cst2係並聯於汲極120與電極圖案108之間。並且，汲極120之第二部分120b係與大部分之共通電極112與電極圖案108重疊。由此可知，本實施例之畫素結構100係具有彼此重疊且並聯之第一儲存電容Cst1與第二儲存電容Cst2，因此在不需影響畫素結構100之開口率的情況下，可大幅增加儲存電容的電容量，或者可縮小電極圖案108、共通電極112以及汲極120之第二部分120b之面積來減少第一儲存電容Cst1與第二儲存電容Cst2所佔面積，進而增加開口率。
另外，保護層122與有機層124依序設置於第二絕緣層114、半導體層116、源極118以及汲極120上，其中保護層122具有第三穿孔122a，曝露出部分汲極120之第二部分120b，且有機層124具有第四穿孔124a對應於第三穿孔122a。畫素電極126設置於有機層124上，且經由第四穿孔124a以及第三穿孔122a與汲極120之第二部分120b相接觸，以電性連接至汲極120。值得一提的是，本實施例之畫素結構100利用於保護層122上設置有機層124，以增加畫素電極126與資料線136之間的距離，進而降低畫素電極126與資料線136之間的相互干擾。
綜上所述，本發明製作畫素結構之方法係於形成閘極之步驟中同時形成電極圖案，並且於形成汲極之前於第一絕緣層與第二絕緣層中形成第一穿孔與第二穿孔，使後續形成之汲極可與電極圖案電性連接，進而形成具有彼此重疊之第一儲存電容與第二儲存電容。藉此，在不需影響畫素結構之開口率的情況下，畫素結構可大幅增加儲存電容的電容量，或者可利用縮小電極圖案、共通電極以及汲極之第二部分之面積來減少第一儲存電容與第二儲存電容所佔面積，進而增加開口率。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．畫素結構
12．．．基板
14．．．薄膜電晶體區
16．．．畫素區
18．．．閘極
20．．．閘極絕緣層
22．．．半導體層
24．．．重摻雜半導體層
26．．．源極
28．．．汲極
30．．．共通電極
32．．．介電層
34．．．畫素電極
100．．．畫素結構
102．．．基板
104．．．第一金屬層
106．．．閘極
108．．．電極圖案
110．．．第一絕緣層
110a．．．第一穿孔
112．．．共通電極
114．．．第二絕緣層
114a．．．第二穿孔
116．．．半導體層
116a．．．半導體通道層
116b．．．重摻雜半導體層
118．．．源極
120．．．汲極
120a．．．第一部分
120b．．．第二部分
122．．．保護層
122a．．．第三穿孔
124．．．有機層
124a．．．第四穿孔
126．．．畫素電極
128．．．第一層導電圖案
130．．．第二層導電圖案
132．．．第三層導電圖案
134．．．掃描線
136．．．資料線
Cst1．．．第一儲存電容
Cst2．．．第二儲存電容
第1圖為習知液晶顯示面板之畫素結構的示意圖。
第2圖至第10圖繪示了本發明一較佳實施例之畫素結構的製作方法示意圖。
第11圖為本發明較佳實施例之畫素結構的上視示意圖。
100．．．畫素結構
102．．．基板
106．．．閘極
108．．．電極圖案
110．．．第一絕緣層
110a．．．第一穿孔
112．．．共通電極
114．．．第二絕緣層
114a．．．第二穿孔
116．．．半導體層
116a．．．半導體通道層
116b．．．重摻雜半導體層
118．．．源極
120．．．汲極
120a．．．第一部分
120b．．．第二部分
122．．．保護層
122a．．．第三穿孔
124．．．有機層
124a．．．第四穿孔
126．．．畫素電極
Cst1．．．第一儲存電容
Cst2．．．第二儲存電容
Claims (14)
- 一種畫素結構，包含有：一基板；一閘極，設置於該基板上；一電極圖案，設置於該基板上；一第一絕緣層，設置於該基板、該閘極以及該電極圖案上，且該第一絕緣層具有一第一穿孔曝露出部分該電極圖案；一共通電極，設置於該第一絕緣層上且對應於該電極圖案；一第二絕緣層，設置於該共通電極與該第一絕緣層上，且該第二絕緣層具有一第二穿孔對應該第一穿孔；一半導體層，設置於該第二絕緣層上，且對應該閘極；一源極以及一汲極，設置於該半導體層與該第二絕緣層上，並對應該閘極之二側，該汲極包含一第一部分及一第二部分，該汲極之該第一部分係與該汲極之該第二部分相互連接，且該汲極之該第一部分藉由該第一穿孔以及該第二穿孔與該電極圖案電性連接，該汲極之該第二部分延伸至該共通電極上方，其中該電極圖案與該共通電極部分重疊且耦合而成一第一儲存電容，且該汲極之該第二部分與該共通電極部分重疊且耦合而成一第二儲存電容；一保護層，設置於該第二絕緣層、該半導體層、該源極以及該汲極上，且該保護層具有一第三穿孔曝露出部分該汲極；以及一畫素電極，設置於該保護層上，且該畫素電極經由該第三穿孔與該汲極電性連接。
- 如請求項1所述之畫素結構，其中該閘極與該電極圖案係由一第一金屬層所構成。
- 如請求項1所述之畫素結構，其中該共通電極係為一第二金屬層。
- 如請求項1所述之畫素結構，其中該源極與該汲極係由一第三金屬層所構成。
- 如請求項1所述之畫素結構，其中該半導體層包括一半導體通道層，以及一重摻雜半導體層設置於該半導體通道層與該源極以及該汲極之間。
- 如請求項1所述之畫素結構，其中該保護層之該第三穿孔曝露出該汲極之該第二部分。
- 如請求項6所述之畫素結構，另包括一有機層，設於該保護層與該畫素電極之間，且該有機層具有一第四穿孔對應該第三穿孔。
- 一種畫素結構之製作方法，包含有：提供一基板；於該基板上形成一閘極與一電極圖案；於該閘極、該電極圖案以及該基板上形成一第一絕緣層，並於該第一絕緣層上形成一共通電極；於該第一絕緣層及該共通電極上形成一第二絕緣層，並於該第二絕緣層上形成一半導體通道層；於該第二絕緣層中形成一第二穿孔，且經由該第二穿孔於該第一絕緣層中形成一第一穿孔，以曝露出部分該電極圖案；於該半導體通道層與該第二絕緣層上形成一源極與一汲極，且該汲極包含一第一部分及一第二部分，且該汲極之該第一部分與該汲極之該第二部分相互連接，該汲極之該第一部分藉由該第一穿孔以及該第二穿孔與該電極圖案電性連接，該汲極之該第二部分延伸至該共通電極上方，其中該電極圖案與該共通電極部分重疊而構成一第一儲存電容，且該汲極與該共通電極部分重疊而構成一第二儲存電容；於該第二絕緣層、該半導體通道層、該源極以及該汲極上形成一保護層；於該保護層中形成一第三穿孔曝露出部分汲極；以及於該保護層上形成一畫素電極，且該畫素電極經由該第三穿孔與該汲極電性連接。
- 如請求項8所述之畫素結構之製作方法，其中形成該閘極與該電極圖案之步驟包括：形成一金屬層；以及圖案化該金屬層，以形成該閘極與該電極圖案。
- 如請求項8所述之畫素結構之製作方法，其中形成該第一穿孔之步驟與形成該第二穿孔之步驟係利用同一蝕刻製程達成。
- 如請求項8所述之畫素結構之製作方法，其中於形成該保護層之步驟與形成該第三穿孔之步驟之間，該方法另包括於保護層上形成一有機層。
- 如請求項11所述之畫素結構之製作方法，其中形成該有機層之步驟與形成該第三穿孔之步驟之間，該方法另包括於該有機層中形成一第四穿孔對應該第三穿孔。
- 如請求項8所述之畫素結構之製作方法，其中形成該共通電極之材料為金屬。
- 如請求項8所述之畫素結構之製作方法，更包括於該半導體通道層上形成一重摻雜半導體層。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100124773A TWI453516B (zh) | 2011-07-13 | 2011-07-13 | 畫素結構及其製作方法 |
| CN2011102633185A CN102306650A (zh) | 2011-07-13 | 2011-09-07 | 像素结构及其制作方法 |
| US13/461,798 US8575612B2 (en) | 2011-07-13 | 2012-05-02 | Pixel structure |
| US13/967,338 US8652899B2 (en) | 2011-07-13 | 2013-08-14 | Method of fabricating pixel structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100124773A TWI453516B (zh) | 2011-07-13 | 2011-07-13 | 畫素結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201303455A TW201303455A (zh) | 2013-01-16 |
| TWI453516B true TWI453516B (zh) | 2014-09-21 |
Family
ID=45380485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100124773A TWI453516B (zh) | 2011-07-13 | 2011-07-13 | 畫素結構及其製作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8575612B2 (zh) |
| CN (1) | CN102306650A (zh) |
| TW (1) | TWI453516B (zh) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201341916A (zh) * | 2012-04-12 | 2013-10-16 | Innocom Tech Shenzhen Co Ltd | 畫素結構及應用其之液晶顯示結構 |
| WO2013191033A1 (ja) * | 2012-06-19 | 2013-12-27 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US8842252B2 (en) | 2012-07-02 | 2014-09-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate, LCD device, and method for manufacturing array substrate |
| CN102749776A (zh) * | 2012-07-02 | 2012-10-24 | 深圳市华星光电技术有限公司 | 一种阵列基板、液晶显示装置及阵列基板的制造方法 |
| JP6070073B2 (ja) * | 2012-10-31 | 2017-02-01 | 凸版印刷株式会社 | 薄膜トランジスタアレイ |
| KR102109166B1 (ko) | 2013-01-15 | 2020-05-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 구비하는 표시 기판 |
| US10642116B2 (en) * | 2013-05-01 | 2020-05-05 | Apple Inc. | Display pixels with improved storage capacitance |
| TWI518382B (zh) * | 2013-06-26 | 2016-01-21 | 友達光電股份有限公司 | 畫素結構及具有此畫素結構的顯示面板 |
| CN104617038A (zh) * | 2015-01-13 | 2015-05-13 | 深圳市华星光电技术有限公司 | 一种阵列基板的制作方法、阵列基板及显示面板 |
| TWI552322B (zh) | 2015-08-06 | 2016-10-01 | 友達光電股份有限公司 | 畫素結構 |
| CN105336747B (zh) * | 2015-10-28 | 2018-08-14 | 深圳市华星光电技术有限公司 | 阵列基板及其修复方法 |
| CN105448932A (zh) * | 2015-11-18 | 2016-03-30 | 武汉华星光电技术有限公司 | 薄膜晶体管结构及制造方法 |
| CN105700745A (zh) * | 2016-01-08 | 2016-06-22 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、驱动方式、触摸屏、显示装置 |
| CN105679768B (zh) * | 2016-01-25 | 2019-07-12 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
| CN105977261B (zh) * | 2016-05-27 | 2019-01-04 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
| CN105929610B (zh) * | 2016-07-01 | 2019-05-24 | 上海中航光电子有限公司 | 一种阵列基板和包括其的液晶显示面板 |
| CN109643659B (zh) * | 2016-08-23 | 2022-07-26 | 凸版印刷株式会社 | 有机薄膜晶体管及其制造方法以及图像显示装置 |
| KR20180071538A (ko) | 2016-12-20 | 2018-06-28 | 엘지디스플레이 주식회사 | 표시 장치용 기판과 그를 포함하는 표시 장치 |
| CN106527005B (zh) * | 2016-12-30 | 2020-03-27 | 惠科股份有限公司 | 像素结构的制造方法 |
| CN107634087A (zh) * | 2017-10-27 | 2018-01-26 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
| TWI671578B (zh) * | 2018-03-30 | 2019-09-11 | 友達光電股份有限公司 | 畫素結構及觸控面板 |
| CN108761937A (zh) * | 2018-05-09 | 2018-11-06 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| US11195863B2 (en) * | 2018-09-21 | 2021-12-07 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same |
| CN111463248A (zh) * | 2020-04-10 | 2020-07-28 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075623A (zh) * | 2007-06-11 | 2007-11-21 | 友达光电股份有限公司 | 画素结构及其形成方法 |
| CN101297521A (zh) * | 2005-10-31 | 2008-10-29 | Lg电子株式会社 | 在无线移动通信系统中处理控制信息的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100892945B1 (ko) * | 2002-02-22 | 2009-04-09 | 삼성전자주식회사 | 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법 |
| CN1560687B (zh) | 2004-03-08 | 2010-05-05 | 友达光电股份有限公司 | 画素结构及其制造方法 |
| US7675582B2 (en) | 2004-12-03 | 2010-03-09 | Au Optronics Corporation | Stacked storage capacitor structure for a thin film transistor liquid crystal display |
| CN100529852C (zh) * | 2006-06-09 | 2009-08-19 | 群康科技(深圳)有限公司 | 液晶显示面板 |
| TWI376556B (en) | 2007-05-30 | 2012-11-11 | Au Optronics Corp | Pixel structure and method for forming thereof |
| CN100552519C (zh) * | 2007-11-19 | 2009-10-21 | 友达光电股份有限公司 | 半穿透反射式液晶显示阵列基板的像素结构及制造方法 |
| TWI360711B (en) | 2008-05-23 | 2012-03-21 | Au Optronics Corp | Pixel structure of display panel and method of mak |
| CN101295721B (zh) * | 2008-06-06 | 2011-04-13 | 友达光电股份有限公司 | 显示面板的像素结构及其制作方法 |
| TWI387822B (zh) * | 2008-07-01 | 2013-03-01 | Chunghwa Picture Tubes Ltd | 薄膜電晶體陣列基板及其製造方法 |
| JP5505032B2 (ja) * | 2010-03-30 | 2014-05-28 | 大日本印刷株式会社 | アクティブマトリクス型駆動基板、その製造方法及び表示装置 |
-
2011
- 2011-07-13 TW TW100124773A patent/TWI453516B/zh active
- 2011-09-07 CN CN2011102633185A patent/CN102306650A/zh active Pending
-
2012
- 2012-05-02 US US13/461,798 patent/US8575612B2/en active Active
-
2013
- 2013-08-14 US US13/967,338 patent/US8652899B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101297521A (zh) * | 2005-10-31 | 2008-10-29 | Lg电子株式会社 | 在无线移动通信系统中处理控制信息的方法 |
| CN101075623A (zh) * | 2007-06-11 | 2007-11-21 | 友达光电股份有限公司 | 画素结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8652899B2 (en) | 2014-02-18 |
| TW201303455A (zh) | 2013-01-16 |
| US20130323889A1 (en) | 2013-12-05 |
| US20130015449A1 (en) | 2013-01-17 |
| US8575612B2 (en) | 2013-11-05 |
| CN102306650A (zh) | 2012-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI453516B (zh) | 畫素結構及其製作方法 | |
| US9356052B2 (en) | Thin film transistor with integrated connecting portion | |
| JP5363530B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| US9449998B2 (en) | Manufacturing method of pixel structure with data line, scan line and gate electrode formed on the same layer | |
| TWI418903B (zh) | 陣列基板及其製造方法 | |
| US8703510B2 (en) | Array substrate and a manufacturing method thereof | |
| US7754547B2 (en) | Method of manufacturing active matrix array structure | |
| US8853066B2 (en) | Method for manufacturing pixel structure | |
| JP2010128418A (ja) | 液晶表示装置及びその製造方法 | |
| US7939828B2 (en) | Pixel structure and method for fabricating the same | |
| US7768015B2 (en) | Pixel structure of display panel and method of making the same | |
| TWI474092B (zh) | 畫素結構及其製造方法 | |
| JP4368769B2 (ja) | 薄膜トランジスタアレイとその製造方法 | |
| TWI457672B (zh) | 畫素結構及其製造方法 | |
| TWI575577B (zh) | 畫素結構及畫素結構的製造方法 | |
| KR20140013166A (ko) | 유기발광소자표시장치 및 그 제조방법 | |
| KR101431655B1 (ko) | 전자 종이 능동 기판 및 전자 종이 능동 기판을 형성하는 방법 그리고 전자 종이 디스플레이 패널 | |
| US8796079B2 (en) | Pixel structure and fabricating method thereof | |
| US20120119210A1 (en) | Pixel structure and dual gate pixel structure | |
| TW201322340A (zh) | 畫素結構及其製作方法 | |
| CN109659322B (zh) | 一种阵列基板及其制备方法 | |
| KR20150000139A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| US8519393B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP4512600B2 (ja) | ピクセル構造の製造方法 | |
| TWI471672B (zh) | 顯示面板的畫素結構及其製造方法 |