CN100552519C - 半穿透反射式液晶显示阵列基板的像素结构及制造方法 - Google Patents
半穿透反射式液晶显示阵列基板的像素结构及制造方法 Download PDFInfo
- Publication number
- CN100552519C CN100552519C CNB2007101873039A CN200710187303A CN100552519C CN 100552519 C CN100552519 C CN 100552519C CN B2007101873039 A CNB2007101873039 A CN B2007101873039A CN 200710187303 A CN200710187303 A CN 200710187303A CN 100552519 C CN100552519 C CN 100552519C
- Authority
- CN
- China
- Prior art keywords
- patterning
- conductive layer
- layer
- district
- patterned transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 238
- 239000003990 capacitor Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 230000001681 protective effect Effects 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002362 mulch Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
本发明公开了一种半穿透反射式液晶显示阵列基板的像素结构，该像素结构包括图案化第一导电层、图案化第二导电层以及图案化透明导电层，图案化第一导电层形成于基板上，且包括第一部分用以耦接像素电极电位，图案化第二导电层包括第一部分用以耦接共同电极电位，并与图案化第一导电层的第一部分形成第一储存电容，图案化透明导电层耦接像素电极电位而与图案化第二导电层的第一部分形成第二储存电容，一种半穿透反射式液晶显示阵列基板的制造方法也在此揭露。
Description
技术领域
本发明涉及一种液晶显示阵列基板及制造方法，且尤其涉及一种半穿透反射式液晶显示阵列基板的像素结构及制造方法。
背景技术
图1A绘示一般半穿透反射式液晶显示阵列基板中的一液晶像素的示意图。此液晶像素由数据线100及扫描线102交叉而成，并包含穿透区104以及反射区106，其中背光模块所提供的背光源会经由穿透区104传送至液晶层，而外部光源则是通过反射区106的反射的后再回传至液晶层中。
图1B绘示如图1A所示的液晶像素的等效电路的示意图。此等效电路包括一液晶电容CLC、一储存电容CST，其中储存电容CST一般在液晶像素的反射区中，分别由耦接共同电极电位以及像素电极电位的金属导电层交迭形成。储存电容CST用以在液晶像素的充电过程中与液晶电容CLC作用，借以减少在液晶像素充电前后由像素元件寄生电容CGD所造成的电位压降，即所称的馈通(feed-through)电压降。
然而，由于储存电容CST在设计上会受限于液晶像素的反射区域大小，尤其是在具有更高分辨率的液晶显示器中，由于其液晶像素的面积变小，也即其反射区域的面积变小，所以也相对地造成储存电容CST减小。
因此，需要一种液晶像素或液晶显示阵列基板，可改善储存电容CST在设计上受限的问题，以供在高分辨率的液晶显示器中使用。
发明内容
本发明所要解决问题在于提供一种半穿透反射式液晶显示阵列基板的像素结构及制造方法，借以解决因液晶像素的面积变小而使得其储存电容相对减小的问题，并改善液晶显示器的电性特性。
为实现上述目的，依照本发明一实施例，提出一种半穿透反射式液晶显示阵列基板的像素结构，此像素结构包含一图案化第一导电层、一第一内层介电层、一图案化第二导电层、一第二内层介电层以及一图案化透明导电层。图案化第一导电层形成于一基板上，且具一第一部分耦接一像素电极电位。第一内层介电层覆盖于图案化第一导电层之上。图案化第二导电层形成于第一内层介电层上，且具一第一部分用以耦接一共同电极电位，并与图案化第一导电层的第一部分形成一第一储存电容。第二内层介电层覆盖于图案化第二导电层上。图案化透明导电层形成于第二内层介电层上，并耦接像素电极电位而与图案化第二导电层的第一部分形成一第二储存电容。
而且，为实现上述目的，依照本发明另一实施例，提出一种半穿透反射式液晶显示阵列基板的制造方法，此制造方法包含：形成一图案化第一导电层于一基板上，其中图案化第一导电层的一第一部分用以耦接一像素电极电位；形成一第一内层介电层覆盖于图案化第一导电层上；形成一图案化第二导电层于第一内层介电层上，其中图案化第二导电层的一第一部分用以耦接一共同电极电位，并与图案化第一导电层的第一部分形成一第一储存电容；形成一第二内层介电层覆盖于图案化第二导电层上；以及形成一图案化透明导电层于第二内层介电层上，其中图案化透明导电层用以耦接像素电极电位而与图案化第二导电层的第一部分形成一第二储存电容。
依照本发明又一实施例，提出一种液晶显示阵列基板的像素结构。此像素结构包含一基板、一图案化第一导电层、一第一内层介电层、一图案化半导体层、一图案化第二导电层、一第二内层介电层、一图案化透明导电层、一保护层以及一图案化反射金属层。基板具有一第一区与一第二区。图案化第一导电层形成于基板上，并包括一第一部份、一第二部份以及一第三部份，其中第一部份位于第一区，第二部份作为一扫描线以及一栅极，第三部份作为一下层数据线段。第一内层介电层覆盖于基板上，而图案化半导体层则形成于栅极上。
图案化第二导电层形成于第一内层介电层上，并包括一第一部份、一第二部份以及一第三部份，其中图案化第二导电层的第一部份位于第一区的第一内层介电层上，并作为一共享线用以耦接一共同电极电位，而与图案化第一导电层的第一部份形成一第一储存电容。图案化第二导电层的第二部份作为一漏极，且与图案化第一导电层的第一部份电性连结。图案化第二导电层的第三部份作为一上层数据线段以及一源极，借以与图案化第一导电层的第三部份相互导通而形成一数据线。而第二内层介电层则覆盖于基板上。
图案化透明导电层形成于第一区及第二区的第二内层介电层上，其中图案化透明导电层耦接图案化第二导电层的第二部份，并与第二导电层的第一部分形成一第二储存电容。保护层覆盖于基板上，并具有一开口暴露出第二区的图案化透明导电层，借以在第二区形成像素结构的一穿透区。图案化反射金属层则是形成于保护层上，且电性连结图案化透明导电层，借以在第一区形成像素结构的一反射区。
依照本发明再一实施例，提出一种液晶显示阵列基板的制造方法，此制造方法包含：提供一基板，具有一第一区与一第二区；形成一图案化第一导电层于基板上，其中图案化第一导电层包括一第一部份、一第二部份以及一第三部份，且图案化第一导电层的第一部份位于第一区，图案化第一导电层的第二部份作为一扫描线以及一栅极，图案化第一导电层的第三部份作为一下层数据线段；形成一第一内层介电层覆盖于基板上；形成一图案化半导体层于栅极之上；形成一图案化第二导电层于第一内层介电层上，其中图案化第二导电层包括一第一部份、一第二部份以及一第三部份，且图案化第二导电层的第一部份位于第一内层介电层上且在第一区，并作为一共享线用以耦接一共同电极电位，而与图案化第一导电层的第一部份形成一第一储存电容，图案化第二导电层的第二部份作为一漏极，且与第一导电层的第一部份电性连结，图案化第二导电层的第三部份作为一上层数据线段以及一源极，借以与图案化第一导电层的第三部份相互导通而形成一数据线；形成一第二内层介电层覆盖于基板上；形成一图案化透明导电层于第一区及第二区的第二内层介电层上，其中图案化透明导电层耦接图案化第二导电层的第二部份，并与图案化第二导电层的第一部分形成一第二储存电容；形成一保护层覆盖于基板上，其中保护层具有一开口暴露出第二区的图案化透明导电层，借以在第二区形成一穿透区；以及形成一图案化反射金属层于保护层上，其中图案化反射金属层电性连结图案化透明导电层，借以在第一区形成一反射区。
由本发明的技术内容可知，应用前述半穿透反射式液晶显示阵列基板的显示控制结构及其制造方法可于相同的液晶像素中提供更大的储存电容，使得储存电容的设计更具弹性，而较大的储存电容也使得液晶显示器具有较佳的电性特性，且液晶分子具有较稳定的反应时间。
附图说明
图1A绘示一般半穿透反射式液晶显示阵列基板中的一液晶像素的示意图；
图1B绘示如图1A所示的液晶像素的等效电路的示意图；
图2A至图2D绘示依照本发明一实施例的半穿透反射式液晶显示阵列基板的制造流程的示意图；
图2E绘示图2C中a-b部分的剖面示意图；
图2F绘示图2D中a-b部分的剖面示意图；
图3A至图3F绘示依照本发明另一实施例的半穿透反射式液晶显示阵列基板的制造流程的示意图。
其中，附图标记：
100：数据线
102：扫描线
104：穿透区
106：反射区
201：第一内层介电层
221：第二内层介电层
200、300：图案化第一导电层的第一部份
202、302：图案化第一导电层的第二部份
204、304：图案化第一导电层的第三部份
206、306：图案化半导体层
210、310：图案化第二导电层的第一部份
212、312：图案化第二导电层的第二部份
214、314：图案化第二导电层的第三部份
216a、216b、222、336a、336b、340a、340b：接触孔
220、320：图案化透明导电层
232、332：开口
238、338：开口的外围区域
234、350：图案化反射金属层
具体实施方式
图2A至图2D绘示依照本发明实施例的半穿透反射式液晶显示阵列基板的制造流程的示意图。以本实施例而言，液晶显示阵列基板中的液晶像素包含第一区(I)以及第二区(II)，其中第一区(I)例如是反射区，第二区(II)例如是穿透区。请参照图2A，首先于基板(未绘示)上形成图案化第一导电层。此图案化第一导电层包括第一部份200、第二部份202以及第三部份204，其中图案化第一导电层的第一部份200位于液晶像素内的第一区(I)，并耦接像素电极电位；图案化第一导电层的第二部份202作为液晶显示阵列基板中的扫描线，同时也作为薄膜晶体管的栅极；而图案化第一导电层的第三部份204则是作为液晶显示阵列基板中的下层数据线段。之后，再形成第一内层介电层201(绘示于图2E)同时覆盖于液晶像素的第一区(I)和第二区(II)。
请参照图2B，接着形成图案化半导体层206于前述形成的栅极之上，其中形成此图案化半导体层206的材料例如可为非晶硅(amorphous silicon，a-Si)材料，借以使前述薄膜晶体管形成非晶硅薄膜晶体管。然后，再形成图案化第二导电层于图案化半导体层206及第一内层介电层201上。图案化第二导电层包括第一部份210、第二部份212以及第三部份214，其中图案化第二导电层的第一部份210位于液晶像素的第一区(I)的第一内层介电层201上，并作为液晶显示阵列基板中的共享线，并耦接共同电极电位，而与耦接像素电极电位的图案化第一导电层的第一部份200形成第一储存电容CST1(绘示于图2E)；图案化第二导电层的第二部份212作为上述薄膜晶体管的漏极，且与图案化第一导电层的第一部份200电性连结；而图案化第二导电层的第三部份214则是作为上述薄膜晶体管的源极，同时也作为液晶显示阵列基板中的上层数据线段，借以与图案化第一导电层的第三部份204相互导通而形成液晶显示阵列基板中的数据线。之后，再形成一第二内层介电层221(绘示于图2E)同时覆盖于液晶像素的第一区(I)和第二区(II)中已完成的结构之上。
此外，可通过蚀刻第一内层介电层201而使其具有第一接触孔216a，以供图案化第二导电层的第二部份212与图案化第一导电层的第一部份200作电性连结，以及至少一接触孔216b，供图案化第二导电层的第三部份214与图案化第一导电层的第三部份204相互导通而形成液晶显示阵列基板中的数据线。
请参照图2C，接着形成一图案化透明导电层220于第一区(I)及第二区(II)的第二内层介电层221上，借以在第二区(II)形成此半穿透反射式液晶显示阵列基板中液晶像素的穿透区，其中形成图案化透明导电层220的材料可包括如氧化铟锡(ITO)、氧化铟锌(IZO)等透明导电性材料。此外，图案化透明导电层220更与图案化第二导电层的第二部份212相互导通，用以耦接像素电极电位而与图案化第二导电层的第一部份210形成第二储存电容CST2(绘示于图2E)。另外，也可通过蚀刻第二内层介电层221而使其具有至少一第二接触孔222，以供图案化透明导电层220与图案化第二导电层的第二部份212相互导通。
请参照图2D，接着形成保护层230(绘示于图2F)覆盖于第一区(I)和第二区(II)中已完成的结构之上，其中保护层具有开口232暴露出部分位于第二区(II)的图案化透明导电层220。最后，再形成图案化反射金属层234覆盖于第一区(I)和第二区(II)的保护层上，并与图案化透明导电层220电性连结，借以在第一区(I)形成此半穿透反射式液晶显示阵列基板中液晶像素的反射区，其中形成图案化反射金属层234的材料可包括如铝等导电性材料。另外，图案化透明导电层220上方的保护层230可选择性地形成。在一实施例中，图案化透明导电层220上方不形成保护层230，而是直接形成图案化反射金属层234覆盖于其上。此外，图案化反射金属层234通过图案化步骤时，仅移除开口232中央区域，留下开口232的外围区域，如图2D中虚线238所示，使图案化反射金属层234与图案化透明导电层220电性连结。
图2E绘示图2C中a-b部分的剖面示意图。由图可知，耦接像素电极电位的图案化第一导电层的第一部份200会与耦接共同电极电位的图案化第二导电层的第一部份210形成第一储存电容CST1，而耦接共同电极电位的图案化第二导电层的第一部份210则会与耦接像素电极电位的图案化透明导电层220形成第二储存电容CST2。此外，第一内层介电层201通过蚀刻而形成第一接触孔216a，供图案化第二导电层的第二部份212与图案化第一导电层的第一部份200相互导通，且第二内层介电层221也通过蚀刻而形成第二接触孔222，供图案化透明导电层220与图案化第二导电层的第二部份212相互导通，使图案化透明导电层220可得以通过第一接触孔216a及第二接触孔222与图案化第一导电层的第一部份200相互导通，以耦接像素电极电位。
图2F绘示图2D中a-b部分的剖面示意图。由图可知，保护层230覆盖于第一区(I)中图案化透明导电层220以及第二内层介电层221之上，而图案化反射金属层234则是覆盖于保护层230之上，也即图案化第一导电层、第一内层介电层201、图案化第二导电层、第二内层介电层221以及图案化透明导电层220均介于图案化反射金属层234以及基板之间。图案化反射金属层234覆盖保护层230的侧壁，并且覆盖部分图案化透明导电层220。此外，进行图案化步骤时，仅移除开口232中央区域，留下开口232的外围区域，如图2D中虚线238(或图2F中开口外围区域238)所示，使图案化反射金属层234与图案化透明导电层220电性连结。
图3A至图3F绘示依照本发明另一实施例的半穿透反射式液晶显示阵列基板的制造流程的示意图。以本实施例而言，液晶显示阵列基板中的液晶像素同样包含第一区(I)以及第二区(II)。请参照图3A，首先于基板上形成图案化第一导电层。此图案化第一导电层包括第一部份300、第二部份302以及第三部份304，其中图案化第一导电层的第一部份300位于液晶像素内的第一区(I)，并耦接一像素电极电位；图案化第一导电层的第二部份302作为液晶显示阵列基板中的扫描线，同时也作为一薄膜晶体管的栅极；而图案化第一导电层的第三部份304则是作为液晶显示阵列基板中的数据线段。之后，再形成第一内层介电层(未绘示)同时覆盖于液晶像素的第一区(I)和第二区(II)。
请参照图3B，接着同样形成图案化半导体层306于前述形成的栅极之上，借以使前述薄膜晶体管形成非晶硅薄膜晶体管。然后，再形成图案化第二导电层于图案化半导体层306及第一内层介电层上。图案化第二导电层包括第一部份310、第二部份312以及第三部份314，其中图案化第二导电层的第一部份310覆盖位于液晶像素的第一区(I)的第一内层介电层上，并作为液晶显示阵列基板中的共享线，用以耦接共同电极电位，而与耦接像素电极电位的图案化第一导电层的第一部份300形成第一储存电容(未绘示)；图案化第二导电层的第二部份312作为上述薄膜晶体管的漏极，且与图案化第一导电层的第一部份300电性连结；而图案化第二导电层的第三部份314则是作为上述薄膜晶体管的源极，同时也作为液晶显示阵列基板中的另一数据线段，以供后续与图案化第一导电层的第三部份304相互导通而形成液晶显示阵列基板中的数据线。之后，再形成第二内层介电层(未绘示)覆盖于液晶像素的第一区(I)和第二区(II)中已完成的结构之上。
请参照图3C，接着形成图案化透明导电层320于第一区(I)及第二区(II)的第二内层介电层上，借以在第二区(II)形成此半穿透反射式液晶显示阵列基板中液晶像素的穿透区，其中形成图案化透明导电层320的材料可包括如氧化铟锡(ITO)等透明导电性材料。此外，图案化透明导电层320耦接像素电极电位，借以与耦接共同电极电位的图案化第二导电层的第一部份310形成第二储存电容(未绘示)。
请参照图3D，接着形成一保护层(未绘示)覆盖于第一区(I)和第二区(II)中已完成的结构之上，其中保护层具有一开口332，暴露出部分位于第二区(II)的图案化透明导电层320。之后，再通过蚀刻保护层而使其在图案化第一导电层的第一部份300和图案化第二导电层的第二部份312上方形成接触孔336a，在图案化第一导电层的第三部份304和图案化第二导电层的第三部份314邻接部分形成数个接触孔336b。
请参照图3E，接着再对图案化第一导电层的第一部份300和图案化第二导电层的第二部份312上的第一内层介电层与第二内层介电层进行蚀刻，借以于其上形成接触孔340a，以及对图案化第一导电层的第三部份304和图案化第二导电层的第三部份314上的第一内层介电层与第二内层介电层进行蚀刻，借以于其上形成接触孔340b。
请参照图3F，最后再形成图案化反射金属层350覆盖于第一区(I)和第二区(II)的保护层、图案化第一导电层的第一部份300和图案化第二导电层的第二部份312的接触孔340a，以及图案化第一导电层的第三部份304和图案化第二导电层的第三部份314的接触孔340b之上，借以在第一区(I)形成此半穿透反射式液晶显示阵列基板中液晶像素的反射区，并使得图案化第一导电层的第一部份300经由接触孔340a及图案化反射金属层350与图案化第二导电层的第二部份312相互导通，且图案化第一导电层的第三部份304经由接触孔340b及图案化反射金属层350与图案化第二导电层的第三部份314相互导通而形成液晶显示阵列基板中的数据线。此外，图案化反射金属层350也可通过覆盖开口332的外围区域，如图3F中虚线338所示，使图案化反射金属层350与图案化透明导电层320电性连结。
由上述本发明的实施例可知，应用此半穿透反射式液晶显示阵列基板的像素结构及方法可于相同的液晶像素中提供更大的储存电容，使得储存电容的设计更具弹性，而较大的储存电容也使得液晶显示器具有较佳的电性特性，且液晶分子具有较稳定的反应时间。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (18)
1.一种半穿透反射式液晶显示阵列基板的像素结构，其特征在于，包含：
一图案化第一导电层，形成于一基板上，该图案化第一导电层的一第一部分耦接一像素电极电位；
一第一内层介电层，覆盖于该图案化第一导电层上；
一图案化第二导电层，形成于该第一内层介电层上，该图案化第二导电层的一第一部分用以耦接一共同电极电位，并与该图案化第一导电层的该第一部分形成一第一储存电容；
一第二内层介电层，覆盖于该图案化第二导电层上；以及
一图案化透明导电层，形成于该第二内层介电层上，并耦接该像素电极电位而与该图案化第二导电层的该第一部分形成一第二储存电容。
2.根据权利要求1所述的像素结构，其特征在于，该图案化第二导电层还包含一第二部分，且该第一内层介电层具有至少一第一接触孔，供该图案化第二导电层的该第二部分与该图案化第一导电层的该第一部分相互导通。
3.根据权利要求1所述的像素结构，其特征在于，该图案化第二导电层还包含一第二部分，且该第二内层介电层具有至少一第二接触孔，供该第二导电层的该第二部分与该图案化透明导电层相互导通。
4.根据权利要求1所述的像素结构，其特征在于，还包含：
一保护层，覆盖于该图案化透明导电层与该基板上；以及
一图案化反射金属层，覆盖于该保护层上，
其中该图案化第一导电层还包含一第三部分，该图案化第二导电层还包含一第二部分与一第三部分，该保护层具有一开口以暴露出部分该图案化透明导电层，并具有多个第三接触孔分别于该图案化第一导电层的该第一部分和该第三部分以及该图案化第二导电层的该第二部分和该第三部分之上，
该图案化第一导电层的该第一部分经由所述第三接触孔及该图案化反射金属层与该图案化第二导电层的该第二部分相互导通，该图案化第一导电层的该第三部分经由所述第三接触孔及该图案化反射金属层与该图案化第二导电层的该第三部分相互导通，且该图案化反射金属层与该图案化透明导电层电性连接。
5.根据权利要求1所述的像素结构，其特征在于，还包含：
一反射金属层，形成于该图案化透明导电层上方，且该图案化第一导电层、该第一内层介电层、该图案化第二导电层、该第二内层介电层以及该图案化透明导电层均介于该反射金属层以及该基板之间。
6.一种半穿透反射式液晶显示阵列基板的制造方法，其特征在于，包含：
形成一图案化第一导电层于一基板上，该图案化第一导电层的一第一部分用以耦接一像素电极电位；
形成一第一内层介电层覆盖于该图案化第一导电层上；
形成一图案化第二导电层于该第一内层介电层上，该图案化第二导电层的一第一部分用以耦接一共同电极电位，并与该图案化第一导电层的该第一部分形成一第一储存电容；
形成一第二内层介电层覆盖于该图案化第二导电层上；以及
形成一图案化透明导电层于该第二内层介电层上，该图案化透明导电层用以耦接该像素电极电位而与该图案化第二导电层的该第一部分形成一第二储存电容。
7.根据权利要求6所述的制造方法，其特征在于，还包含：
蚀刻该第一内层介电层以形成至少一第一接触孔，其中该图案化第二导电层还包含一第二部分，使得该图案化第一导电层的该第一部分通过该第一接触孔与该图案化第二导电层的该第二部分相互导通。
8.根据权利要求6所述的制造方法，其特征在于，还包含：
蚀刻该第二内层介电层以形成至少一第二接触孔，其中该图案化第二导电层还包含一第二部分，使得该图案化第二导电层的该第二部分通过该第二接触孔与该图案化透明导电层相互导通。
9.根据权利要求6所述的制造方法，其特征在于，还包含：
形成一保护层覆盖于该基板上；
蚀刻该保护层，其中该图案化第一导电层还包含一第三部分，该图案化第二导电层还包含一第二部分与一第三部分，以分别在该图案化第一导电层的该第一部分和该第三部分以及该图案化第二导电层的该第二部分及该第三部分之上形成多个第三接触孔；以及
形成一图案化反射金属层覆盖于该保护层上，使得该图案化第一导电层的该第一部分通过所述第三接触孔及该图案化反射金属层与该图案化第二导电层的该第二部分相互导通，且该图案化第一导电层的该第三部分通过所述第三接触孔及该图案化反射金属层与该图案化第二导电层的该第三部分相互导通，以及该图案化反射金属层与该图案化透明导电层电性连接。
10.根据权利要求6所述的制造方法，其特征在于，还包含：
形成一反射金属层于该图案化透明导电层上方，该图案化第一导电层、该第一内层介电层、该图案化第二导电层、该第二内层介电层以及该图案化透明导电层均介于该反射金属层以及该基板之间。
11.一种液晶显示阵列基板的像素结构，其特征在于，包含：
一基板，具有一第一区与一第二区；
一图案化第一导电层，形成于该基板上，并包括一第一部份、一第二部份以及一第三部份，该第一部份位于该第一区，该第二部份作为一扫描线以及一栅极，该第三部份作为一下层数据线段；
一第一内层介电层，覆盖于该基板上；
一图案化半导体层，形成于该栅极上；
一图案化第二导电层，形成于该第一内层介电层上，并包括一第一部份、一第二部份以及一第三部份，该图案化第二导电层的该第一部份位于该第一区的该第一内层介电层上，并作为一共享线用以耦接一共同电极电位，而与该图案化第一导电层的该第一部份形成一第一储存电容；该图案化第二导电层的该第二部份作为一漏极，且与该图案化第一导电层的该第一部份电性连结；该图案化第二导电层的该第三部份作为一上层数据线段以及一源极，借以与该图案化第一导电层的该第三部份相互导通而形成一数据线；
一第二内层介电层，覆盖于该基板上；
一图案化透明导电层，形成于该第一区及该第二区的该第二内层介电层上，该图案化透明导电层耦接该图案化第二导电层的该第二部份，并与该第二导电层的该第一部分形成一第二储存电容；
一保护层，覆盖于该基板上，并具有一开口暴露出该第二区的该图案化透明导电层，借以在该第二区形成该像素结构的一穿透区；以及
一图案化反射金属层，形成于该保护层上，且电性连结该图案化透明导电层，借以在该第一区形成该像素结构的一反射区。
12.根据权利要求11所述的像素结构，其特征在于，该第一内层介电层具有至少一第一接触孔，供该图案化第二导电层的该第二部分与该图案化第一导电层的该第一部分相互导通，且该图案化第二导电层的该第三部份与该图案化第一导电层的该第三部份相互导通。
13.根据权利要求11所述的像素结构，其特征在于，该第二内层介电层具有至少一第二接触孔，供该图案化第二导电层的该第二部分与该图案化透明导电层相互导通。
14.根据权利要求11所述的像素结构，其特征在于，该保护层具有多个第三接触孔分别于该图案化第一导电层的该第一部分和该第三部分以及该图案化第二导电层的该第二部分和该第三部分之上，供该图案化第一导电层的该第一部分经由所述第三接触孔及该图案化反射金属层与该图案化第二导电层的该第二部分相互导通，且供该图案化第一导电层的该第三部分经由所述第三接触孔及该图案化反射金属层与该图案化第二导电层的该第三部分相互导通。
15.一种液晶显示阵列基板的制造方法，其特征在于，包含：
提供一基板，具有一第一区与一第二区；
形成一图案化第一导电层于该基板上，该图案化第一导电层包括一第一部份、一第二部份以及一第三部份，该图案化第一导电层的该第一部份位于该第一区，该图案化第一导电层的该第二部份作为一扫描线以及一栅极，该图案化第一导电层的该第三部份作为一下层数据线段；
形成一第一内层介电层覆盖于该基板上；
形成一图案化半导体层于该栅极之上；
形成一图案化第二导电层于该第一内层介电层上，该图案化第二导电层包括一第一部份、一第二部份以及一第三部份，该图案化第二导电层的该第一部份位于该第一内层介电层上且在该第一区，并作为一共享线用以耦接一共同电极电位，而与该图案化第一导电层的该第一部份形成一第一储存电容；该图案化第二导电层的该第二部份作为一漏极，且与该第一导电层的该第一部份电性连结；该图案化第二导电层的该第三部份作为一上层数据线段以及一源极，借以与该图案化第一导电层的该第三部份相互导通而形成一数据线；
形成一第二内层介电层覆盖于该基板上；
形成一图案化透明导电层于该第一区及该第二区的该第二内层介电层上，该图案化透明导电层耦接该图案化第二导电层的该第二部份，并与该图案化第二导电层的该第一部分形成一第二储存电容；
形成一保护层覆盖于该基板上，该保护层具有一开口暴露出该第二区的该图案化透明导电层，借以在该第二区形成一穿透区；以及
形成一图案化反射金属层于该保护层上，该图案化反射金属层电性连结该图案化透明导电层，借以在该第一区形成一反射区。
16.根据权利要求15所述的制造方法，其特征在于，还包含：
蚀刻该第一内层介电层以形成至少一第一接触孔，使得该图案化第二导电层的该第二部分通过该第一接触孔与该图案化第一导电层的该第一部分相互导通，且该图案化第二导电层的该第三部份通过该第一接触孔与该图案化第一导电层的该第三部份相互导通。
17.根据权利要求15所述的制造方法，其特征在于，还包含：
蚀刻该第二内层介电层以形成至少一第二接触孔，使得该图案化第二导电层的该第二部分通过该第二接触孔与该图案化透明导电层相互导通。
18.根据权利要求15所述的制造方法，其特征在于，还包含：
蚀刻该保护层以分别在该图案化第一导电层的该第一部分和该第三部分以及该图案化第二导电层的该第二部分和该第三部分之上形成多个第三接触孔，供该图案化第一导电层的该第一部分经由所述第三接触孔以及该图案化反射金属层与该图案化第二导电层的该第二部分相互导通，且供该图案化第一导电层的该第三部分经由所述第三接触孔以及该图案化反射金属层与图案化第二导电层的该第三部分相互导通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101873039A CN100552519C (zh) | 2007-11-19 | 2007-11-19 | 半穿透反射式液晶显示阵列基板的像素结构及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007101873039A CN100552519C (zh) | 2007-11-19 | 2007-11-19 | 半穿透反射式液晶显示阵列基板的像素结构及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101162337A CN101162337A (zh) | 2008-04-16 |
| CN100552519C true CN100552519C (zh) | 2009-10-21 |
Family
ID=39297280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101873039A Active CN100552519C (zh) | 2007-11-19 | 2007-11-19 | 半穿透反射式液晶显示阵列基板的像素结构及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100552519C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI453516B (zh) * | 2011-07-13 | 2014-09-21 | Au Optronics Corp | 畫素結構及其製作方法 |
| CN105137645B (zh) | 2015-09-25 | 2019-08-30 | 深圳市华星光电技术有限公司 | 一种彩膜阵列基板及其制造方法、显示装置 |
| CN106527005B (zh) * | 2016-12-30 | 2020-03-27 | 惠科股份有限公司 | 像素结构的制造方法 |
| CN106502018B (zh) * | 2016-12-30 | 2019-02-26 | 惠科股份有限公司 | 像素结构和显示面板 |
-
2007
- 2007-11-19 CN CNB2007101873039A patent/CN100552519C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101162337A (zh) | 2008-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100602062B1 (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| US8956900B2 (en) | Liquid crystal display device comprising first and second data link lines electrically connected to odd and even data lines respectively and crossing each other to connect even and odd data pad electrodes respectively | |
| US9678400B2 (en) | Array substrate for liquid crystal display and manufacturing method thereof | |
| TWI486694B (zh) | 液晶顯示器及其製造方法 | |
| US8115215B2 (en) | Array substrate and method for manufacturing the same | |
| US20070171512A1 (en) | Electrophoretic indication display | |
| CN100578761C (zh) | 薄膜晶体管阵列基板制造方法 | |
| TWI291762B (en) | Thin film transistor array panel | |
| US8164702B2 (en) | Display substrate, method of manufacturing the display substrate and display device having the display substrate | |
| KR20050001936A (ko) | 박막 트랜지스터 및 그 제조 방법과 이를 이용한 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| CN100552519C (zh) | 半穿透反射式液晶显示阵列基板的像素结构及制造方法 | |
| CN105321958A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN102053439A (zh) | 像素单元以及液晶显示面板 | |
| US20200321356A1 (en) | Array substrate and display device | |
| CN101470307B (zh) | 液晶显示装置及其制造方法 | |
| CN100444405C (zh) | 双栅级薄膜电晶体与像素结构及其制造方法 | |
| CN100520542C (zh) | 液晶显示器及其薄膜晶体管基板的制造方法 | |
| KR101159388B1 (ko) | 액정표시소자와 그 제조 방법 | |
| CN100524779C (zh) | 薄膜晶体管数组基板及其制造方法 | |
| CN107390440B (zh) | 显示装置 | |
| CN105988258A (zh) | 显示器面板 | |
| TWI279632B (en) | Active matrix pixel device | |
| CN103792744A (zh) | 存储电容、像素单元及存储电容的制造方法 | |
| KR100646172B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| CN201251667Y (zh) | 薄膜晶体管阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |