TWI413840B - 半穿透反射式液晶顯示陣列基板之畫素結構及製造方法 - Google Patents

半穿透反射式液晶顯示陣列基板之畫素結構及製造方法 Download PDF

Info

Publication number
TWI413840B
TWI413840B TW99139042A TW99139042A TWI413840B TW I413840 B TWI413840 B TW I413840B TW 99139042 A TW99139042 A TW 99139042A TW 99139042 A TW99139042 A TW 99139042A TW I413840 B TWI413840 B TW I413840B
Authority
TW
Taiwan
Prior art keywords
patterned
conductive layer
layer
region
inner dielectric
Prior art date
Application number
TW99139042A
Other languages
English (en)
Other versions
TW201137479A (en
Inventor
Yunglun Lin
Hsiuchi Tung
Liping Liu
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW99139042A priority Critical patent/TWI413840B/zh
Publication of TW201137479A publication Critical patent/TW201137479A/zh
Application granted granted Critical
Publication of TWI413840B publication Critical patent/TWI413840B/zh

Links

Landscapes

  • Liquid Crystal (AREA)

Description

半穿透反射式液晶顯示陣列基板之畫素結構及製造方法
本發明是有關於一種液晶顯示陣列基板及製造方法，且特別是有關於一種半穿透反射式液晶顯示陣列基板之畫素結構及製造方法。
第1A圖係繪示一般半穿透反射式液晶顯示陣列基板中之一液晶畫素之示意圖。此液晶畫素係由資料線100及掃瞄線102交叉而成，並包含穿透區104以及反射區106，其中背光模組所提供的背光源會經由穿透區104傳送至液晶層，而外部光源則是藉由反射區106的反射之後再回傳至液晶層中。
第1B圖係繪示如第1A圖所示之液晶畫素之等效電路的示意圖。此等效電路包括一液晶電容CLC 、一儲存電容CST ，其中儲存電容CST 一般係在液晶畫素的反射區中，分別由耦接共同電極電位以及畫素電極電位的金屬導電層交疊形成。儲存電容CST 係用以在液晶畫素的充電過程中與液晶電容CLC 作用，藉以減少在液晶畫素充電前後由畫素元件寄生電容CGD 所造成的電位壓降，即所稱的饋通(feed-through)電壓降。
然而，由於儲存電容CST 在設計上會受限於液晶畫素的反射區域大小，尤其是在具有更高解析度的液晶顯示器中，由於其液晶畫素的面積變小，亦即其反射區域的面積變小，所以也相對地造成儲存電容CST 減小。
因此，需要一種液晶畫素或液晶顯示陣列基板，可改善儲存電容CST 在設計上受限的問題，以供在高解析度的液晶顯示器中使用。
本發明的目的是在提供一種半穿透反射式液晶顯示陣列基板之畫素結構及製造方法，藉以解決因液晶畫素的面積變小而使得其儲存電容相對減小的問題，並改善液晶顯示器的電性特性。
依照本發明一實施例，提出一種半穿透反射式液晶顯示陣列基板之畫素結構。此畫素結構包含一圖案化第一導電層、一第一內層介電層、一圖案化第二導電層、一第二內層介電層以及一圖案化透明導電層。圖案化第一導電層形成於一基板上，且具一第一部分耦接一畫素電極電位。第一內層介電層係覆蓋於圖案化第一導電層之上。圖案化第二導電層形成於第一內層介電層上，且具一第一部分用以耦接一共同電極電位，並與圖案化第一導電層的第一部分形成一第一儲存電容。第二內層介電層係覆蓋於圖案化第二導電層上。圖案化透明導電層形成於第二內層介電層上，並耦接畫素電極電位而與圖案化第二導電層的第一部分形成一第二儲存電容。
依照本發明另一實施例，提出一種半穿透反射式液晶顯示陣列基板之製造方法。此製造方法包含：形成一圖案化第一導電層於一基板上，其中圖案化第一導電層之一第一部分係用以耦接一畫素電極電位；形成一第一內層介電層覆蓋於圖案化第一導電層上；形成一圖案化第二導電層於第一內層介電層上，其中圖案化第二導電層之一第一部分係用以耦接一共同電極電位，並與圖案化第一導電層之第一部分形成一第一儲存電容；形成一第二內層介電層覆蓋於圖案化第二導電層上；以及形成一圖案化透明導電層於第二內層介電層上，其中圖案化透明導電層係用以耦接畫素電極電位而與圖案化第二導電層之第一部分形成一第二儲存電容。
依照本發明又一實施例，提出一種液晶顯示陣列基板之畫素結構。此畫素結構包含一基板、一圖案化第一導電層、一第一內層介電層、一圖案化半導體層、一圖案化第二導電層、一第二內層介電層、一圖案化透明導電層、一保護層以及一圖案化反射金屬層。基板具有一第一區與一第二區。圖案化第一導電層係形成於基板上，並包括一第一部份、一第二部份以及一第三部份，其中第一部份係位於第一區，第二部份係作為一掃描線以及一閘極，第三部份係作為一下層資料線段。第一內層介電層係覆蓋於基板上，而圖案化半導體層則係形成於閘極上。
圖案化第二導電層係形成於第一內層介電層上，並包括一第一部份、一第二部份以及一第三部份，其中圖案化第二導電層之第一部份係位於第一區之第一內層介電層上，並作為一共用線用以耦接一共同電極電位，而與圖案化第一導電層之第一部份形成一第一儲存電容。圖案化第二導電層之第二部份係作為一汲極，且與圖案化第一導電層之第一部份電性連結。圖案化第二導電層之第三部份係作為一上層資料線段以及一源極，藉以與圖案化第一導電層之第三部份相互導通而形成一資料線。而第二內層介電層則係覆蓋於基板上。
圖案化透明導電層係形成於第一區及第二區之第二內層介電層上，其中圖案化透明導電層耦接圖案化第二導電層之第二部份，並與第二導電層之第一部分形成一第二儲存電容。保護層係覆蓋於基板上，並具有一開口暴露出第二區之圖案化透明導電層，藉以在第二區形成畫素結構之一穿透區。圖案化反射金屬層則是形成於保護層上，且電性連結圖案化透明導電層，藉以在第一區形成畫素結構之一反射區。
依照本發明再一實施例，提出一種液晶顯示陣列基板之製造方法。此製造方法包含：提供一基板，具有一第一區與一第二區；形成一圖案化第一導電層於基板上，其中圖案化第一導電層包括一第一部份、一第二部份以及一第三部份，且圖案化第一導電層之第一部份係位於第一區，圖案化第一導電層之第二部份係作為一掃描線以及一閘極，圖案化第一導電層之第三部份係作為一下層資料線段；形成一第一內層介電層覆蓋於基板上；形成一圖案化半導體層於閘極之上；形成一圖案化第二導電層於第一內層介電層上，其中圖案化第二導電層包括一第一部份、一第二部份以及一第三部份，且圖案化第二導電層之第一部份係位於第一內層介電層上且在第一區，並作為一共用線用以耦接一共同電極電位，而與圖案化第一導電層之第一部份形成一第一儲存電容，圖案化第二導電層之第二部份係作為一汲極，且與第一導電層之第一部份電性連結，圖案化第二導電層之第三部份係作為一上層資料線段以及一源極，藉以與圖案化第一導電層之第三部份相互導通而形成一資料線；形成一第二內層介電層覆蓋於基板上；形成一圖案化透明導電層於第一區及第二區之第二內層介電層上，其中圖案化透明導電層係耦接圖案化第二導電層之第二部份，並與圖案化第二導電層之第一部分形成一第二儲存電容；形成一保護層覆蓋於基板上，其中保護層具有一開口暴露出第二區之圖案化透明導電層，藉以在第二區形成一穿透區；以及形成一圖案化反射金屬層於保護層上，其中圖案化反射金屬層係電性連結圖案化透明導電層，藉以在第一區形成一反射區。
由本發明之技術內容可知，應用前述半穿透反射式液晶顯示陣列基板之顯示控制結構及其製造方法可於相同的液晶畫素中提供更大的儲存電容，使得儲存電容的設計更具彈性，而較大的儲存電容也使得液晶顯示器具有較佳的電性特性，且液晶分子具有較穩定的反應時間。
第2A至2D圖係繪示依照本發明實施例之半穿透反射式液晶顯示陣列基板之製造流程的示意圖。以本實施例而言，液晶顯示陣列基板中之液晶畫素包含第一區(I)以及第二區(II)，其中第一區(I)例如是反射區，第二區(II)例如是穿透區。請參照第2A圖，首先於基板(未繪示)上形成圖案化第一導電層。此圖案化第一導電層包括第一部份200、第二部份202以及第三部份204，其中圖案化第一導電層的第一部份200係位於液晶畫素內的第一區(I)，並耦接畫素電極電位；圖案化第一導電層的第二部份202係作為液晶顯示陣列基板中的掃描線，同時亦作為薄膜電晶體之閘極；而圖案化第一導電層的第三部份204則是作為液晶顯示陣列基板中的下層資料線段。之後，再形成第一內層介電層201(繪示於第2E圖)同時覆蓋於液晶畫素的第一區(I)和第二區(II)。
請參照第2B圖，接著形成圖案化半導體層206於前述形成的閘極之上，其中形成此圖案化半導體層206之材料例如可為非晶矽(amorphous silicon，a-Si)材料，藉以使前述薄膜電晶體形成非晶矽薄膜電晶體。然後，再形成圖案化第二導電層於圖案化半導體層206及第一內層介電層201上。圖案化第二導電層包括第一部份210、第二部份212以及第三部份214，其中圖案化第二導電層的第一部份210係位於液晶畫素之第一區(I)的第一內層介電層201上，並作為液晶顯示陣列基板中的共用線，並耦接共同電極電位，而與耦接畫素電極電位之圖案化第一導電層的第一部份200形成第一儲存電容CST1 (繪示於第2E圖)；圖案化第二導電層的第二部份212係作為上述薄膜電晶體之汲極，且與圖案化第一導電層的第一部份200電性連結；而圖案化第二導電層的第三部份214則是作為上述薄膜電晶體之源極，同時亦作為液晶顯示陣列基板中的上層資料線段，藉以與圖案化第一導電層的第三部份204相互導通而形成液晶顯示陣列基板中的資料線。之後，再形成一第二內層介電層221(繪示於第2E圖)同時覆蓋於液晶畫素的第一區(I)和第二區(II)中已完成的結構之上。
此外，可藉由蝕刻第一內層介電層201而使其具有第一接觸孔216a，以供圖案化第二導電層的第二部份212與圖案化第一導電層的第一部份200作電性連結，以及至少一接觸孔216b，供圖案化第二導電層的第三部份214與圖案化第一導電層的第三部份204相互導通而形成液晶顯示陣列基板中的資料線。
請參照第2C圖，接著形成一圖案化透明導電層220於第一區(I)及第二區(II)的第二內層介電層221上，藉以在第二區(II)形成此半穿透反射式液晶顯示陣列基板中液晶畫素之穿透區，其中形成圖案化透明導電層220之材料可包括如氧化銦錫(ITO)、氧化銦鋅(IZO)等透明導電性材料。此外，圖案化透明導電層220更與圖案化第二導電層的第二部份212相互導通，用以耦接畫素電極電位而與圖案化第二導電層的第一部份210形成第二儲存電容CST2 (繪示於第2E圖)。另外，亦可藉由蝕刻第二內層介電層221而使其具有至少一第二接觸孔222，以供圖案化透明導電層220與圖案化第二導電層的第二部份212相互導通。
請參照第2D圖，接著形成保護層230(繪示於第2F圖)覆蓋於第一區(I)和第二區(II)中已完成的結構之上，其中保護層具有開口232暴露出部分位於第二區(II)的圖案化透明導電層220。最後，再形成圖案化反射金屬層234覆蓋於第一區(I)和第二區(II)的保護層上，並與圖案化透明導電層220電性連結，藉以在第一區(I)形成此半穿透反射式液晶顯示陣列基板中液晶畫素之反射區，其中形成圖案化反射金屬層234之材料可包括如鋁等導電性材料。另外，圖案化透明導電層220上方的保護層230可選擇性地形成。在一實施例中，圖案化透明導電層220上方不形成保護層230，而是直接形成圖案化反射金屬層234覆蓋於其上。此外，圖案化反射金屬層234藉由圖案化步驟時，僅移除開口232中央區域，留下開口232的週邊區域，如第2D圖中虛線238所示，使圖案化反射金屬層234與圖案化透明導電層220電性連結。
第2E圖係繪示第2C圖中a－b部分的剖面示意圖。由圖可知，耦接畫素電極電位之圖案化第一導電層的第一部份200會與耦接共同電極電位之圖案化第二導電層的第一部份210形成第一儲存電容CST1 ，而耦接共同電極電位之圖案化第二導電層的第一部份210則會與耦接畫素電極電位之圖案化透明導電層220形成第二儲存電容CST2 。此外，第一內層介電層201係藉由蝕刻而形成第一接觸孔216a，供圖案化第二導電層的第二部份212與圖案化第一導電層的第一部份200相互導通，且第二內層介電層221亦藉由蝕刻而形成第二接觸孔222，供圖案化透明導電層220與圖案化第二導電層的第二部份212相互導通，使圖案化透明導電層220可得以藉由第一接觸孔216a及第二接觸孔222與圖案化第一導電層的第一部份200相互導通，以耦接畫素電極電位。
第2F圖係繪示第2D圖中a－b部分的剖面示意圖。由圖可知，保護層230覆蓋於第一區(I)中圖案化透明導電層220以及第二內層介電層221之上，而圖案化反射金屬層234則是覆蓋於保護層230之上，亦即圖案化第一導電層、第一內層介電層201、圖案化第二導電層、第二內層介電層221以及圖案化透明導電層220均介於圖案化反射金屬層234以及基板之間。圖案化反射金屬層234覆蓋保護層230的側壁，並且覆蓋部分圖案化透明導電層220。此外，進行圖案化步驟時，僅移除開口232中央區域，留下開口232的週邊區域，如第2D圖中虛線238(或第2F圖中開口週邊區域238)所示，使圖案化反射金屬層234與圖案化透明導電層220電性連結。
第3A至3F圖係繪示依照本發明另一實施例之半穿透反射式液晶顯示陣列基板之製造流程的示意圖。以本實施例而言，液晶顯示陣列基板中之液晶畫素同樣包含第一區(I)以及第二區(II)。請參照第3A圖，首先於基板上形成圖案化第一導電層。此圖案化第一導電層包括第一部份300、第二部份302以及第三部份304，其中圖案化第一導電層的第一部份300係位於液晶畫素內的第一區(I)，並耦接一畫素電極電位；圖案化第一導電層的第二部份302係作為液晶顯示陣列基板中的掃描線，同時亦作為一薄膜電晶體之閘極；而圖案化第一導電層的第三部份304則是作為液晶顯示陣列基板中之資料線段。之後，再形成第一內層介電層(未繪示)同時覆蓋於液晶畫素的第一區(I)和第二區(II)。
請參照第3B圖，接著同樣形成圖案化半導體層306於前述形成的閘極之上，藉以使前述薄膜電晶體形成非晶矽薄膜電晶體。然後，再形成圖案化第二導電層於圖案化半導體層306及第一內層介電層上。圖案化第二導電層包括第一部份310、第二部份312以及第三部份314，其中圖案化第二導電層的第一部份310係覆蓋位於液晶畫素之第一區(I)的第一內層介電層上，並作為液晶顯示陣列基板中的共用線，用以耦接共同電極電位，而與耦接畫素電極電位之圖案化第一導電層的第一部份300形成第一儲存電容(未繪示)；圖案化第二導電層的第二部份312係作為上述薄膜電晶體之汲極，且與圖案化第一導電層的第一部份300電性連結；而圖案化第二導電層的第三部份314則是作為上述薄膜電晶體之源極，同時亦作為液晶顯示陣列基板中之另一資料線段，以供後續與圖案化第一導電層的第三部份304相互導通而形成液晶顯示陣列基板中的資料線。之後，再形成第二內層介電層(未繪示)覆蓋於液晶畫素的第一區(I)和第二區(II)中已完成的結構之上。
請參照第3C圖，接著形成圖案化透明導電層320於第一區(I)及第二區(II)的第二內層介電層上，藉以在第二區(II)形成此半穿透反射式液晶顯示陣列基板中液晶畫素之穿透區，其中形成圖案化透明導電層320之材料可包括如氧化銦錫(ITO)等透明導電性材料。此外，圖案化透明導電層320係耦接畫素電極電位，藉以與耦接共同電極電位之圖案化第二導電層的第一部份310形成第二儲存電容(未繪示)。
請參照第3D圖，接著形成一保護層(未繪示)覆蓋於第一區(I)和第二區(II)中已完成的結構之上，其中保護層具有一開口332，暴露出部分位於第二區(II)的圖案化透明導電層320。之後，再藉由蝕刻保護層而使其在圖案化第一導電層的第一部份300和圖案化第二導電層的第二部份312上方形成接觸孔336a，在圖案化第一導電層的第三部份304和圖案化第二導電層的第三部份314鄰接部分形成數個接觸孔336b。
請參照第3E圖，接著再對圖案化第一導電層的第一部份300和圖案化第二導電層的第二部份312上的第一內層介電層與第二內層介電層進行蝕刻，藉以於其上形成接觸孔340a，以及對圖案化第一導電層的第三部份304和圖案化第二導電層的第三部份314上的第一內層介電層與第二內層介電層進行蝕刻，藉以於其上形成接觸孔340b。
請參照第3F圖，最後再形成圖案化反射金屬層350覆蓋於第一區(I)和第二區(II)的保護層、圖案化第一導電層之第一部份300和圖案化第二導電層的第二部份312的接觸孔340a，以及圖案化第一導電層的第三部份304和圖案化第二導電層的第三部份314的接觸孔340b之上，藉以在第一區(I)形成此半穿透反射式液晶顯示陣列基板中液晶畫素之反射區，並使得圖案化第一導電層的第一部份300經由接觸孔340a及圖案化反射金屬層350與圖案化第二導電層的第二部份312相互導通，且圖案化第一導電層的第三部份304經由接觸孔340b及圖案化反射金屬層350與圖案化第二導電層的第三部份314相互導通而形成液晶顯示陣列基板中的資料線。此外，圖案化反射金屬層350亦可藉由覆蓋開口332的週邊區域，如第3F圖中虛線338所示，使圖案化反射金屬層350與圖案化透明導電層320電性連結。
由上述本發明之實施例可知，應用此半穿透反射式液晶顯示陣列基板之畫素結構及方法可於相同的液晶畫素中提供更大的儲存電容，使得儲存電容的設計更具彈性，而較大的儲存電容也使得液晶顯示器具有較佳的電性特性，且液晶分子具有較穩定的反應時間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．資料線
102．．．掃瞄線
104．．．穿透區
106．．．反射區
201．．．第一內層介電層
221．．．第二內層介電層
200、300．．．圖案化第一導電層的第一部份
202、302．．．圖案化第一導電層的第二部份
204、304．．．圖案化第一導電層的第三部份
206、306．．．圖案化半導體層
210、310．．．圖案化第二導電層的第一部份
212、312．．．圖案化第二導電層的第二部份
214、314．．．圖案化第二導電層的第三部份
216a、216b、222、336a、336b、340a、340b．．．接觸孔
220、320．．．圖案化透明導電層
230．．．保護層
232、332．．．開口
234、350．．．圖案化反射金屬層
238、338．．．開口的週邊區域
第1A圖係繪示一般半穿透反射式液晶顯示陣列基板中之一液晶畫素之示意圖。
第1B圖係繪示如第1A圖所示之液晶畫素之等效電路的示意圖。
第2A至2D圖係繪示依照本發明一實施例之半穿透反射式液晶顯示陣列基板之製造流程的示意圖。
第2E圖係繪示第2C圖中a－b部分的剖面示意圖。
第2F圖係繪示第2D圖中a－b部分的剖面示意圖。
第3A至3F圖係繪示依照本發明另一實施例之半穿透反射式液晶顯示陣列基板之製造流程的示意圖。
200．．．圖案化第一導電層的第一部份
202．．．圖案化第一導電層的第二部份
206．．．圖案化半導體層
201．．．第一內層介電層
221．．．第二內層介電層
210．．．圖案化第二導電層的第一部份
212．．．圖案化第二導電層的第二部份
214．．．圖案化第二導電層的第三部份
216a、222．．．接觸孔
220．．．圖案化透明導電層
230．．．保護層
234．．．圖案化反射金屬層
238．．．開口的週邊區域

Claims (10)

  1. 一種半穿透反射式液晶顯示陣列基板之畫素結構，包含：一基板，具有一第一區與一第二區；一圖案化第一導電層，形成於該基板上，並包括一第一部份、一第二部份以及一第三部份，其中該第一部份係位於該第一區，該第二部份係作為一掃描線以及一閘極，該第三部份係作為一下層資料線段；一第一內層介電層，覆蓋於該基板上；一圖案化半導體層，形成於該閘極上；一圖案化第二導電層，形成於該第一內層介電層上，並包括一第一部份、一第二部份以及一第三部份，其中該圖案化第二導電層之該第一部份係位於該第一區之該第一內層介電層上，並作為一共用線用以耦接一共同電極電位，而與該圖案化第一導電層之該第一部份形成一第一儲存電容；該圖案化第二導電層之該第二部份係作為一汲極，且與該圖案化第一導電層之該第一部份電性連結；該圖案化第二導電層之該第三部份係作為一上層資料線段以及一源極，藉以與該圖案化第一導電層之該第三部份相互導通而形成一資料線；一第二內層介電層，覆蓋於該基板上；以及一圖案化透明導電層，形成於該第一區及該第二區之該第二內層介電層上，其中該圖案化透明導電層耦接該圖案化第二導電層之該第二部份，並與該第二導電層 之該第一部分形成一第二儲存電容。
  2. 如申請專利範圍第1項所述之畫素結構，其中該第一內層介電層具有至少一第一接觸孔，供該圖案化第二導電層之一第二部分與該圖案化第一導電層之該第一部分相互導通。
  3. 如申請專利範圍第1項所述之畫素結構，其中該第二內層介電層具有至少一第二接觸孔，供該第二導電層之一第二部分與該圖案化透明導電層相互導通。
  4. 如申請專利範圍第1項所述之畫素結構，更包含：一保護層，覆蓋於該圖案化透明導電層與該基板上，具有一開口以暴露出部分該圖案化透明導電層，並具有複數個第三接觸孔分別於該圖案化第一導電層之該第一部分和一第三部分以及該圖案化第二導電層之一第二部分和一第三部分之上；以及一圖案化反射金屬層，覆蓋於該保護層上，其中該圖案化第一導電層之該第一部分係經由該些第三接觸孔及該圖案化反射金屬層與該圖案化第二導電層之該第二部分相互導通，該圖案化第一導電層之該第三部分係經由該些第三接觸孔及該圖案化反射金屬層與該圖案化第二導電層之該第三部分相互導通，且該圖案化反射金屬層與該圖案化透明導電層電性連接。
  5. 如申請專利範圍第1項所述之畫素結構，更包含： 一反射金屬層，形成於該圖案化透明導電層上方，且該圖案化第一導電層、該第一內層介電層、該圖案化第二導電層、該第二內層介電層以及該圖案化透明導電層均介於該反射金屬層以及該基板之間。
  6. 一種半穿透反射式液晶顯示陣列基板之製造方法，包含：提供一基板，具有一第一區與一第二區；形成一圖案化第一導電層於該基板上，該圖案化第一導電層包括一第一部份、一第二部份以及一第三部份，其中該圖案化第一導電層之該第一部份係位於該第一區，該圖案化第一導電層之該第二部份係作為一掃描線以及一閘極，該圖案化第一導電層之該第三部份係作為一下層資料線段；形成一第一內層介電層覆蓋於該基板上；形成一圖案化半導體層於該閘極之上；形成一圖案化第二導電層於該第一內層介電層上，該圖案化第二導電層包括一第一部份、一第二部份以及一第三部份，其中該圖案化第二導電層之該第一部份係位於該第一內層介電層上且在該第一區，並作為一共用線用以耦接一共同電極電位，而與該圖案化第一導電層之該第一部份形成一第一儲存電容；該圖案化第二導電層之該第二部份係作為一汲極，且與該第一導電層之該第一部份電性連結；該圖案化第二導電層之該第三部份係作為之一上層資料線段以及一源極，藉以與該圖案化 第一導電層之該第三部份相互導通而形成一資料線；形成一第二內層介電層覆蓋於該基板上；形成一圖案化透明導電層於該第一區及該第二區之該第二內層介電層上，其中該圖案化透明導電層耦接該圖案化第二導電層之該第二部份，並與該圖案化第二導電層之該第一部分形成一第二儲存電容。
  7. 如申請專利範圍第6項所述之製造方法，更包含：蝕刻該第一內層介電層以形成至少一第一接觸孔，使得該圖案化第一導電層之該第一部分藉由該第一接觸孔與該圖案化第二導電層之一第二部分相互導通。
  8. 如申請專利範圍第6項所述之製造方法，更包含：蝕刻該第二內層介電層以形成至少一第二接觸孔，使得該圖案化第二導電層之一第二部分藉由該第二接觸孔與該圖案化透明導電層相互導通。
  9. 如申請專利範圍第6項所述之製造方法，更包含：形成一保護層覆蓋於該基板上；蝕刻該保護層以分別在該圖案化第一導電層之該第一部分和一第三部分以及該圖案化第二導電層之一第二部分及一第三部分之上形成複數個第三接觸孔；以及形成一圖案化反射金屬層覆蓋於該保護層上，使得該圖案化第一導電層之該第一部分藉由該些第三接觸孔及該圖案化反射金屬層與該圖案化第二導電層之該第二 部分相互導通，且該圖案化第一導電層之該第三部分藉由該些第三接觸孔及該圖案化反射金屬層與該圖案化第二導電層之該第三部分相互導通，以及該圖案化反射金屬層與該圖案化透明導電層電性連接。
  10. 如申請專利範圍第6項所述之製造方法，更包含：形成一反射金屬層於該圖案化透明導電層上方，其中該圖案化第一導電層、該第一內層介電層、該圖案化第二導電層、該第二內層介電層以及該圖案化透明導電層均介於該反射金屬層以及該基板之間。
TW99139042A 2007-11-02 2007-11-02 半穿透反射式液晶顯示陣列基板之畫素結構及製造方法 TWI413840B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99139042A TWI413840B (zh) 2007-11-02 2007-11-02 半穿透反射式液晶顯示陣列基板之畫素結構及製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99139042A TWI413840B (zh) 2007-11-02 2007-11-02 半穿透反射式液晶顯示陣列基板之畫素結構及製造方法

Publications (2)

Publication Number Publication Date
TW201137479A TW201137479A (en) 2011-11-01
TWI413840B true TWI413840B (zh) 2013-11-01

Family

ID=46759524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99139042A TWI413840B (zh) 2007-11-02 2007-11-02 半穿透反射式液晶顯示陣列基板之畫素結構及製造方法

Country Status (1)

Country Link
TW (1) TWI413840B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050161677A1 (en) * 1997-12-31 2005-07-28 Byung-Hoo Jung Thin film transistor array panel
TWI273313B (en) * 2005-11-30 2007-02-11 Au Optronics Corp Single-gap transflective liquid crystal display panel and method for improving optical characteristics thereof
TW200712633A (en) * 2005-09-20 2007-04-01 Au Optronics Corp Method for improving viewing quality of transflective liquid crystal display and liquid crystal display device having array of pixels
US7199396B2 (en) * 2001-06-29 2007-04-03 Thales Avionics Lcd S.A. Active matrix of thin-film transistors (TFT) for an optical sensors or display screen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050161677A1 (en) * 1997-12-31 2005-07-28 Byung-Hoo Jung Thin film transistor array panel
US7199396B2 (en) * 2001-06-29 2007-04-03 Thales Avionics Lcd S.A. Active matrix of thin-film transistors (TFT) for an optical sensors or display screen
TW200712633A (en) * 2005-09-20 2007-04-01 Au Optronics Corp Method for improving viewing quality of transflective liquid crystal display and liquid crystal display device having array of pixels
TWI273313B (en) * 2005-11-30 2007-02-11 Au Optronics Corp Single-gap transflective liquid crystal display panel and method for improving optical characteristics thereof

Also Published As

Publication number Publication date
TW201137479A (en) 2011-11-01

Similar Documents

Publication Publication Date Title
US7553708B2 (en) Fabricating method for a liquid crystal display of horizontal electric field applying type
US7306979B2 (en) Method of fabricating thin film transistor substrate for display device
JP4658514B2 (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
KR101126396B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
US20060273316A1 (en) Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same
JP5102535B2 (ja) 表示装置と表示装置の製造方法
US8115215B2 (en) Array substrate and method for manufacturing the same
JP2007293072A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
US8134662B2 (en) Pixel structure of transflective liquid crystal display array substrate and method for fabricating the same
JP2000214481A (ja) 液晶表示装置およびその製造方法
US20020038893A1 (en) Thin film transistor flat display
CN100552519C (zh) 半穿透反射式液晶显示阵列基板的像素结构及制造方法
US20050179132A1 (en) Interconnect structure for TFT-array substrate and method for fabricating the same
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
US7589030B2 (en) Liquid crystal display device and fabricating method thereof
TWI413840B (zh) 半穿透反射式液晶顯示陣列基板之畫素結構及製造方法
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
JP2005215702A (ja) アクティブマトリクス型液晶表示装置
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법