CN101581861B - 液晶显示装置及其制造方法 - Google Patents

液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN101581861B
CN101581861B CN2008101856682A CN200810185668A CN101581861B CN 101581861 B CN101581861 B CN 101581861B CN 2008101856682 A CN2008101856682 A CN 2008101856682A CN 200810185668 A CN200810185668 A CN 200810185668A CN 101581861 B CN101581861 B CN 101581861B
Authority
CN
China
Prior art keywords
pad
concentric line
select lines
pixel electrode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101856682A
Other languages
English (en)
Other versions
CN101581861A (zh
Inventor
申宇燮
林周洙
赵兴烈
郭喜荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101581861A publication Critical patent/CN101581861A/zh
Application granted granted Critical
Publication of CN101581861B publication Critical patent/CN101581861B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及液晶显示装置及其制造方法。液晶显示装置包括：形成于衬底上的选通线；与选通线交叉以限定像素区域的数据线，选通线与数据线间设有栅绝缘膜；形成于选通线与数据线的交叉处的薄膜晶体管；连接到薄膜晶体管且位于像素区域内的像素电极；与像素电极形成水平电场的公共电极；连接到选通线的选通焊盘；连接到数据线的数据焊盘。选通焊盘和数据焊盘包括：与选通线由相同材料形成于同一层内的下焊盘；贯穿栅绝缘膜以暴露下焊盘而形成的下接触孔；与数据线由相同材料形成于同一层内的上焊盘，其通过下接触孔连接到下焊盘；贯穿用于保护薄膜晶体管的钝化膜以暴露上焊盘而形成的上接触孔。各薄膜晶体管的半导体层与栅极交叠，宽度小于栅极宽度。

Description

液晶显示装置及其制造方法
技术领域
本发明涉及液晶显示装置，尤其涉及一种提高了孔径比并且使截止电流(off current)最小化的液晶显示装置和制造该液晶显示装置的方法。
背景技术
随着面向信息时代的来临，对显示装置的要求在多方面增加，为了满足这种增加，已经研究出了各种平板显示装置，如液晶显示(LCD)装置、等离子显示板(PDP)、电致发光显示器(ELD)、真空荧光显示器(VFD)等，并且一些平板显示装置已应用于几种设备中。
在以上平板显示装置中，代替传统阴极射线管(CRT)的液晶显示装置由于其优点比如重量轻、外形薄和功耗小而广泛用作移动图像显示装置，并且液晶显示装置以多种方式发展成除用作移动图像显示装置如笔记本电脑的监视器之外，还用作接收广播信号并显示图像的电视机和计算机的监视器。
一般地讲，液晶显示装置包括薄膜晶体管衬底、滤色器衬底和形成在这两个衬底之间的液晶层。
薄膜晶体管衬底包括：多条选通线和多条数据线，这些选通线和数据线纵向和横向设置从而限定多个像素区域；分别形成于选通线与数据线的交叉处且用作开关器件的薄膜晶体管；以及分别形成于像素区域上的像素电极。
滤色器衬底包括用于表示色彩的滤色器和用于将滤色器相互隔开且防止外部光反射的黑底。
液晶显示装置的薄膜晶体管衬底需要半导体工序和多个掩模工序，并且具有复杂的制造方法，因此薄膜晶体管衬底是导致液晶显示装置制造成本升高的主要因素。
因此，提出一种方法，在该方法中，通过一道掩模工序形成半导体层和包括数据线和源极/漏极在内的源/漏图案，以减少所需掩模工序的数量。在这种方法中，通过第一刻蚀工序来形成与半导体层相同的图案，并且通过第二刻蚀工序分开源极/漏极，从而形成了源/漏图案。
在此，因为半导体层是通过一次刻蚀工序形成的，而半导体层上的数据线则是通过两次刻蚀工序形成的，因此数据线的线宽小于设置在数据线下方的半导体层的线宽。
因此，半导体层具有从数据线的两侧突出到像素区域内的结构。必须将形成在像素区域内的像素电极与数据线和半导体层分离，以减小寄生电容的影响。
因此，像素电极的面积减为和半导体层相对于数据线的突出部的面积一样大。
此外，形成在数据线下方的半导体层是由含氢的无定形硅制成的，并且当来自背光单元的光入射到半导体层上时，该半导体层吸收光。由于半导体层吸收光，因此即使在薄膜晶体管截止时也增大了截止电流。
更具体地说，因为由无定形硅制成的半导体层内的硅与氢之间的键合非常弱，所以在光照射到半导体层上时，硅与氢之间的键合断裂，因此电子移动到半导体层的表面(即，光电流)。
以上光电流导致薄膜晶体管的工作特性下降。
此外，随着截止电流的增大，影响液晶显示装置特性的通/断电流比(ION/IOFF)减小，因此产品的合格率和可靠性因液晶显示装置的寿命缩短和后像(after-image)加深而降低了。
发明内容
因此，本发明致力于提供一种液晶显示装置及其制造方法。
本发明的一个目的是提供一种液晶显示装置和制造该液晶显示装置的方法，该液晶显示装置提高了孔径比并且使截止电流最小化。
为了实现该目的和其它优点，并且根据所实现且在文中宽泛描述的发明目的，提供了一种液晶显示装置，该液晶显示装置包括：形成于衬底上的选通线；与所述选通线交叉以限定像素区域的数据线，其中在所述选通线与所述数据线之间设置有栅绝缘膜；形成于所述选通线与所述数据线的交叉处的薄膜晶体管；连接到所述薄膜晶体管且位于所述像素区域内的像素电极；与所述像素电极一起形成水平电场的公共电极；连接到所述选通线的选通焊盘；以及连接到所述数据线的数据焊盘，其中，所述选通焊盘和所述数据焊盘包括：下焊盘，该下焊盘形成于所述选通线的同一层内，并且由与所述选通线相同的材料制成；贯穿所述栅绝缘膜形成以暴露所述下焊盘的下接触孔；上焊盘，该上焊盘形成于所述数据线的同一层内，并且由与所述数据线相同的材料制成，并且该上焊盘通过所述下接触孔连接到所述下焊盘；以及贯穿用于保护所述薄膜晶体管的钝化膜形成以暴露所述上焊盘的上接触孔；并且，所述薄膜晶体管的半导体层与所述薄膜晶体管的所述栅极交叠，并且所述薄膜晶体管的所述半导体层的宽度小于所述栅极的宽度。
根据发明的另一方面，提供一种用于制造液晶显示装置的方法，该方法包括以下步骤：在衬底上形成包括选通线、栅极、选通下焊盘和数据下焊盘的栅图案；在设置有所述栅图案的所述衬底上形成栅绝缘膜以及与所述栅极交叠的半导体层，所述栅绝缘膜包括用于暴露所述选通下焊盘和所述数据下焊盘的下接触孔；在设置有所述半导体层的所述栅绝缘膜上形成源/漏图案，所述源/漏图案包括选通上焊盘、数据上焊盘、数据线以及源极和漏极；在所述源/漏图案上形成用于暴露所述选通上焊盘和所述数据上焊盘的上接触孔和用于暴露像素区域的钝化膜；以及在形成所述栅图案或所述源/漏图案时形成公共电极和像素电极。
应当理解，对本发明的以上概述以及接下来的详述是示例性和解释性的，并用于提供对所要求保护的发明的进一步解释。
附图说明
附图被包括进来以提供本发明的进一步理解，并且被并入本申请中且构成了本申请的一部分，例示了本发明的实施方式，并且与文字描述一起用来解释本发明的原理。在图中：
图1为例示了根据本发明第一实施方式的面内切换模式液晶显示装置的薄膜晶体管衬底的平面图；
图2为例示了沿着图1中的线I1-I1′到I3-I3′截取的薄膜晶体管衬底的纵向截面图；
图3A和图3B为例示了根据本发明第一实施方式的薄膜晶体管衬底制造方法中的第一掩模工序的平面图和纵向截面图；
图4A到图4C为例示了根据本发明第一实施方式的薄膜晶体管衬底制造方法中的第二掩模工序的平面图和纵向截面图；
图5A到图5D为例示了根据本发明第一实施方式的薄膜晶体管衬底制造方法中的第三掩模工序的平面图和纵向截面图；
图6A到图6C为例示了根据本发明第一实施方式的薄膜晶体管衬底制造方法中的第四掩模工序的平面图和纵向截面图；
图7为例示了根据本发明第二实施方式的面内切换模式液晶显示装置的薄膜晶体管衬底的平面图；
图8为例示了沿着图7中的线II1-II1′到II5-II5′截取的薄膜晶体管衬底的纵向截面图；
图9A和图9B为例示了根据本发明第二实施方式的薄膜晶体管衬底制造方法中的第一掩模工序的平面图和纵向截面图；
图10A到图10C为例示了根据本发明第二实施方式的薄膜晶体管衬底制造方法中的第二掩模工序的平面图和纵向截面图；
图11A到图11C为例示了根据本发明第二实施方式的薄膜晶体管衬底制造方法中的第三掩模工序的平面图和纵向截面图；以及
图12A到图12C为例示了根据本发明第二实施方式的薄膜晶体管衬底制造方法中的第四掩模工序的平面图和纵向截面图。
具体实施方式
此后将参考附图详细地描述根据本发明的液晶显示装置。
图1为例示了根据本发明第一实施方式的面内切换模式液晶显示装置的薄膜晶体管衬底的平面图，而图2为例示了沿着图1中的线I1-I1′到I3-I3′的薄膜晶体管衬底的纵向截面图。
如图1和图2所示，面内切换模式液晶显示装置包括：形成于衬底100上的选通线104；与选通线104交叉以限定像素区域的数据线113，其中在选通线104与数据线113之间设置有栅绝缘膜112；形成于选通线104与数据线113的交叉处的薄膜晶体管(TFT)；连接到薄膜晶体管(TFT)的像素电极140；与像素区域内的像素电极140一起形成水平电场的公共电极146；连接到公共电极146以向公共电极146提供用于驱动液晶的公共电压的公共线145；连接到选通线104的选通焊盘70；以及连接到数据线113的数据焊盘90。
薄膜晶体管(TFT)包括：从选通线104分叉的栅极102、形成于设置有栅极102的衬底100的整个表面上的栅绝缘膜112、栅绝缘膜112上的包括欧姆接触层108a和有源层108b且与栅极102交叠的半导体层108、从数据线113分叉且形成于半导体层108上的源极110a、以及形成于半导体层108上且与源极110a相对的漏极110b。
在此，半导体层108的宽度小于栅极102的宽度。半导体层108在源极110a和漏极110b下方形成岛状形状，但没有形成于数据线113下方。在半导体层108没有形成于数据线113下方时，相比于半导体层108形成于数据线113下方的情况，引起寄生电容的数据线113与像素电极140之间或者数据线113与公共线145之间的分隔距离减小。因此，增加了像素区域的面积，也就是说，孔径比增大到和通过五道掩模工序而获得孔径比的程度相同。
半导体层108形成为宽度小于栅极102的宽度的岛状形状，因此增强了因光电流而造成的截止电流(IOFF)特性。此外，能够解决比如由半导体层108吸收来自背光单元的光而导致的截止电流增大所引起的液晶显示装置寿命缩短和后图像加深的问题。
像素电极140包括通过第一接触孔150电连接到漏极110b的像素电极指状部140b和连接到像素电极指状部140b且平行于选通线104而形成的像素电极水平部140a。像素电极指状部140b平行于公共电极146形成，以与公共电极146一起形成水平电场。
公共线145包括连接到公共电极146且平行于选通线104形成的第一公共线145a和连接到第一公共线145a且平行于公共电极146形成的第二公共线145b。另外设置有公共连接部164，以越过位于相邻的第一公共线145a与第二公共线145b之间的选通线104将所述相邻的第一公共线145a和第二公共线145b连接起来。公共连接部164通过第二接触孔160和第三接触孔162将相邻的第一公共线145a和第二公共线145b连接起来。第一公共线145a和第二公共线145b形成为网状结构，因此尽可能地减小了负载。
在栅绝缘膜112设置在第一公共线145a与漏极110b之间的条件下第一公共线145a与漏极110b交叠，从而形成了存储电容器。
像素电极指状部140b中的至少一个通过第一接触孔150电连接到漏极110b，并且位于像素电极指状部140b与漏极110b之间的接触区域处的第一公共线145a具有凹入形状，使得该接触区域处的第一公共线145a不与像素电极指状部140b交叠。
栅绝缘膜112和位于像素电极指状部140b上的钝化膜120和位于像素区域上的公共电极146被去除，以暴露衬底100，因此增强了亮度。此外，因为栅绝缘膜112和钝化膜120不位于像素区域上，所以非像素区域上的液晶量因单元间隙未改变而减少了，因此能够节约成本。
选通线104和公共线145由相同的材料制成，并且形成于同一层内，从而构成了包括至少两层的多层结构。此外，数据线113、公共连接部164以及源极110a和漏极110b构成了包括至少两层的多层结构。比如，最上层由选自包括铜(Cu)、钼(Mo)、铝(Al)、铝钕(AlNd)、钼-钛(MoTi)、铬(Cr)及其组合的组中的具有高导电率的任何一种材料制成，而最下层由选自包括铟锡氧化物(ITO)、锡氧化物(TO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、钼(Mo)、铬(Cr)、钛(Ti)、钼-钛(MoTi)及其组合的组中的具有高耐腐蚀性的任何一种材料制成。
公共电极146和像素电极140形成了与选通线104位于同一层的最下层。
选通焊盘70包括由与选通线104相同的材料制成的下焊盘60和形成了源/漏金属的最下层的上焊盘65。选通下焊盘60通过选通下接触孔180电连接到选通上焊盘65，而选通上焊盘65则通过选通上接触孔182暴露出来。
数据焊盘90包括由与选通线104相同的材料制成的下焊盘80和形成了源/漏金属的最下层的上焊盘85。数据下焊盘80通过数据下接触孔170电连接到数据上焊盘85，而数据上焊盘85通过数据上接触孔172暴露出来。
虽然未图示，薄膜晶体管衬底100接合到滤色器衬底，且在这两个衬底之间设置有液晶层。滤色器衬底包括用于防止漏光且用于分割像素区域的黑底，和用于表示色彩的滤色器层。黑底被形成为对应于金属图案如薄膜晶体管衬底100上的选通线104和数据线113。
图3A和图3B为例示了根据本发明第一实施方式的薄膜晶体管衬底制造方法中的第一掩模工序的平面图和纵向截面图。
参考图3A和图3B，在薄膜晶体管衬底100上形成包括选通下焊盘60、选通线104、栅极102、公共线145、公共电极146、像素电极140和数据下焊盘80的多层栅图案。
具体地说，通过淀积方法如溅射在衬底100上形成栅金属层114和116。然后，通过利用第一掩模的光刻工序和湿法刻蚀工序对栅金属层114和116构图，而形成包括选通下焊盘60、选通线104、栅极102、公共线145、公共电极146、像素电极140和数据下焊盘80的栅图案。
像素电极140包括平行于数据线113形成的像素电极指状部140b和连接到像素电极指状部140b且平行于选通线104形成的像素电极水平部140a。
公共线145包括连接到公共电极146且平行于选通线104形成的第一公共线145a和连接到第一公共线145a且平行于公共电极146形成的第二公共线145b。在此，位于像素电极指状部140b与漏极110b之间的接触区域处的第一公共线145a具有凹入形状，从而使该接触区域处的第一公共线145a不与像素电极指状部140b交叠。
栅金属层114和116构成了包括至少两层的多层结构。在此，最上层由选自包括铜(Cu)、钼(Mo)、铝(Al)、铝钕(AlNd)、钼-钛(MoTi)、铬(Cr)及其组合的组中的任何一种材料制成，而最下层由选自包括铟锡氧化物(ITO)、锡氧化物(TO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、钼(Mo)、铬(Cr)、钛(Ti)、钼-钛(MoTi)及其组合的组中的任何一种材料制成。
图4A到图4C为例示了根据本发明第一实施方式的薄膜晶体管衬底制造方法中的第二掩模工序的平面图和纵向截面图。
参考图4A到图4C，在栅图案上顺序形成栅绝缘膜112和半导体层108。
具体地说，通过淀积方法如等离子增强化学气相淀积(PECVD)而在包括栅图案的衬底100的整个表面上顺序形成栅绝缘膜112、无定形硅(a-Si)层108b和掺有杂质(n+)的无定形硅层108a，然后在其上涂敷光刻胶(未图示)。
栅绝缘膜112是由无机绝缘材料如硅氧化物(SiOx)或者硅氮化物(SiNx)制成的。
通过将第二掩模(未图示)在光刻胶(未图示)的上表面上对准然后对光刻胶(未图示)曝光和显影而形成了光刻胶图案200。所形成的光刻胶图案200暴露用于选通下接触孔180、数据下接触孔170和第一到第三接触孔150、160、162(图4A中)的区域，并且位于对应于薄膜晶体管(TFT)的区域内的光刻胶图案200的厚度大于其他区域中的光刻胶200的厚度。
然后，通过将光刻胶图案200用作掩模对栅绝缘膜112和半导体层108进行刻蚀，而形成了暴露选通下焊盘60的选通下接触孔180、暴露数据下焊盘80的数据下接触孔170、暴露像素电极指状部140b的第一接触孔150、暴露第二公共线145b的第二接触孔160以及暴露第一公共线145a的第三接触孔162。
此后，通过灰化工序减小光刻胶图案200的厚度。因此，仅保留了栅极102上的光刻胶图案200，而去除了其他区域上的光刻胶图案200。通过使用了栅极102上的光刻胶图案200的干法刻蚀工序，形成了岛状的半导体层108，该半导体层108的线宽小于栅极102的线宽，其中，半导体层108与栅极102交叠，且在半导体层108与栅极102之间设置有栅绝缘膜112。
第二掩模采用衍射掩模或者半色调掩模(half tone mask)，从而允许光刻胶图案200具有双台阶差。
图5A到图5D为例示了根据本发明第一实施方式的薄膜晶体管衬底制造方法中的第三掩模工序的平面图和纵向截面图。
参考图5A到图5D，在包括选通下接触孔180、数据下接触孔170以及第一到第三接触孔150、160和162的栅绝缘膜112上，形成包括选通上焊盘65、数据上焊盘85、公共连接部164、数据线113、以及源极110a和漏极110b的源/漏图案。
具体地说，通过淀积方法如溅射而在包括选通下接触孔180、数据下接触孔170和第一到第三接触孔150、160和162的栅绝缘膜112上形成源/漏金属层122和124，然后将光刻胶(未图示)涂敷于其上。然后，通过将第三掩模(未图示)在光刻胶(未图示)的上表面上对准然后对光刻胶(未图示)进行曝光和显影，而形成了光刻胶图案202，该光刻胶图案202对应于用于选通上焊盘65、数据上焊盘85、公共连接部164、数据线113、源极110a和漏极110b的区域。
然后，通过使用光刻胶图案202的湿法刻蚀工序对源/漏金属层122和124进行去除，从而形成了包括选通上焊盘65、数据上焊盘85、公共连接部164、数据线113、源极110a和漏极110b的源/漏图案。然后，通过干法刻蚀对源极110a与漏极110b之间的沟道区域中的欧姆接触层108a进行去除，并且通过剥起工序对剩余的光刻胶图案202进行去除。
在此，公共连接部164通过第二和第三接触孔160和162越过选通线104将相邻的第一公共线145a和第二公共线145b连接起来，形成网状结构，因此尽可能地减小了负载。
漏极110b与第一公共线145a交叠，并且在第一公共线145a与漏极110b之间设置有栅绝缘膜112，从而形成了存储电容器。
源/漏金属层122和124构成了包括至少两层的多层结构。最上层由选自包括铜(Cu)、钼(Mo)、铝(Al)、铝钕(AlNd)、钼-钛(MoTi)、铬(Cr)及其组合的组中的任何一种材料制成，而最下层由选自包括铟锡氧化物(ITO)、锡氧化物(TO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、钼(Mo)、铬(Cr)、钛(Ti)、钼-钛(MoTi)及其组合的组中的任何一种材料制成。
图6A到图6C为例示了根据本发明第一实施方式的薄膜晶体管衬底制造方法中的第四掩模工序的平面图和纵向截面图。
参考图6A到图6C，在包括源/漏图案的衬底100上形成了包括选通上接触孔182和数据上接触孔172的钝化膜120。
具体地说，通过淀积方法如等离子增强化学气相淀积(PECVD)而在包括源/漏图案在内的衬底100的整个表面上形成了钝化膜120，然后将光刻胶(未图示)涂敷于其上。通过将第四掩模在光刻胶(未图示)的上表面上对准然后对光刻胶(未图示)进行曝光和显影，而形成了光刻胶图案204，该光刻胶图案204暴露包括选通焊盘70、数据焊盘90、公共电极146和像素电极指状部140b的像素区域。
此后，通过使用了光刻胶图案204的干法刻蚀工序对钝化膜120进行去除而形成了选通上接触孔182和数据上接触孔172，从而暴露选通上焊盘65和数据上焊盘85，并且对栅绝缘膜112和钝化膜120进行去除，从而在像素区域内暴露像素电极指状部140b和公共电极146。
此后，通过使用了光刻胶图案204的湿法刻蚀工序选择性地对选通上焊盘65、数据上焊盘85、像素电极指状部140b和公共电极146的最上层进行去除。在此，像素电极指状部140b和公共电极146在经过两次刻蚀工序之后具有较小的线宽，因此增大了孔径比。像素电极指状部140b和公共电极146的线宽为2-3μm。
此外，对像素电极指状部140b上的栅绝缘膜112和钝化膜120以及像素区域上的公共电极146进行去除，因此增大了亮度。此外，因为像素区域上没有栅绝缘膜112和钝化膜120，所以因单元间隙没有改变而减少了非像素区域上的液晶量，即不必要填充的液晶量，因此能够节约成本。
通过使用和栅绝缘膜112一样的无机绝缘材料借助淀积方法如等离子增强化学气相淀积(PECVD)，或者通过使用了介电常数较小的丙烯酸有机化合物或者有机绝缘材料如苯并环丁烯(BCB)或者全氟环丁烷(PFCB)的旋涂或非旋涂方法，形成了钝化膜120。
如上所述，因为不同于传统的4道掩模工序，半导体层108没有形成于数据线113的下方，相比于半导体层108形成于数据线113下方的情况，引起寄生电容的数据线113与像素电极140之间或者数据线113与公共线145之间的分隔距离减小。因此，增大了像素区域的面积，也就是说，孔径比增大到与通过5道掩模工序所获得的孔径比相同的程度。
此外，半导体层108形成为宽度小于栅极102的宽度的岛状形状，因此增强了因光电流而导致的截止电流(IOFF)特性。此外，能够克服诸如由半导体层108吸收来自背光单元的光所导致的截止电流增大而引起的液晶显示装置的寿命缩短和后图像加深的问题。
图7为例示了根据本发明第二实施方式的面内切换模式液晶显示装置的薄膜晶体管衬底的平面图，而图8为例示了沿着图7中的线II1-II1′到II5-II5′截取的薄膜晶体管衬底的纵向截面图。
因为没有必要，因此将不再对图7和图8中所示该实施方式的液晶显示装置中基本上与第一实施方式中相同的一些部分进行详细描述。
参考图7和图8，与像素区域内的公共电极146一起形成水平电场的像素电极140，与源极110a和漏极110b形成为一体。
公共线145包括与选通线104平行形成的第一公共线145a、连接到第一公共线145a且分别平行于数据线113形成于像素区域两侧的第二公共线145b、以及第三公共线145c，第三公共线145c中的每一个通过第一接触孔162电连接到至少一个第二公共线145b，并且第三公共线145c平行于选通线104而形成。在此，还提供了公共连接部164，该公共连接部164与第三公共线145c形成为一体，并且通过第二接触孔160电连接到第一公共线145a。
第一公共线145a和第二公共线145b由与选通线104相同的材料制成，并且形成于选通线104的同一层内，并且构成了包括至少两层的多层结构。此外，数据线113、第三公共线145c、公共连接部164、以及源极110a和漏极110b由相同的材料制成，并且形成于同一层内，并且构成了包括至少两层的多层结构。比如，最上层由选自包括铜(Cu)、钼(Mo)、铝(Al)、铝钕(AlNd)、钼-钛(MoTi)、铬(Cr)及其组合的组中的具有高导电率的任何一种材料制成，而最下层由选自包括铟锡氧化物(ITO)、锡氧化物(TO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、钼(Mo)、铬(Cr)、钛(Ti)、钼-钛(MoTi)及其组合的组中的具有高耐腐蚀性的任何一种材料制成。
公共电极146和像素电极140形成于数据线113最下层的同一层内。
图9A和图9B为例示了根据本发明第二实施方式的薄膜晶体管衬底制造方法中的第一掩模工序的平面图和纵向截面图。
参考图9A和图9B，在薄膜晶体管衬底100上形成包括选通下焊盘60、数据下焊盘80、选通线104、栅极102、第一公共线145a和第二公共线145b的栅图案。
具体地说，通过淀积方法如溅射而在衬底100上形成栅金属层114和116。然后，通过使用第一掩模的光刻工序以及湿法刻蚀工序而形成包括选通下焊盘60、数据下焊盘80、选通线104、栅极102以及第一公共线145a和第二公共线145b的栅图案。
栅金属层114和116可以构成包括至少两层的多层结构。在栅金属层114和116构成了包括至少两层的多层结构时，最上层由选自包括铜(Cu)、钼(Mo)、铝(Al)、铝钕(AlNd)、钼-钛(MoTi)、铬(Cr)及其组合的组中的任何一种材料制成，而最下层由选自包括铟锡氧化物(ITO)、锡氧化物(TO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、钼(Mo)、铬(Cr)、钛(Ti)、钼-钛(MoTi)及其组合的组中的任何一种材料制成。
图10A到图10C为例示了根据本发明第二实施方式的薄膜晶体管衬底制造方法中的第二掩模工序的平面图和纵向截面图。
参考图10A到图10C，在栅图案上顺序形成栅绝缘膜112和半导体层108。
具体地说，通过淀积方法如等离子增强化学气相淀积(PECVD)在包括栅图案的衬底100的整个表面上顺序形成栅绝缘膜112、无定形硅(a-Si)层108b和掺有杂质(n+)的无定形硅层108a，然后在其上涂敷光刻胶(未图示)。
栅绝缘膜112是由无机绝缘材料如硅氧化物(SiOx)或硅氮化物(SiNx)制成的。
通过将第二掩模(未图示)在光刻胶(未图示)的上表面上对准然后对光刻胶(未图示)进行曝光和显影而形成了光刻胶图案200。所形成的光刻胶图案200暴露用于选通下接触孔180、数据下接触孔170、第一接触孔160、第二接触孔162的区域以及像素区域，并且位于对应于薄膜晶体管(TFT)的区域内的光刻胶图案200的厚度大于其他区域中的光刻胶200的厚度。
然后，通过将光刻胶图案200用作掩模来对栅绝缘膜112和半导体层108进行刻蚀，而形成了暴露选通下焊盘60的选通下接触孔180、暴露数据下焊盘80的数据下接触孔170、暴露第一公共线145a的第一接触孔162以及暴露第二公共线145b的第二接触孔160，并且对像素区域上的栅绝缘膜112和半导体层108进行去除。此后，通过灰化工序减小光刻胶图案200的厚度。因此，仅保留了栅极102上的光刻胶图案200，而去除了其他区域上的光刻胶图案200。通过使用了栅极102上的光刻胶图案200的干法刻蚀工序，将半导体层108形成为线宽小于栅极102的线宽的岛状形状，并且半导体层108与栅极102交叠，在半导体层108与栅极102之间设置有栅绝缘膜112。通过剥起工序来去除剩余的光刻胶图案200。
第二掩模采用衍射掩模或者半色调掩模，从而允许光刻胶图案200具有双台阶差。
图11A到图11C为例示了根据本发明第二实施方式的薄膜晶体管衬底制造方法中的第三掩模工序的平面图和纵向截面图。
参考图11A到图11C，在包括选通下接触孔180、数据下接触孔170、第一接触孔162以及第二接触孔160的栅绝缘膜112上，形成包括选通上焊盘65、数据上焊盘85、第三公共线145c、公共连接部164、数据线113、像素电极140、公共电极146、源极110a和漏极110b的源/漏图案。
具体地说，通过淀积方法如溅射而在包括选通下接触孔180、数据下接触孔170、第一接触孔162以及第二接触孔160的栅绝缘膜112上形成了源/漏金属层122和124，然后将光刻胶(未图示)涂敷于其上。然后，通过将第三掩模在光刻胶(未图示)的上表面上对准然后对光刻胶(未图示)进行曝光和显影，而形成了光刻胶图案202，该光刻胶图案202对应于用于选通焊盘70、数据焊盘90、公共连接部164、公共电极146、像素电极140、源极110a和漏极110b的区域。
然后，通过使用光刻胶图案202的湿法刻蚀工序对源/漏金属层122和124进行去除，从而形成了包括选通上焊盘65、数据上焊盘85、第三公共线145c、公共连接部164、数据线113、像素电极140、公共电极146、源极110a和漏极110b的源/漏图案。然后，通过干法刻蚀对源极110a与漏极110b之间的沟道区域中的欧姆接触层108a进行去除，并且通过剥起工序去除剩余的光刻胶图案202。
在此，公共连接部164与第三公共线145c形成为一体，并且通过第二接触孔160电连接到第一公共线145a。因此，第一公共线145a、第二公共线145b和第三公共线145c形成了网状结构，因此尽可能地减小了负载。
源/漏金属层122和124构成了包括至少两层的多层结构。最上层由选自包括铜(Cu)、钼(Mo)、铝(Al)、铝钕(AlNd)、钼-钛(MoTi)、铬(Cr)及其组合的组中的任何一种材料制成，而最下层由选自包括铟锡氧化物(ITO)、锡氧化物(TO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、钼(Mo)、铬(Cr)、钛(Ti)、钼-钛(MoTi)及其组合的组中的任何一种材料制成。
图12A到图12C为例示了根据本发明第二实施方式的薄膜晶体管衬底制造方法中的第四掩模工序的平面图和纵向截面图。
参考图12A到图12C，在包括源/漏图案的衬底100上形成包括选通上接触孔182和数据上接触孔172的钝化膜120。
具体地说，通过淀积方法如等离子增强化学气相淀积(PECVD)而在包括源/漏图案在内的衬底100的整个表面上形成了钝化膜120，然后将光刻胶(未图示)涂敷于其上。通过将第四掩模在光刻胶(未图示)的上表面上对准然后对光刻胶(未图示)进行曝光和显影，而形成了光刻胶图案204，该光刻胶图案204暴露包括选通焊盘70、数据焊盘90、公共电极146和像素电极140的像素区域。
此后，通过使用了光刻胶图案204的干法刻蚀工序对钝化膜120进行去除，而形成了选通上接触孔182和数据上接触孔172，以暴露选通上焊盘65和数据上焊盘85，并且对栅绝缘膜112和钝化膜120进行去除，以暴露像素区域内的像素电极140和公共电极146。此外，去除与第二公共线145b上的像素区域相邻的栅绝缘膜112和钝化膜120的一部分。
此后，通过使用了光刻胶图案204的湿法刻蚀工序选择性地去除选通上焊盘65、数据上焊盘85、像素电极140、公共电极146的最上层以及第二公共线145b的最上层的一部分。在此，像素电极140和公共电极146在经过两次刻蚀工序之后具有较小的线宽，因此增大了孔径比。像素电极140和公共电极146的线宽为2-3μm。
此外，去除了像素电极140上的栅绝缘膜112和钝化膜120以及像素区域上的公共电极146，因此增大了亮度。此外，因为像素区域上没有栅绝缘膜112和钝化膜120，所以非像素区域上的液晶量，即不必要填充的液晶量，因形成了一致的单元间隙而减小了，因此能够节约成本。
通过使用和栅绝缘膜112一样的无机绝缘材料借助淀积方法如等离子增强化学气相淀积(PECVD)，或者通过使用了介电常数较小的丙烯酸有机化合物或者有机绝缘材料如苯并环丁烯(BCB)或者全氟环丁烷(PFCB)的旋涂或非旋涂方法，形成了钝化膜120。
如上所述，因为不同于传统的4道掩模工序，半导体层108没有形成于数据线113下方，所以相比于半导体层108形成于数据线113下方的情况，引起寄生电容的数据线113与像素电极140之间或者数据线113与与公共线145之间的分隔距离得以减小。因此，增大了像素区域的面积，也就是说，孔径比增大到与通过5道掩模工序所获得的孔径比相同的程度。
此外，沟道区域内的半导体层108形成为宽度小于栅极102的岛状形状，因此增强了因光电流而导致的截止电流(IOFF)特性。此外，能够克服诸如由半导体层108吸收来自背光单元的光所导致的截止电流增大而引起的液晶显示装置寿命缩短和后图像加深的问题。
本发明的上述液晶显示装置及其制造方法具有以下效果。
因为半导体层没有形成于数据线的下方，所以相比于半导体层形成于数据线下方的情况，引起寄生电容的数据线与像素电极之间或者数据线与公共线之间的分隔距离得以减小。因此，增大了像素区域的面积，也就是说，孔径比增大到与通过5道掩模工序所获得的孔径比相同的程度。
此外，半导体层形成为宽度小于栅极的岛状形状，因此增大了因光电流而导致的截止电流(IOFF)特性。此外，能够克服诸如由半导体层吸收来自背光单元的光所导致的截止电流增大而引起的液晶显示装置寿命缩短和后图像加深的问题。
此外，像素电极指状部上的栅绝缘膜和钝化膜以及像素区域上的公共电极被去除，因此提高了亮度。因为像素区域上没有栅绝缘膜和钝化膜，所以非像素区域上的液晶量，即，没必要填充的液晶量，因形成了一致单元间隙而减小了，因此能够节约成本。
本领域的技术人员应当明白，在不脱离本发明的精神或范围的情况下，可以对本发明做出许多修改和变型。因此，本发明将涵盖落入所附权利要求及其等同概念的范围之内的对本发明的修改和变型。
本申请要求申请日为2008年5月16日的韩国专利申请第2008-045621号的优先权，通过引用将该韩国专利申请并入于此，如同在文中完全阐述一样。

Claims (18)

1.一种液晶显示装置，该液晶显示装置包括：
形成于衬底上的选通线；
与所述选通线交叉以限定像素区域的数据线，其中在所述选通线与所述数据线之间设置有栅绝缘膜；
形成于所述选通线与所述数据线的交叉处的薄膜晶体管；
连接到所述薄膜晶体管的像素电极；
在所述像素区域内与所述像素电极一起形成水平电场的公共电极；
连接到所述选通线的选通焊盘；以及
连接到所述数据线的数据焊盘，
其中：
所述选通焊盘和所述数据焊盘包括：
下焊盘，该下焊盘与所述选通线形成于同一层内，并且由与所述选通线相同的材料制成；
贯穿所述栅绝缘膜形成以暴露所述下焊盘的下接触孔；
上焊盘，该上焊盘与所述数据线形成于同一层内，并且由与所述数据线相同的材料制成，并且该上焊盘通过所述下接触孔连接到所述下焊盘；以及
贯穿用于保护所述薄膜晶体管的钝化膜形成以暴露所述上焊盘的上接触孔；以及
所述薄膜晶体管的半导体层与所述薄膜晶体管的所述栅极交叠，并且所述薄膜晶体管的所述半导体层的宽度小于所述薄膜晶体管的所述栅极的宽度，
其中，所述选通线、所述数据线、所述上焊盘以及所述下焊盘是具有最上层和最下层的多层结构，并且
其中，所述像素电极与所述公共电极在所述选通线的同一层内形成所述最下层，或者在所述数据线的同一层内形成所述最下层。
2.根据权利要求1所述的液晶显示装置，其中，
所述最上层由选自包括铜、钼、铝、铝钕、钼-钛、铬及其组合的组中的任何一种材料制成；并且
所述最下层由选自包括铟锡氧化物、锡氧化物、铟锌氧化物、铟锡锌氧化物、钼、铬、钛、钼-钛及其组合的组中的任何一种材料制成。
3.根据权利要求1所述的液晶显示装置，该液晶显示装置还包括用于向所述公共电极提供公共电压的公共线，
其中，所述公共线包括：
与所述选通线平行地形成的第一公共线；和
连接到各所述第一公共线且与所述数据线平行地形成的第二公共线。
4.根据权利要求3所述的液晶显示装置，该液晶显示装置还包括公共连接部，所述公共连接部将跨所述选通线而相邻的所述第一公共线和所述第二公共线连接起来。
5.根据权利要求4所述的液晶显示装置，其中，所述像素电极还包括像素电极指状部和像素电极水平部，该像素电极指状部连接到所述薄膜晶体管的漏极且与所述公共电极平行地形成，该像素电极水平部连接到所述像素电极指状部且与所述选通线平行地形成。
6.根据权利要求5所述的液晶显示装置，其中，位于所述像素电极指状部与所述漏极之间的接触区域处的所述第一公共线具有凹入形状，使得位于所述接触区域处的所述第一公共线不与所述像素电极指状部交叠。
7.根据权利要求3所述的液晶显示装置，该液晶显示装置还包括第三公共线和公共连接部，该第三公共线连接到所述第二公共线中的至少一个且与所述选通线平行地形成，该公共连接部与所述第三公共线形成为一体且跨过所述选通线连接到相邻的所述第一公共线。
8.根据权利要求7所述的液晶显示装置，其中，所述第一公共线和所述第二公共线由与所述选通线相同的材料制成，并且与所述选通线形成在同一层内，而所述第三公共线和所述公共连接部由与所述数据线相同的材料制成，并且与所述数据线形成在同一层内。
9.根据权利要求1所述的液晶显示装置，其中，所述半导体层不位于所述数据线下方。
10.根据权利要求1所述的液晶显示装置，其中，所述像素区域上的所述栅绝缘膜和所述钝化膜被去除以暴露所述衬底。
11.一种用于制造液晶显示装置的方法，该方法包括以下步骤：
在衬底上形成包括选通线、栅极、选通下焊盘和数据下焊盘的栅图案；
在设置有所述栅图案的所述衬底上形成栅绝缘膜以及与所述栅极交叠的半导体层，所述栅绝缘膜包括用于暴露所述选通下焊盘和所述数据下焊盘的下接触孔；
在设置有所述半导体层的所述栅绝缘膜上形成源/漏图案，所述源/漏图案包括选通上焊盘、数据上焊盘、数据线以及源极和漏极；
在所述源/漏图案上形成用于暴露所述选通上焊盘和所述数据上焊盘的上接触孔和用于暴露像素区域的钝化膜；以及
在形成所述栅图案或所述源/漏图案时形成公共电极和像素电极，
其中，所述选通线、所述数据线，所述选通下焊盘、所述数据下焊盘、所述选通上焊盘以及所述数据上焊盘是具有最上层和最下层的多层结构，并且
其中，所述像素电极与所述公共电极在所述选通线的同一层内形成所述最下层，或者在所述数据线的同一层内形成所述最下层，并且
其中，形成钝化膜的步骤包括以下步骤：
在所述源/漏图案上形成所述钝化膜；
去除所述钝化膜，以暴露所述选通上焊盘和所述数据上焊盘；
去除所述像素区域上的所述栅绝缘膜和所述钝化膜，以暴露所述像素区域；以及
去除所述像素区域上的所述像素电极和所述公共电极的最上层。
12.根据权利要求11所述的方法，其中，
所述最上层由选自包括铜、钼、铝、铝钕、钼-钛、铬及其组合的组中的任何一种材料制成；并且
所述最下层由选自包括铟锡氧化物、锡氧化物、铟锌氧化物、铟锡锌氧化物、钼、铬、钛、钼-钛及其组合的组中的任何一种材料制成。
13.根据权利要求11所述的方法，该方法还包括形成用于向所述公共电极提供公共电压的公共线，
其中，所述公共线包括：
与所述选通线平行地形成的第一公共线；和
连接到各所述第一公共线且与所述数据线平行地形成的第二公共线。
14.根据权利要求13所述的方法，该方法还包括形成公共连接部的步骤，所述公共连接部将跨所述选通线而相邻的所述第一公共线与所述第二公共线连接起来。
15.根据权利要求14所述的方法，其中，所述像素电极包括像素电极指状部和像素电极水平部，该像素电极指状部连接到所述薄膜晶体管的漏极且与所述公共电极平行地形成，该像素电极水平部连接到所述像素电极指状部且与所述选通线平行地形成。
16.根据权利要求15所述的方法，其中，位于所述像素电极指状部与所述漏极之间的接触区域处的所述第一公共线被形成为具有凹入形状，使得位于所述接触区域处的所述第一公共线不与所述像素电极指状部交叠。
17.根据权利要求13所述的方法，其中，所述公共线还包括与所述第二公共线中的至少一个相连接且与所述选通线平行地形成的第三公共线，
并且其中，所述方法还包括以下步骤：
形成与所述第三公共线成一体且跨过所述选通线连接到相邻的所述第一公共线的公共连接部。
18.根据权利要求17所述的方法，其中，所述第一公共线和所述第二公共线由与所述选通线相同的材料制成，并且与所述选通线形成于同一层内，而所述第三公共线和所述公共连接部由与所述数据线相同的材料制成，并且与所述数据线形成于同一层内。
CN2008101856682A 2008-05-16 2008-12-19 液晶显示装置及其制造方法 Expired - Fee Related CN101581861B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0045621 2008-05-16
KR1020080045621 2008-05-16
KR1020080045621A KR101274706B1 (ko) 2008-05-16 2008-05-16 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN101581861A CN101581861A (zh) 2009-11-18
CN101581861B true CN101581861B (zh) 2011-06-15

Family

ID=41315812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101856682A Expired - Fee Related CN101581861B (zh) 2008-05-16 2008-12-19 液晶显示装置及其制造方法

Country Status (3)

Country Link
US (1) US7916229B2 (zh)
KR (1) KR101274706B1 (zh)
CN (1) CN101581861B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101192750B1 (ko) * 2005-12-30 2012-10-18 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
US8804081B2 (en) * 2009-12-18 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display device with electrode having opening over thin film transistor
KR101708769B1 (ko) * 2010-02-19 2017-02-22 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR101699549B1 (ko) * 2010-08-06 2017-01-24 엘지디스플레이 주식회사 박막트랜지스터를 구비한 표시장치 및 그 제조방법
KR101702645B1 (ko) * 2010-08-18 2017-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101685716B1 (ko) * 2010-09-21 2016-12-12 가부시키가이샤 제이올레드 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN202033562U (zh) * 2011-04-29 2011-11-09 京东方科技集团股份有限公司 液晶显示器阵列基板
CN104536227B (zh) * 2012-11-16 2018-02-16 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法
CN102998866B (zh) * 2012-11-16 2015-02-18 京东方科技集团股份有限公司 阵列基板、显示装置及制作方法
CN103293803B (zh) * 2012-12-26 2016-08-03 成都天马微电子有限公司 用于ffs模式液晶显示器的阵列基板及其制造方法
CN103367165A (zh) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
CN104576523A (zh) * 2013-10-16 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN103681696A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
CN105070727B (zh) 2015-08-21 2019-01-15 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、其制作方法及显示装置
KR20170087574A (ko) 2016-01-20 2017-07-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20170126054A (ko) * 2016-05-04 2017-11-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
US11114475B2 (en) * 2017-11-22 2021-09-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. IPS thin-film transistor array substrate and manufacturing method thereof
CN112965308B (zh) * 2021-02-04 2022-07-29 豪威半导体（上海）有限责任公司 Lcos结构及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268104B1 (ko) 1997-08-13 2000-10-16 윤종용 공통 전극 라인을 갖는 평면 구동 방식 액정 표시 장치 및그 제조 방법
KR100379287B1 (ko) 1999-06-25 2003-04-10 닛뽄덴끼 가부시끼가이샤 멀티 도메인 액정 표시장치
KR100557732B1 (ko) 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광장치 및 그 제조방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
JP2006269808A (ja) * 2005-03-24 2006-10-05 Mitsubishi Electric Corp 半導体装置および画像表示装置
KR101264789B1 (ko) 2006-06-30 2013-05-15 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Also Published As

Publication number Publication date
US7916229B2 (en) 2011-03-29
US20090284677A1 (en) 2009-11-19
KR101274706B1 (ko) 2013-06-12
KR20090119521A (ko) 2009-11-19
CN101581861A (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
CN101581861B (zh) 液晶显示装置及其制造方法
US20090096975A1 (en) Liquid crystal display device and method of manufacturing the same
CN101625491A (zh) 液晶显示器件及制造该液晶显示器件的驱动方法
KR20040086925A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
EP3118675B1 (en) Ultra high density thin film transistor substrate having low line resistance structure and method for manufacturing the same
EP2722891A1 (en) A thin film transistor and manufacturing method thereof, an array substrate and a display device
US7947985B2 (en) Thin film transistor array substrate and manufacturing method thereof
US6825497B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
KR20130071685A (ko) 액정 표시 장치 및 이의 제조 방법
US7799621B2 (en) Method of manufacturing thin film transistor array substrate and display device
EP2261733A1 (en) Pixel designs of improving the aperture ratio in an LCD
KR101849569B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20140142064A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102042530B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR101818457B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR20070068776A (ko) 액정표시소자와 그 제조 방법
KR20080012448A (ko) 액정표시장치 및 그의 제조방법
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR101544064B1 (ko) 액정표시장치 및 그 제조방법
KR101327843B1 (ko) 액정표시장치 및 그 제조방법
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101736927B1 (ko) 액정표시장치
CN220419769U (zh) Ips型tft-lcd像素结构
KR100710151B1 (ko) Ｔｆｔ 액정패널

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

Termination date: 20181219