JP2000214481A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JP2000214481A JP2000214481A JP1390199A JP1390199A JP2000214481A JP 2000214481 A JP2000214481 A JP 2000214481A JP 1390199 A JP1390199 A JP 1390199A JP 1390199 A JP1390199 A JP 1390199A JP 2000214481 A JP2000214481 A JP 2000214481A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- insulating film
- common
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 ＴＦＴおよび配線上に形成され、表面平坦化
のために用いられる透明樹脂からなる層間絶縁膜の膜減
りを抑制して、良好な表示特性を有する高開口率の液晶
表示装置を高歩留りで得る。 【解決手段】 ＴＦＴ１３および配線上に透明樹脂から
なる層間絶縁膜１０を形成し、この層間絶縁膜１０上に
下層のソース電極配線６等と重なりを持つ画素電極１２
が形成された構造を有するＴＦＴアレイにおいて、ゲー
ト電極２ａ層上に形成されるゲート絶縁膜４がアモルフ
ァスシリコン等からなる半導体層５と同一パターンにパ
ターニングされた構造とする。
のために用いられる透明樹脂からなる層間絶縁膜の膜減
りを抑制して、良好な表示特性を有する高開口率の液晶
表示装置を高歩留りで得る。 【解決手段】 ＴＦＴ１３および配線上に透明樹脂から
なる層間絶縁膜１０を形成し、この層間絶縁膜１０上に
下層のソース電極配線６等と重なりを持つ画素電極１２
が形成された構造を有するＴＦＴアレイにおいて、ゲー
ト電極２ａ層上に形成されるゲート絶縁膜４がアモルフ
ァスシリコン等からなる半導体層５と同一パターンにパ
ターニングされた構造とする。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
タ（以下、ＴＦＴと称する）を搭載した液晶表示装置お
よびその製造方法に関するものである。
タ（以下、ＴＦＴと称する）を搭載した液晶表示装置お
よびその製造方法に関するものである。
【０００２】
【従来の技術】近年、ＴＦＴを搭載した液晶表示装置
は、薄型、軽量、低消費電力等の特徴を生かして、ノー
トブック型パーソナルコンピュータからディスクトップ
ディスプレイ、携帯端末等広汎な用途に用いられ、ます
ます需要が広まっている。従来のＴＦＴを搭載した液晶
表示装置は、絶縁性基板上にマトリクス状に配列形成さ
れたゲート電極、ソース電極、半導体層等からなるＴＦ
Ｔと画素電極、および画素電極の周りに形成された電極
配線（ゲート電極配線、ソース電極配線）を有する第一
の基板（ＴＦＴアレイ基板）と、他の絶縁性基板上にブ
ラックマトリクス（以下、ＢＭと称する）、対向電極を
有する第二の基板（対向基板）を対向させ接着すると共
に、第一の基板と第二の基板の間に液晶材料を注入する
ことにより構成されている。
は、薄型、軽量、低消費電力等の特徴を生かして、ノー
トブック型パーソナルコンピュータからディスクトップ
ディスプレイ、携帯端末等広汎な用途に用いられ、ます
ます需要が広まっている。従来のＴＦＴを搭載した液晶
表示装置は、絶縁性基板上にマトリクス状に配列形成さ
れたゲート電極、ソース電極、半導体層等からなるＴＦ
Ｔと画素電極、および画素電極の周りに形成された電極
配線（ゲート電極配線、ソース電極配線）を有する第一
の基板（ＴＦＴアレイ基板）と、他の絶縁性基板上にブ
ラックマトリクス（以下、ＢＭと称する）、対向電極を
有する第二の基板（対向基板）を対向させ接着すると共
に、第一の基板と第二の基板の間に液晶材料を注入する
ことにより構成されている。
【０００３】液晶表示装置の薄型、軽量、低消費電力等
の利点を伸ばすためには、液晶表示パネルの画素部の有
効表示面積を大きくすること、すなわち画素の開口率を
向上させることが有効であるが、従来、最も汎用に用い
られているＴＮ液晶を用いたＴＦＴアレイでは、ＴＦＴ
や電極配線等の段差による配向異常や、画素電極の周り
に形成された電極配線によって画素電極の電界とは異な
る電界が生じることによる光漏れが発生するため、これ
らの表示不良を防止するために対向基板上に設けられる
ＢＭの形成領域を広くすることが必要であり、画素の高
開口率化を難しくしていた。上記の問題を解決する方法
として、絶縁性基板上にＴＦＴおよび電極配線を形成し
た後に、これらを覆うように層間絶縁膜を形成すること
により平坦化し、層間絶縁膜の下層にある電極配線等と
オーバーラップさせて層間絶縁膜上に広い面積を有する
画素電極を形成する方法が提案されており、例えば、特
開平９−１２７５５３号公報には、透明樹脂からなる層
間絶縁膜を用いた高開口率ＴＦＴアレイ構造が開示され
ている。
の利点を伸ばすためには、液晶表示パネルの画素部の有
効表示面積を大きくすること、すなわち画素の開口率を
向上させることが有効であるが、従来、最も汎用に用い
られているＴＮ液晶を用いたＴＦＴアレイでは、ＴＦＴ
や電極配線等の段差による配向異常や、画素電極の周り
に形成された電極配線によって画素電極の電界とは異な
る電界が生じることによる光漏れが発生するため、これ
らの表示不良を防止するために対向基板上に設けられる
ＢＭの形成領域を広くすることが必要であり、画素の高
開口率化を難しくしていた。上記の問題を解決する方法
として、絶縁性基板上にＴＦＴおよび電極配線を形成し
た後に、これらを覆うように層間絶縁膜を形成すること
により平坦化し、層間絶縁膜の下層にある電極配線等と
オーバーラップさせて層間絶縁膜上に広い面積を有する
画素電極を形成する方法が提案されており、例えば、特
開平９−１２７５５３号公報には、透明樹脂からなる層
間絶縁膜を用いた高開口率ＴＦＴアレイ構造が開示され
ている。
【０００４】図２３は従来の高開口率ＴＦＴアレイ構造
を有する液晶表示装置のＴＦＴアレイ基板の一例を示す
概略平面図で、図２３（ａ）は表示領域外の端子変換
部、図２３（ｂ）は表示領域内の画素部を示している。
図２４は図２３のＡ−Ｂ線に沿った部分、図２５は図２
３のＣ−Ｄ線に沿った部分、図２６は図２３のＥ−Ｆ線
に沿った部分の製造工程を示す断面図である。図におい
て、１はガラス基板等の透明絶縁性基板、２は透明絶縁
性基板１上に形成されたゲート電極配線、２ａはゲート
電極配線２から延長して形成されたゲート電極、３は透
明絶縁性基板１上に形成された共通配線、４はゲート電
極２ａ層上に形成されたゲート絶縁膜、５はゲート絶縁
膜４上に形成されたアモルファスシリコン（以下、ａ−
Ｓｉと称する）膜および不純物がドープされた低抵抗ア
モルファスシリコン（以下、ｎ+ - ａ−Ｓｉと称する）
膜からなる半導体層、６はソース電極配線、６ａはソー
ス電極配線６から延長して形成されたソース電極、７は
ソース電極６と対を成すドレイン電極、８はソース電極
配線７と同層に形成された共通引き出し配線、９はチャ
ネル部、１０は層間絶縁膜、１１は保持容量１４を構成
するドレイン電極７上に形成されたコンタクトホール、
１２は層間絶縁膜１０上に形成された画素電極で、コン
タクトホール１１を介してドレイン電極８と電気的に接
続される。１３はＴＦＴ、１４は保持容量、１５は共通
配線３の表示領域外に設けられた端子変換部で、共通配
線３は端子変換部１５において共通引き出し配線８と接
続される。１６はゲート電極配線２あるいは共通配線３
とソース電極配線６あるいは共通引き出し配線８との配
線交差部である。２８は端子変換部１５の共通引き出し
配線８上に形成されたコンタクトホール、２９は端子変
換部１５の共通配線３上に形成されたコンタクトホー
ル、３０は画素電極１２形成と同時に形成されたＩＴＯ
膜からなる接続配線、３１はＴＦＴ１３上に形成された
パッシベーション膜である。
を有する液晶表示装置のＴＦＴアレイ基板の一例を示す
概略平面図で、図２３（ａ）は表示領域外の端子変換
部、図２３（ｂ）は表示領域内の画素部を示している。
図２４は図２３のＡ−Ｂ線に沿った部分、図２５は図２
３のＣ−Ｄ線に沿った部分、図２６は図２３のＥ−Ｆ線
に沿った部分の製造工程を示す断面図である。図におい
て、１はガラス基板等の透明絶縁性基板、２は透明絶縁
性基板１上に形成されたゲート電極配線、２ａはゲート
電極配線２から延長して形成されたゲート電極、３は透
明絶縁性基板１上に形成された共通配線、４はゲート電
極２ａ層上に形成されたゲート絶縁膜、５はゲート絶縁
膜４上に形成されたアモルファスシリコン（以下、ａ−
Ｓｉと称する）膜および不純物がドープされた低抵抗ア
モルファスシリコン（以下、ｎ+ - ａ−Ｓｉと称する）
膜からなる半導体層、６はソース電極配線、６ａはソー
ス電極配線６から延長して形成されたソース電極、７は
ソース電極６と対を成すドレイン電極、８はソース電極
配線７と同層に形成された共通引き出し配線、９はチャ
ネル部、１０は層間絶縁膜、１１は保持容量１４を構成
するドレイン電極７上に形成されたコンタクトホール、
１２は層間絶縁膜１０上に形成された画素電極で、コン
タクトホール１１を介してドレイン電極８と電気的に接
続される。１３はＴＦＴ、１４は保持容量、１５は共通
配線３の表示領域外に設けられた端子変換部で、共通配
線３は端子変換部１５において共通引き出し配線８と接
続される。１６はゲート電極配線２あるいは共通配線３
とソース電極配線６あるいは共通引き出し配線８との配
線交差部である。２８は端子変換部１５の共通引き出し
配線８上に形成されたコンタクトホール、２９は端子変
換部１５の共通配線３上に形成されたコンタクトホー
ル、３０は画素電極１２形成と同時に形成されたＩＴＯ
膜からなる接続配線、３１はＴＦＴ１３上に形成された
パッシベーション膜である。
【０００５】次に、従来の液晶表示装置のＴＦＴアレイ
基板の製造工程を図２３、２４、２５を用いて説明す
る。まず、図２４（ａ）、図２５（ａ）、図２６（ａ）
に示すように、透明絶縁性基板１の表面にスパッタ法等
を用いてＣｒを成膜し、フォトリソグラフィ法により形
成したレジストを用いてパターニングして、ゲート電極
配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図２４（ｂ）、図２５（ｂ）、図２６（ｂ）に示
すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４
を構成する窒化シリコン、ａ−Ｓｉ、ｎ+ - ａ−Ｓｉを
順次成膜した後、フォトリソグラフィ法により形成した
レジストを用いてｎ+ - ａ−Ｓｉ膜およびａ−Ｓｉ膜を
パターニングして、ａ−Ｓｉ膜およびｎ + - ａ−Ｓｉ膜
からなる半導体層５を形成する。次に、図２４（ｃ）、
図２５（ｃ）、図２６（ｃ）に示すように、スパッタ法
によりＣｒを成膜し、フォトリソグラフィ法により形成
したレジストを用いてパターニングして、ソース電極配
線６、ソース電極６ａ、ドレイン電極７および共通引き
出し配線８を形成すると共に、ソース電極６ａおよびド
レイン電極７に覆われていない部分のゲート電極２ａ上
のｎ+ - ａ−Ｓｉ膜をドライエッチング法等によりエッ
チングしてチャネル部９を形成し、ＴＦＴ１３を形成す
る。
基板の製造工程を図２３、２４、２５を用いて説明す
る。まず、図２４（ａ）、図２５（ａ）、図２６（ａ）
に示すように、透明絶縁性基板１の表面にスパッタ法等
を用いてＣｒを成膜し、フォトリソグラフィ法により形
成したレジストを用いてパターニングして、ゲート電極
配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図２４（ｂ）、図２５（ｂ）、図２６（ｂ）に示
すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４
を構成する窒化シリコン、ａ−Ｓｉ、ｎ+ - ａ−Ｓｉを
順次成膜した後、フォトリソグラフィ法により形成した
レジストを用いてｎ+ - ａ−Ｓｉ膜およびａ−Ｓｉ膜を
パターニングして、ａ−Ｓｉ膜およびｎ + - ａ−Ｓｉ膜
からなる半導体層５を形成する。次に、図２４（ｃ）、
図２５（ｃ）、図２６（ｃ）に示すように、スパッタ法
によりＣｒを成膜し、フォトリソグラフィ法により形成
したレジストを用いてパターニングして、ソース電極配
線６、ソース電極６ａ、ドレイン電極７および共通引き
出し配線８を形成すると共に、ソース電極６ａおよびド
レイン電極７に覆われていない部分のゲート電極２ａ上
のｎ+ - ａ−Ｓｉ膜をドライエッチング法等によりエッ
チングしてチャネル部９を形成し、ＴＦＴ１３を形成す
る。
【０００６】次に、窒化シリコンを成膜しパッシベーシ
ョン膜３１を形成する。次に、ＴＦＴ１３および配線に
よる段差を吸収して表面が平坦化されるように感光性を
有するアクリル系透明樹脂を塗布し、フォトリソグラフ
ィ法によりパターニングして、ドレイン電極７の共通配
線３と対向し保持容量１４を構成している部分上にコン
タクトホール１１、および端子変換部１５の共通引き出
し配線８上と共通配線３上にコンタクトホール２８、２
９を形成する。その後、焼成を行い層間絶縁膜１０を形
成する。続いて、層間絶縁膜１０をマスクとしてコンタ
クトホール１１、２８、２９により露出したドレイン電
極７上と共通引き出し配線８上のパッシベーション膜３
１、および共通配線３上のパッシベーション膜３１とゲ
ート絶縁膜４をエッチングし、コンタクトホール１１に
ドレイン電極７、コンタクトホール２８に共通引き出し
配線８、およびコンタクトホール２９に共通配線３を露
出させる（図２４（ｄ）、図２５（ｄ）、図２６
（ｄ））。次に、図２４（ｅ）、図２５（ｅ）、図２６
（ｅ）に示すように、スパッタ法によりＩＴＯを成膜し
た後、フォトリソグラフィ法により形成したレジストを
用いてパターニングして、画素電極１２および接続配線
３０を形成する。このとき、画素電極１２はコンタクト
ホール１１を介してドレイン電極７と電気的に接続さ
れ、端子変換部１５の共通引き出し配線８と共通配線３
はコンタクトホール２８、２９および接続配線３０を介
して電気的に接続される。以上の工程によりＴＦＴアレ
イ基板を形成する。
ョン膜３１を形成する。次に、ＴＦＴ１３および配線に
よる段差を吸収して表面が平坦化されるように感光性を
有するアクリル系透明樹脂を塗布し、フォトリソグラフ
ィ法によりパターニングして、ドレイン電極７の共通配
線３と対向し保持容量１４を構成している部分上にコン
タクトホール１１、および端子変換部１５の共通引き出
し配線８上と共通配線３上にコンタクトホール２８、２
９を形成する。その後、焼成を行い層間絶縁膜１０を形
成する。続いて、層間絶縁膜１０をマスクとしてコンタ
クトホール１１、２８、２９により露出したドレイン電
極７上と共通引き出し配線８上のパッシベーション膜３
１、および共通配線３上のパッシベーション膜３１とゲ
ート絶縁膜４をエッチングし、コンタクトホール１１に
ドレイン電極７、コンタクトホール２８に共通引き出し
配線８、およびコンタクトホール２９に共通配線３を露
出させる（図２４（ｄ）、図２５（ｄ）、図２６
（ｄ））。次に、図２４（ｅ）、図２５（ｅ）、図２６
（ｅ）に示すように、スパッタ法によりＩＴＯを成膜し
た後、フォトリソグラフィ法により形成したレジストを
用いてパターニングして、画素電極１２および接続配線
３０を形成する。このとき、画素電極１２はコンタクト
ホール１１を介してドレイン電極７と電気的に接続さ
れ、端子変換部１５の共通引き出し配線８と共通配線３
はコンタクトホール２８、２９および接続配線３０を介
して電気的に接続される。以上の工程によりＴＦＴアレ
イ基板を形成する。
【０００７】
【発明が解決しようとする課題】従来の高開口率ＴＦＴ
アレイ構造を有する液晶表示装置は以上のように構成さ
れており、層間絶縁膜１０の下層にあるゲート電極配線
２等と層間絶縁膜１０上に形成された画素電極１２を電
気的に接続するためには、層間絶縁膜１０をパターニン
グした後、層間絶縁膜１０をマスクとして共通配線３上
のゲート絶縁膜４をエッチングする必要があるが、層間
絶縁膜１０はゲート絶縁膜４に対してエッチング選択性
が小さいため、ゲート絶縁膜４のエッチング時に層間絶
縁膜１０もエッチングされて膜減りが生じ、層間絶縁膜
１０のピンホールを介して短絡が発生して歩留りを低下
させるという問題があった。また、層間絶縁膜１０上の
画素電極１２と下層のソース電極配線６やゲート電極配
線２との重なり容量が大きくなり、輝度変化やクロスト
ーク、ショットムラ等の表示不良を発生させる。上記の
問題を解決する方法として、層間絶縁膜を厚膜化する方
法が考えられるが、大型基板において、面内均一性を保
持した状態での厚膜化は難しく、また、層間絶縁膜には
感光性を有する透明樹脂が用いられるが、感光性を有す
る透明樹脂は高価であり、厚膜化はコスト上昇の原因と
なる。
アレイ構造を有する液晶表示装置は以上のように構成さ
れており、層間絶縁膜１０の下層にあるゲート電極配線
２等と層間絶縁膜１０上に形成された画素電極１２を電
気的に接続するためには、層間絶縁膜１０をパターニン
グした後、層間絶縁膜１０をマスクとして共通配線３上
のゲート絶縁膜４をエッチングする必要があるが、層間
絶縁膜１０はゲート絶縁膜４に対してエッチング選択性
が小さいため、ゲート絶縁膜４のエッチング時に層間絶
縁膜１０もエッチングされて膜減りが生じ、層間絶縁膜
１０のピンホールを介して短絡が発生して歩留りを低下
させるという問題があった。また、層間絶縁膜１０上の
画素電極１２と下層のソース電極配線６やゲート電極配
線２との重なり容量が大きくなり、輝度変化やクロスト
ーク、ショットムラ等の表示不良を発生させる。上記の
問題を解決する方法として、層間絶縁膜を厚膜化する方
法が考えられるが、大型基板において、面内均一性を保
持した状態での厚膜化は難しく、また、層間絶縁膜には
感光性を有する透明樹脂が用いられるが、感光性を有す
る透明樹脂は高価であり、厚膜化はコスト上昇の原因と
なる。
【０００８】この発明は、上記のような問題点を解消す
るためになされたもので、平坦化のために用いられる透
明樹脂からなる層間絶縁膜の膜減りを抑制して、良好な
表示特性を有する高開口率の液晶表示装置を高歩留りで
得ることを目的とする。さらにこの装置に適した製造方
法を提供することを目的とする。
るためになされたもので、平坦化のために用いられる透
明樹脂からなる層間絶縁膜の膜減りを抑制して、良好な
表示特性を有する高開口率の液晶表示装置を高歩留りで
得ることを目的とする。さらにこの装置に適した製造方
法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明に係わる液晶表
示装置は、透明絶縁性基板と、走査電極、走査電極配線
および共通配線と、半導体層と、走査電極、走査電極配
線および共通配線と半導体層の間に形成され、半導体層
と同一形状を有する絶縁膜と、半導体層と共に半導体素
子を構成する第一の電極、第一の電極配線および第二の
電極と、走査電極、走査電極配線、共通配線、半導体
層、第一の電極、第一の電極配線および第二の電極より
上層に形成された透明樹脂からなる層間絶縁膜と、層間
絶縁膜上に形成され、層間絶縁膜に形成されたコンタク
トホールを介して第二の電極と電気的に接続された透明
導電膜からなる画素電極と、第一の電極配線と同時に形
成された共通引き出し配線と共通配線が表示領域外で直
接積層されて電気的に接続された端子変換部を有する第
一の基板、および第一の基板と共に液晶材料を挟持する
第二の基板を備えたものである。
示装置は、透明絶縁性基板と、走査電極、走査電極配線
および共通配線と、半導体層と、走査電極、走査電極配
線および共通配線と半導体層の間に形成され、半導体層
と同一形状を有する絶縁膜と、半導体層と共に半導体素
子を構成する第一の電極、第一の電極配線および第二の
電極と、走査電極、走査電極配線、共通配線、半導体
層、第一の電極、第一の電極配線および第二の電極より
上層に形成された透明樹脂からなる層間絶縁膜と、層間
絶縁膜上に形成され、層間絶縁膜に形成されたコンタク
トホールを介して第二の電極と電気的に接続された透明
導電膜からなる画素電極と、第一の電極配線と同時に形
成された共通引き出し配線と共通配線が表示領域外で直
接積層されて電気的に接続された端子変換部を有する第
一の基板、および第一の基板と共に液晶材料を挟持する
第二の基板を備えたものである。
【００１０】また、走査電極、走査電極配線、第一の電
極、第一の電極配線および第二の電極は、Ａｌ、Ｃｒ、
Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいは
これらを主成分とする合金、あるいはこれらの積層膜に
より構成され、かつ、走査電極配線層を構成する金属と
第一の電極配線層を構成する金属は、選択的にエッチン
グが可能である。また、走査電極配線、共通配線および
第一の電極配線の少なくとも一つは、走査電極配線ある
いは共通配線と第一の電極配線との交差部以外で、走査
電極配線を構成する金属膜と第一の電極配線を構成する
金属膜の積層膜により構成される領域を有するものであ
る。
極、第一の電極配線および第二の電極は、Ａｌ、Ｃｒ、
Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいは
これらを主成分とする合金、あるいはこれらの積層膜に
より構成され、かつ、走査電極配線層を構成する金属と
第一の電極配線層を構成する金属は、選択的にエッチン
グが可能である。また、走査電極配線、共通配線および
第一の電極配線の少なくとも一つは、走査電極配線ある
いは共通配線と第一の電極配線との交差部以外で、走査
電極配線を構成する金属膜と第一の電極配線を構成する
金属膜の積層膜により構成される領域を有するものであ
る。
【００１１】また、透明絶縁性基板と、走査電極、走査
電極配線および共通配線と、半導体層と、走査電極、走
査電極配線および共通配線と半導体層の間に形成され、
半導体層の形成領域以外では、一部を残してエッチング
された絶縁膜と、半導体層と共に半導体素子を構成する
第一の電極、第一の電極配線および第二の電極と、走査
電極、走査電極配線、共通配線、半導体層、第一の電
極、第一の電極配線および第二の電極より上層に形成さ
れた透明樹脂からなる層間絶縁膜と、層間絶縁膜上に形
成され、層間絶縁膜に形成されたコンタクトホールを介
して第二の電極と電気的に接続された透明導電膜からな
る画素電極と、画素電極構成材料により形成され、第一
の電極配線と同時に形成された共通引き出し配線と共通
配線を絶縁膜と層間絶縁膜に形成されたコンタクトホー
ルを介して表示領域外で電気的に接続する接続配線を有
する第一の基板、および第一の基板と共に液晶材料を挟
持する第二の基板を備えたものである。
電極配線および共通配線と、半導体層と、走査電極、走
査電極配線および共通配線と半導体層の間に形成され、
半導体層の形成領域以外では、一部を残してエッチング
された絶縁膜と、半導体層と共に半導体素子を構成する
第一の電極、第一の電極配線および第二の電極と、走査
電極、走査電極配線、共通配線、半導体層、第一の電
極、第一の電極配線および第二の電極より上層に形成さ
れた透明樹脂からなる層間絶縁膜と、層間絶縁膜上に形
成され、層間絶縁膜に形成されたコンタクトホールを介
して第二の電極と電気的に接続された透明導電膜からな
る画素電極と、画素電極構成材料により形成され、第一
の電極配線と同時に形成された共通引き出し配線と共通
配線を絶縁膜と層間絶縁膜に形成されたコンタクトホー
ルを介して表示領域外で電気的に接続する接続配線を有
する第一の基板、および第一の基板と共に液晶材料を挟
持する第二の基板を備えたものである。
【００１２】また、半導体層の形成領域以外でエッチン
グ処理された絶縁膜は、残膜の膜厚が３００ｎｍ以下で
ある。また、半導体層は、走査電極上の半導体素子構成
部、走査電極配線あるいは共通配線と第一の電極配線あ
るいは共通引き出し配線との交差部、および共通配線と
第二の電極が対向している保持容量部に形成されるもの
である。また、半導体層は、走査電極上の半導体素子構
成部、および走査電極配線あるいは共通配線と第一の電
極配線あるいは共通引き出し配線との交差部に形成さ
れ、共通配線と第二の電極が対向している保持容量部に
は絶縁膜の残膜のみが形成されるものである。また、第
一の電極、第一の電極配線および第二の電極形成層上に
パッシベーション膜を有するものである。また、第一の
電極、第一の電極配線および第二の電極上にはパッシベ
ーション膜を有しないものである。
グ処理された絶縁膜は、残膜の膜厚が３００ｎｍ以下で
ある。また、半導体層は、走査電極上の半導体素子構成
部、走査電極配線あるいは共通配線と第一の電極配線あ
るいは共通引き出し配線との交差部、および共通配線と
第二の電極が対向している保持容量部に形成されるもの
である。また、半導体層は、走査電極上の半導体素子構
成部、および走査電極配線あるいは共通配線と第一の電
極配線あるいは共通引き出し配線との交差部に形成さ
れ、共通配線と第二の電極が対向している保持容量部に
は絶縁膜の残膜のみが形成されるものである。また、第
一の電極、第一の電極配線および第二の電極形成層上に
パッシベーション膜を有するものである。また、第一の
電極、第一の電極配線および第二の電極上にはパッシベ
ーション膜を有しないものである。
【００１３】また、画素電極は、走査電極配線および第
一の電極配線の少なくとも一方と重なり部分を有するも
のである。また、共通配線を持たず、走査電極配線と第
二の電極あるいは画素電極の重なり部で保持容量を形成
したものである。また、層間絶縁膜表面に微小な凹凸を
有すると共に、画素電極がＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔ
ｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成
分とする合金、あるいはこれらの積層膜により構成され
ているものである。さらに、層間絶縁膜は、不透明樹脂
により構成されているものである。
一の電極配線の少なくとも一方と重なり部分を有するも
のである。また、共通配線を持たず、走査電極配線と第
二の電極あるいは画素電極の重なり部で保持容量を形成
したものである。また、層間絶縁膜表面に微小な凹凸を
有すると共に、画素電極がＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔ
ｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主成
分とする合金、あるいはこれらの積層膜により構成され
ているものである。さらに、層間絶縁膜は、不透明樹脂
により構成されているものである。
【００１４】さらに、この発明に係わる液晶表示装置の
製造方法は、また、少なくともいずれか一方には電極が
形成されている二枚の透明絶縁性基板を対向させて接着
すると共に、二枚の透明絶縁性基板の間には液晶材料が
挟持されている液晶表示装置の製造方法において、二枚
の透明絶縁性基板の一方に走査電極、走査電極配線およ
び共通配線を形成する工程と、走査電極、走査電極配線
および共通配線上に絶縁膜と半導体膜を成膜し、同一マ
スクを用いてパターニングして絶縁膜と半導体層を形成
する工程と、半導体層上に走査電極、走査電極配線およ
び共通配線と選択的エッチングが可能な金属膜を成膜
し、フォトリソグラフィ法により形成したレジストを用
いてエッチングを行い、第一の電極、第一の電極配線、
第二の電極および共通引き出し配線を形成した後、レジ
ストを剥離する工程と、第一の電極、第一の電極配線、
第二の電極および共通引き出し配線上に感光性を有する
透明樹脂を塗布し、露光、現像処理により第二の電極上
に第一のコンタクトホールを有する層間絶縁膜を形成す
る工程と、層間絶縁膜上および第一のコンタクトホール
内に透明導電膜を成膜し、パターニングして第二の電極
と第一のコンタクトホールを介して電気的に接続された
画素電極を形成する工程を含むものである。
製造方法は、また、少なくともいずれか一方には電極が
形成されている二枚の透明絶縁性基板を対向させて接着
すると共に、二枚の透明絶縁性基板の間には液晶材料が
挟持されている液晶表示装置の製造方法において、二枚
の透明絶縁性基板の一方に走査電極、走査電極配線およ
び共通配線を形成する工程と、走査電極、走査電極配線
および共通配線上に絶縁膜と半導体膜を成膜し、同一マ
スクを用いてパターニングして絶縁膜と半導体層を形成
する工程と、半導体層上に走査電極、走査電極配線およ
び共通配線と選択的エッチングが可能な金属膜を成膜
し、フォトリソグラフィ法により形成したレジストを用
いてエッチングを行い、第一の電極、第一の電極配線、
第二の電極および共通引き出し配線を形成した後、レジ
ストを剥離する工程と、第一の電極、第一の電極配線、
第二の電極および共通引き出し配線上に感光性を有する
透明樹脂を塗布し、露光、現像処理により第二の電極上
に第一のコンタクトホールを有する層間絶縁膜を形成す
る工程と、層間絶縁膜上および第一のコンタクトホール
内に透明導電膜を成膜し、パターニングして第二の電極
と第一のコンタクトホールを介して電気的に接続された
画素電極を形成する工程を含むものである。
【００１５】また、少なくともいずれか一方には電極が
形成されている二枚の透明絶縁性基板を対向させて接着
すると共に、二枚の透明絶縁性基板の間には液晶材料が
挟持されている液晶表示装置の製造方法において、二枚
の透明絶縁性基板の一方に走査電極、走査電極配線、共
通配線および走査電極配線あるいは共通配線と第一の電
極配線の交差領域を除いた第一の電極配線形成領域に第
一の電極配線の下層配線を形成する工程と、走査電極、
走査電極配線、共通配線および第一の電極配線の下層配
線上に絶縁膜と半導体膜を成膜し、同一マスクを用いて
パターニングして絶縁膜と半導体層を形成する工程と、
半導体層上に走査電極、走査電極配線、共通配線および
第一の電極配線の下層配線と選択的エッチングが可能な
金属膜を成膜し、フォトリソグラフィ法により形成した
レジストを用いてエッチングを行い、第一の電極、第一
の電極配線、第二の電極、共通引き出し配線および走査
電極配線あるいは共通配線と第一の電極配線あるいは第
二の電極との交差領域を除いた走査電極配線および共通
配線の形成領域に走査電極配線の上層配線および共通配
線の上層配線を形成した後、レジストを剥離する工程
と、第一の電極、第一の電極配線、第二の電極、共通引
き出し配線、走査電極配線の上層配線および共通配線の
上層配線上に感光性を有する透明樹脂を塗布し、露光、
現像処理により第二の電極上に第一のコンタクトホール
を有する層間絶縁膜を形成する工程と、層間絶縁膜上お
よび第一のコンタクトホール内に透明導電膜を成膜し、
パターニングして第二の電極と第一のコンタクトホール
を介して電気的に接続された画素電極を形成する工程を
含むものである。
形成されている二枚の透明絶縁性基板を対向させて接着
すると共に、二枚の透明絶縁性基板の間には液晶材料が
挟持されている液晶表示装置の製造方法において、二枚
の透明絶縁性基板の一方に走査電極、走査電極配線、共
通配線および走査電極配線あるいは共通配線と第一の電
極配線の交差領域を除いた第一の電極配線形成領域に第
一の電極配線の下層配線を形成する工程と、走査電極、
走査電極配線、共通配線および第一の電極配線の下層配
線上に絶縁膜と半導体膜を成膜し、同一マスクを用いて
パターニングして絶縁膜と半導体層を形成する工程と、
半導体層上に走査電極、走査電極配線、共通配線および
第一の電極配線の下層配線と選択的エッチングが可能な
金属膜を成膜し、フォトリソグラフィ法により形成した
レジストを用いてエッチングを行い、第一の電極、第一
の電極配線、第二の電極、共通引き出し配線および走査
電極配線あるいは共通配線と第一の電極配線あるいは第
二の電極との交差領域を除いた走査電極配線および共通
配線の形成領域に走査電極配線の上層配線および共通配
線の上層配線を形成した後、レジストを剥離する工程
と、第一の電極、第一の電極配線、第二の電極、共通引
き出し配線、走査電極配線の上層配線および共通配線の
上層配線上に感光性を有する透明樹脂を塗布し、露光、
現像処理により第二の電極上に第一のコンタクトホール
を有する層間絶縁膜を形成する工程と、層間絶縁膜上お
よび第一のコンタクトホール内に透明導電膜を成膜し、
パターニングして第二の電極と第一のコンタクトホール
を介して電気的に接続された画素電極を形成する工程を
含むものである。
【００１６】また、少なくともいずれか一方には電極が
形成されている二枚の透明絶縁性基板を対向させて接着
すると共に、二枚の透明絶縁性基板の間には液晶材料が
挟持されている液晶表示装置の製造方法において、二枚
の透明絶縁性基板の一方に走査電極、走査電極配線およ
び共通配線を形成する工程と、走査電極、走査電極配線
および共通配線上に絶縁膜と半導体膜を成膜し、同一マ
スクを用いて絶縁膜の一部を残した状態にエッチングを
行い、半導体層と絶縁膜を形成する工程と、半導体層上
に第一の電極、第一の電極配線、第二の電極および共通
引き出し配線を形成する工程と、第一の電極、第一の電
極配線、第二の電極および共通引き出し配線上に感光性
を有する透明樹脂を塗布し、露光、現像処理により第二
の電極上に第一のコンタクトホール、共通引き出し配線
上に第二のコンタクトホール、および共通配線上に第三
のコンタクトホールを有する層間絶縁膜を形成する工程
と、層間絶縁膜をマスクとして、第三のコンタクトホー
ルにより露出した絶縁膜をエッチングする工程と、層間
絶縁膜上および第一、第二および第三のコンタクトホー
ル内に透明導電膜を成膜し、パターニングして、第二の
電極と第一のコンタクトホールを介して電気的に接続さ
れた画素電極と、共通引き出し配線と共通配線を第二の
コンタクトホールと第三のコンタクトホールを介して電
気的に接続する接続配線を形成する工程を含むものであ
る。
形成されている二枚の透明絶縁性基板を対向させて接着
すると共に、二枚の透明絶縁性基板の間には液晶材料が
挟持されている液晶表示装置の製造方法において、二枚
の透明絶縁性基板の一方に走査電極、走査電極配線およ
び共通配線を形成する工程と、走査電極、走査電極配線
および共通配線上に絶縁膜と半導体膜を成膜し、同一マ
スクを用いて絶縁膜の一部を残した状態にエッチングを
行い、半導体層と絶縁膜を形成する工程と、半導体層上
に第一の電極、第一の電極配線、第二の電極および共通
引き出し配線を形成する工程と、第一の電極、第一の電
極配線、第二の電極および共通引き出し配線上に感光性
を有する透明樹脂を塗布し、露光、現像処理により第二
の電極上に第一のコンタクトホール、共通引き出し配線
上に第二のコンタクトホール、および共通配線上に第三
のコンタクトホールを有する層間絶縁膜を形成する工程
と、層間絶縁膜をマスクとして、第三のコンタクトホー
ルにより露出した絶縁膜をエッチングする工程と、層間
絶縁膜上および第一、第二および第三のコンタクトホー
ル内に透明導電膜を成膜し、パターニングして、第二の
電極と第一のコンタクトホールを介して電気的に接続さ
れた画素電極と、共通引き出し配線と共通配線を第二の
コンタクトホールと第三のコンタクトホールを介して電
気的に接続する接続配線を形成する工程を含むものであ
る。
【００１７】また、層間絶縁膜の形成前にパッシベーシ
ョン膜を形成する工程を含み、層間絶縁膜形成後、第一
のコンタクトホール、あるいは第一、第二および第三の
コンタクトホールにより露出したパッシベーション膜を
層間絶縁膜をマスクとしてエッチングする工程を含むも
のである。また、第一の電極、第一の電極配線、第二の
電極および共通引き出し配線形成に用いたレジストを剥
離前にパッシベーション膜を構成する窒化シリコン膜を
成膜する工程と、レジストを除去することにより、レジ
スト上の窒化シリコン膜をリフトオフ法により剥離する
工程を含むものである。また、第一の電極、第一の電極
配線、第二の電極および共通引き出し配線形成後に水素
化処理を施す工程を含むものである。
ョン膜を形成する工程を含み、層間絶縁膜形成後、第一
のコンタクトホール、あるいは第一、第二および第三の
コンタクトホールにより露出したパッシベーション膜を
層間絶縁膜をマスクとしてエッチングする工程を含むも
のである。また、第一の電極、第一の電極配線、第二の
電極および共通引き出し配線形成に用いたレジストを剥
離前にパッシベーション膜を構成する窒化シリコン膜を
成膜する工程と、レジストを除去することにより、レジ
スト上の窒化シリコン膜をリフトオフ法により剥離する
工程を含むものである。また、第一の電極、第一の電極
配線、第二の電極および共通引き出し配線形成後に水素
化処理を施す工程を含むものである。
【００１８】また、少なくともいずれか一方には電極が
形成されている二枚の絶縁性基板を対向させて接着する
と共に、二枚の絶縁性基板の間には液晶材料が挟持され
ている反射型の液晶表示装置の製造方法において、二枚
の絶縁性基板の一方に走査電極、走査電極配線および共
通配線を形成する工程と、走査電極、走査電極配線およ
び共通配線上に絶縁膜と半導体膜を成膜し、同一マスク
を用いてパターニングして絶縁膜と半導体層を形成する
工程と、半導体層上に走査電極、走査電極配線および共
通配線と選択的エッチングが可能な金属膜を成膜し、フ
ォトリソグラフィ法により形成したレジストを用いてエ
ッチングを行い、第一の電極、第一の電極配線、第二の
電極および共通引き出し配線を形成した後、レジストを
剥離する工程と、第一の電極、第一の電極配線、第二の
電極および共通引き出し配線上に感光性を有する樹脂を
塗布し、露光、現像処理により第二の電極上に第一のコ
ンタクトホール、および表面に微小な凹凸を有する層間
絶縁膜を形成する工程と、層間絶縁膜上および第一のコ
ンタクトホール内に不透明な導電膜を成膜し、パターニ
ングして第二の電極と第一のコンタクトホールを介して
電気的に接続された画素電極を形成する工程を含むもの
である。
形成されている二枚の絶縁性基板を対向させて接着する
と共に、二枚の絶縁性基板の間には液晶材料が挟持され
ている反射型の液晶表示装置の製造方法において、二枚
の絶縁性基板の一方に走査電極、走査電極配線および共
通配線を形成する工程と、走査電極、走査電極配線およ
び共通配線上に絶縁膜と半導体膜を成膜し、同一マスク
を用いてパターニングして絶縁膜と半導体層を形成する
工程と、半導体層上に走査電極、走査電極配線および共
通配線と選択的エッチングが可能な金属膜を成膜し、フ
ォトリソグラフィ法により形成したレジストを用いてエ
ッチングを行い、第一の電極、第一の電極配線、第二の
電極および共通引き出し配線を形成した後、レジストを
剥離する工程と、第一の電極、第一の電極配線、第二の
電極および共通引き出し配線上に感光性を有する樹脂を
塗布し、露光、現像処理により第二の電極上に第一のコ
ンタクトホール、および表面に微小な凹凸を有する層間
絶縁膜を形成する工程と、層間絶縁膜上および第一のコ
ンタクトホール内に不透明な導電膜を成膜し、パターニ
ングして第二の電極と第一のコンタクトホールを介して
電気的に接続された画素電極を形成する工程を含むもの
である。
【００１９】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施の形態である液晶表示装置およびその製造方法を
図について説明する。図１は本発明の実施の形態１によ
るスイッチング素子としてＴＦＴを搭載した液晶表示装
置のＴＦＴアレイ基板を示す概略平面図で、図１（ａ）
は表示領域外の端子変換部、図１（ｂ）は表示領域内の
画素部を示している。図２は図１のＡ−Ｂ線に沿った部
分、図３は図１のＣ−Ｄ線に沿った部分、図４は図１の
Ｅ−Ｆ線に沿った部分の製造工程を示す断面図である。
図において、１はガラス基板等の透明絶縁性基板、２は
透明絶縁性基板１上に形成された走査電極配線（本実施
の形態ではゲート電極配線）、２ａはゲート電極配線２
から延長して形成された走査電極（本実施の形態ではゲ
ート電極）、３は透明絶縁性基板１上に形成された共通
配線、４はゲート電極配線２、ゲート電極２ａおよび共
通配線３上に形成されたゲート絶縁膜、５はゲート絶縁
膜４上に形成されたアモルファスシリコン（以下、ａ−
Ｓｉと称する）膜および不純物がドープされた低抵抗ア
モルファスシリコン（以下、ｎ+ - ａ−Ｓｉと称する）
膜からなる半導体層、６は第一の電極配線（本実施の形
態ではソース電極配線）、６ａはソース電極配線６から
延長して形成された第一の電極（本実施の形態ではソー
ス電極）、７はソース電極６と対を成す第二の電極（本
実施の形態ではドレイン電極）、８はソース電極配線７
と同層に形成された共通引き出し配線、９はチャネル
部、１０は層間絶縁膜、１１は保持容量１４を構成する
ドレイン電極７上に形成された第一のコンタクトホール
（以下、コンタクトホール１１と称する）、１２は層間
絶縁膜１０上に形成された画素電極で、コンタクトホー
ル１１を介してドレイン電極７と電気的に接続される。
１３はＴＦＴ、１４は保持容量、１５は共通配線３の表
示領域外に設けられた端子変換部で、共通配線３は端子
変換部１５において共通引き出し配線８と接続される。
１６はゲート電極配線２あるいは共通配線３とソース電
極配線６あるいは共通引き出し配線８との配線交差部で
ある。
一実施の形態である液晶表示装置およびその製造方法を
図について説明する。図１は本発明の実施の形態１によ
るスイッチング素子としてＴＦＴを搭載した液晶表示装
置のＴＦＴアレイ基板を示す概略平面図で、図１（ａ）
は表示領域外の端子変換部、図１（ｂ）は表示領域内の
画素部を示している。図２は図１のＡ−Ｂ線に沿った部
分、図３は図１のＣ−Ｄ線に沿った部分、図４は図１の
Ｅ−Ｆ線に沿った部分の製造工程を示す断面図である。
図において、１はガラス基板等の透明絶縁性基板、２は
透明絶縁性基板１上に形成された走査電極配線（本実施
の形態ではゲート電極配線）、２ａはゲート電極配線２
から延長して形成された走査電極（本実施の形態ではゲ
ート電極）、３は透明絶縁性基板１上に形成された共通
配線、４はゲート電極配線２、ゲート電極２ａおよび共
通配線３上に形成されたゲート絶縁膜、５はゲート絶縁
膜４上に形成されたアモルファスシリコン（以下、ａ−
Ｓｉと称する）膜および不純物がドープされた低抵抗ア
モルファスシリコン（以下、ｎ+ - ａ−Ｓｉと称する）
膜からなる半導体層、６は第一の電極配線（本実施の形
態ではソース電極配線）、６ａはソース電極配線６から
延長して形成された第一の電極（本実施の形態ではソー
ス電極）、７はソース電極６と対を成す第二の電極（本
実施の形態ではドレイン電極）、８はソース電極配線７
と同層に形成された共通引き出し配線、９はチャネル
部、１０は層間絶縁膜、１１は保持容量１４を構成する
ドレイン電極７上に形成された第一のコンタクトホール
（以下、コンタクトホール１１と称する）、１２は層間
絶縁膜１０上に形成された画素電極で、コンタクトホー
ル１１を介してドレイン電極７と電気的に接続される。
１３はＴＦＴ、１４は保持容量、１５は共通配線３の表
示領域外に設けられた端子変換部で、共通配線３は端子
変換部１５において共通引き出し配線８と接続される。
１６はゲート電極配線２あるいは共通配線３とソース電
極配線６あるいは共通引き出し配線８との配線交差部で
ある。
【００２０】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。まず、
図２（ａ）、図３（ａ）、図４（ａ）に示すように、透
明絶縁性基板１の表面にスパッタ法等を用いてＡｌ、Ｃ
ｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、ある
いはこれらを主成分とする合金、あるいはこれらの積層
膜を成膜し、フォトリソグラフィ法により形成したレジ
ストを用いてパターニングして、ゲート電極配線２、ゲ
ート電極２ａおよび共通配線３を形成する。次に、図２
（ｂ）、図３（ｂ）、図４（ｂ）に示すように、プラズ
マＣＶＤ法等を用いてゲート絶縁膜４を構成する窒化シ
リコン、ａ−Ｓｉ、ｎ+ - ａ−Ｓｉを順次成膜した後、
フォトリソグラフィ法により形成したレジストを用いて
同一パターンに順次パターニングして、ゲート絶縁膜４
およびａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ膜からなる半導体層
５を形成する。なお、同一形状を有するゲート絶縁膜４
と半導体層（ａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ膜）５は、ゲ
ート電極２ａ上、保持容量１４を形成する共通配線３上
および配線交差部１６に形成される。
ＴＦＴアレイ基板の製造工程について説明する。まず、
図２（ａ）、図３（ａ）、図４（ａ）に示すように、透
明絶縁性基板１の表面にスパッタ法等を用いてＡｌ、Ｃ
ｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、ある
いはこれらを主成分とする合金、あるいはこれらの積層
膜を成膜し、フォトリソグラフィ法により形成したレジ
ストを用いてパターニングして、ゲート電極配線２、ゲ
ート電極２ａおよび共通配線３を形成する。次に、図２
（ｂ）、図３（ｂ）、図４（ｂ）に示すように、プラズ
マＣＶＤ法等を用いてゲート絶縁膜４を構成する窒化シ
リコン、ａ−Ｓｉ、ｎ+ - ａ−Ｓｉを順次成膜した後、
フォトリソグラフィ法により形成したレジストを用いて
同一パターンに順次パターニングして、ゲート絶縁膜４
およびａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ膜からなる半導体層
５を形成する。なお、同一形状を有するゲート絶縁膜４
と半導体層（ａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ膜）５は、ゲ
ート電極２ａ上、保持容量１４を形成する共通配線３上
および配線交差部１６に形成される。
【００２１】次に、図２（ｃ）、図３（ｃ）、図４
（ｃ）に示すように、スパッタ法によりゲート電極配線
２等を構成する金属と選択的エッチングが可能な金属薄
膜（Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのい
ずれか、あるいはこれらを主成分とする合金、あるいは
これらの積層膜等）を成膜し、フォトリソグラフィ法に
より形成したレジストを用いてパターニングして、ソー
ス電極配線６、ソース電極６ａ、ドレイン電極７および
共通引き出し配線８を形成すると共に、ソース電極６ａ
およびドレイン電極７に覆われていない部分のゲート電
極２ａ上のｎ+ - ａ−Ｓｉ膜をドライエッチング法等に
よりエッチングしてチャネル部９を形成し、ＴＦＴ１３
を形成する。
（ｃ）に示すように、スパッタ法によりゲート電極配線
２等を構成する金属と選択的エッチングが可能な金属薄
膜（Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのい
ずれか、あるいはこれらを主成分とする合金、あるいは
これらの積層膜等）を成膜し、フォトリソグラフィ法に
より形成したレジストを用いてパターニングして、ソー
ス電極配線６、ソース電極６ａ、ドレイン電極７および
共通引き出し配線８を形成すると共に、ソース電極６ａ
およびドレイン電極７に覆われていない部分のゲート電
極２ａ上のｎ+ - ａ−Ｓｉ膜をドライエッチング法等に
よりエッチングしてチャネル部９を形成し、ＴＦＴ１３
を形成する。
【００２２】次に、図２（ｄ）、図３（ｄ）、図４
（ｄ）に示すように、ＴＦＴ１３および配線による段差
を吸収して表面が平坦化されるように感光性を有するア
クリル系透明樹脂を塗布し、フォトリソグラフィ法によ
りパターニングして、ドレイン電極７の共通配線３と対
向し保持容量１４を構成している部分上にコンタクトホ
ール１１を形成する。その後、焼成を行い層間絶縁膜１
０を形成する。次に、図２（ｅ）、図３（ｅ）、図４
（ｅ）に示すように、スパッタ法等を用いてＩＴＯ、酸
化インジウム、酸化スズ等の透明導電膜を成膜した後、
フォトリソグラフィ法により形成したレジストを用いて
パターニングして画素電極１２を形成する。このとき、
画素電極１２はコンタクトホール１１を介してドレイン
電極７と電気的に接続される。なお、画素電極１２は、
図１（ｂ）に示すように、ゲート電極配線２、ゲート電
極２ａ、ソース電極配線６およびソース電極６ａと重な
りを有して形成される。
（ｄ）に示すように、ＴＦＴ１３および配線による段差
を吸収して表面が平坦化されるように感光性を有するア
クリル系透明樹脂を塗布し、フォトリソグラフィ法によ
りパターニングして、ドレイン電極７の共通配線３と対
向し保持容量１４を構成している部分上にコンタクトホ
ール１１を形成する。その後、焼成を行い層間絶縁膜１
０を形成する。次に、図２（ｅ）、図３（ｅ）、図４
（ｅ）に示すように、スパッタ法等を用いてＩＴＯ、酸
化インジウム、酸化スズ等の透明導電膜を成膜した後、
フォトリソグラフィ法により形成したレジストを用いて
パターニングして画素電極１２を形成する。このとき、
画素電極１２はコンタクトホール１１を介してドレイン
電極７と電気的に接続される。なお、画素電極１２は、
図１（ｂ）に示すように、ゲート電極配線２、ゲート電
極２ａ、ソース電極配線６およびソース電極６ａと重な
りを有して形成される。
【００２３】以上の工程により形成されたＴＦＴアレイ
基板（第一の基板）と対向基板（第二の基板）を貼り合
わせ、この間に液晶材料を注入すると共に、ゲート電極
配線２およびソース電極配線６に画像信号を送信する回
路を接続し、バックライトユニットを取り付けることに
より所望の液晶表示装置を構成する。このようにして形
成された液晶表示装置では、ＴＦＴ１３および配線に起
因する段差は層間絶縁膜１０により平坦化されるため、
段差に起因する配向異常は発生しない。また、画素電極
１２はソース電極配線６およびゲート電極配線２と層間
絶縁膜１０を介して重ね合わされているため、電極配線
の電界に起因する配向異常も生じない。
基板（第一の基板）と対向基板（第二の基板）を貼り合
わせ、この間に液晶材料を注入すると共に、ゲート電極
配線２およびソース電極配線６に画像信号を送信する回
路を接続し、バックライトユニットを取り付けることに
より所望の液晶表示装置を構成する。このようにして形
成された液晶表示装置では、ＴＦＴ１３および配線に起
因する段差は層間絶縁膜１０により平坦化されるため、
段差に起因する配向異常は発生しない。また、画素電極
１２はソース電極配線６およびゲート電極配線２と層間
絶縁膜１０を介して重ね合わされているため、電極配線
の電界に起因する配向異常も生じない。
【００２４】図５はＴＦＴアレイの等価回路を示してい
る。図において、１７はゲート電極配線２から延長して
基板端部に形成されたゲート端子（Ｇ1 、Ｇ2・・・Ｇn
）、１８はソース電極配線６から延長して基板端部に
形成されたソース端子（Ｓ1 、Ｓ2・・・Ｓn ）、１９は共
通引き出し配線８から延長して基板端部に形成された共
通端子である。２２は画素電極１２と対向基板上の対向
電極との間に形成される液晶容量、２３、２４は画素電
極１２とソース電極配線６との重なり容量で、２３は同
一画素内のソース電極配線６との重なり容量Ｃｄｓ1 、
２４は隣接画素のソース電極配線６との重なり容量Ｃｄ
ｓ2 である。２５、２６は画素電極１２とゲート電極配
線２との重なり容量で、２５は同一画素内のゲート電極
配線２との重なり容量Ｃｇｄ1 、２６は隣接画素のゲー
ト電極配線２との重なり容量Ｃｇｄ2である。
る。図において、１７はゲート電極配線２から延長して
基板端部に形成されたゲート端子（Ｇ1 、Ｇ2・・・Ｇn
）、１８はソース電極配線６から延長して基板端部に
形成されたソース端子（Ｓ1 、Ｓ2・・・Ｓn ）、１９は共
通引き出し配線８から延長して基板端部に形成された共
通端子である。２２は画素電極１２と対向基板上の対向
電極との間に形成される液晶容量、２３、２４は画素電
極１２とソース電極配線６との重なり容量で、２３は同
一画素内のソース電極配線６との重なり容量Ｃｄｓ1 、
２４は隣接画素のソース電極配線６との重なり容量Ｃｄ
ｓ2 である。２５、２６は画素電極１２とゲート電極配
線２との重なり容量で、２５は同一画素内のゲート電極
配線２との重なり容量Ｃｇｄ1 、２６は隣接画素のゲー
ト電極配線２との重なり容量Ｃｇｄ2である。
【００２５】なお、本実施の形態では、ゲート絶縁膜４
を半導体層５と同形状にパターニングするためこの部分
の段差が大きくなり、上層に形成されるソース電極配線
６等に段差切れが生じる可能性が高くなる。これを防止
するために、ゲート絶縁膜４のエッチング工程におい
て、テーパエッチングを用いることが望ましい。また、
本実施の形態は、保持容量１４を共通配線３とドレイン
電極７によって形成する場合について説明したが、共通
配線を有さず、ゲート電極配線とドレイン電極を重ね合
わせて保持容量を形成する構造の液晶表示装置にも適用
できる。また、本実施の形態では、画素電極１２をゲー
ト電極配線２とソース電極配線６の両方に重ねて形成し
たが、一方の電極配線のみと重ねる、もしくは重なりを
有しない構造の液晶表示装置にも適用できる。また、本
実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の
液晶表示装置について説明したが、エッチングストッパ
型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
を半導体層５と同形状にパターニングするためこの部分
の段差が大きくなり、上層に形成されるソース電極配線
６等に段差切れが生じる可能性が高くなる。これを防止
するために、ゲート絶縁膜４のエッチング工程におい
て、テーパエッチングを用いることが望ましい。また、
本実施の形態は、保持容量１４を共通配線３とドレイン
電極７によって形成する場合について説明したが、共通
配線を有さず、ゲート電極配線とドレイン電極を重ね合
わせて保持容量を形成する構造の液晶表示装置にも適用
できる。また、本実施の形態では、画素電極１２をゲー
ト電極配線２とソース電極配線６の両方に重ねて形成し
たが、一方の電極配線のみと重ねる、もしくは重なりを
有しない構造の液晶表示装置にも適用できる。また、本
実施の形態では、チャネルエッチ型ＴＦＴアレイ構造の
液晶表示装置について説明したが、エッチングストッパ
型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００２６】この発明によれば、ゲート絶縁膜４は、半
導体層５と同一マスクでパターニングされ、電極配線交
差部１６、ゲート電極２ａ上のＴＦＴ１３形成領域およ
び共通配線３上の保持容量１４形成領域以外の領域には
形成されないため、端子変換部１５の共通配線３上には
ゲート絶縁膜４は形成されず、共通配線３上に直接共通
引き出し配線８を形成して電気的に接続できる。このた
め、端子変換部１５において従来必要であった層間絶縁
膜１０をマスクとしてのゲート絶縁膜４のエッチング工
程が不要となり、層間絶縁膜１０の膜減りが生じないた
め、層間絶縁膜１０のピンホールを介しての短絡による
歩留り低下や、層間絶縁膜１０上の画素電極１２と下層
のゲート電極配線２やソース電極配線６との重なり容量
２３、２４、２５、２６の増加を誘発せず、輝度変化や
クロストーク、ショットムラ等の表示不良の発生を抑制
できる。また、層間絶縁膜１０の膜減りを考慮する必要
がなくなるため、高価な感光性を有する透明樹脂の膜厚
を予め薄く形成することも可能となり、製造コストを低
減できる。また、本実施の形態による液晶表示装置は、
従来と比較して工程数の増加や新規なプロセスを必要と
しない。
導体層５と同一マスクでパターニングされ、電極配線交
差部１６、ゲート電極２ａ上のＴＦＴ１３形成領域およ
び共通配線３上の保持容量１４形成領域以外の領域には
形成されないため、端子変換部１５の共通配線３上には
ゲート絶縁膜４は形成されず、共通配線３上に直接共通
引き出し配線８を形成して電気的に接続できる。このた
め、端子変換部１５において従来必要であった層間絶縁
膜１０をマスクとしてのゲート絶縁膜４のエッチング工
程が不要となり、層間絶縁膜１０の膜減りが生じないた
め、層間絶縁膜１０のピンホールを介しての短絡による
歩留り低下や、層間絶縁膜１０上の画素電極１２と下層
のゲート電極配線２やソース電極配線６との重なり容量
２３、２４、２５、２６の増加を誘発せず、輝度変化や
クロストーク、ショットムラ等の表示不良の発生を抑制
できる。また、層間絶縁膜１０の膜減りを考慮する必要
がなくなるため、高価な感光性を有する透明樹脂の膜厚
を予め薄く形成することも可能となり、製造コストを低
減できる。また、本実施の形態による液晶表示装置は、
従来と比較して工程数の増加や新規なプロセスを必要と
しない。
【００２７】実施の形態２．図６はこの発明の実施の形
態２によるスイッチング素子としてＴＦＴを搭載した液
晶表示装置のＴＦＴアレイ基板を示す概略平面図で、図
６（ａ）は表示領域外の端子変換部、図６（ｂ）は表示
領域内の画素部を示している。図７は図６のＡ−Ｂ線に
沿った部分、図８は図６のＣ−Ｄ線に沿った部分、図９
は図６のＥ−Ｆ線に沿った部分の製造工程を示す断面図
である。図において、２８は端子変換部１５の共通引き
出し配線８上に形成された第二のコンタクトホール（以
下、コンタクトホール２８と称する）、２９は端子変換
部１５の共通配線３上に形成された第三のコンタクトホ
ール（以下、コンタクトホール２９と称する）、３０は
画素電極１２形成と同時に形成されたＩＴＯ膜からなる
接続配線である。なお、図１〜図４と同一部分には同符
号を付し説明を省略する。
態２によるスイッチング素子としてＴＦＴを搭載した液
晶表示装置のＴＦＴアレイ基板を示す概略平面図で、図
６（ａ）は表示領域外の端子変換部、図６（ｂ）は表示
領域内の画素部を示している。図７は図６のＡ−Ｂ線に
沿った部分、図８は図６のＣ−Ｄ線に沿った部分、図９
は図６のＥ−Ｆ線に沿った部分の製造工程を示す断面図
である。図において、２８は端子変換部１５の共通引き
出し配線８上に形成された第二のコンタクトホール（以
下、コンタクトホール２８と称する）、２９は端子変換
部１５の共通配線３上に形成された第三のコンタクトホ
ール（以下、コンタクトホール２９と称する）、３０は
画素電極１２形成と同時に形成されたＩＴＯ膜からなる
接続配線である。なお、図１〜図４と同一部分には同符
号を付し説明を省略する。
【００２８】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。まず、
図７（ａ）、図８（ａ）、図９（ａ）に示すように、透
明絶縁性基板１の表面にスパッタ法等を用いてＣｒを４
００ｎｍ成膜し、フォトリソグラフィ法により形成した
レジストを用いてパターニングして、ゲート電極配線
２、ゲート電極２ａおよび共通配線３を形成する。次
に、図７（ｂ）、図８（ｂ）、図９（ｂ）に示すよう
に、プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成
する窒化シリコンを４００ｎｍ、ａ−Ｓｉを１５０ｎ
ｍ、ｎ+ - ａ−Ｓｉを３０ｎｍ順次成膜した後、フォト
リソグラフィ法により形成したレジストを用い同一パタ
ーンで順次パターニングして、ゲート絶縁膜４およびａ
−Ｓｉ膜とｎ+ - ａ−Ｓｉ膜からなる半導体層５を形成
する。このとき、ゲート絶縁膜４のエッチング部分は、
成膜膜厚４００ｎｍに対して残膜厚が２００ｎｍになる
までエッチングする。なお、同一形状を有するゲート絶
縁膜４および半導体層５は、ゲート電極２ａ上、保持容
量１４が形成される共通配線３上および配線交差部１６
に形成される。
ＴＦＴアレイ基板の製造工程について説明する。まず、
図７（ａ）、図８（ａ）、図９（ａ）に示すように、透
明絶縁性基板１の表面にスパッタ法等を用いてＣｒを４
００ｎｍ成膜し、フォトリソグラフィ法により形成した
レジストを用いてパターニングして、ゲート電極配線
２、ゲート電極２ａおよび共通配線３を形成する。次
に、図７（ｂ）、図８（ｂ）、図９（ｂ）に示すよう
に、プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成
する窒化シリコンを４００ｎｍ、ａ−Ｓｉを１５０ｎ
ｍ、ｎ+ - ａ−Ｓｉを３０ｎｍ順次成膜した後、フォト
リソグラフィ法により形成したレジストを用い同一パタ
ーンで順次パターニングして、ゲート絶縁膜４およびａ
−Ｓｉ膜とｎ+ - ａ−Ｓｉ膜からなる半導体層５を形成
する。このとき、ゲート絶縁膜４のエッチング部分は、
成膜膜厚４００ｎｍに対して残膜厚が２００ｎｍになる
までエッチングする。なお、同一形状を有するゲート絶
縁膜４および半導体層５は、ゲート電極２ａ上、保持容
量１４が形成される共通配線３上および配線交差部１６
に形成される。
【００２９】次に、図７（ｃ）、図８（ｃ）、図９
（ｃ）に示すように、スパッタ法等を用いてＣｒを４０
０ｎｍ成膜し、フォトリソグラフィ法により形成したレ
ジストを用いてパターニングして、ソース電極配線６、
ソース電極６ａ、ドレイン電極７および共通引き出し配
線８を形成すると共に、ソース電極６ａおよびドレイン
電極７に覆われていない部分のゲート電極２ａ上のｎ+
- ａ−Ｓｉ膜をドライエッチング法等によりエッチング
してチャネル部９を形成し、ＴＦＴ１３を形成する。
（ｃ）に示すように、スパッタ法等を用いてＣｒを４０
０ｎｍ成膜し、フォトリソグラフィ法により形成したレ
ジストを用いてパターニングして、ソース電極配線６、
ソース電極６ａ、ドレイン電極７および共通引き出し配
線８を形成すると共に、ソース電極６ａおよびドレイン
電極７に覆われていない部分のゲート電極２ａ上のｎ+
- ａ−Ｓｉ膜をドライエッチング法等によりエッチング
してチャネル部９を形成し、ＴＦＴ１３を形成する。
【００３０】次に、図７（ｄ）、図８（ｄ）、図９
（ｄ）に示すように、ＴＦＴ１３および配線による段差
を吸収して表面が平坦化されるように感光性を有するア
クリル系透明樹脂を塗布し、フォトリソグラフィ法によ
りパターニングして、ドレイン電極７の共通配線３と対
向し保持容量１４を形成している部分上にコンタクトホ
ール１１、および端子変換部１５の共通引き出し配線８
上と共通配線３上にコンタクトホール２８、２９を形成
する。その後、焼成を行い層間絶縁膜１０を形成する。
続いて、層間絶縁膜１０をマスクとしてコンタクトホー
ル２９により露出した共通配線３上のゲート絶縁膜４を
エッチングし、コンタクトホール２９に共通配線３を露
出させる。
（ｄ）に示すように、ＴＦＴ１３および配線による段差
を吸収して表面が平坦化されるように感光性を有するア
クリル系透明樹脂を塗布し、フォトリソグラフィ法によ
りパターニングして、ドレイン電極７の共通配線３と対
向し保持容量１４を形成している部分上にコンタクトホ
ール１１、および端子変換部１５の共通引き出し配線８
上と共通配線３上にコンタクトホール２８、２９を形成
する。その後、焼成を行い層間絶縁膜１０を形成する。
続いて、層間絶縁膜１０をマスクとしてコンタクトホー
ル２９により露出した共通配線３上のゲート絶縁膜４を
エッチングし、コンタクトホール２９に共通配線３を露
出させる。
【００３１】次に、図７（ｅ）、図８（ｅ）、図９
（ｅ）に示すように、スパッタ法等を用いてＩＴＯを１
００ｎｍ成膜した後、フォトリソグラフィ法により形成
したレジストを用いてパターニングして、画素電極１２
および接続配線３０を形成する。このとき、画素電極１
２はコンタクトホール１１を介してドレイン電極７と電
気的に接続され、端子変換部１５の共通引き出し配線８
と共通配線３はコンタクトホール２８、２９および接続
配線３０を介して電気的に接続される。なお、画素電極
１２は、図６（ｂ）に示すように、ゲート電極配線２お
よびソース電極配線６と層間絶縁膜１０を介して幅３μ
ｍの重なり部分を有して形成される。
（ｅ）に示すように、スパッタ法等を用いてＩＴＯを１
００ｎｍ成膜した後、フォトリソグラフィ法により形成
したレジストを用いてパターニングして、画素電極１２
および接続配線３０を形成する。このとき、画素電極１
２はコンタクトホール１１を介してドレイン電極７と電
気的に接続され、端子変換部１５の共通引き出し配線８
と共通配線３はコンタクトホール２８、２９および接続
配線３０を介して電気的に接続される。なお、画素電極
１２は、図６（ｂ）に示すように、ゲート電極配線２お
よびソース電極配線６と層間絶縁膜１０を介して幅３μ
ｍの重なり部分を有して形成される。
【００３２】以上の工程により形成されたＴＦＴアレイ
基板（第一の基板）と対向基板（第二の基板）を貼り合
わせ、この間に液晶材料を注入すると共に、ゲート電極
配線２およびソース電極配線６に画像信号を送信する回
路を接続し、バックライトユニットを取り付けることに
より所望の液晶表示装置を構成する。このようにして形
成された液晶表示装置では、ＴＦＴ１３および配線に起
因する段差は層間絶縁膜１０により平坦化されるため、
段差に起因する配向異常は発生しない。また、画素電極
１２はソース電極配線６およびゲート電極配線２と層間
絶縁膜１０を介して重ね合わされているため、電極配線
の電界に起因する配向異常も生じない。
基板（第一の基板）と対向基板（第二の基板）を貼り合
わせ、この間に液晶材料を注入すると共に、ゲート電極
配線２およびソース電極配線６に画像信号を送信する回
路を接続し、バックライトユニットを取り付けることに
より所望の液晶表示装置を構成する。このようにして形
成された液晶表示装置では、ＴＦＴ１３および配線に起
因する段差は層間絶縁膜１０により平坦化されるため、
段差に起因する配向異常は発生しない。また、画素電極
１２はソース電極配線６およびゲート電極配線２と層間
絶縁膜１０を介して重ね合わされているため、電極配線
の電界に起因する配向異常も生じない。
【００３３】なお、本実施の形態では、ゲート電極配線
２層を４００ｎｍのＣｒ膜を用いて構成したが、膜厚、
材料ともこれに限定されるものではなく、膜厚は１００
ｎｍ〜５００ｎｍ、材料はＡｌ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ
およびＣｕのいずれか、あるいはこれらを主成分とする
合金、あるいはこれらの積層膜でもよい。これは、ソー
ス電極配線６層に関しても同様である。また、配線が交
差する部分での上層の段差切れを防止するために、ゲー
ト電極配線２層のパターニング工程において、テーパエ
ッチングを用いることが望ましい。また、本実施の形態
では、ゲート絶縁膜４の成膜膜厚を４００ｎｍ、エッチ
ング後の残膜厚を２００ｎｍとしたが、特に限定される
ものではなく、成膜膜厚２００ｎｍ〜６００ｎｍ、エッ
チング後の残膜厚３００ｎｍ以下であればよい。なお、
この膜厚はゲート絶縁膜４の材料として窒化シリコン膜
を用いた場合であり、他の材料、例えば酸化シリコン
膜、有機絶縁膜等を用いた場合は、それぞれ異なる。同
様に半導体層５を構成するａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ
膜の膜厚に関しても限定するものではない。
２層を４００ｎｍのＣｒ膜を用いて構成したが、膜厚、
材料ともこれに限定されるものではなく、膜厚は１００
ｎｍ〜５００ｎｍ、材料はＡｌ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ
およびＣｕのいずれか、あるいはこれらを主成分とする
合金、あるいはこれらの積層膜でもよい。これは、ソー
ス電極配線６層に関しても同様である。また、配線が交
差する部分での上層の段差切れを防止するために、ゲー
ト電極配線２層のパターニング工程において、テーパエ
ッチングを用いることが望ましい。また、本実施の形態
では、ゲート絶縁膜４の成膜膜厚を４００ｎｍ、エッチ
ング後の残膜厚を２００ｎｍとしたが、特に限定される
ものではなく、成膜膜厚２００ｎｍ〜６００ｎｍ、エッ
チング後の残膜厚３００ｎｍ以下であればよい。なお、
この膜厚はゲート絶縁膜４の材料として窒化シリコン膜
を用いた場合であり、他の材料、例えば酸化シリコン
膜、有機絶縁膜等を用いた場合は、それぞれ異なる。同
様に半導体層５を構成するａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ
膜の膜厚に関しても限定するものではない。
【００３４】また、本実施の形態では、ゲート絶縁膜４
を半導体層５と同一マスクでパターニングするためこの
部分の段差が大きくなり、上層に形成されるソース電極
配線６等に段差切れが生じる可能性が高くなる。これを
防止するために、ゲート絶縁膜４のエッチング工程にお
いて、テーパエッチングを用いることが望ましい。ま
た、本実施の形態は、保持容量１４を共通配線３とドレ
イン電極７によって形成する場合について説明したが、
共通配線を有さず、ゲート電極配線とドレイン電極を重
ね合わせて保持容量を形成する構造の液晶表示装置にも
適用できる。また、本実施の形態では、画素電極１２を
ゲート電極配線２とソース電極配線６の両方に重ねて形
成したが、一方の電極配線のみと重ねる、もしくは重な
りを有しない構造の液晶表示装置にも適用できる。ま
た、本実施の形態では、チャネルエッチ型ＴＦＴアレイ
構造の液晶表示装置について説明したが、エッチングス
トッパ型ＴＦＴアレイ構造の液晶表示装置にも適用でき
る。
を半導体層５と同一マスクでパターニングするためこの
部分の段差が大きくなり、上層に形成されるソース電極
配線６等に段差切れが生じる可能性が高くなる。これを
防止するために、ゲート絶縁膜４のエッチング工程にお
いて、テーパエッチングを用いることが望ましい。ま
た、本実施の形態は、保持容量１４を共通配線３とドレ
イン電極７によって形成する場合について説明したが、
共通配線を有さず、ゲート電極配線とドレイン電極を重
ね合わせて保持容量を形成する構造の液晶表示装置にも
適用できる。また、本実施の形態では、画素電極１２を
ゲート電極配線２とソース電極配線６の両方に重ねて形
成したが、一方の電極配線のみと重ねる、もしくは重な
りを有しない構造の液晶表示装置にも適用できる。ま
た、本実施の形態では、チャネルエッチ型ＴＦＴアレイ
構造の液晶表示装置について説明したが、エッチングス
トッパ型ＴＦＴアレイ構造の液晶表示装置にも適用でき
る。
【００３５】本実施の形態では、端子変換部１５におい
て、共通配線３と共通引き出し配線８を画素電極１２と
同時に形成される接続配線３０を用いて接続するため
に、層間絶縁膜１０にコンタクトホール２９を形成した
後、層間絶縁膜１０をマスクとしてゲート絶縁膜４のエ
ッチングを行うが、この部分のゲート絶縁膜４は、半導
体層５のパターニング時に残膜厚２００ｎｍ程度にエッ
チングされているため、ゲート絶縁膜４をパターニング
しない従来のプロセスに比べてエッチング時間が短くな
り、ゲート絶縁膜４のエッチング時の層間絶縁膜１０の
膜減りは小さく、層間絶縁膜１０のピンホールを介して
の短絡による歩留り低下や、層間絶縁膜１０上の画素電
極１２と下層のゲート電極配線２やソース電極配線６と
の重なり容量の増加を誘発せず、輝度変化やクロストー
ク、ショットムラ等の表示不良の発生を抑制できる。ま
た、層間絶縁膜１０の膜減りを考慮する必要がなくなる
ため、高価な感光性を有する透明樹脂の膜厚を予め薄く
形成することも可能となり、製造コストを低減できる。
また、本実施の形態による液晶表示装置は、従来と比較
して工程数の増加や新規なプロセスを必要としない。
て、共通配線３と共通引き出し配線８を画素電極１２と
同時に形成される接続配線３０を用いて接続するため
に、層間絶縁膜１０にコンタクトホール２９を形成した
後、層間絶縁膜１０をマスクとしてゲート絶縁膜４のエ
ッチングを行うが、この部分のゲート絶縁膜４は、半導
体層５のパターニング時に残膜厚２００ｎｍ程度にエッ
チングされているため、ゲート絶縁膜４をパターニング
しない従来のプロセスに比べてエッチング時間が短くな
り、ゲート絶縁膜４のエッチング時の層間絶縁膜１０の
膜減りは小さく、層間絶縁膜１０のピンホールを介して
の短絡による歩留り低下や、層間絶縁膜１０上の画素電
極１２と下層のゲート電極配線２やソース電極配線６と
の重なり容量の増加を誘発せず、輝度変化やクロストー
ク、ショットムラ等の表示不良の発生を抑制できる。ま
た、層間絶縁膜１０の膜減りを考慮する必要がなくなる
ため、高価な感光性を有する透明樹脂の膜厚を予め薄く
形成することも可能となり、製造コストを低減できる。
また、本実施の形態による液晶表示装置は、従来と比較
して工程数の増加や新規なプロセスを必要としない。
【００３６】実施の形態３．図１０はこの発明の実施の
形態３によるスイッチング素子としてＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板を示す概略平面図で、
図１０（ａ）は表示領域外の端子変換部、図１０（ｂ）
は表示領域内の画素部を示している。図１１は図１０の
Ａ−Ｂ線に沿った部分、図１２は図１０のＣ−Ｄ線に沿
った部分、図１３は図１０のＥ−Ｆ線に沿った部分の製
造工程を示す断面図である。図において、２ｂはゲート
電極配線２の上層配線（本実施の形態では、ゲート上層
配線）、３ｂは共通配線３の上層配線（本実施の形態で
は、共通上層配線）、６ｂはソース電極配線６の下層配
線（本実施の形態ではソース下層配線）である。なお、
図１〜図４と同一部分には同符号を付し説明を省略す
る。
形態３によるスイッチング素子としてＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板を示す概略平面図で、
図１０（ａ）は表示領域外の端子変換部、図１０（ｂ）
は表示領域内の画素部を示している。図１１は図１０の
Ａ−Ｂ線に沿った部分、図１２は図１０のＣ−Ｄ線に沿
った部分、図１３は図１０のＥ−Ｆ線に沿った部分の製
造工程を示す断面図である。図において、２ｂはゲート
電極配線２の上層配線（本実施の形態では、ゲート上層
配線）、３ｂは共通配線３の上層配線（本実施の形態で
は、共通上層配線）、６ｂはソース電極配線６の下層配
線（本実施の形態ではソース下層配線）である。なお、
図１〜図４と同一部分には同符号を付し説明を省略す
る。
【００３７】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。まず、
図１１（ａ）、図１２（ａ）、図１３（ａ）に示すよう
に、透明絶縁性基板１の表面にスパッタ法等を用いてＡ
ｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれ
か、あるいはこれらを主成分とする合金、あるいはこれ
らの積層膜を成膜し、フォトリソグラフィ法により形成
したレジストを用いてパターニングして、ゲート電極配
線２、ゲート電極２ａおよび共通配線３を形成する。こ
のとき、ＴＦＴ１３形成領域および配線交差部１６を除
いたソース電極配線６の形成領域にソース下層配線６ｂ
を同時に形成する。次に、図１１（ｂ）、図１２
（ｂ）、図１３（ｂ）に示すように、プラズマＣＶＤ法
等を用いてゲート絶縁膜４を構成する窒化シリコン、ａ
−Ｓｉ、ｎ+ - ａ−Ｓｉを順次成膜した後、フォトリソ
グラフィ法により形成したレジストを用いて同一パター
ンに順次パターニングして、ゲート絶縁膜４およびａ−
Ｓｉ膜とｎ + - ａ−Ｓｉ膜からなる半導体層５を形成す
る。なお、同一形状を有するゲート絶縁膜４および半導
体層５は、ゲート電極２ａ上、保持容量１４を形成する
共通配線３上および配線交差部１６に形成される。
ＴＦＴアレイ基板の製造工程について説明する。まず、
図１１（ａ）、図１２（ａ）、図１３（ａ）に示すよう
に、透明絶縁性基板１の表面にスパッタ法等を用いてＡ
ｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれ
か、あるいはこれらを主成分とする合金、あるいはこれ
らの積層膜を成膜し、フォトリソグラフィ法により形成
したレジストを用いてパターニングして、ゲート電極配
線２、ゲート電極２ａおよび共通配線３を形成する。こ
のとき、ＴＦＴ１３形成領域および配線交差部１６を除
いたソース電極配線６の形成領域にソース下層配線６ｂ
を同時に形成する。次に、図１１（ｂ）、図１２
（ｂ）、図１３（ｂ）に示すように、プラズマＣＶＤ法
等を用いてゲート絶縁膜４を構成する窒化シリコン、ａ
−Ｓｉ、ｎ+ - ａ−Ｓｉを順次成膜した後、フォトリソ
グラフィ法により形成したレジストを用いて同一パター
ンに順次パターニングして、ゲート絶縁膜４およびａ−
Ｓｉ膜とｎ + - ａ−Ｓｉ膜からなる半導体層５を形成す
る。なお、同一形状を有するゲート絶縁膜４および半導
体層５は、ゲート電極２ａ上、保持容量１４を形成する
共通配線３上および配線交差部１６に形成される。
【００３８】次に、図１１（ｃ）、図１２（ｃ）、図１
３（ｃ）に示すように、スパッタ法によりゲート電極配
線２等を構成する金属と選択的エッチングが可能な金属
薄膜（Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕの
いずれか、あるいはこれらを主成分とする合金、あるい
はこれらの積層膜等）を成膜し、フォトリソグラフィ法
により形成したレジストを用いてパターニングして、ソ
ース電極配線６、ソース電極６ａ、ドレイン電極７およ
び共通引き出し配線８を形成する。このとき、ＴＦＴ１
３と保持容量１４の形成領域および配線交差部１６を除
いたゲート電極配線２上および共通配線３上に、ゲート
上層配線２ｂおよび共通上層配線３ｂを同時に形成す
る。これにより、ＴＦＴ１３形成領域および配線交差部
１６を除いたゲート電極配線２、共通配線３およびソー
ス電極配線６は二層膜構造となる。続いて、ソース電極
６ａおよびドレイン電極８に覆われていない部分のゲー
ト電極２ａ上のｎ+ - ａ−Ｓｉ膜をドライエッチング法
等によりエッチングしてチャネル部９を形成し、ＴＦＴ
１３を形成する。
３（ｃ）に示すように、スパッタ法によりゲート電極配
線２等を構成する金属と選択的エッチングが可能な金属
薄膜（Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕの
いずれか、あるいはこれらを主成分とする合金、あるい
はこれらの積層膜等）を成膜し、フォトリソグラフィ法
により形成したレジストを用いてパターニングして、ソ
ース電極配線６、ソース電極６ａ、ドレイン電極７およ
び共通引き出し配線８を形成する。このとき、ＴＦＴ１
３と保持容量１４の形成領域および配線交差部１６を除
いたゲート電極配線２上および共通配線３上に、ゲート
上層配線２ｂおよび共通上層配線３ｂを同時に形成す
る。これにより、ＴＦＴ１３形成領域および配線交差部
１６を除いたゲート電極配線２、共通配線３およびソー
ス電極配線６は二層膜構造となる。続いて、ソース電極
６ａおよびドレイン電極８に覆われていない部分のゲー
ト電極２ａ上のｎ+ - ａ−Ｓｉ膜をドライエッチング法
等によりエッチングしてチャネル部９を形成し、ＴＦＴ
１３を形成する。
【００３９】次に、図１１（ｄ）、図１２（ｄ）、図１
３（ｄ）に示すように、ＴＦＴ１３および配線による段
差を吸収して表面が平坦化されるように感光性を有する
アクリル系透明樹脂を塗布し、フォトリソグラフィ法に
よりパターニングして、ドレイン電極７の共通配線３と
対向し保持容量１４を形成している部分上にコンタクト
ホール１１を形成する。その後、焼成を行い層間絶縁膜
１０を形成する。次に、図１１（ｅ）、図１２（ｅ）、
図１３（ｅ）に示すように、スパッタ法等を用いてＩＴ
Ｏ、酸化インジウム、酸化スズ等の透明導電膜を成膜し
た後、フォトリソグラフィ法により形成したレジストを
用いてパターニングして画素電極１２を形成する。この
とき、画素電極１２はコンタクトホール１１を介してド
レイン電極７と電気的に接続される。なお、画素電極１
２は、図１０（ｂ）に示すように、ゲート電極配線２、
ゲート電極２ａ、ソース電極配線６およびソース電極６
ａと重なりを有して形成される。
３（ｄ）に示すように、ＴＦＴ１３および配線による段
差を吸収して表面が平坦化されるように感光性を有する
アクリル系透明樹脂を塗布し、フォトリソグラフィ法に
よりパターニングして、ドレイン電極７の共通配線３と
対向し保持容量１４を形成している部分上にコンタクト
ホール１１を形成する。その後、焼成を行い層間絶縁膜
１０を形成する。次に、図１１（ｅ）、図１２（ｅ）、
図１３（ｅ）に示すように、スパッタ法等を用いてＩＴ
Ｏ、酸化インジウム、酸化スズ等の透明導電膜を成膜し
た後、フォトリソグラフィ法により形成したレジストを
用いてパターニングして画素電極１２を形成する。この
とき、画素電極１２はコンタクトホール１１を介してド
レイン電極７と電気的に接続される。なお、画素電極１
２は、図１０（ｂ）に示すように、ゲート電極配線２、
ゲート電極２ａ、ソース電極配線６およびソース電極６
ａと重なりを有して形成される。
【００４０】以上の工程により形成されたＴＦＴアレイ
基板（第一の基板）と対向基板（第二の基板）を貼り合
わせ、この間に液晶材料を注入すると共に、ゲート電極
配線２およびソース電極配線６に画像信号を送信する回
路を接続し、バックライトユニットを取り付けることに
より所望の液晶表示装置を構成する。
基板（第一の基板）と対向基板（第二の基板）を貼り合
わせ、この間に液晶材料を注入すると共に、ゲート電極
配線２およびソース電極配線６に画像信号を送信する回
路を接続し、バックライトユニットを取り付けることに
より所望の液晶表示装置を構成する。
【００４１】なお、本実施の形態では、ゲート電極配線
２、共通配線３およびソース電極配線７すべてを二層膜
構造としたが、全ての配線を二層膜構造にしなくともよ
い。また、本実施の形態では、チャネルエッチ型ＴＦＴ
アレイ構造の液晶表示装置について説明したが、エッチ
ングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適
用できる。
２、共通配線３およびソース電極配線７すべてを二層膜
構造としたが、全ての配線を二層膜構造にしなくともよ
い。また、本実施の形態では、チャネルエッチ型ＴＦＴ
アレイ構造の液晶表示装置について説明したが、エッチ
ングストッパ型ＴＦＴアレイ構造の液晶表示装置にも適
用できる。
【００４２】本実施の形態によれば、実施の形態１と同
様の効果が得られると共に、ゲート電極配線２およびソ
ース電極配線６は二層膜構造を有するため、配線抵抗が
小さくなって電極配線の細線化が可能となることから開
口率の向上を図れ、かつ断線等による歩留り低下を防止
できる。また、電極配線を構成する金属膜を薄膜化で
き、製造コストを低減できる。
様の効果が得られると共に、ゲート電極配線２およびソ
ース電極配線６は二層膜構造を有するため、配線抵抗が
小さくなって電極配線の細線化が可能となることから開
口率の向上を図れ、かつ断線等による歩留り低下を防止
できる。また、電極配線を構成する金属膜を薄膜化で
き、製造コストを低減できる。
【００４３】実施の形態４．図１４はこの発明の実施の
形態４によるスイッチング素子としてＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面
図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲー
ト電極配線部、電極配線の交差部および共通配線の端子
変換部の断面をそれぞれ示している。図において、３１
はＴＦＴ１３上に形成されたパッシベーション膜であ
る。なお、図２〜図４と同一部分には同符号を付し説明
を省略する。
形態４によるスイッチング素子としてＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面
図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲー
ト電極配線部、電極配線の交差部および共通配線の端子
変換部の断面をそれぞれ示している。図において、３１
はＴＦＴ１３上に形成されたパッシベーション膜であ
る。なお、図２〜図４と同一部分には同符号を付し説明
を省略する。
【００４４】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。まず、
図１４（ａ）に示すように、透明絶縁性基板１の表面に
スパッタ法等を用いてＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｔ
ａおよびＣｕのいずれか、あるいはこれらを主成分とす
る合金、あるいはこれらの積層膜を成膜し、フォトリソ
グラフィ法により形成したレジストを用いてパターニン
グして、ゲート電極配線２、ゲート電極２ａおよび共通
配線３を形成する。次に、図１４（ｂ）に示すように、
プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成する
窒化シリコン、ａ−Ｓｉ、ｎ+ - ａ−Ｓｉを順次成膜し
た後、フォトリソグラフィ法により形成したレジストを
用いて同一パターンに順次パターニングして、ゲート絶
縁膜およびａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ膜からなる半導
体層５を形成する。なお、同一形状を有するゲート絶縁
膜４および半導体層５は、ゲート電極２ａ上、保持容量
１４が形成される共通配線３上および配線交差部１６に
形成される。
ＴＦＴアレイ基板の製造工程について説明する。まず、
図１４（ａ）に示すように、透明絶縁性基板１の表面に
スパッタ法等を用いてＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｔ
ａおよびＣｕのいずれか、あるいはこれらを主成分とす
る合金、あるいはこれらの積層膜を成膜し、フォトリソ
グラフィ法により形成したレジストを用いてパターニン
グして、ゲート電極配線２、ゲート電極２ａおよび共通
配線３を形成する。次に、図１４（ｂ）に示すように、
プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成する
窒化シリコン、ａ−Ｓｉ、ｎ+ - ａ−Ｓｉを順次成膜し
た後、フォトリソグラフィ法により形成したレジストを
用いて同一パターンに順次パターニングして、ゲート絶
縁膜およびａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ膜からなる半導
体層５を形成する。なお、同一形状を有するゲート絶縁
膜４および半導体層５は、ゲート電極２ａ上、保持容量
１４が形成される共通配線３上および配線交差部１６に
形成される。
【００４５】次に、図１４（ｃ）に示すように、スパッ
タ法によりゲート電極配線２等を構成する金属と選択的
エッチングが可能な金属薄膜（Ａｌ、Ｃｒ、Ｍｏ、Ｗ、
Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主
成分とする合金、あるいはこれらの積層膜等）を成膜
し、フォトリソグラフィ法により形成したレジストを用
いてパターニングして、ソース電極配線６、ソース電極
６ａ、ドレイン電極７および共通引き出し配線８を形成
すると共に、ソース電極６ａおよびドレイン電極７に覆
われていない部分のゲート電極２ａ上のｎ+ - ａ−Ｓｉ
膜をドライエッチング法等によりエッチングしてチャネ
ル部９を形成し、ＴＦＴ１３を形成する。
タ法によりゲート電極配線２等を構成する金属と選択的
エッチングが可能な金属薄膜（Ａｌ、Ｃｒ、Ｍｏ、Ｗ、
Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこれらを主
成分とする合金、あるいはこれらの積層膜等）を成膜
し、フォトリソグラフィ法により形成したレジストを用
いてパターニングして、ソース電極配線６、ソース電極
６ａ、ドレイン電極７および共通引き出し配線８を形成
すると共に、ソース電極６ａおよびドレイン電極７に覆
われていない部分のゲート電極２ａ上のｎ+ - ａ−Ｓｉ
膜をドライエッチング法等によりエッチングしてチャネ
ル部９を形成し、ＴＦＴ１３を形成する。
【００４６】次に、窒化シリコンを１００ｎｍ程度成膜
し、パッシベーション膜３１を形成する。次に、ＴＦＴ
１３および配線による段差を吸収して表面が平坦化され
るように感光性を有するアクリル系透明樹脂を塗布し、
フォトリソグラフィ法によりパターニングして、ドレイ
ン電極７の共通配線３と対向し保持容量１４を形成して
いる部分上にコンタクトホール１１を形成する。その
後、焼成を行い層間絶縁膜１０を形成する。続いて、層
間絶縁膜１０をマスクとしてコンタクトホール１１によ
り露出したドレイン電極７上のパッシベーション膜３１
をエッチングし、コンタクトホール１１にドレイン電極
７を露出させる（図１４（ｄ））。
し、パッシベーション膜３１を形成する。次に、ＴＦＴ
１３および配線による段差を吸収して表面が平坦化され
るように感光性を有するアクリル系透明樹脂を塗布し、
フォトリソグラフィ法によりパターニングして、ドレイ
ン電極７の共通配線３と対向し保持容量１４を形成して
いる部分上にコンタクトホール１１を形成する。その
後、焼成を行い層間絶縁膜１０を形成する。続いて、層
間絶縁膜１０をマスクとしてコンタクトホール１１によ
り露出したドレイン電極７上のパッシベーション膜３１
をエッチングし、コンタクトホール１１にドレイン電極
７を露出させる（図１４（ｄ））。
【００４７】次に、図１４（ｅ）に示すように、スパッ
タ法等を用いてＩＴＯ、酸化インジウム、酸化スズ等の
透明導電膜を成膜した後、フォトリソグラフィ法により
形成したレジストを用いてパターニングして、画素電極
１２を形成する。このとき、画素電極１２はコンタクト
ホール１１を介してドレイン電極７と電気的に接続され
る。なお、画素電極１２は、ゲート電極配線２、ゲート
電極２ａ、ソース電極配線６およびソース電極６ａと重
なりを有して形成される。
タ法等を用いてＩＴＯ、酸化インジウム、酸化スズ等の
透明導電膜を成膜した後、フォトリソグラフィ法により
形成したレジストを用いてパターニングして、画素電極
１２を形成する。このとき、画素電極１２はコンタクト
ホール１１を介してドレイン電極７と電気的に接続され
る。なお、画素電極１２は、ゲート電極配線２、ゲート
電極２ａ、ソース電極配線６およびソース電極６ａと重
なりを有して形成される。
【００４８】以上の工程により形成されたＴＦＴアレイ
基板（第一の基板）と対向基板（第二の基板）を貼り合
わせ、この間に液晶材料を注入すると共に、ゲート電極
配線２およびソース電極配線６に画像信号を送信する回
路を接続し、バックライトユニットを取り付けることに
より所望の液晶表示装置を構成する。
基板（第一の基板）と対向基板（第二の基板）を貼り合
わせ、この間に液晶材料を注入すると共に、ゲート電極
配線２およびソース電極配線６に画像信号を送信する回
路を接続し、バックライトユニットを取り付けることに
より所望の液晶表示装置を構成する。
【００４９】なお、本実施の形態では、チャネルエッチ
型ＴＦＴアレイ構造の液晶表示装置について説明した
が、エッチングストッパ型ＴＦＴアレイ構造の液晶表示
装置にも適用できる。
型ＴＦＴアレイ構造の液晶表示装置について説明した
が、エッチングストッパ型ＴＦＴアレイ構造の液晶表示
装置にも適用できる。
【００５０】本実施の形態によれば、実施の形態１と同
様の効果が得られると共に、ＴＦＴ１３上にはパッシベ
ーション膜３１が形成されているため、ＴＦＴ特性が安
定してこれの起因する表示不良を防止できる。なお、層
間絶縁膜１０をマスクとしてのパッシベーション膜３１
のエッチング工程では、パッシベーション膜３１は１０
０ｎｍ程度の薄膜により構成するためエッチング時間は
短く、層間絶縁膜１０の膜減りは小さいため、層間絶縁
膜１０のピンホールを介しての短絡による歩留り低下
や、層間絶縁膜１０上の画素電極１２と下層のゲート電
極配線２やソース電極配線６との重なり容量の増加を誘
発せず、輝度変化やクロストーク、ショットムラ等の表
示不良の発生を抑制できる。
様の効果が得られると共に、ＴＦＴ１３上にはパッシベ
ーション膜３１が形成されているため、ＴＦＴ特性が安
定してこれの起因する表示不良を防止できる。なお、層
間絶縁膜１０をマスクとしてのパッシベーション膜３１
のエッチング工程では、パッシベーション膜３１は１０
０ｎｍ程度の薄膜により構成するためエッチング時間は
短く、層間絶縁膜１０の膜減りは小さいため、層間絶縁
膜１０のピンホールを介しての短絡による歩留り低下
や、層間絶縁膜１０上の画素電極１２と下層のゲート電
極配線２やソース電極配線６との重なり容量の増加を誘
発せず、輝度変化やクロストーク、ショットムラ等の表
示不良の発生を抑制できる。
【００５１】実施の形態５．図１５はこの発明の実施の
形態５によるスイッチング素子としてＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面
図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲー
ト電極配線部、電極配線の交差部および共通配線の端子
変換部の断面をそれぞれ示している。なお、図中の符号
は図１４と同一であるので説明を省略する。
形態５によるスイッチング素子としてＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面
図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲー
ト電極配線部、電極配線の交差部および共通配線の端子
変換部の断面をそれぞれ示している。なお、図中の符号
は図１４と同一であるので説明を省略する。
【００５２】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。まず、
図１５（ａ）、１５（ｂ）、１５（ｃ）に示すように、
実施の形態１と同様の方法により透明絶縁性基板１上に
ゲート電極配線２、ゲート電極２ａ、共通配線３、ゲー
ト絶縁膜４、半導体層５、ソース電極配線６、ソース電
極６ａ、ドレイン電極７、共通引き出し配線８およびＴ
ＦＴ１３を順次形成する。
ＴＦＴアレイ基板の製造工程について説明する。まず、
図１５（ａ）、１５（ｂ）、１５（ｃ）に示すように、
実施の形態１と同様の方法により透明絶縁性基板１上に
ゲート電極配線２、ゲート電極２ａ、共通配線３、ゲー
ト絶縁膜４、半導体層５、ソース電極配線６、ソース電
極６ａ、ドレイン電極７、共通引き出し配線８およびＴ
ＦＴ１３を順次形成する。
【００５３】次に、ＴＦＴ１３を形成した後、ソース電
極配線６をパターニングするために形成したレジストを
剥離する前に、窒化シリコンを１００ｎｍ程度成膜して
パッシベーション膜３１を形成した後、レジストを除去
することにより、レジスト上の窒化シリコン膜（パッシ
ベーション膜３１）を同時にリフトオフ法により剥離
し、ソース電極配線６、ソース電極６ａ、ドレイン電極
７、共通引き出し配線８上の窒化シリコン膜（パッシベ
ーション膜３１）を除去する。次に、ＴＦＴ１３および
配線による段差を吸収して表面が平坦化されるように感
光性を有するアクリル系透明樹脂を塗布し、フォトリソ
グラフィ法によりパターニングして、ドレイン電極７の
共通配線３と対向し保持容量１４を形成している部分上
にコンタクトホール１１を形成する（図１５（ｄ））。
極配線６をパターニングするために形成したレジストを
剥離する前に、窒化シリコンを１００ｎｍ程度成膜して
パッシベーション膜３１を形成した後、レジストを除去
することにより、レジスト上の窒化シリコン膜（パッシ
ベーション膜３１）を同時にリフトオフ法により剥離
し、ソース電極配線６、ソース電極６ａ、ドレイン電極
７、共通引き出し配線８上の窒化シリコン膜（パッシベ
ーション膜３１）を除去する。次に、ＴＦＴ１３および
配線による段差を吸収して表面が平坦化されるように感
光性を有するアクリル系透明樹脂を塗布し、フォトリソ
グラフィ法によりパターニングして、ドレイン電極７の
共通配線３と対向し保持容量１４を形成している部分上
にコンタクトホール１１を形成する（図１５（ｄ））。
【００５４】次に、図１５（ｅ）に示すように、スパッ
タ法等を用いてＩＴＯ、酸化インジウム、酸化スズ等の
透明導電膜を成膜した後、フォトリソグラフィ法により
形成したレジストを用いてパターニングして、画素電極
１２を形成する。このとき、画素電極１２はコンタクト
ホール１１を介してドレイン電極７と電気的に接続され
る。なお、画素電極１２は、ゲート電極配線２、ゲート
電極２ａ、ソース電極配線６およびソース電極６ａと重
なりを有して形成される。
タ法等を用いてＩＴＯ、酸化インジウム、酸化スズ等の
透明導電膜を成膜した後、フォトリソグラフィ法により
形成したレジストを用いてパターニングして、画素電極
１２を形成する。このとき、画素電極１２はコンタクト
ホール１１を介してドレイン電極７と電気的に接続され
る。なお、画素電極１２は、ゲート電極配線２、ゲート
電極２ａ、ソース電極配線６およびソース電極６ａと重
なりを有して形成される。
【００５５】以上の工程により形成されたＴＦＴアレイ
基板（第一の基板）と対向基板（第二の基板）を貼り合
わせ、この間に液晶材料を注入すると共に、ゲート電極
配線２およびソース電極配線６に画像信号を送信する回
路を接続し、バックライトユニットを取り付けることに
より所望の液晶表示装置を構成する。
基板（第一の基板）と対向基板（第二の基板）を貼り合
わせ、この間に液晶材料を注入すると共に、ゲート電極
配線２およびソース電極配線６に画像信号を送信する回
路を接続し、バックライトユニットを取り付けることに
より所望の液晶表示装置を構成する。
【００５６】なお、本実施の形態では、パッシベーショ
ン膜３１の膜厚を１００ｎｍ程度としたが、５０ｎｍ程
度でもパッシベーション膜としての効果が得られる。ま
た、パッシベーション膜３１の膜厚を厚くすることによ
り、ソース電極配線６やソース電極６ａ、ドレイン電極
７パターンによる段差を平坦化する効果が大きくなるた
め、４００ｎｍ程度まで厚膜化してもよい。また、本実
施の形態を、実施の形態３に示したソース電極配線６お
よびゲート電極配線２を二層膜構造とするＴＦＴアレイ
に適用してもよく、この場合、二層膜化されたゲート電
極配線２に対しても平坦化の効果をが得られる。また、
本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造
の液晶表示装置について説明したが、エッチングストッ
パ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
ン膜３１の膜厚を１００ｎｍ程度としたが、５０ｎｍ程
度でもパッシベーション膜としての効果が得られる。ま
た、パッシベーション膜３１の膜厚を厚くすることによ
り、ソース電極配線６やソース電極６ａ、ドレイン電極
７パターンによる段差を平坦化する効果が大きくなるた
め、４００ｎｍ程度まで厚膜化してもよい。また、本実
施の形態を、実施の形態３に示したソース電極配線６お
よびゲート電極配線２を二層膜構造とするＴＦＴアレイ
に適用してもよく、この場合、二層膜化されたゲート電
極配線２に対しても平坦化の効果をが得られる。また、
本実施の形態では、チャネルエッチ型ＴＦＴアレイ構造
の液晶表示装置について説明したが、エッチングストッ
パ型ＴＦＴアレイ構造の液晶表示装置にも適用できる。
【００５７】本実施の形態によれば、ＴＦＴ１３のチャ
ネル部上にはパッシベーション膜３１が形成されるた
め、実施の形態４と同様の効果が得られると共に、パッ
シベーション膜３１の除去はリフトオフ法を用いるた
め、製造工程数は増加しない。さらに、ソース電極配線
６やソース電極６ａ、ドレイン電極７パターンによる段
差がパッシベーション膜３１により平坦化されるため、
ソース電極配線６上等の層間絶縁膜１０の膜厚が実効的
に厚くなり、層間絶縁膜１０上の画素電極１２と下層の
ソース電極配線６との重なり容量が小さくなる。また、
層間絶縁膜１０を構成する高価な感光性を有する透明樹
脂の膜厚を予め薄く形成することも可能となり、製造コ
ストを低減できる。
ネル部上にはパッシベーション膜３１が形成されるた
め、実施の形態４と同様の効果が得られると共に、パッ
シベーション膜３１の除去はリフトオフ法を用いるた
め、製造工程数は増加しない。さらに、ソース電極配線
６やソース電極６ａ、ドレイン電極７パターンによる段
差がパッシベーション膜３１により平坦化されるため、
ソース電極配線６上等の層間絶縁膜１０の膜厚が実効的
に厚くなり、層間絶縁膜１０上の画素電極１２と下層の
ソース電極配線６との重なり容量が小さくなる。また、
層間絶縁膜１０を構成する高価な感光性を有する透明樹
脂の膜厚を予め薄く形成することも可能となり、製造コ
ストを低減できる。
【００５８】実施の形態６．実施の形態４および５で
は、ＴＦＴ１３の特性を安定化させるためにパッシベー
ション膜３１を形成したが、ＴＦＴ１３形成後の基板表
面に水素化処理等の界面処理を施すことによっても、Ｔ
ＦＴ１３特性の安定化が図られ、実施の形態４と同様の
効果が得られる。図１６はこの発明の実施の形態６によ
るスイッチング素子としてＴＦＴを搭載した液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図で、ソー
ス電極配線部、ＴＦＴ部、保持容量部、ゲート電極配線
部、電極配線の交差部および共通配線の端子変換部の断
面をそれぞれ示している。なお、図中の符号は図２〜図
４と同様であるので説明を省略する。
は、ＴＦＴ１３の特性を安定化させるためにパッシベー
ション膜３１を形成したが、ＴＦＴ１３形成後の基板表
面に水素化処理等の界面処理を施すことによっても、Ｔ
ＦＴ１３特性の安定化が図られ、実施の形態４と同様の
効果が得られる。図１６はこの発明の実施の形態６によ
るスイッチング素子としてＴＦＴを搭載した液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図で、ソー
ス電極配線部、ＴＦＴ部、保持容量部、ゲート電極配線
部、電極配線の交差部および共通配線の端子変換部の断
面をそれぞれ示している。なお、図中の符号は図２〜図
４と同様であるので説明を省略する。
【００５９】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。まず、
図１６（ａ）、１６（ｂ）、１６（ｃ）に示すように、
実施の形態１と同様の方法により透明絶縁性基板１上に
ゲート電極配線２、ゲート電極２ａ、共通配線３、ゲー
ト絶縁膜４、半導体層５、ソース電極配線６、ソース電
極６ａ、ドレイン電極７、共通引き出し配線８およびＴ
ＦＴ１３を順次形成する。
ＴＦＴアレイ基板の製造工程について説明する。まず、
図１６（ａ）、１６（ｂ）、１６（ｃ）に示すように、
実施の形態１と同様の方法により透明絶縁性基板１上に
ゲート電極配線２、ゲート電極２ａ、共通配線３、ゲー
ト絶縁膜４、半導体層５、ソース電極配線６、ソース電
極６ａ、ドレイン電極７、共通引き出し配線８およびＴ
ＦＴ１３を順次形成する。
【００６０】次に、ＴＦＴ１３を形成した後、この基板
を３００゜Ｃで１時間水素プラズマにさらすことにより
基板表面に水酸化処理を施す。その後、実施の形態１と
同様の方法により層間絶縁膜１０、コンタクトホール１
１および画素電極１２を形成してＴＦＴアレイ基板を形
成し、所望の液晶表示装置を構成する。
を３００゜Ｃで１時間水素プラズマにさらすことにより
基板表面に水酸化処理を施す。その後、実施の形態１と
同様の方法により層間絶縁膜１０、コンタクトホール１
１および画素電極１２を形成してＴＦＴアレイ基板を形
成し、所望の液晶表示装置を構成する。
【００６１】なお、本実施の形態では、ＴＦＴ１３の特
性安定化のためにプラズマ処理により水素化を用いた
が、他の手法を用いてＴＦＴ１３のチャネル部の界面処
理を行ってもよい。
性安定化のためにプラズマ処理により水素化を用いた
が、他の手法を用いてＴＦＴ１３のチャネル部の界面処
理を行ってもよい。
【００６２】実施の形態７．図１７はこの発明の実施の
形態７によるスイッチング素子としてＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面
図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲー
ト電極配線部、電極配線の交差部および共通配線の端子
変換部の断面をそれぞれ示している。なお、図中の符号
は図７〜図９と同一であるので説明を省略する。
形態７によるスイッチング素子としてＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面
図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲー
ト電極配線部、電極配線の交差部および共通配線の端子
変換部の断面をそれぞれ示している。なお、図中の符号
は図７〜図９と同一であるので説明を省略する。
【００６３】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。まず、
図１７（ａ）に示すように、実施の形態２と同様の方法
により、ゲート電極配線２、ゲート電極２ａおよび共通
配線３を形成する。次に、図１７（ｂ）に示すように、
プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成する
窒化シリコンを４００ｎｍ、ａ−Ｓｉ、ｎ+ - ａ−Ｓｉ
を順次成膜した後、フォトリソグラフィ法により形成し
たレジストを用い同一パターンで順次パターニングし
て、ゲート絶縁膜４およびａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ
膜からなる半導体層５を形成する。このとき、ゲート絶
縁膜４のエッチング部分は、成膜膜厚４００ｎｍに対し
て残膜厚が２００ｎｍになるまでエッチングする。な
お、同一形状を有するゲート絶縁膜４および半導体層５
は、ゲート電極２ａ上および配線交差部１６に形成され
る。すなわち、保持容量１４を構成する共通配線３上の
半導体層ａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ膜）５は除去さ
れ、この部分には膜厚２００ｎｍのゲート絶縁膜４のみ
が形成される。
ＴＦＴアレイ基板の製造工程について説明する。まず、
図１７（ａ）に示すように、実施の形態２と同様の方法
により、ゲート電極配線２、ゲート電極２ａおよび共通
配線３を形成する。次に、図１７（ｂ）に示すように、
プラズマＣＶＤ法等を用いてゲート絶縁膜４を構成する
窒化シリコンを４００ｎｍ、ａ−Ｓｉ、ｎ+ - ａ−Ｓｉ
を順次成膜した後、フォトリソグラフィ法により形成し
たレジストを用い同一パターンで順次パターニングし
て、ゲート絶縁膜４およびａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ
膜からなる半導体層５を形成する。このとき、ゲート絶
縁膜４のエッチング部分は、成膜膜厚４００ｎｍに対し
て残膜厚が２００ｎｍになるまでエッチングする。な
お、同一形状を有するゲート絶縁膜４および半導体層５
は、ゲート電極２ａ上および配線交差部１６に形成され
る。すなわち、保持容量１４を構成する共通配線３上の
半導体層ａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ膜）５は除去さ
れ、この部分には膜厚２００ｎｍのゲート絶縁膜４のみ
が形成される。
【００６４】その後、図１７（ｃ）、図１７（ｄ）、図
１７（ｅ）に示すように、実施の形態２と同様の方法に
より、ソース電極配線６、ソース電極６ａ、ドレイン電
極７、共通引き出し配線８、ＴＦＴ１３、層間絶縁膜１
０、コンタクトホール１１、２８、２９および画素電極
１２、接続配線３０を形成してＴＦＴアレイ基板を形成
し、所望の液晶表示装置を構成する。
１７（ｅ）に示すように、実施の形態２と同様の方法に
より、ソース電極配線６、ソース電極６ａ、ドレイン電
極７、共通引き出し配線８、ＴＦＴ１３、層間絶縁膜１
０、コンタクトホール１１、２８、２９および画素電極
１２、接続配線３０を形成してＴＦＴアレイ基板を形成
し、所望の液晶表示装置を構成する。
【００６５】なお、本実施の形態は、保持容量１４を共
通配線３とドレイン電極７によって形成する場合につい
て説明したが、共通配線を有さず、ゲート電極配線とド
レイン電極を重ね合わせて保持容量を形成する構造の液
晶表示装置にも適用できる。また、本実施の形態では、
チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置につ
いて説明したが、エッチングストッパ型ＴＦＴアレイ構
造の液晶表示装置にも適用できる。
通配線３とドレイン電極７によって形成する場合につい
て説明したが、共通配線を有さず、ゲート電極配線とド
レイン電極を重ね合わせて保持容量を形成する構造の液
晶表示装置にも適用できる。また、本実施の形態では、
チャネルエッチ型ＴＦＴアレイ構造の液晶表示装置につ
いて説明したが、エッチングストッパ型ＴＦＴアレイ構
造の液晶表示装置にも適用できる。
【００６６】本実施の形態によれば、実施の形態２と同
様の効果が得られると共に、保持容量１４形成部の絶縁
膜が薄く形成されるため、実施の形態２と同じ容量の保
持容量を形成するための共通配線３とドレイン電極７と
の重なり面積を小さくでき、共通配線３を細線化できる
ため、画素の開口率の向上を図れる。さらに、保持容量
１４の層構成が金属／絶縁体／半導体とならないため、
容量に電圧依存性が生じない。
様の効果が得られると共に、保持容量１４形成部の絶縁
膜が薄く形成されるため、実施の形態２と同じ容量の保
持容量を形成するための共通配線３とドレイン電極７と
の重なり面積を小さくでき、共通配線３を細線化できる
ため、画素の開口率の向上を図れる。さらに、保持容量
１４の層構成が金属／絶縁体／半導体とならないため、
容量に電圧依存性が生じない。
【００６７】実施の形態８．図１８はこの発明の実施の
形態８によるスイッチング素子としてＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面
図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲー
ト電極配線部、電極配線の交差部および共通配線の端子
変換部の断面をそれぞれ示している。図において、３１
はＴＦＴ１３上に形成されたパッシベーション膜であ
る。なお、図７〜図９と同一部分には同符号を付し説明
を省略する。
形態８によるスイッチング素子としてＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面
図で、ソース電極配線部、ＴＦＴ部、保持容量部、ゲー
ト電極配線部、電極配線の交差部および共通配線の端子
変換部の断面をそれぞれ示している。図において、３１
はＴＦＴ１３上に形成されたパッシベーション膜であ
る。なお、図７〜図９と同一部分には同符号を付し説明
を省略する。
【００６８】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。まず、
図１８（ａ）、１８（ｂ）、１８（ｃ）に示すように、
実施の形態２と同様の方法により透明絶縁性基板１上に
ゲート電極配線２、ゲート電極２ａ、共通配線３、ゲー
ト絶縁膜４、半導体層５、ソース電極配線６、ソース電
極６ａ、ドレイン電極７、共通引き出し配線８およびＴ
ＦＴ１３を順次形成する。
ＴＦＴアレイ基板の製造工程について説明する。まず、
図１８（ａ）、１８（ｂ）、１８（ｃ）に示すように、
実施の形態２と同様の方法により透明絶縁性基板１上に
ゲート電極配線２、ゲート電極２ａ、共通配線３、ゲー
ト絶縁膜４、半導体層５、ソース電極配線６、ソース電
極６ａ、ドレイン電極７、共通引き出し配線８およびＴ
ＦＴ１３を順次形成する。
【００６９】次に、窒化シリコンを１００ｎｍ程度成膜
してパッシベーション膜３１を形成する。次に、ＴＦＴ
１３および配線による段差を吸収して表面が平坦化され
るように感光性を有するアクリル系透明樹脂を塗布し、
フォトリソグラフィ法によりパターニングして、ドレイ
ン電極７の共通配線３と対向し保持容量１４を形成して
いる部分上にコンタクトホール１１、および端子変換部
１５の共通引き出し配線８上と共通配線３上にコンタク
トホール２８、２９を形成する。その後、焼成を行い層
間絶縁膜１０を形成する。続いて、層間絶縁膜１０をマ
スクとしてコンタクトホール１１、２８、２９により露
出したドレイン電極７上と共通引き出し配線８上のパッ
シベーション膜３１、および共通配線３上のパッシベー
ション膜３１とゲート絶縁膜４をエッチングし、コンタ
クトホール１１にドレイン電極７、コンタクトホール２
８に共通引き出し配線８、およびコンタクトホール２９
に共通配線３を露出させる（図１８（ｄ））。その後、
図１８（ｅ）に示すように、実施の形態２と同様の方法
により画素電極１２および接続配線３０を形成してＴＦ
Ｔアレイ基板を形成し、所望の液晶表示装置を構成す
る。
してパッシベーション膜３１を形成する。次に、ＴＦＴ
１３および配線による段差を吸収して表面が平坦化され
るように感光性を有するアクリル系透明樹脂を塗布し、
フォトリソグラフィ法によりパターニングして、ドレイ
ン電極７の共通配線３と対向し保持容量１４を形成して
いる部分上にコンタクトホール１１、および端子変換部
１５の共通引き出し配線８上と共通配線３上にコンタク
トホール２８、２９を形成する。その後、焼成を行い層
間絶縁膜１０を形成する。続いて、層間絶縁膜１０をマ
スクとしてコンタクトホール１１、２８、２９により露
出したドレイン電極７上と共通引き出し配線８上のパッ
シベーション膜３１、および共通配線３上のパッシベー
ション膜３１とゲート絶縁膜４をエッチングし、コンタ
クトホール１１にドレイン電極７、コンタクトホール２
８に共通引き出し配線８、およびコンタクトホール２９
に共通配線３を露出させる（図１８（ｄ））。その後、
図１８（ｅ）に示すように、実施の形態２と同様の方法
により画素電極１２および接続配線３０を形成してＴＦ
Ｔアレイ基板を形成し、所望の液晶表示装置を構成す
る。
【００７０】なお、本実施の形態を実施の形態７に示し
た構造を有するＴＦＴアレイに適用しても同様の効果が
得られる。また、本実施の形態では、パッシベーション
膜３１の膜厚を１００ｎｍ程度としたが、５０ｎｍ程度
でもパッシベーション膜としての効果が得られる。
た構造を有するＴＦＴアレイに適用しても同様の効果が
得られる。また、本実施の形態では、パッシベーション
膜３１の膜厚を１００ｎｍ程度としたが、５０ｎｍ程度
でもパッシベーション膜としての効果が得られる。
【００７１】本実施の形態によれば、実施の形態２ある
いは実施の形態７と同様の効果が得られると共に、ＴＦ
Ｔ１３上にはパッシベーション膜３１が形成されている
ため、ＴＦＴ特性が安定してこれの起因する表示不良を
防止できる。なお、層間絶縁膜１０をマスクとしてのパ
ッシベーション膜３１およびゲート絶縁膜４のエッチン
グ工程では、ゲート絶縁膜４は２００ｎｍ、パッシベー
ション膜３１は１００ｎｍ程度の薄膜により構成するた
めエッチング時間は短く、層間絶縁膜１０の膜減りは小
さいため、層間絶縁膜１０のピンホールを介しての短絡
による歩留り低下や、層間絶縁膜１０上の画素電極１２
と下層のゲート電極配線２やソース電極配線６との重な
り容量の増加を誘発せず、輝度変化やクロストーク、シ
ョットムラ等の表示不良の発生を抑制できる。
いは実施の形態７と同様の効果が得られると共に、ＴＦ
Ｔ１３上にはパッシベーション膜３１が形成されている
ため、ＴＦＴ特性が安定してこれの起因する表示不良を
防止できる。なお、層間絶縁膜１０をマスクとしてのパ
ッシベーション膜３１およびゲート絶縁膜４のエッチン
グ工程では、ゲート絶縁膜４は２００ｎｍ、パッシベー
ション膜３１は１００ｎｍ程度の薄膜により構成するた
めエッチング時間は短く、層間絶縁膜１０の膜減りは小
さいため、層間絶縁膜１０のピンホールを介しての短絡
による歩留り低下や、層間絶縁膜１０上の画素電極１２
と下層のゲート電極配線２やソース電極配線６との重な
り容量の増加を誘発せず、輝度変化やクロストーク、シ
ョットムラ等の表示不良の発生を抑制できる。
【００７２】実施の形態９．図１９はこの発明の実施の
形態９によるスイッチング素子としてＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板を示す概略平面図で、
図１９（ａ）は表示領域外の端子変換部、図１９（ｂ）
は表示領域内の画素部を示している。図２０は図１９の
Ａ−Ｂ線に沿った部分、図２１は図１９のＣ−Ｄ線に沿
った部分、図２２は図１９のＥ−Ｆ線に沿った部分の製
造工程を示す断面図である。図において、３２は層間絶
縁膜１０の表面に形成された凹凸である。なお、図１〜
図４と同一部分には同符号を付し説明を省略する。
形態９によるスイッチング素子としてＴＦＴを搭載した
液晶表示装置のＴＦＴアレイ基板を示す概略平面図で、
図１９（ａ）は表示領域外の端子変換部、図１９（ｂ）
は表示領域内の画素部を示している。図２０は図１９の
Ａ−Ｂ線に沿った部分、図２１は図１９のＣ−Ｄ線に沿
った部分、図２２は図１９のＥ−Ｆ線に沿った部分の製
造工程を示す断面図である。図において、３２は層間絶
縁膜１０の表面に形成された凹凸である。なお、図１〜
図４と同一部分には同符号を付し説明を省略する。
【００７３】次に、本実施の形態による液晶表示装置の
ＴＦＴアレイ基板の製造工程について説明する。まず、
図２０（ａ）、図２１（ａ）、図２２（ａ）に示すよう
に、透明絶縁性基板１の表面にスパッタ法等を用いてＡ
ｌを２００ｎｍ成膜し、フォトリソグラフィ法により形
成したレジストを用いてパターニングして、ゲート電極
配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図２０（ｂ）、図２１（ｂ）、図２２（ｂ）に示
すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４
を構成する窒化シリコンを４００ｎｍ、ａ−Ｓｉを１５
０ｎｍ、ｎ+ - ａ−Ｓｉを３０ｎｍ順次成膜した後、フ
ォトリソグラフィ法により形成したレジストを用いて同
一パターンに順次パターニングして、ゲート絶縁膜４お
よびａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ膜からなる半導体層５
を形成する。なお、同一形状を有するゲート絶縁膜４お
よび半導体層５は、ゲート電極２ａ上、保持容量１４が
形成される共通配線３上および配線交差部１６に形成さ
れる。
ＴＦＴアレイ基板の製造工程について説明する。まず、
図２０（ａ）、図２１（ａ）、図２２（ａ）に示すよう
に、透明絶縁性基板１の表面にスパッタ法等を用いてＡ
ｌを２００ｎｍ成膜し、フォトリソグラフィ法により形
成したレジストを用いてパターニングして、ゲート電極
配線２、ゲート電極２ａおよび共通配線３を形成する。
次に、図２０（ｂ）、図２１（ｂ）、図２２（ｂ）に示
すように、プラズマＣＶＤ法等を用いてゲート絶縁膜４
を構成する窒化シリコンを４００ｎｍ、ａ−Ｓｉを１５
０ｎｍ、ｎ+ - ａ−Ｓｉを３０ｎｍ順次成膜した後、フ
ォトリソグラフィ法により形成したレジストを用いて同
一パターンに順次パターニングして、ゲート絶縁膜４お
よびａ−Ｓｉ膜とｎ+ - ａ−Ｓｉ膜からなる半導体層５
を形成する。なお、同一形状を有するゲート絶縁膜４お
よび半導体層５は、ゲート電極２ａ上、保持容量１４が
形成される共通配線３上および配線交差部１６に形成さ
れる。
【００７４】次に、図２０（ｃ）、図２１（ｃ）、図２
２（ｃ）に示すように、スパッタ法等を用いてＣｒを４
００ｎｍを成膜し、フォトリソグラフィ法により形成し
たレジストを用いてパターニングして、ソース電極配線
６、ソース電極６ａ、ドレイン電極７および共通引き出
し配線８を形成すると共に、ソース電極６ａおよびドレ
イン電極７に覆われていない部分のゲート電極２ａ上の
ｎ+ - ａ−Ｓｉ膜をドライエッチング法等によりエッチ
ングしてチャネル部９を形成し、ＴＦＴ１３を形成す
る。次に、図２０（ｄ）、図２１（ｄ）、図２２（ｄ）
に示すように、ＴＦＴ１３および配線による段差を吸収
して表面が平坦化されるように感光性を有するアクリル
系透明樹脂を塗布し、フォトリソグラフィ法によりパタ
ーニングして、ドレイン電極７の共通配線３と対向し保
持容量１４を形成している部分上にコンタクトホール１
１を形成すると同時に、表示領域内の層間絶縁膜１０表
面に微小な凹凸３２を形成する。その後、焼成を行い層
間絶縁膜１０を形成する。
２（ｃ）に示すように、スパッタ法等を用いてＣｒを４
００ｎｍを成膜し、フォトリソグラフィ法により形成し
たレジストを用いてパターニングして、ソース電極配線
６、ソース電極６ａ、ドレイン電極７および共通引き出
し配線８を形成すると共に、ソース電極６ａおよびドレ
イン電極７に覆われていない部分のゲート電極２ａ上の
ｎ+ - ａ−Ｓｉ膜をドライエッチング法等によりエッチ
ングしてチャネル部９を形成し、ＴＦＴ１３を形成す
る。次に、図２０（ｄ）、図２１（ｄ）、図２２（ｄ）
に示すように、ＴＦＴ１３および配線による段差を吸収
して表面が平坦化されるように感光性を有するアクリル
系透明樹脂を塗布し、フォトリソグラフィ法によりパタ
ーニングして、ドレイン電極７の共通配線３と対向し保
持容量１４を形成している部分上にコンタクトホール１
１を形成すると同時に、表示領域内の層間絶縁膜１０表
面に微小な凹凸３２を形成する。その後、焼成を行い層
間絶縁膜１０を形成する。
【００７５】次に、図２０（ｅ）、図２１（ｅ）、図２
２（ｅ）に示すように、スパッタ法等を用いてＡｌを１
００ｎｍ成膜した後、フォトリソグラフィ法により形成
したレジストを用いてパターニングして、画素電極１２
を形成する。このとき、画素電極１２はコンタクトホー
ル１１を介してドレイン電極７と電気的に接続される。
なお、画素電極１２は層間絶縁膜１０に形成された凹凸
３２により、反射電極を兼ねている。また、画素電極１
２は、図１９（ｂ）に示すように、ゲート電極配線２お
よびソース電極配線６と層間絶縁膜１０を介して重なり
部分を有して形成される。
２（ｅ）に示すように、スパッタ法等を用いてＡｌを１
００ｎｍ成膜した後、フォトリソグラフィ法により形成
したレジストを用いてパターニングして、画素電極１２
を形成する。このとき、画素電極１２はコンタクトホー
ル１１を介してドレイン電極７と電気的に接続される。
なお、画素電極１２は層間絶縁膜１０に形成された凹凸
３２により、反射電極を兼ねている。また、画素電極１
２は、図１９（ｂ）に示すように、ゲート電極配線２お
よびソース電極配線６と層間絶縁膜１０を介して重なり
部分を有して形成される。
【００７６】以上の工程により形成されたＴＦＴアレイ
基板（第一の基板）と対向基板（第二の基板）を貼り合
わせ、この間に液晶材料を注入すると共に、ゲート電極
配線２およびソース電極配線６に画像信号を送信する回
路を接続することにより所望の反射型液晶表示装置を構
成する。このようにして形成された反射型液晶表示装置
では、ＴＦＴ１３および配線に起因する段差は層間絶縁
膜１０により平坦化されるため、段差に起因する配向異
常は発生しない。また、画素電極１２はソース電極配線
６およびゲート電極配線２と層間絶縁膜１０を介して重
ね合わされているため、電極配線の電界に起因する配向
異常も生じない。
基板（第一の基板）と対向基板（第二の基板）を貼り合
わせ、この間に液晶材料を注入すると共に、ゲート電極
配線２およびソース電極配線６に画像信号を送信する回
路を接続することにより所望の反射型液晶表示装置を構
成する。このようにして形成された反射型液晶表示装置
では、ＴＦＴ１３および配線に起因する段差は層間絶縁
膜１０により平坦化されるため、段差に起因する配向異
常は発生しない。また、画素電極１２はソース電極配線
６およびゲート電極配線２と層間絶縁膜１０を介して重
ね合わされているため、電極配線の電界に起因する配向
異常も生じない。
【００７７】なお、本実施の形態では、ゲート電極２ａ
層を２００ｎｍのＡｌ膜を用いて構成したが、膜厚、材
料ともこれに限定されるものではなく、膜厚は１００ｎ
ｍ〜５００ｎｍ、材料はＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、
ＴａおよびＣｕのいずれか、あるいはこれらを主成分と
する合金、あるいはこれらの積層膜でもよい。これは、
ソース電極６ａ、ドレイン電極７層および画素電極１２
に関しても同様であるが、ソース電極配線６を構成する
材料は、ゲート電極配線２等を構成する材料と選択的エ
ッチングが可能な材料を用いる。ただし、ゲート絶縁膜
４の一部を残す構成を有するＴＦＴアレイに適用した場
合においては、この限りではない。また、画素電極１２
の膜厚は２０ｎｍ〜２００ｎｍが望ましい。また、配線
が交差する部分での上層の段差切れを防止するために、
ゲート電極配線２層およびゲート絶縁膜４のパターニン
グ工程において、テーパエッチングを用いることが望ま
しい。また、層間絶縁膜１０を構成する材料としては、
反射型の液晶表示装置であるので、レジスト等の感光性
を有する不透明樹脂を用いてもよい。また、支持基板と
して、透明絶縁性基板１の代わりに不透明な絶縁性基板
を用いてもよい。
層を２００ｎｍのＡｌ膜を用いて構成したが、膜厚、材
料ともこれに限定されるものではなく、膜厚は１００ｎ
ｍ〜５００ｎｍ、材料はＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、
ＴａおよびＣｕのいずれか、あるいはこれらを主成分と
する合金、あるいはこれらの積層膜でもよい。これは、
ソース電極６ａ、ドレイン電極７層および画素電極１２
に関しても同様であるが、ソース電極配線６を構成する
材料は、ゲート電極配線２等を構成する材料と選択的エ
ッチングが可能な材料を用いる。ただし、ゲート絶縁膜
４の一部を残す構成を有するＴＦＴアレイに適用した場
合においては、この限りではない。また、画素電極１２
の膜厚は２０ｎｍ〜２００ｎｍが望ましい。また、配線
が交差する部分での上層の段差切れを防止するために、
ゲート電極配線２層およびゲート絶縁膜４のパターニン
グ工程において、テーパエッチングを用いることが望ま
しい。また、層間絶縁膜１０を構成する材料としては、
反射型の液晶表示装置であるので、レジスト等の感光性
を有する不透明樹脂を用いてもよい。また、支持基板と
して、透明絶縁性基板１の代わりに不透明な絶縁性基板
を用いてもよい。
【００７８】また、本実施の形態は、保持容量１４を共
通配線３とドレイン電極７によって形成する場合につい
て説明したが、共通配線を有さず、ゲート電極配線とド
レイン電極を重ね合わせて保持容量を形成する構造の液
晶表示装置にも適用できる。また、本実施の形態では、
画素電極１２をゲート電極配線２とソース電極配線６の
両方に重ねて形成したが、一方の電極配線のみと重ね
る、もしくは重なりを有しない構造の液晶表示装置にも
適用できる。また、本実施の形態では、チャネルエッチ
型ＴＦＴアレイ構造の液晶表示装置について説明した
が、エッチングストッパ型ＴＦＴアレイ構造の液晶表示
装置にも適用できる。
通配線３とドレイン電極７によって形成する場合につい
て説明したが、共通配線を有さず、ゲート電極配線とド
レイン電極を重ね合わせて保持容量を形成する構造の液
晶表示装置にも適用できる。また、本実施の形態では、
画素電極１２をゲート電極配線２とソース電極配線６の
両方に重ねて形成したが、一方の電極配線のみと重ね
る、もしくは重なりを有しない構造の液晶表示装置にも
適用できる。また、本実施の形態では、チャネルエッチ
型ＴＦＴアレイ構造の液晶表示装置について説明した
が、エッチングストッパ型ＴＦＴアレイ構造の液晶表示
装置にも適用できる。
【００７９】本実施の形態によれば、反射型液晶表示装
置において実施の形態１と同様の効果が得られる。さら
に、表面に微小な凹凸３２を有する層間絶縁膜１０をマ
スクとしてのエッチング工程を有しないため、凹凸３２
の表面状態が保持され、反射電極の反射特性がプロセス
の変動を受けないため、歩留りの向上が図れる。また、
本実施の形態では、実施の形態１に示した構成を有する
ＴＦＴアレイを反射型の液晶表示装置に適用した場合に
ついて示したが、実施の形態２〜実施の形態８に示す構
成を有するＴＦＴアレイに対して、層間絶縁膜１０に表
面に微小な凹凸３２を形成すると共に、画素電極１２を
Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれ
か、あるいはこれらを主成分とする合金、あるいはこれ
らの積層膜で形成することにより適用でき、それぞれ同
様の効果が得られる。
置において実施の形態１と同様の効果が得られる。さら
に、表面に微小な凹凸３２を有する層間絶縁膜１０をマ
スクとしてのエッチング工程を有しないため、凹凸３２
の表面状態が保持され、反射電極の反射特性がプロセス
の変動を受けないため、歩留りの向上が図れる。また、
本実施の形態では、実施の形態１に示した構成を有する
ＴＦＴアレイを反射型の液晶表示装置に適用した場合に
ついて示したが、実施の形態２〜実施の形態８に示す構
成を有するＴＦＴアレイに対して、層間絶縁膜１０に表
面に微小な凹凸３２を形成すると共に、画素電極１２を
Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれ
か、あるいはこれらを主成分とする合金、あるいはこれ
らの積層膜で形成することにより適用でき、それぞれ同
様の効果が得られる。
【００８０】
【発明の効果】以上のように、この発明によれば、ＴＦ
Ｔや配線上に形成され、ＴＦＴや配線に起因する段差を
平坦化する層間絶縁膜を有するＴＦＴアレイにおいて、
ゲート絶縁膜を半導体層と同一マスクでパターニングす
ることにより、層間絶縁膜をマスクとしてのゲート絶縁
膜のエッチング工程が不要となって層間絶縁膜の膜減り
が生じず、層間絶縁膜のピンホールを介しての短絡や、
層間絶縁膜上の画素電極と下層配線との重なり容量の増
加を防止でき、良好な表示特性を有する高開口率の液晶
表示装置を高歩留りで得ることができる。また、層間絶
縁膜の膜減りを考慮する必要がなくなるため、高価な感
光性を有する透明樹脂の膜厚を予め薄く形成することも
可能となり、製造コストを低減できる。また、本発明に
よる液晶表示装置は、従来と比較して工程数の増加や新
規なプロセスを必要としない。また、ゲート絶縁膜が半
導体層と同一パターンにパターニングされているため、
配線交差部等を除いては、ソース電極配線層とゲート電
極配線層の間にはゲート絶縁膜が介在しないため、ゲー
ト電極配線とソース電極配線を互いの層で形成して二層
膜構造とすることができ、配線抵抗が小さくなることか
ら、配線の細線化や薄膜化が可能となる。また、保持容
量構成部分のゲート絶縁膜を薄膜化することにより、保
持容量構成部分の共通配線の細線化でき、開口率の向上
を図れる。また、本構成のＴＦＴアレイ構造は、パッシ
ベーション膜を有する構造にも適用でき、同様の効果が
得られる。また、本構成のＴＦＴアレイ構造は、反射型
の液晶表示装置にも適用できる。
Ｔや配線上に形成され、ＴＦＴや配線に起因する段差を
平坦化する層間絶縁膜を有するＴＦＴアレイにおいて、
ゲート絶縁膜を半導体層と同一マスクでパターニングす
ることにより、層間絶縁膜をマスクとしてのゲート絶縁
膜のエッチング工程が不要となって層間絶縁膜の膜減り
が生じず、層間絶縁膜のピンホールを介しての短絡や、
層間絶縁膜上の画素電極と下層配線との重なり容量の増
加を防止でき、良好な表示特性を有する高開口率の液晶
表示装置を高歩留りで得ることができる。また、層間絶
縁膜の膜減りを考慮する必要がなくなるため、高価な感
光性を有する透明樹脂の膜厚を予め薄く形成することも
可能となり、製造コストを低減できる。また、本発明に
よる液晶表示装置は、従来と比較して工程数の増加や新
規なプロセスを必要としない。また、ゲート絶縁膜が半
導体層と同一パターンにパターニングされているため、
配線交差部等を除いては、ソース電極配線層とゲート電
極配線層の間にはゲート絶縁膜が介在しないため、ゲー
ト電極配線とソース電極配線を互いの層で形成して二層
膜構造とすることができ、配線抵抗が小さくなることか
ら、配線の細線化や薄膜化が可能となる。また、保持容
量構成部分のゲート絶縁膜を薄膜化することにより、保
持容量構成部分の共通配線の細線化でき、開口率の向上
を図れる。また、本構成のＴＦＴアレイ構造は、パッシ
ベーション膜を有する構造にも適用でき、同様の効果が
得られる。また、本構成のＴＦＴアレイ構造は、反射型
の液晶表示装置にも適用できる。
【図１】 この発明の実施の形態１による液晶表示装置
のＴＦＴアレイ基板を示す概略平面図である。
のＴＦＴアレイ基板を示す概略平面図である。
【図２】 この発明の実施の形態１による液晶表示装置
のＴＦＴアレイ基板の製造工程を示す断面図である。
のＴＦＴアレイ基板の製造工程を示す断面図である。
【図３】 この発明の実施の形態１による液晶表示装置
のＴＦＴアレイ基板の製造工程を示す断面図である。
のＴＦＴアレイ基板の製造工程を示す断面図である。
【図４】 この発明の実施の形態１による液晶表示装置
のＴＦＴアレイ基板の製造工程を示す断面図である。
のＴＦＴアレイ基板の製造工程を示す断面図である。
【図５】 この発明の液晶表示装置の等価回路を示す図
である。
である。
【図６】 この発明の実施の形態２による液晶表示装置
のＴＦＴアレイ基板を示す概略平面図である。
のＴＦＴアレイ基板を示す概略平面図である。
【図７】 この発明の実施の形態２による液晶表示装置
のＴＦＴアレイ基板の製造工程を示す断面図である。
のＴＦＴアレイ基板の製造工程を示す断面図である。
【図８】 この発明の実施の形態２による液晶表示装置
のＴＦＴアレイ基板の製造工程を示す断面図である。
のＴＦＴアレイ基板の製造工程を示す断面図である。
【図９】 この発明の実施の形態２による液晶表示装置
のＴＦＴアレイ基板の製造工程を示す断面図である。
のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１０】 この発明の実施の形態３による液晶表示装
置のＴＦＴアレイ基板を示す概略平面図である。
置のＴＦＴアレイ基板を示す概略平面図である。
【図１１】 この発明の実施の形態３による液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図である。
置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１２】 この発明の実施の形態３による液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図である。
置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１３】 この発明の実施の形態３による液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図である。
置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１４】 この発明の実施の形態４による液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図である。
置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１５】 この発明の実施の形態５による液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図である。
置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１６】 この発明の実施の形態６による液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図である。
置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１７】 この発明の実施の形態７による液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図である。
置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１８】 この発明の実施の形態８による液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図である。
置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図１９】 この発明の実施の形態９による液晶表示装
置のＴＦＴアレイ基板を示す概略平面図である。
置のＴＦＴアレイ基板を示す概略平面図である。
【図２０】 この発明の実施の形態９による液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図である。
置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２１】 この発明の実施の形態９による液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図である。
置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２２】 この発明の実施の形態９による液晶表示装
置のＴＦＴアレイ基板の製造工程を示す断面図である。
置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２３】 従来のこの種液晶表示装置のＴＦＴアレイ
基板を示す概略平面図である。
基板を示す概略平面図である。
【図２４】 従来の液晶表示装置のＴＦＴアレイ基板の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図２５】 従来の液晶表示装置のＴＦＴアレイ基板の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図２６】 従来の液晶表示装置のＴＦＴアレイ基板の
製造工程を示す断面図である。
製造工程を示す断面図である。
１ 透明絶縁性基板、２ ゲート電極配線、２ａ ゲー
ト電極、２ｂ ゲート上層配線、３ 共通配線、３ｂ
共通上層配線、４ ゲート絶縁膜、５ 半導体層、６
ソース電極配線、６ａ ソース電極、６ｂ ソース下層
配線、７ ドレイン電極、８ 共通引き出し配線、９
チャネル部、１０ 層間絶縁膜、１１ コンタクトホー
ル、１２ 画素電極、１３ ＴＦＴ、１４ 保持容量、
１５ 端子変換部、１６ 配線交差部、１７ ゲート端
子、１８ ソース端子、１９ 共通端子、２２ 液晶容
量、２３、２４、２５、２６ 重なり容量、２８、２９
コンタクトホール、３０ 接続配線、３１ パッシベ
ーション膜、３２ 層間絶縁膜の凹凸。
ト電極、２ｂ ゲート上層配線、３ 共通配線、３ｂ
共通上層配線、４ ゲート絶縁膜、５ 半導体層、６
ソース電極配線、６ａ ソース電極、６ｂ ソース下層
配線、７ ドレイン電極、８ 共通引き出し配線、９
チャネル部、１０ 層間絶縁膜、１１ コンタクトホー
ル、１２ 画素電極、１３ ＴＦＴ、１４ 保持容量、
１５ 端子変換部、１６ 配線交差部、１７ ゲート端
子、１８ ソース端子、１９ 共通端子、２２ 液晶容
量、２３、２４、２５、２６ 重なり容量、２８、２９
コンタクトホール、３０ 接続配線、３１ パッシベ
ーション膜、３２ 層間絶縁膜の凹凸。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA26 JA29 JA35 JA38 JA42 JA44 JA46 JA47 JB13 JB23 JB32 JB33 JB38 JB51 JB56 JB63 JB69 KA05 KA07 KA12 KA16 KA18 KB14 KB23 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA35 MA37 MA41 NA07 NA25 PA06
Claims (20)
- 【請求項１】 透明絶縁性基板と、走査電極、走査電極
配線および共通配線と、半導体層と、上記走査電極、走
査電極配線および共通配線と上記半導体層の間に形成さ
れ、上記半導体層と同一形状を有する絶縁膜と、上記半
導体層と共に半導体素子を構成する第一の電極、第一の
電極配線および第二の電極と、上記走査電極、走査電極
配線、共通配線、半導体層、第一の電極、第一の電極配
線および第二の電極より上層に形成された透明樹脂から
なる層間絶縁膜と、上記層間絶縁膜上に形成され、上記
層間絶縁膜に形成されたコンタクトホールを介して上記
第二の電極と電気的に接続された透明導電膜からなる画
素電極と、上記第一の電極配線と同時に形成された共通
引き出し配線と上記共通配線が表示領域外で直接積層さ
れて電気的に接続された端子変換部を有する第一の基
板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。 - 【請求項２】 走査電極、走査電極配線、第一の電極、
第一の電極配線および第二の電極は、Ａｌ、Ｃｒ、Ｍ
ｏ、Ｗ、Ｔｉ、ＴａおよびＣｕのいずれか、あるいはこ
れらを主成分とする合金、あるいはこれらの積層膜によ
り構成され、かつ、上記走査電極配線層を構成する金属
と上記第一の電極配線層を構成する金属は、選択的にエ
ッチングが可能であることを特徴とする請求項１記載の
液晶表示装置。 - 【請求項３】 走査電極配線、共通配線および第一の電
極配線の少なくとも一つは、上記走査電極配線あるいは
共通配線と上記第一の電極配線との交差部以外で、上記
走査電極配線を構成する金属膜と上記第一の電極配線を
構成する金属膜の積層膜により構成される領域を有する
ことを特徴とする請求項２記載の液晶表示装置。 - 【請求項４】 透明絶縁性基板と、走査電極、走査電極
配線および共通配線と、半導体層と、上記走査電極、走
査電極配線および共通配線と上記半導体層の間に形成さ
れ、上記半導体層の形成領域以外では、一部を残してエ
ッチングされた絶縁膜と、上記半導体層と共に半導体素
子を構成する第一の電極、第一の電極配線および第二の
電極と、上記走査電極、走査電極配線、共通配線、半導
体層、第一の電極、第一の電極配線および第二の電極よ
り上層に形成された透明樹脂からなる層間絶縁膜と、上
記層間絶縁膜上に形成され、上記層間絶縁膜に形成され
たコンタクトホールを介して上記第二の電極と電気的に
接続された透明導電膜からなる画素電極と、上記画素電
極構成材料により形成され、上記第一の電極配線と同時
に形成された共通引き出し配線と上記共通配線を上記絶
縁膜と上記層間絶縁膜に形成されたコンタクトホールを
介して表示領域外で電気的に接続する接続配線を有する
第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。 - 【請求項５】 半導体層の形成領域以外でエッチング処
理された絶縁膜は、残膜の膜厚が３００ｎｍ以下である
ことを特徴とする請求項４記載の液晶表示装置。 - 【請求項６】 半導体層は、走査電極上の半導体素子構
成部、走査電極配線あるいは共通配線と第一の電極配線
あるいは共通引き出し配線との交差部、および上記共通
配線と第二の電極が対向している保持容量部に形成され
ることを特徴とする請求項１〜５のいずれか一項記載の
液晶表示装置。 - 【請求項７】 半導体層は、走査電極上の半導体素子構
成部、および走査電極配線あるいは共通配線と第一の電
極配線あるいは共通引き出し配線との交差部に形成さ
れ、上記共通配線と第二の電極が対向している保持容量
部には絶縁膜の残膜のみが形成されることを特徴とする
請求項５記載の液晶表示装置。 - 【請求項８】 第一の電極、第一の電極配線および第二
の電極形成層上にパッシベーション膜を有することを特
徴とする請求項１〜７のいずれか一項記載の液晶表示装
置。 - 【請求項９】 第一の電極、第一の電極配線および第二
の電極上にはパッシベーション膜を有しないことを特徴
とする請求項８記載の液晶表示装置。 - 【請求項１０】 画素電極は、走査電極配線および第一
の電極配線の少なくとも一方と重なり部分を有すること
を特徴とする請求項１〜９のいずれか一項記載の液晶表
示装置。 - 【請求項１１】 共通配線は、走査電極配線であること
を特徴とする請求項１〜１０のいずれか一項記載の液晶
表示装置。 - 【請求項１２】 層間絶縁膜表面に微小な凹凸を有する
と共に、画素電極がＡｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ
およびＣｕのいずれか、あるいはこれらを主成分とする
合金、あるいはこれらの積層膜により構成されているこ
とを特徴とする請求項１〜１１のいずれか一項記載の液
晶表示装置。 - 【請求項１３】 層間絶縁膜は、不透明樹脂により構成
されていることを特徴とする請求項１２記載の液晶表示
装置。 - 【請求項１４】 少なくともいずれか一方には電極が形
成されている二枚の透明絶縁性基板を対向させて接着す
ると共に、上記二枚の透明絶縁性基板の間には液晶材料
が挟持されている液晶表示装置の製造方法において、 上記二枚の透明絶縁性基板の一方に走査電極、走査電極
配線および共通配線を形成する工程と、 上記走査電極、走査電極配線および共通配線上に絶縁膜
と半導体膜を成膜し、同一マスクを用いてパターニング
して絶縁膜と半導体層を形成する工程と、 上記半導体層上に上記走査電極、走査電極配線および共
通配線と選択的エッチングが可能な金属膜を成膜し、フ
ォトリソグラフィ法により形成したレジストを用いてエ
ッチングを行い、第一の電極、第一の電極配線、第二の
電極および共通引き出し配線を形成した後、上記レジス
トを剥離する工程と、 上記第一の電極、第一の電極配線、第二の電極および共
通引き出し配線上に感光性を有する透明樹脂を塗布し、
露光、現像処理により上記第二の電極上に第一のコンタ
クトホールを有する層間絶縁膜を形成する工程と、 上記層間絶縁膜上および上記第一のコンタクトホール内
に透明導電膜を成膜し、パターニングして上記第二の電
極と上記第一のコンタクトホールを介して電気的に接続
された画素電極を形成する工程を含むことを特徴とする
液晶表示装置の製造方法。 - 【請求項１５】 少なくともいずれか一方には電極が形
成されている二枚の透明絶縁性基板を対向させて接着す
ると共に、上記二枚の透明絶縁性基板の間には液晶材料
が挟持されている液晶表示装置の製造方法において、 上記二枚の透明絶縁性基板の一方に走査電極、走査電極
配線、共通配線および上記走査電極配線あるいは共通配
線と第一の電極配線の交差領域を除いた上記第一の電極
配線形成領域に第一の電極配線の下層配線を形成する工
程と、 上記走査電極、走査電極配線、共通配線および第一の電
極配線の下層配線上に絶縁膜と半導体膜を成膜し、同一
マスクを用いてパターニングして絶縁膜と半導体層を形
成する工程と、 上記半導体層上に上記走査電極、走査電極配線、共通配
線および第一の電極配線の下層配線と選択的エッチング
が可能な金属膜を成膜し、フォトリソグラフィ法により
形成したレジストを用いてエッチングを行い、第一の電
極、第一の電極配線、第二の電極、共通引き出し配線お
よび上記走査電極配線あるいは共通配線と上記第一の電
極配線あるいは第二の電極との交差領域を除いた上記走
査電極配線および共通配線の形成領域に走査電極配線の
上層配線および共通配線の上層配線を形成した後、上記
レジストを剥離する工程と、 上記第一の電極、第一の電極配線、第二の電極、共通引
き出し配線、走査電極配線の上層配線および共通配線の
上層配線上に感光性を有する透明樹脂を塗布し、露光、
現像処理により上記第二の電極上に第一のコンタクトホ
ールを有する層間絶縁膜を形成する工程と、 上記層間絶縁膜上および上記第一のコンタクトホール内
に透明導電膜を成膜し、パターニングして上記第二の電
極と上記第一のコンタクトホールを介して電気的に接続
された画素電極を形成する工程を含むことを特徴とする
液晶表示装置の製造方法。 - 【請求項１６】 少なくともいずれか一方には電極が形
成されている二枚の透明絶縁性基板を対向させて接着す
ると共に、上記二枚の透明絶縁性基板の間には液晶材料
が挟持されている液晶表示装置の製造方法において、 上記二枚の透明絶縁性基板の一方に走査電極、走査電極
配線および共通配線を形成する工程と、 上記走査電極、走査電極配線および共通配線上に絶縁膜
と半導体膜を成膜し、同一マスクを用いて絶縁膜の一部
を残した状態にエッチングを行い、半導体層と絶縁膜を
形成する工程と、 上記半導体層上に第一の電極、第一の電極配線、第二の
電極および共通引き出し配線を形成する工程と、 上記第一の電極、第一の電極配線、第二の電極および共
通引き出し配線上に感光性を有する透明樹脂を塗布し、
露光、現像処理により上記第二の電極上に第一のコンタ
クトホール、上記共通引き出し配線上に第二のコンタク
トホール、および上記共通配線上に第三のコンタクトホ
ールを有する層間絶縁膜を形成する工程と、 上記層間絶縁膜をマスクとして、上記第三のコンタクト
ホールにより露出した上記絶縁膜をエッチングする工程
と、 上記層間絶縁膜上および上記第一、第二および第三のコ
ンタクトホール内に透明導電膜を成膜し、パターニング
して、上記第二の電極と上記第一のコンタクトホールを
介して電気的に接続された画素電極と、上記共通引き出
し配線と上記共通配線を上記第二のコンタクトホールと
第三のコンタクトホールを介して電気的に接続する接続
配線を形成する工程を含むことを特徴とする液晶表示装
置の製造方法。 - 【請求項１７】 層間絶縁膜の形成前にパッシベーショ
ン膜を形成する工程を含み、上記層間絶縁膜形成後、第
一のコンタクトホール、あるいは第一、第二および第三
のコンタクトホールにより露出した上記パッシベーショ
ン膜を上記層間絶縁膜をマスクとしてエッチングする工
程を含むことを特徴とする請求項１４〜１６のいずれか
一項記載の液晶表示装置の製造方法。 - 【請求項１８】 第一の電極、第一の電極配線、第二の
電極および共通引き出し配線形成に用いたレジストを剥
離前にパッシベーション膜を構成する窒化シリコン膜を
成膜する工程と、 上記レジストを除去することにより、上記レジスト上の
窒化シリコン膜をリフトオフ法により剥離する工程を含
むことを特徴とする請求項１４〜１６のいずれか一項記
載の液晶表示装置の製造方法。 - 【請求項１９】 第一の電極、第一の電極配線、第二の
電極および共通引き出し配線形成後に水素化処理を施す
工程を含むことを特徴とする請求項１４〜１６のいずれ
か一項記載の液晶表示装置の製造方法。 - 【請求項２０】 少なくともいずれか一方には電極が形
成されている二枚の絶縁性基板を対向させて接着すると
共に、上記二枚の絶縁性基板の間には液晶材料が挟持さ
れている反射型の液晶表示装置の製造方法において、 上記二枚の絶縁性基板の一方に走査電極、走査電極配線
および共通配線を形成する工程と、 上記走査電極、走査電極配線および共通配線上に絶縁膜
と半導体膜を成膜し、同一マスクを用いてパターニング
して絶縁膜と半導体層を形成する工程と、 上記半導体層上に上記走査電極、走査電極配線および共
通配線と選択的エッチングが可能な金属膜を成膜し、フ
ォトリソグラフィ法により形成したレジストを用いてエ
ッチングを行い、第一の電極、第一の電極配線、第二の
電極および共通引き出し配線を形成した後、上記レジス
トを剥離する工程と、 上記第一の電極、第一の電極配線、第二の電極および共
通引き出し配線上に感光性を有する樹脂を塗布し、露
光、現像処理により上記第二の電極上に第一のコンタク
トホール、および表面に微小な凹凸を有する層間絶縁膜
を形成する工程と、 上記層間絶縁膜上および上記第一のコンタクトホール内
に不透明な導電膜を成膜し、パターニングして上記第二
の電極と上記第一のコンタクトホールを介して電気的に
接続された画素電極を形成する工程を含むことを特徴と
する液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1390199A JP3868649B2 (ja) | 1999-01-22 | 1999-01-22 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1390199A JP3868649B2 (ja) | 1999-01-22 | 1999-01-22 | 液晶表示装置およびその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006137935A Division JP4188980B2 (ja) | 2006-05-17 | 2006-05-17 | 液晶表示装置およびその製造方法 |
| JP2006137936A Division JP2006227649A (ja) | 2006-05-17 | 2006-05-17 | 液晶表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000214481A true JP2000214481A (ja) | 2000-08-04 |
| JP3868649B2 JP3868649B2 (ja) | 2007-01-17 |
Family
ID=11846085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1390199A Expired - Fee Related JP3868649B2 (ja) | 1999-01-22 | 1999-01-22 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3868649B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004157543A (ja) * | 2002-11-07 | 2004-06-03 | Lg Philips Lcd Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
| JP2004233632A (ja) * | 2003-01-30 | 2004-08-19 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2007079001A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2008146068A (ja) * | 2007-12-06 | 2008-06-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2008309831A (ja) * | 2007-06-12 | 2008-12-25 | Epson Imaging Devices Corp | 液晶表示パネル及びその製造方法 |
| JP2009186737A (ja) * | 2008-02-06 | 2009-08-20 | Mitsubishi Electric Corp | アレイ基板および表示装置 |
| WO2011108533A1 (ja) * | 2010-03-04 | 2011-09-09 | 日本ゼオン株式会社 | 半導体素子基板の製造方法 |
| US8421135B2 (en) | 2000-12-11 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2014032399A (ja) * | 2012-07-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| WO2014054487A1 (ja) * | 2012-10-02 | 2014-04-10 | シャープ株式会社 | 液晶パネル、及び製造方法 |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| CN107678219A (zh) * | 2017-10-23 | 2018-02-09 | 深圳市华星光电技术有限公司 | 液晶显示母板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4188980B2 (ja) * | 2006-05-17 | 2008-12-03 | 三菱電機株式会社 | 液晶表示装置およびその製造方法 |
-
1999
- 1999-01-22 JP JP1390199A patent/JP3868649B2/ja not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US8421135B2 (en) | 2000-12-11 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2004157543A (ja) * | 2002-11-07 | 2004-06-03 | Lg Philips Lcd Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
| JP2004233632A (ja) * | 2003-01-30 | 2004-08-19 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2007079001A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| JP2008309831A (ja) * | 2007-06-12 | 2008-12-25 | Epson Imaging Devices Corp | 液晶表示パネル及びその製造方法 |
| JP2008146068A (ja) * | 2007-12-06 | 2008-06-26 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2009186737A (ja) * | 2008-02-06 | 2009-08-20 | Mitsubishi Electric Corp | アレイ基板および表示装置 |
| CN102640268A (zh) * | 2010-03-04 | 2012-08-15 | 日本瑞翁株式会社 | 半导体元件基板的制造方法 |
| WO2011108533A1 (ja) * | 2010-03-04 | 2011-09-09 | 日本ゼオン株式会社 | 半導体素子基板の製造方法 |
| JP5747908B2 (ja) * | 2010-03-04 | 2015-07-15 | 日本ゼオン株式会社 | 半導体素子基板の製造方法 |
| JPWO2011108533A1 (ja) * | 2010-03-04 | 2013-06-27 | 日本ゼオン株式会社 | 半導体素子基板の製造方法 |
| JP2014032399A (ja) * | 2012-07-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| WO2014054487A1 (ja) * | 2012-10-02 | 2014-04-10 | シャープ株式会社 | 液晶パネル、及び製造方法 |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| CN107678219A (zh) * | 2017-10-23 | 2018-02-09 | 深圳市华星光电技术有限公司 | 液晶显示母板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3868649B2 (ja) | 2007-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| JP5101580B2 (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 | |
| JP3098345B2 (ja) | 薄膜トランジスタマトリクス装置及びその製造方法 | |
| US20080129943A1 (en) | Array substrate for LCD device having metal-diffusion film and manufacturing method thereof | |
| JPH0242761A (ja) | アクティブマトリクス基板の製造方法 | |
| US20060273316A1 (en) | Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same | |
| US7277138B2 (en) | Array substrate for LCD device having double-layered metal structure and manufacturing method thereof | |
| JPH1117188A (ja) | アクティブマトリクス基板 | |
| TW200403859A (en) | Thin film transistor array panel | |
| JP3868649B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH1039297A (ja) | 反射型液晶表示装置及びその製造方法 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| US20020038893A1 (en) | Thin film transistor flat display | |
| JP3861895B2 (ja) | 半透過型液晶表示装置およびその製造方法 | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| JPH0818058A (ja) | 薄膜トランジスタアレイおよび液晶表示装置 | |
| KR100493380B1 (ko) | 액정표시장치의 제조방법 | |
| JPH02170135A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| US20020047948A1 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH10268346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4188980B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR100646172B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100583313B1 (ko) | 액정표시장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313632 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |