KR100192507B1

KR100192507B1 - 티에프티-엘씨디의 구조 및 제조방법

Info

Publication number: KR100192507B1
Application number: KR1019960000978A
Authority: KR
Inventors: 김홍규
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1996-01-18
Filing date: 1996-01-18
Publication date: 1999-06-15
Also published as: KR970059801A

Abstract

본 발명은 TFT-LCD(Thin Film Transistor-Liquid Crystal Device)에 관한 것으로 특히, 화소영역에 형성되는 저장 커패시터(Storage Capacitor)부를 투명하게 형성하여 개구율을 향상시키는데 적합하도록 한 TFT-LCD 구조 및 제조방법에 관한 것이다.

이를 위한 본 발명의 TFT-LCD 구조는 복수개의 게이트라인과 데이타라인이 서로 수직한 방향으로 교차되도록 형성되고, 상기 게이트라인과 데이타라인 사이의 화소영역에 적층형 커패시터를 갖도록 화소전극이 형성되며 상기 게이트라인의 신호에 의해 상기데이타라인의 신호를 화소전극에 전달하는 박막 트랜지스터를 구비한 TFT-LCD에 있어서, 상기 게이트라인과 데이타라인 교차되는 부분에 박막 트랜지스터가 형성되고, 상기 게이트전극에 연결되도록 화소영역에 상기 커패시터 저장전극이 형성됨을 특징으로 하는 TFT-LCD의 구조로 이루어진다.

또한 본 발명의 TFT-LCD 제조방법은 복수개의 게이트라인과 데이타라인의 서로 수직한 방향으로 교차되도록 형성되고, 상기 게이트라인과 데이타라인 사이의 화소영역에 적층형 커페시터를 갖도록 호소전극이 형성되며 상기 게이트라인의 신호에 의해 상기 데이타라인의 신호를 화소전극에 전달하는 박막 트랜지스터를 구비한 TFT-LCD에 있어서, 상기 게이트라인과 데이타라인 교차되는 부분에 박막 트랜지스터를 형성하고, 상기 게이트전극에 연결되도록 화소영역에 상기 커패시터 저장전극을 형성함을 특징으로 하는 TFT-LCD의 제조방법으로 이루어진다.

따라서, 개구율이 향상되고 소자의 성능이 우수하다.

Description

티에프티(TFT)-엘씨디(LCD)의 구조 및 제조방법

제1도는 종래의 TFT-LCD의 평면도 및 회로도.

제2도는 제1도 A-A′ 및 B-B′선상의 종래의 TFT-LCD 제조공정 단면도.

제3도는 본 발명 제1실시예의 TFT-LCD의 평면도, 회로도 및 단면도.

제4도는 제3도의 A-A′ 및 B-B′ 선상의 본 발명 제1실시예의 TFT-LCD 제조공정 단면도.

제5도는 본 발명 제2실시예의 TFT-LCD의 평면도, 회도도 및 단면도.

제6도는 제5도의 A-A′ 및 B-B′ 선상의 본 발명 제2실시예의 TFT-LCD 제조공정 단면도.

제7도는 본 발명 제4실시예의 TFT-LCD의 평면도, 회로도 및 단면도.

제8도는 제7도의 a-A′ 및 B-B′선상의 본 발명 제3실시예의 TFT-LCD 제조공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

21 : 기판 22a, 22b : 제1, 제2 반도체층

23 : 게이트 절연막 24 : 감광막

25 : 제1콘택홀 26a : 게이트 전극

26b : 게이트 라인 27 : 제1층간 절연막

28 : 제2콘택홀 29 : 데이터 라인

30 : 제2층간 절연막 31 : 제3 콘택홀

32 : 화소 전극 33 : 보호막

본 발명은 TFT-LCD(Thin Film Transitor-Liquid Ctystal Device)에 관한 것으로 특히, 화소영역에 형성되는 저장 커패시터(Storage CApacitor)부를 투명하게 형성하여 개구율을 향상시크는데 적합하도록 한 TFT-LCD 구조 및 제조방법에 관한 것이다.

일반적으로 박막트랜지스터(Thin Film Transtor : TFT)는 액티브 매트릭스형 액정표시 소자(Active MatriX Liquid Display : AM-LCD)에서 각 화소마다 화상신호를 스위칭 하기 위한 스위칭 소자로 널리 사용되고 있다.

TFT-LCD는 TFT와 화소전극이 배열되어 있는 하판(Bottom Plate)과, 색상을 나타내기 위한 칼라필터 및 공통적극으로 구성된 상판(Top Plate), 그리고 이 두 유리기판 사이에 채워져 잇는 액정으로 구성되어 있으며 두 유리기판의 양쪽면에는 가시광선(자연광)을 선편광 시켜주는 편광판이 각각 부착되어 있다.

이하, 첨부된 도면을 참조하여 종래의 TFT-LCD 구조 및 제조방법을 설명하면 다음과 같다.

제1도는 종래의 TFT-LCD의 평면도 및 회로도이다.

제1도와 같이, 스위칭 소자인 TFT와, 상하판 전극 사이의 액정의 존재로 인해 형성되는 액정 커패시터 및 저장 커패시터와, 게이트 신호라인 및 데이터 신호라인으로 표시된다.

게이트 신호라인에 신호전압이 인가되면 TFT가 턴 온(Turn On) 상태가 되고, 이 시간 동안에 화상에 관한 정보를 가진 데이터 전압이 데이터 신호라인 에 인가되어 TFT를 통과하여 액정 커패시터를 충전시켜 TFT-LCD가 동작하게 된다.

이때, 저장 커패시터는 액정인가 전압의 유지특성 향상, 계조(Gray Scale) 표시의 안정, 플리커(Flicker) 감소, 잔상효과(Residual Image) 감소를 위하여 사용하게 된다.

제2도는 제1도 A-A′선상의 종래의 TFT-LCD 제조공정 단면도이다.

제2도 (a)와 같이, 석영과 같은 절연성 기판(1)위에 다결정 실리콘을 형성하고 사진석판술 및 식각공정으로 상기 다결정 실리콘을 선택적으로 제거하여 섬모양의 반도체층(2)을 형성한다.

제2도 (b)와 같이, 상기 반도체층(2)위에 감광막(3)을 도포하여 패터닝 하고, 상기 감광막(3)을 마스크로 하여 상기 반도체층(2)을 포함한 기판(1) 전면에 불순물이온을 주입하여 저장 커패시터부에 불순물 영역을 형성한다.

제2도 (c)와 같이, 상기 감광막(2)을 제거한 후 상기 반도체층(2)을 포함한 기판 전면에 제1절연막(4)을 형성하고, 상기 제1절연막(4)위에 게이트 형성용 도전막을 연속 증착하고 사진석판술 및 식각공정으로 상기 게이트 형성용 도전막을 선택적으로 제거하여 상기 제1절연막(4)위에 게이트 전극(5a)과, 상기 저장 커패시터부에 커패시터 전극(5b)을 형성한다.

그리고 상기 게이트 전극(5a)에 형성된 기판 전면에 불순물 이온을 주입하여 상기 게이트 전극(5a) 양측에 소오스/드레인 영역을 형성한다.

제2도 (d)와 같이, 상리 게이트 전극(5a)이 형성된 기판(1) 전면에 제2절연악(6)을 형성하고, 사진석판술 및 식각공정으로 상기 소오스 영역이 노출되도록 상기 제2절연막(6) 및 제1절연막(4)을 선택적으로 제거하여 제1콘택홀(7)을 형성한다.

제2도 (e)와 같이, 상기 제2절연막(6)을 포함한 기판(1) 전면에 메탈(8)을 형성하고 사진석판술 및 식각공정으로 상기 메탈(8)을 선택적으로 제거하여 상기 제1콘택홀(7)내 및 제2절연막(6) 일부분에 상기 메탈(8)을 형성한다.

제2도 (f)와 같이, 상기 메탈(8)을 포함한 기판(1) 전면에 제3절연막(9)을 형성하고 사진석판술 및 식각공정으로 상기 드레인 영역이 노출되도록 상기 제1, 제2, 제3절연막(4)(6)(9)을 선택적으로 제거하여 제2콘택홀(10)을 형성한다.

제2도 (g)와 같이, 상기 제3절연막(9)을 포함한 기판(1) 전면에 ITO(Indium Tin Oxide)막을 형성하고 사진석판술 및 식각공정으로 상기 ITO막을 선택적으로 제거하여 상기 제2콘택홀(10)내 및 상기 저장 커패시터부의 커패시터 전극(5b)을 포함한 제3절연막(9)위에 화소전극(11)을 형성하며, 상기 화소전극(11)을 포함한 기판(1)전면에 제4절연막(12)을 형성하고, 패드 오픈(Pad Open) 공정(도시하지 않음)을 진행하여 TFT-LCD 하판제작을 완료한다.

그러나, 이와 같은 종래의 TFT-LCD 구조 및 제조방법에 있어서는 다음과 같은 문제점이 있었다.

첫째, 저장 커패시터가 반도체층(2)/제1절연막(4)/커패시터 전극(5b)으로 이루어져 TFT-LCD의 개구율이 저하된다.

왜냐하면, 커패시터 전극(5b)은 불투명하므로 픽셀(Pixel) 면적의 약 20∼30% 정도 저장 커패시터가 차지하는 면적만큼 개구율이 저하된다.

둘째, 화소(Pixel) 전극(11)은 제2, 제3 절연막(6)(9)의 두께를 합한 두께의 단차를 만족해야 하지만 상기 제2, 제3 절연막(6)(9) 두께의 합이 약 1.5㎛ 이상이 되어 화소 전극(11)이 상기의 단차를 극복하기 어렵다.

그러므로 생산단계에서 수율이 크게 저하된다.

셋째, 화소 전극 콘택홀(10) 형성시 제거해야 할 두께가 약 1.5㎛ 이상이므로 매우 두꺼워 상기 반도체층(2)이 손상을 입어 화소 전류(11)과 콘택저항 문제가 발생한다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 화소영역에 형성되는 저장 커패시터부를 투명하게 형성하여 개구율을 향상시키는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD 구조는 복수개의 게이트라인과 데이타라인이 서로 수직한 방향으로 교차되도록 형성되고, 상기 게이트라인과 데이타라인 사이의 화소영역에 적층형 커패시터를 갖도록 화소전극이 형성되며 상기 게이트라인의 신호에 의해 상기 데이타라인의 신호를 화소전극에 전달하는 박막 트랜지스터를 구비한 TFT-LCD에 있어서, 상기 게이트라인과 데이타라인 교차되는 부분에 박막 트랜지스터가 형성되고, 상기 게이트전극에 연결되도록 화소영역에 상기 커패시터 저장전극이 형성됨을 특징으로 하는 TFT-LCD의 구조를 특징으로 한다.

또한, 본 발명의 TFT-LCD 제조방법은 복수개의 게이트라인과 데이타라인이 서로 수직한 방향으로 교차되도록 형성되고, 상기 게이트라인과 데이타라인 사이의 화소영역에 적층형 커패시터를 갖도록 화소전극이 형성되며 상기 게이트라인의 신호에 의해 상기 데이타라인의 신호를 화소전극에 전달하는 박막 트랜지스터를 구비한 TFT-LCD에 있어서, 상기 게이트라인과 데이타라인 교차되는 부분에 박막 트렌지스터를 형성하고, 상기 게이트전극에 연결되도록 화소영역에 상기 커패시터 저장전극을 형성함을 특징으로 하는 TFT-LCD의 제조방법을 특징으로 한다.

상기와 같은 본 발명 TFT-LCD의 구조 및 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

제3도는 (a)∼(c)는 본 발명 제1실시예의 TFT-LCD의 평면도, 회로도 및 단면도이고 제4도는 제3도의 A-A′ 및 B-B′선상의 본 발명 제1실시예의 TFT-LCD의 제조공정 단면도이다.

본 발명 제1실시예의 TFT-LCD의 구조는 서로 수직하게 교차하도록 형성되는 게이트라인(26b) 및 데이터 라인(29)과, 상기 게이트 라인(26b)과 데이터 라인(29) 사이에 형성되는 화소영역과, 기판(21)과, 상기 게이트 라인(26b)과 데이터 라인(29)이 교차되는 부분의 상기 기판(21)상에 소스/드레인 불순물 영역을 갖고 형성되는 제1반도체층(22a)과, 화소영역의 소정부위에 섬 모양으로 형성되어 커패시터의 저장 전극으로 사용되는 제2반도체층(22b)과, 상기 제1반도체층(22a)의 소오스/드레인 영역 및 제2반도체층(22b) 소정부위에 제, 제2, 제3 콘택홀(25)(28)(31)을 갖도록 제1, 제2 반도체층(22a)(22b)을 포함한 기판(21) 전면에 형성되는 게이트 절연막(23)과 상리 제 1반도체층(22a)의 소오스/드레인 영역 사이에 게이트 전극(26a)이 형성되고, 상기 제2반도체층(22b)에 연결되도록 상기 게이트 절연막(23)에 형성되는 게이트 라인(26b)과, 상기 제1반도체층(22a)의 소오스 영역에 제2콘택홀(28)을 갖고 화소영역을 제외한 부분의 상기 게이트 라인(22b)을 포함한 기판(1) 전면에 형성되는 제1층간 절연막(27)과, 상기 제1반도체층(22a)의 소오스 영역에 연결되고 상기 제1층간 절연막(27)위에 형성되는 데이터 라인(29)과, 상기 화소영역을 제외한 부분의 데이터 라인(29)을 포함한 기판(21) 전면에 형성되는 제2층간 절연막(30)과 상기, 제1반도체층(22a)의 드레인 영여게 연결되고, 상기 소오스 영역의 데이터 라인(29)을 포함하여 상기 게이트 절연막(29)을 매개하여 제2반도체층(26)과 중첩되도록 화소영역에 형성되는 화소전극(22)과, 상기 화소전극(22)을 포함한 기판(21) 전면에 형성되는 보호막(23)으로 이루어진다.

이와 같은 구조를 갖는 본 발명 제1실시예의 TFT-LCD의 제조방법은 다음과 같다.

제4도 (a)와 같이, 석영과 같은 절연성 기판(21)위에 다결정 실리콘을 형성하고 사진석판술 및 식각공정으로 상기 다결정 실리콘을 선택적으로 제거하여 섬 모양의 제1, 제2반도체층(22a)(22b)을 형성한다.

그리고, 상기 제1, 2 반도체층(22a)(22b)을 포함한 기판(21) 전면에 게이트에 절연막(23)을 형성하고 상기 도포하여 상기 제1반도체층(22a)위에 상기 감광막(24)을 남도록 패터닝 한 후 상기 기판(21) 전면에 불순물 이온을 주입하여 상기 제2반도체층(22b)에 커패시터의 저장전극을 형성한다.

제4도 (b)와 같이, 상기 감광막(24)을 제거하고 상기 제2반도체층(22b)이 노출되도록 상기 게이트 절연막을 선택적으로 제거하여 제1 콘택홀(25)을 형성한다.

제4도 (c)와 같이, 상기 게이트 절연막(23)위에게이트 형성용 도전막을 연속 증착하고 사진석판술 및 식각공정으로 상기 게이트 형성용 도전막을 선택적으로 제거하여 상기 제1반도체층(22a)의 게이트 절연막(23)위에 게이트 전극(26b)을 형성한다.

그리고 상기 기판(21) 전면에 불순물 이온을 주입하여 상기 게이트 전극(26a) 양측에 소오스/드레인 영역을 형성한다.

제4도 (d)와 같이, 상기 기판(21) 전면에 제1층간 절연막(27)을 형성하고, 상기 소오스 영역이 노출되도록 상기 제1층간 절연막(27) 및 게이트 절연막(23)을 선택적으로 제거하여 제2 콘택홀(28)을 형성한다.

제4도 (e)와 같이, 상기 제2 콘택홀(28)내 및 제1층간 절연막(27) 일부분위에 데이터 라인(29)을 형성하고, 상기 기판(21) 전면에 제2층간 절연막(30)을 형성한다.

제4도 (f)와 같이, 상기 게이트 전극, 게이트 라인(26a) (26b)과 데이타 라인(29)을 제외한 부분의 제1, 제2층간 절연막(27)(30)을 선택적으로 제거하여 상기 게이트 절연막(23)을 노출시킨다.

그리고, 상기 드레인 영역이 노출되도록 상기 게이트 절연막(23)을 선택적으로 제거하여 제 3콘택홀(31)을 형성한다.

이때, 게이트 절연막(23)과 제1, 제2 층간 절연막(27)(30)은 식각선택비가 큰 절연막을 사용한다.

즉, 게이트 절연막(23)은 질화막을 사용하고 제2, 제2층간 절연막(27)(30) 은 산화막을 사용하거나 그 반대로 사용한다.

제4도 (g)와 같이, 상기 드레인 영역에 연결하고, 상기 소오스 영역 및 제2반도체층(22b)에 충첩되도록 상기 노츨된 게이트 절연막(23)위에 화소전극(32)을 형성한다.

그리고, 상기 화소전극(32)을 포함한 기판(21) 전면에 보호막(33)을 형성하고 패드 오픈 공정(도시하지 않음)을 실시하여 하판제작을 완료한다.

제5도 (a)∼(c)는 본 발명에 제2실시예의 TFT-LCD의 평면도, 회로도 및 단면도이고 제6도는 제5도의 A-A′ 및 B-B′선상의 본 발명 제2실시예의 TFT-LCD의 제조공정 단면도이다.

본 발명 제2실시예의 TFT-LCD의 구조는 서로 수직하게 교차하도록 형성되는 게이트 라인(26b) 및 데이터 라인(29)과 상기 게이트 라인(26b)과 데이터 라인(29) 사이에 형성되는 화소영역과, 기판(21)과, 상기 게이트 라인(26b)과 데이터 라인(29)이 교차되는 부분의 상기 기판(21)상에 소오스/드레인 불순물 영역을 갖고 형성되는 제1반도체층(22a)과, 화소영역의소정부위에서 섬 모양으로 형성되어 커패시터의 저장 전극으로 사용되는 제2 반도체층(22b)

과, 상기 제 1반도체층(22a)의소오스/드레인 영역 및 제2 반도체층(22b) 소정부위에 제1, 제2, 제3 콘택홀(25)(28)(31)을 갖도록 제1, 제2 반도체층(22a)(22b)을 포함한 기판(21) 전면에 형성되는 게이트 절연막(23)과 ,상기 제1 반도체층(22a)의 소오스/드레인 영역 사이에 게이트 전극(26a)이 형성되고, 상기 제2 반도체층(22b)에 연결되도록 상기 게이트 절연막(23)상에 형성되는 게이트 라인(26b)과, 상기 제 1반도체층(22a)의 소오스 영역에 제2 콘택홀(28)을 갖고 화소영역을 제외한 부분의 상기 게이트 라인(22b)을 포함한 기판(1) 전면에 형성되는 제1 층간 절연막(27)과, 상기 제1 반도체층(22a)과, 사기 제1반도체층(22a)의 드레인 영역에 연결되고 상기 게이트 절연막(23)을 매개하여 제2 반도체층(22b)과 중첩되도록 화소영역에 형성되는 화소전극(32)과, 상기 제1 반도체층(22a)의 소오스 영역에 제 2콘택홀(28)을 갖도록 화소전극(32)을 포함한 기판(21)을 전면에 형성되는 제2층 간 절연막(30)과, 상기 제1 반도체층(22a)의 소오스 영역에 연결되고 상기 제2층간 절연막(50)위애 형성되는 데이터 라인(29)과, 상기 데이터 라인(29)을 포함한 기판(21) 전면에 형성되는 보호막(33)으로 이루어진다.

이와 같은 구조를 갖는 본 발명 제2 실시예의 TFT-LCD의 제조방법은 다음과 같다.

제6도 (a)와 같이, 석영과 같은 절연성 기파(21)위에 다결정 실리콘을 형성하고 사진석판술 및 식각공정으로 상기 다결정 실리콘을 선택적으로 제거하여 섬 모양의 제1, 제2 반도체층(22a)(22b)을 형성한다.

그리고, 상기제1, 제2 반도체층(22a)(22b)을 포함한 기판(21) 전면에 게이트 절연막(23)을 형성하고 상기 도포하여 상기 제1 반도체층(22a)위에 상기 감광막(24)을 남도록 패터닝 한 후 상기 기판(21) 전면에 불순물 이온을 주입하여 상기 제2 반도체층(22b)에 커패시터의 저장전극을 형성한다.

제6도 (b)와 같이, 상기 감광막(24)을 제거하고 상기 제2 반도체층(22b)이 노출되도록 상기 게이트 절연막(23)을 선택적으로 제거하여 제1 콘택홀(25)을 형성한다.

제6도 (c)와 같이, 상기 게이트 절연막(23)을 선택적으로 제거하여 제1 콘택홀(25)을 형성한다.

제6도 (c)와 같이, 상기 게이트 절연막(23)위에 게이트 형성용 도전막을 연속 증착하고 사진석판술 및 식각공정으로 상기 게이트 형성용 도전막을 선택적으로 제거하여 상기 제1 반도체층(22a)의 게이트 절연막(23)위에 게이트 전극(26a)과, 상기 제 콘택홀(5)내 및 상기 게이트 절연막(23) 일부분위에 게이트 라인(26b)을 형성한다.

그리고 상기 가판(21) 전면에 불순물 이온을 주입하여 상기 게이트 전극(26a) 양측에 소오스/드레인 영역을 형성한다.

제6도 (d)와 같이, 상기 기판(1) 전면에 제1층간 절연막(27)을 형성하고, 상기 게이트 전극,게이트 라인(26a)(26b)을 제외한 부분의 제 층간 절연막(27)을 선택적으로 제거하여 상기 게이트 절연막(23)을 노출시킨다.

그리고 상기 드레인 영역이 노출되도록 상기 게이트 절연막(23)을 선택적으로 제거하여 제 콘택홀 (31)을 형성한다.

이때, 게이트 절연막(23)과 제1층간 절연막(27)은 식각 선택비가 큰 절연막을 사용한다.

즉, 게이 절역막(23)은 질화막을 사용하고 제1층간 절연막(27)은 산화막을 사용하거나 그 반대로 사용한다.

제6도 (e)와 같이, 상기 드레인 영역에 연결하고 상기 제2 반도체층(22b)에 중첩되도록 상기 노출된 게이트 절연막(23)위 화소전극(32)을 형성한다.

그리고 상기 화소전극(33)을 포함한 기판(21) 전면에 제2 층간 절연막(30)을 형성한다.

제6도 (f)와 같이, 상기 소오스 영역이 노출되도록 상기 제1,제2 층간 절연막(27)(30)을 선택적으로 제거하여 제2 콘택홀(28)을 형성하고, 상기제2 콘택홀(28) 내 및 제2층간 절연막(38) 일부분위에 데이터 라인(29)을 형성한다.

그리고 상기 데이터 라인(29)을 포함한 기판(21) 전면에 보호막(33)을 형성하고, 패드오픈 공정을 실시하여 하판제작을 완료한다.

제7도 (a)∼(c)는 본 발명 제3실시예의 TFT-LCD의 평면도, 회로도, 단면도이고, 제8도는 제7도의 A-A′ 및 B-B′ 선상의 본 발명 제3실시예의 TFT-LCD의 제조공정 단면도이다.

본 발명 제2실시예의 TFT-LCD의 구조는 서로 수직하게 교차하도록 형성되는 게이트 라인(26b) 및 데이터 라인(29)과, 상기 게이트 라인(26b)과 데이터 라인(29) 사이에 형성되는 화소영역과, 기판(21), 상기 게이트 라인(26b)과 데이타 라인(29)이 교차되는 부분의 상기 기판(21)상에 소오스/드레인 불순물 영역을 갖고 형성되는 제1 반도체층(22a)과, 화소영역의 소정부위에 섬 모양으로 형성되어 커패시터의 저장 전극으로 사용되는 제2반도체층(22b)과, 상기 제1반도체층(22a)의 소오스/드레인 영역 및 제2 반도체층(22b) 소정부위에 제1, 제2, 제3 콘택홀(25)(28)(31)을 갖도록 제1, 제2 반도체층(22a)(22b)을 포함한 기판(21) 전면제 형성되는 게이트 절연막(23)과, 상기 제1 반도체층(22b)와 중첩되도록 화소영역에 형성되는 화소전극(32)과, 상기 제1반도체층(22a)의 소오스/드레인 영역 사이에 게이트 전극(26a)이 형성되고, 상기 제2반도체층(22b)에 연결되도록 상기 게이트 절연막(23)상에 형성되는 게이트 라인(26b)과, 상기 제1 반도체층(22a)의 드레인 영역에 연결되고, 상기 게이트 절연막을 매개하여 제2 반도체층(22a)의 소오스 영역에 제2 콘택홀(28)을 갖고 게이트 전극, 게이트 라인(22a)( 22b) 및 화소전극(32)을 포함한 기판(21) 전면에 형성되는 제1 층간 절연막(27)과, 상기 제1 반도체층(22a)의 소오스 영역에 연결되고 상기 제1 층간 절연막(27)위에 형성되는 데이터 라인(29)으로 이루어진다.

이와 같은 구조를 갖는 본 발명 제3 실시예의 TFT-LCD의 제조방법은 다음과 같다.

제8도 (a)와 같이, 석영과 같은 절연성 기판(21)위에 다결정 실리콘을 형성하고 사진석판술 및 식각공정으로 상기 다결정 실리콩를 선택적으로제거하여 섬 모양의 제1, 제2 반도체층(22a)(22b)을 형성한다.

그리고, 상기 제1, 제2 반도체층(22a)(22b)을 포함한 기판(21) 전면에 게이트 절연막(23)을 형성하고 상기 도포하여 상기 제1 반도체층(22a)위에 상기 감광막(24)을 남기도록 패터닝 한 후 기판(21) 전면에 불순물 이온을 주입하여 상기 제2 반도체층(22b)에 커패시터의 저장전극을 형성한다.

제8도 (b)와 같이, 상기 감광막(24)을 제거하고 상기 제2 반도체층(22b)이 노출 되도록 상기 게이트 절연막(23)을 선택적으로 제거하여 제1 콘택홀(25)을 형성한다.

제8도(c)와 같이, 상기 게이트 절연막(23)위에 게이트 형성용 도전막을 연속 증착하고 사전석판술 및 식각공정으로 상기 게이트 형성용 도전막을 선택적으로 제거하여 상기 제1 반도체층(22a)의 게이크 절연막(23) 일부분위에 게이트 라인(26b)을 형성한다.

그리고, 상기 기판(21) 전면에 불순물 이온을 주입하여 상기 게이트 전극(26a) 양측에 소오스/드레인 영역을 형성한다.

제8도 (d)와 같이 상기 드레인영역이 노출되도록 상기 게이트 절연막(23)을 선택적으로 제거하여 제3 콘택홀(31)을 형성하고 상기 드레인영역에 연결하고, 상기 제2 반도체층(22b)에 중첩되도록 상기 노출된 게이트 절연막(23)위에 화소전극(32)을 형성한다.

제8도 (e)와 같이 상기 기판(21)전면에 제1 층간 절연막(27)을 형성하고, 사기 소오스영역이 노출되도록 상기 제1 층간 절연막(27) 및 게이트 절연막(23)을 선택적으로 제거하여 제2 콘택홀(28)을 형성한다.

제8도 (f)와 같이 상기 제 2콘택홀(28)내 및 제1 층간 절연막(27) 일부분위에 데이타라인(29)을 형성하고, 상기 데이타라인(29)을 포함한 기판(21)전면에 보호막(33)을 형성한다.

그리고 패드오픈 공정을 실시하여 하판제작을 완료한다.

이상에서와 설명한 바와같이 본 발명의 TFT-LCD의 꾸조 및 제조방법에 있어서는 다음과 같는 효과가 있다.

첫째, 스토리지 커패시터가 불순물이 주입된 반도체층-게이트 절연막-화소전극으로 이루어지기 때문에 투명하게 스토리지 커패시터를 제작할 수 있다.

따라서 종래의 TFT-LCD 보다 개구율을 약 15% 이상 크게 향상시킬 수 있다.

둘째, 화소전극 형성시 스텝 커버리지가 종래에 비해 완만하므로 수율을 향상시킬 수 있다.

셋째, 화소전극을 형성하기 의한 드레인영역의 콘택홀 형성이 종래에 비해 용이하기 때문에 화소전극과 드레인영역간의 접척저항이 감소되므로 소자의 성능이 향상된다.

Claims

복수개의 게이트라인과 데이타라인이 서로 수직한 방향으로 교차되도록 형성되고, 상기 게이트라인과 데이타라인 사이의 화소영역에 적층형 커패시터를 갖도록 화소전극이 형성되며 상기 게이트라인 의 신호에 의해 상기 데이타라인의 신호를 화소전극에 전달하는 박막 트랜지스터를 구비한TFT-LCD에 있어서, 상기 게이트라인과 데이타라인 교차되는 부분에 박막 트랜지스터가 형성되고, 상기 게이트전국에 연결되도록 화소영역에 상기 커패시터 저장전극이 형성됨을 특징으로 하고 TFT-LCD의 구조.
제1항에 있어서, 상기 게이트라인은 데이타라인과 교차되는 부분에서 데이타라인 방향으로 돌출부를 갖고 상기 돌출부에 저정전극이 연결됨을 특징으로 하는 TFT-LCD의 구조.
제2항에 있어서, 상기 돌출부의 폭은 데이타라인의 폭보다 작게 형성되어 데이타라인 폭내에 위치되도록 형성됨을 특징으로 하는 TFT-LCD의 구조.
게이트라인과 데이타라인이 서로 수직하게 교차하도록 형성되고 상기 게이트라인과 데이타라인 사이에 화소영역이 형성되는 TFT-LCD에 있어서, 기판 ; 상기 게이트라인과 데이타라인이 교차되는 부분의 상기 기판상에 소오스/드레인 불순물영역을 갖고 형성되는 제1반도체층 ; 화소영역의 소정부위에 섬모양으로 형성되어 커패시터의 저장전극으로 사용되는 제2 반도체층 ; 상기 제1 반도체층의 소오스/드레인영역 및 제2 반도체층 소정부의에 콘택홀을 갖도록 제1, 제2 반도체층을 포함한 기판 전면에 형성되는 게이트 절연막 ; 상기 제1반도채층의 소오스/드레인영역 사이에 게이트전극이 형성되고 상기 제2반도체층에 연결되도록 상기 게이트 절연막상에 형성되는 게이트라인 ; 상기 제1 반도체층의 소오스영역에 콘택홀을 갖고 화소영역을 제외한 부분의 상기 게이트라인을 포함한 기판 전면에 형성되는 제1 층간 절연막 ; 상기 제1 반도체층의 소오스영역에 연결되고 상기 제1층간 절연막위에 형성되는 데이타라인 ; 상기 화소영역을 제외한 부분의 데이타라인을 포함한 기판 전면에 형성되는 제2층간 절연막 ; 상기 제1 반도체층의 드레인영역에 연결되고 상기 소오스영역의 데이타라인을 포함하며 상기 게이트 절연막을 매개하여 제2 반도체층과 충첩되도록 화소영역에 형성되는 화소전극을 포함하여 구성됨을 특징으로 하는 TFT-LCD의 구조.
제4항에 있어서, 게이트라인은 데이타라인과 교차되는 부분에서 데이타라인 방향으로 돌출부를 갖고 상기 돌출부가 상기 제2 반도체층에 연결되도록 형성됨을 특지으로 하는 TFT-LCD의구조.
게이트라인 데이타라인이 서로 수직하게 교차하도록 형성되고 상기 게이트라인과 데이타라인사이에 화소영역이 형성되는 TFT-LCD에 있어서, 기판 ; 상기 게이트라인과 데이타라인이 교차되는 부분의 상기 기판상에 소오스/드레인 불순물 영역을 갖고 형성되는 제1 반도체층 ; 화소영역의 소정부위에 섬모양으로 형성되어 커패시터의 저장전극으로 사용되는 제2 반도체층 ; 상기 제1 반도체층의 소오스/드레인영역 및 제2반도체층 소정부위에 콘택홀을 갖도록 제1, 제2 반도체층을 포함한 기판 전면에 형성되는 게이트 절연막 ; 상기 제1반도체층의 소오스/드레인영역 사이에 게이트전극이 형성되고 상기 제2반도체증에 연결되도록 상기 게이트 절연막상에 형성되는 게이트라인 ; 상기 제1반도체층의 소오스영역에 콘택홀을 갖고 화소영역을 제외한 부분의 상기 게이트라인을 포함한 기판 전면에 형성되는 제1 층간 절연막 ; 상기 제1반도체층의 드레인영역에 연결되고 상기 게이트 절연막 을 매개하여 제2 반도체층과 중첩되도록 화소영역에 형성되는 화소전극 ; 상기 제1반도체층의 소오스영역에 콘택홀을 갖도록 화소전극을 포함한 기판 전면에 형성되는 제2 층간절연막 ; 상기 제1 반도체층의 소오스영역에 연결되고, 상기 제2층간절연막위에 형성되는 데이타라인 ;을 포함하여 구성됨을 특징으로 하는 TFT-LCD의 구조.
제6항에 있어서, 게이트라인은 데이타라인과 교차되는 부분에서 데이타라인 방향으로 돌출부를 갖고 상기 돌출부가 상기 제2 반도체층에 연결되도록 형성됨을 특징으로 하는 TFT-LCD의 구조.
게이트라인과 데이타라인이 서로 수직하게 교차하도록 형성되고 상기 게이트라인과 데이타라인 사이에 화소영역 형성되는 TFT-LCD에 있어서, 기판 ; 상기 게이트라인과 데이타라인이 교차되는 상기 기판상에 소오스/드레인 불순물영역을 갖고 형성되는 제1 반도체층 ; 화소영역의 소정부위에 섬모양으로 형성되어 커패시터의 저장전극으로 사용되는 제2 반도체층 ; 상기 제1반도체층의 소오스/드레인영역 및 제2반도체층 소정부위에 콘택홀을 갖도록 제1, 제2 반도체층의 소오스/드레인영역 사이에 게이트전극이 형성되고 상기 제2반도체층에 연결되도록 상기 게이트 절연막상에 형성되는 게이트라인 ; 상기 제1 반도체층의 드래인영역에 연결되고 상기 게이트 절연막을 매개하여 제2반도체층과 중첩되도록 화소영역에 형성되는 화소전극 ; 상기 제1 반도체층의 소오스영역에 콘택홀을 갖고 게이트 라인 및 화소전극을 포함한 기판 전면에 형성되는 제1 층간절연막 ; 상기 제1반도체층의 소오스영역에 연결되고 상기 제1 층간절연막의에 형성되는 데이타라인 ;을 포함하여 구성됨을 특징으로 하는 TFT-LCD의 구조.
제8항에 있어서, 게이트라인은 데이타라인과 교차되는 부분에서 데이타라인 방향으로 돌출부를 갖고 상시 돌출부가 상기 제2 반도체층에 연결되도록 형성됨을 특징으로 하는 TFT-LCD의 구조.
복수개의 게이트라인과 데이타라인이 서로 수직한 방향으로 교차되도록 형성되고, 상기 게이트라인과 데이타라인 사이의 화소영역에 적층형 커패시터를 갖도록 화소전극이 형성되며 상기 게이트라인의 신호에 의해 상기 데이타라인의 신호를 화소전극에 전달하는 박막 트랜지스터를 구비한 TFT-LCD에 있어서, 상기 게이트라인과 데이타라인 교차되는 부분에 박막 트랜지스터를 형성하고, 상기 게이트전극에 연결되도록 화소영역에 상기 커패시터 저장전극을 형성함을 특징으로 하는 TFT-LCD의 제조방법.
제10항에 있어서, 상기 게이트라인은 데이타라인과 교차되는 부분에서 데이타라인 방향으로 돌출부를 갖고 상기 돌출부에 저장전극을 연결함을 특징으로 하는 TFT-LCD의 제조방법.
제11항에 있어서, 상기 돌출부의 폭은 데이타라인의 폭보다 작게 형성하여 데이타라인 폭내에 위치되도록 형성함을 특징으로 하는 TFT-LCD의 제조방법.
게이트라인과 데이타라인이 서로 수직하게 교차하도록 형성되고 상기 게이트라인과 데이타라인 사이에 화소영역이 형성되는 TFT-LCD에 있어서, 기판을 준비하는 단계 ; 상기 게이트라인과 데이타라인이 교차되는 부분의 상기 기판상에 소오스/드레인 불순물영역을 갖도록 제1 반도체층을 형성하는 단계 ; 화소영역의 소정부위에 섬모양으로 형성하고 커패시터의 저장전극으로 사용되는 제2 반도체층을 형성하는 단계 ; 상기 제1반도체층의 소오스/드레인영역 및 제2반도체층 소정부위에 콘택홀을 갖도록 제1, 제2 반도체층을 포함한 기판 전면에 게이트 절연막을 형성하는 단계 ; 상기 제1반도체층의 소오스/드레인영역 사이에 게이트전극을 형성하고 상기 제2 반도체층에 연결되도록 상기 게이트 절연막상에 게이트라인을 형성하는 단계 ; 상기 제1 반도체층의 소오스영역에 콘택홀을 갖고 화소영역을 제외한 부분의 상기 게이트라인을 포함한 기판 전면에 제1 층간절연막을 형성하는 단계 ; 상기 제1반도체층의 소오스영역에 연결되도록 상기 제1층간 절연막위에 데이터 라인을 형성하는 단계 ; 상기 화소영역을 제외한 부분의 데이타라인을 포함한 기판 전면에 제2 층간절연막을 형성하는 단계 ; 상기 제1반도체층의 드레인영역에 연결되고 상기 소오스영역의 데이타라인을 포함하며 상기 게이트 절연막을 매개하여 제2 반도체층과 중첩되는 화소영역에 화소전극을 형성하는 단계 ; 상기 제1 반도체층의 드레인영역에 연결되고 상기 소오스영역의 데이타라인을 포함하며 상기 게이트 절연막을 매개하여 제2 반도체층과 중첩되도록 화소영역에 화소전극을 형성하는 단계 ; 상기 기판 전면에 보호막을 형성하는 단계 ; 를 포함하여 형성됨을 특징으로 하는 TFT-LCD의 제조방법.
제13항에 있어서, 게이트라인은 데이타라인과 교차되는 부분에서 데이타라인 방향으로 돌출부를 갖고 상기 돌출부가 상기 제2 반도체층에 연결되도록 형성함을 특징으로 하는 TFT-LCD의 제저방법.
제13항에 있어서, 게이트절연막과 제1, 제2층간절연막은 식간 선택비가 큰 절연막을 사용함을 특징으로 하는 TFT-LCD의 제조방법.
제13항에 있어서, 게이트절연막으로 질화막을 사용하고 제1, 제2 층간절연막으로 산화막을 사용하거나 그 반대로 사용함을 특징으로 하는 TFT-LCD의 제조방법.
게이트라인과 데이타라인이 서로 수직하게 교차하도록 형성되고 상기 게이트라인과 데이타라인사이에 화소영역이 형성되는 TFT-LCD에 있어서, 기판을 준비하는 단계 ; 상기 게이트라인과 데이타라인이 교차되는 부분의 상기 기판상에 소오스/드레인 불순물영역을 갖도록 제1 반도체층을 형성하는 단계 ; 화소영역의 소정부위에 섬모양으로 형성하고 카패시터의 전장전극으로 사용되는 제2 반도체층을 형성하는 단계 ; 상기 제1 반도체층의 소오스/드레인영역 및 제2반도체층 소정부의 콘택홀을 갖도록 제1, 제2 반도체층을 포함한 기판 전면에 게이트전극을 형성하고 상기 제2 반도체층에 연결되도록 상기 게이트 절연막상에 게이트라인을 형성하는 단계 ; 상기 제1 반도체층의 소오스영역에 콘택홀을 갖고 화소영역을 제외한 부분의 상기 게이트라인을 포함한 기판 전면에 제1 층간절연막을 형성하는 단계 ; 상기 제1 반도체층의 드레인영역에 연결되고 상기 게이트 절연막을 매개하여 제2 반도체층과 중첩되도록 화소영역에 화소전극을 형성하는 단계 ; 상기 제1 반도체층의 소오스영역에 콘택홀을 갖도록 화소전극을 포함한 기판 전면에 제2 층간절연막을 형성하는 단계 ; 상기 제1반도체층의 소오스영역에 연결되도록, 상기 제2층간절연막위에 데이터라인을 형성하는 단계; 상기 기판 전면에 보호막을 형성하는 단계 ;를 포함하여 형성됨을 특징으로 하는 TFT-LCD의 제조방법.
제17항에 있어서, 게이트라인은 데이타라인과 교차되는 부분에서 데이타라인 방향으로 돌출부를 갖고 상기 돌출부가 상기 제2 반도체층에 연결되도록 형성됨을 특징으로 하는 TFT-LCD의 제조방법.
제17항에 있어서, 게이트절연막과 제1 층간절연막은 식각 선택비가 큰 절연막을 사용함을 특징으로 하는 TFT-LCD의 제조방법.
제17항에 있어서, 게이트절연막으로 질화막을 사용하고 제1 층간절연막으로 산화막을 사용하거나 사용하고 제1 층간절연박으로 산화막을 사용하거나 그 반대로 사용함을 특징으로 하는 TFT-LCD의 제조방법.
게이트라인과 데이타라인이 서로 수직하게 교차하도록 형성되고 상기 게이트라인과 데이터라인 사이에 화소영역이 형성되는 TFT-LCD에 있어서, 기판을 준비하는 단계 ; 상기 게이트라인과 데이터라인이 교차되는 부분의 상기 기판상에 소오스/드레인 불순물영역을 갖고 형성되는 제1 반도체층을 형성하는 단계 ; 화소영역의 소정부위에 섬모양으로 형성되어 커패시터의 저장전극으로 사용되는 제2 반도체층을 형성하는 단계 ; 상기 제1 반도체층의 소오스/드레인영역 및 제2 반도체층 조성부위 콘택홀을 갖도록 제1, 제2 반도체층을 포함한 기판 전면에 형성되는 게이트 절연막을 형성하는 단계 ; 상기 제1 반도체층의 소오스/드레인영역 사이에 게이트전극이 형성되고 상지 제2 반도체층에 연결되도록 상기 게이트 절연막상에 형성되는 게이트라인을 형성하는 단계 ; 상기 제1 반도체층의 드레인영역에 연결되고 상기 게이트 절연막을 매개하여 제2 반도체층과 중첩되도록 화소영역에 화소전극을 형성하는 단계 ; 상기 제1 반도체층의 소오스영역에 콘택홀을 갖고 게이트 라인 및 화소전극을 포함한 기판 전면에 제 1층간절연막을 형성하는 단계 ; 상기 제1 반도체층의 소오스영역에 연결되도록 상기 제1 층간절연막위에 데이터라인을 형성하는 단계 ; 상기 기판 전면에 보호막을 형성하는 단계 ;를 포함하여 형성됨을 특징으로 하는 TFT-LCD의 제조방법.
제21항에 있어서, 게이트라인은 데이터라인과 교차되는 부분에서 데이터라인 방향으로 돌출부를 갖고 상기 돌출부가 상기 제2 반도체층에 연결되도록 형성함을 특징으로 하는 TFT-LCD의 제조방법.