JP3763381B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP3763381B2 JP3763381B2 JP06383099A JP6383099A JP3763381B2 JP 3763381 B2 JP3763381 B2 JP 3763381B2 JP 06383099 A JP06383099 A JP 06383099A JP 6383099 A JP6383099 A JP 6383099A JP 3763381 B2 JP3763381 B2 JP 3763381B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- film
- metal film
- liquid crystal
- gate signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置の製造方法に関する。より詳しくは、各画素部分にスイッチング用薄膜トランジスタがマトリクス状に形成されているアクティブマトリクス型液晶表示装置の製造方法に関するものである。
【０００２】
【従来の技術】
一般に、アクティブマトリクス型液晶表示装置は、低消費電力、薄型、軽量等の多様な長所を有しており、ノート型パソコン、携帯端末、テレビジョン（ＴＶ）等をはじめとする幅広い用途に利用される表示デバイスとして期待されている。
【０００３】
このような背景においては、アクティブマトリクス型液晶表示装置の低価格化が要求されており、特に、薄膜トランジスタ（以下「ＴＦＴ」と略する）アレイ基板の生産性を高めることにより製造コストを低減し、低価格化を図る方法が種々検討されている。中でも、アクティブマトリクス型液晶表示装置の製造工程において用いられる、フォトマスク回数の低減化の方法については、従来より、広く研究がなされている。
【０００４】
たとえば特開平９−１５２６２６号公報には、ＴＦＴアレイ基板の製造工程として、フォトマスク回数を低減した製造工程について開示されている。以下において、上記公報記載のアクティブマトリクス型液晶表示装置およびその製造方法を図５ないし図７に基づいて説明する。
【０００５】
図５は、上記公報に記載のアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板におけるソース信号線の引き出し電極部周辺の製造工程を示す断面図である。また、図６は、上記従来公報記載のアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板の平面図である。さらに、図７は、上記公報に記載のアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板における薄膜トランジスタ１２１周辺の構造を説明する断面図である。
【０００６】
上記公報に記載のアクティブマトリクス型液晶表示装置は、図６および図７に示すように、ガラス基板１０１上に、複数のゲート信号線（走査信号線）１０２と、複数のソース信号線（画像信号線）１２４とが絶縁膜１０３・１０３’を介して直交して配置され、上記ゲート信号線１０２と上記ソース信号線１２４との各交点に画素電極１２６と該画素電極１２６に画素信号を供給する逆スタガ型のＴＦＴ１２１とがマトリクス状に設けられたＴＦＴアレイ基板と、図示されない対向電極が形成された対向電極基板および、これら両基板間に封入された液晶等より主として構成されている。上記逆スタガ型のＴＦＴ１２１では、チャネル領域にエッチングストッパ膜を形成する必要がない。
【０００７】
上記ＴＦＴ１２１は、図７に示すように、ゲート信号線１０２から垂直上方に突出して形成されるゲート電極Ｇ、絶縁膜１０３・１０３’により形成されるゲート絶縁膜、チャネル領域となる高抵抗半導体膜１０４、ソース電極Ｓおよびドレイン電極Ｄとなる低抵抗半導体膜１０５、ソース金属膜１０６、透明導電膜１０７、および保護膜１０８がこの順に積層された構造を有している。
【０００８】
次に、以下において、上記従来のアクティブマトリクス型液晶表示装置の製造方法を、図５に基づいて説明する。
【０００９】
まず、図５（ａ）に示すように、アルミニウム合金や高融点金属等をスパッタリング法等でガラス基板１０１上に成膜してパターニング（パターン形成）することにより、ゲート信号線１０２およびゲート電極Ｇを形成する。
【００１０】
次に、同図（ｂ）に示すように、２層構造を有する絶縁膜１０３・１０３’、高抵抗半導体膜１０４、低抵抗半導体膜１０５をプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等で連続して成膜した後に、高融点金属またはその合金からなるソース金属膜１０６をスパッタリング法等により連続して成膜する。このようにして成膜されたソース金属膜１０６、低抵抗半導体膜１０５、高抵抗半導体膜１０４を同一のフォトマスクを用いて同時にフォトエッチングすることによりパターニングする。
【００１１】
次に、同図（ｃ）に示すように、ＩＴＯ（ｉｎｄｉｕｍ−ｔｉｎ ｏｘｉｄｅ，インジウム錫酸化物）等からなる透明導電膜１０７をソース金属膜１０６上にスパッタリング法等で成膜する。この後、透明導電膜１０７、ソース金属膜１０６、低抵抗半導体膜１０５を同一のフォトマスクを用いて選択的にフォトエッチングする。
【００１２】
これにより、ＴＦＴ１２１’、図示しないソース信号線１２４、および画素電極１２６等を形成する。
【００１３】
最後に、同図（ｄ）に示すように、窒化シリコン膜等からなる保護膜１０８をプラズマＣＶＤ法等により成膜した後、パターニングすることにより、ソース信号線１２４の図示しない外部引き出し電極部および図示しない画素電極１２６上に成膜された保護膜１０８を除去すると同時に、ゲート信号線１０２の図示しない外部引き出し電極部上の絶縁膜１０３・１０３’および保護膜１０８を除去し、ＴＦＴアレイ基板を完成する。
【００１４】
上述したように、上記従来のアクティブマトリクス型液晶表示装置の製造方法では、画素電極１２６、ソース信号線１２４の外部引き出し電極部、ゲート信号線１０２の外部引き出し電極部のいずれをも４回のフォトリソ工程（フォトエッチ工程）で形成するＴＦＴアレイ基板の製造工程が採用されている。
【００１５】
【発明が解決しようとする課題】
ところが、上記従来のアクティブマトリクス型液晶表示装置の製造方法では、絶縁膜１０３・１０３’、高抵抗半導体膜１０４、低抵抗半導体膜１０５をプラズマＣＶＤ法等で連続して成膜した後に、パターニングを行うことなく、ソース金属膜１０６をスパッタリング法等で成膜するため、低抵抗半導体膜１０５とソース金属膜１０６との間において、大面積領域下で界面が存在することとなる。すなわち、低抵抗半導体膜１０５およびソース金属膜１０６は、いずれもＴＦＴアレイ基板の全面に成膜されるため、ソース金属膜１０６を成膜した段階において、上記両膜が接触する面積がＴＦＴアレイ基板表面の全面積に相当するため、上記界面の面積がＴＦＴアレイ基板全面とほぼ同一の領域にわたることとなる。
【００１６】
また、上記高抵抗半導体膜１０４と低抵抗半導体膜１０５とから形成される半導体層は、膜応力すなわち、膜表面の単位面積当たりにおいて、外部からの力によって変形が加わった場合に、これをもとに戻そうとする力が大きい。このため、上記大面積領域下で存在する低抵抗半導体膜１０５とソース金属膜１０６との間の界面において密着性が取れず、膜剥がれを生じるという問題がある。
【００１７】
すなわち、ＴＦＴアレイ基板の製造工程において、上記のような膜剥がれが生じることから、アクティブマトリクス型液晶表示装置の製造歩留りが低下するという問題を有している。
【００１８】
本発明は、上記問題を解決するためになされたもので、その目的は、少ない製造工程で製造でき、かつ、膜剥がれによる製造歩留りの低下を防止することにより低コスト化を図れるアクティブマトリクス型液晶表示装置の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明者らは、上記の諸問題を解決するために鋭意研究を続けてきた結果、ＴＦＴアレイ基板を構成するＴＦＴにおける半導体膜層を先にパターニングして半導体膜パターンを形成し、その後に透明導電膜層およびソース金属膜層を成膜して積層することにより、上記の目的を達成できることを見出し、本発明を完成するに至った。
【００２０】
請求項１に記載の製造方法は、上記の課題を解決するために、薄膜トランジスタがマトリクス状に形成され、薄膜トランジスタを制御するゲート信号線および薄膜トランジスタにデータ信号を供給するソース信号線がそれぞれ直交する形で形成され、薄膜トランジスタを介してソース信号線と接続される画素電極を有し、画素電極と画素電極に対向して設けられた対向電極との間に液晶材料が保持されている液晶表示装置の製造方法において、基板上に、第１金属膜および第２金属膜を順に積層した後、第１次のフォトエッチングを行うことにより、上記薄膜トランジスタのゲート電極、ゲート信号線、およびゲート信号線の外部引き出し電極部をそれぞれ形成する段階と、上記第１次のフォトエッチングによるパターンが形成された基板の全面に絶縁膜、高抵抗半導体膜、及び低抵抗半導体膜を順に積層する段階と、上記低抵抗半導体膜及び高抵抗半導体膜に対し、第２次のフォトエッチングを行うことにより、上記薄膜トランジスタに半導体膜パターンを形成する段階と、上記半導体膜パターンを形成した基板の全面に透明導電膜、第３金属膜、および第４金属膜を順に積層する段階と、上記第４金属膜、第３金属膜、透明導電膜、および半導体膜パターンの低抵抗半導体膜に対し、第３次のフォトエッチングを行うことにより、上記ソース信号線、ソース信号線の外部引き出し電極部、上記薄膜トランジスタのソース・ドレイン電極および画素電極を形成する段階と、上記ソース・ドレイン電極および画素電極を形成した基板全面に保護膜を形成する段階と、上記保護膜、および絶縁膜に対し、第４次のフォトエッチングを行うことにより、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階と、上記第４次フォトエッチングにおいて用いられたフォトマスクをさらに用いて、露出した上記ゲート信号線の外部引き出し電極部における第２金属膜と、露出した上記ソース信号線の外部引き出し電極部および画素電極における第３金属膜および第４金属膜とをエッチングする段階
【００２１】
上記の方法によれば、基板の全表面にわたって、上記透明導電膜、第３金属膜、および第４金属膜を順に積層しても、既に上記半導体膜パターンが形成されているので、パターン化された半導体膜パターンと、上記透明導電膜との間で対面する面積が小さいため、膜剥がれを生じることがなく、良好な密着性が得られ、安定な製造歩留りを得ることができる。
【００２２】
請求項２に記載の製造方法は、上記の課題を解決するために、請求項１記載の方法に加えて、第１金属膜を、チタンにより形成することを特徴としている。
【００２３】
上記の方法によれば、第１金属膜および第２金属膜を有するゲート信号線の外部引き出し電極部が、たとえば、ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）法により、外部駆動回路と接続される場合、ゲート信号線の外部引き出し端子となる第１金属膜をチタンとするとともに、第２金属膜をアルミニウム等とすれば、ウェットエッチングを行うことにより、第１金属膜であるチタンのみを残して選択的にフォトエッチングして、ゲート信号線の外部引き出し端子をチタンにより形成できる。よって、上記方法では、チタンがアルミニウムと比べて酸化され難いことから、チタンからなる上記外部引き出し端子と外部駆動回路との電気的接続における信頼性を向上できる液晶表示装置を簡単に安定して製造できる。
【００２４】
請求項３に記載の製造方法は、上記の課題を解決するために、請求項１または２記載の方法に加えて、第２金属膜を、アルミニウムまたはアルミニウム合金により形成することを特徴としている。
【００２５】
上記の方法によれば、配線抵抗を下げるという効果が得られるとともに、ウェットエッチングにより容易に第１金属膜であるチタンのみを残す、選択的なフォトエッチングを確実に行うことができる。
【００２６】
請求項４に記載の製造方法は、上記の課題を解決するために、請求項１ないし３のいずれか１項に記載の方法に加えて、第３金属膜をモリブデンにより形成することを特徴としている。
【００２７】
上記の方法によれば、画素電極としてのＩＴＯが、上記モリブデンからなる第３金属膜によって、アルミニウム等と直接接触することが防止されるため、アルミニウムによる電蝕を防止することができる。また、モリブデンは、アルミニウムをウェットエッチングする際に用いる燐酸と硝酸とを主成分とするエッチャント（薬液）により、容易にウェットエッチングして除去することができるため、アルミニウムと同時にウェットエッチングすることができ、製造コストを低減できる。
【００２８】
請求項５に記載の製造方法は、上記の課題を解決するために、請求項１ないし４のいずれか１項に記載の方法に加えて、第４金属膜を、アルミニウムまたはアルミニウム合金により形成することを特徴としている。
【００２９】
上記の方法によれば、画素電極およびゲート信号線の外部引き出し端子を露出させる段階において、同じくアルミニウムまたはアルミニウム合金により形成された第２金属膜と第４金属膜とを同時にウェットエッチングすることができるため、フォトエッチング工程を削減でき、製造コストを低減できる。
【００３０】
請求項６に記載の製造方法は、上記の課題を解決するために、請求項１ないし５のいずれか１項に記載の方法に加えて、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階において、複数の上記ゲート信号線の外部引き出し電極部および複数の上記ソース信号線の外部引き出し電極部の少なくとも何れか一つの露出部は、一つのコンタクトホールにより形成されることを特徴としている。
【００３１】
上記の方法によれば、各露出部間に生じる保護膜と該露出部との段差が生じないため、オーバーハングによる不安定な断面構造が生じない。これにより、たとえば、ＴＡＢ法等を用いたソース信号線の外部引き出し端子と外部駆動回路とを容易に接続することができる。
【００３２】
請求項７に記載の製造方法は、上記の課題を解決するために、請求項１ないし６のいずれか１項に記載の方法に加えて、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階において、上記画素電極の露出部は、該画素電極よりも大きく形成されることを特徴としている。
【００３３】
上記の方法によれば、画素電極とソース信号線との間の露出部に残存している不要部分である低抵抗半導体膜を、画素電極の露出と同時に容易に除去することができるため、短絡不良を防止でき、その上、製造歩留りを向上させることができる。
【００３４】
【発明の実施の形態】
本発明の実施の一形態について図面に基づいて説明すれば以下のとおりである。
〔実施の形態１〕
図１は、本実施の形態にかかる液晶表示装置の製造方法を説明するための、図２のＡ−Ａ’線における矢視断面図である。また、図２は、本実施の形態にかかる液晶表示装置を構成するＴＦＴアレイ基板を示す平面図である。
【００３５】
本実施の形態にかかるＴＦＴアレイ基板は、図２に示すように、ＴＦＴアレイ基板平面に互いに並行した複数のゲート信号線２２と互いに並行した複数のソース信号線２４とが互いに直交してマトリクス状に配置されている。すなわち、各ゲート信号線２２と各ソース信号線２４とは、図１に示す絶縁膜３を介して直交して配置されており、ゲート信号線２２とソース信号線２４との各交点には、画素電極２６に対し、ソース信号線２４からのデータ信号（画素信号）を供給するＴＦＴ２１がマトリクス状に設けられている。
【００３６】
また、図示しないＴＦＴアレイ基板の周辺部には、ゲート信号線２２とソース信号線２４とのそれぞれの延長線上に、ゲート信号線の外部引き出し電極部２３（図３参照）とソース信号線の外部引き出し電極部２５（図４参照）とがそれぞれ配置されており、外部駆動回路との接続を担っている。
【００３７】
以下において、本実施の形態にかかる液晶表示装置の製造方法を、上記ＴＦＴ２１におけるフォトエッチング工程を例にとって説明する。
【００３８】
本実施の形態にかかる液晶表示装置の製造方法では、図１（ａ）に示すように、まず、ガラス基板１上に第１金属膜２を形成するための、厚み５００Åのチタン、および第２金属膜２’を形成するための、厚み３０００Åのアルミニウムをスパッタリング法によりこの順に蒸着し、積層する。
【００３９】
その後、第１次のフォトエッチング工程として、フォトエッチングを行い、第１金属膜２および第２金属膜２’をパターン形成することにより、ＴＦＴ２１におけるゲート信号線２２、および図示しないゲート信号線の外部引き出し電極部２３をそれぞれ形成する。すなわち、図１（ａ）に示す第１次のフォトエッチングにより形成された、互いに積層された状態の第１金属膜２と第２金属膜２’との二重構造により、ゲート信号線２２およびゲート信号線の外部引き出し電極部２３が形成される。
【００４０】
第１金属膜２として用いられる金属は、特に限定されないが、たとえば、チタン、クロム、あるいは、モリブデン等が挙げられる。これら例示の金属のうち、特にチタンが好ましい。
【００４１】
すなわち、たとえば、ゲート信号線の外部引き出し電極部２３がＴＡＢ法により、外部駆動回路と接続される場合、外部駆動回路との接続端子、つまりゲート信号線の外部引き出し端子となる第１金属膜２をチタンとすることにより、選択的なフォトエッチングを確実に行うことができる。
【００４２】
具体的には、たとえば、第１金属膜２をチタンで形成するとともに、第２金属膜２’をアルミニウム等の低抵抗配線で形成した場合、まず、ドライエッチングにより容易にゲート信号線２２およびゲート信号線の外部引き出し電極部２３のゲートパターンを形成でき、かつ、ゲート信号線の外部引き出し端子を形成する際に、ウェットエッチングを行うことにより、第１金属膜２であるチタンのみを残して選択的にフォトエッチングして、第２金属膜２’の該当部分を除去することができる。
【００４３】
上記のように、第１金属膜２をチタンにより形成すれば、チタンがアルミニウムと比べて酸化され難いことから、チタンからなる上記外部引き出し端子と、外部駆動回路との電気的接続における信頼性を向上できる。
【００４４】
また、第２金属膜２’を、たとえば、アルミニウムまたは、アルミニウム合金で形成することにより、配線抵抗を下げるという効果が得られるとともに、上記ウェットエッチングにより容易にチタンのみを残す選択的なフォトエッチングを確実に行うことができる。
【００４５】
次に、図１（ｂ）に示すように、上記のようにしてゲートパターン、すなわち、パターニング後のゲート信号線２２およびゲート信号線の外部引き出し電極部２３が形成されたガラス基板１の全表面に対応する範囲内に、絶縁膜３としての、厚み４０００Åの窒化シリコン膜、高抵抗半導体膜４（高抵抗半導体膜層）を形成するための、厚み１５００Åの非晶質シリコン膜、および低抵抗半導体膜５（低抵抗半導体膜層）を形成するための、不純物ドープされた厚み５００Åの非晶質シリコン膜をプラズマＣＶＤ法によりこの順に積層する。
【００４６】
その後、第２次のフォトエッチング工程として、上記積層された低抵抗半導体膜５と高抵抗半導体膜４とを同一のフォトマスクを用いて同時に選択的にフォトエッチングすることにより、ＴＦＴ２１における半導体領域として、半導体膜パターンを形成する。
【００４７】
次に、図１（ｃ）に示すように、ガラス基板１の全平面積に対応する範囲内に、透明導電膜６としての、厚み１０００ÅのＩＴＯ、第３金属膜７としての、厚み１０００Åのモリブデン、および第４金属膜７’としての、厚み１０００Åのアルミニウムをスパッタリング法によりこの順に蒸着して積層する。
【００４８】
続いて、第３次のフォトエッチング工程として、上記積層された第４金属膜７’、第３金属膜７、および透明導電膜６を同一のフォトマスクを用いて同時にフォトエッチングする。また、さらに上記と同一のフォトマスクを用いて、該フォトエッチングにより生じた、ＴＦＴ２１において露出している低抵抗半導体膜５（低抵抗半導体膜層）の該露出部を選択的にフォトエッチングする。
【００４９】
上記第３次のフォトエッチング工程により、ＴＦＴ２１のソース電極Ｓ、ドレイン電極Ｄならびに画素電極２６、および、図示しないソース信号線２４並びに図示しないソース信号線の外部引き出し電極部２５が形成される。
【００５０】
ここで、第３金属膜７として用いられる金属としては、特に限定がないが、たとえば、モリブデン、チタン、クロム等が挙げられる。これら例示の金属の中でも、特にモリブデンが好ましい。
【００５１】
第３金属膜７をモリブデンで形成することにより、画素電極２６としてのＩＴＯがアルミニウム等と直接接触することがないため、電蝕を防止することができる。たとえば、画素電極２６としてのＩＴＯ上にモリブデンを積層し、該モリブデンからなる第３金属膜７上に第４金属膜７’としてアルミニウムを積層する構造とすることにより、電蝕が防止できる。
【００５２】
また、モリブデンは、アルミニウムをウェットエッチングする際に用いる燐酸と硝酸とを主成分とするエッチャントにより、容易にウェットエッチングして除去することができるため、アルミニウムと同時にウェットエッチングすることができ、効率的である。
【００５３】
また、第４金属膜７’をたとえば、アルミニウムまたはアルミニウム合金とすれば、画素電極２６およびゲート信号線の外部引き出し端子を露出させる段階において、同じくアルミニウムまたはアルミニウム合金により形成された第２金属膜２’と上記第４金属膜７’とを同時にウェットエッチングすることができるため、フォトエッチング工程を削減でき、効率的である。
【００５４】
最後に、図１（ｄ）に示すように、ガラス基板１の全平面積に対応する範囲内に、保護膜８としての、厚み２０００Åの窒化シリコン膜をプラズマＣＶＤ法により成膜する。その後、第４次のフォトエッチング工程として、同一のフォトマスクを用いて、画素電極２６、図３に示すゲート信号線の外部引き出し電極部２３、および図４に示すソース信号線の外部引き出し電極部２５をＴＦＴアレイ基板表面に露出させるために、まず、保護膜８および／または絶縁膜３を同時にフォトエッチングする。これにより、まず、ゲート信号線の外部引き出し電極部２３、およびソース信号線の外部引き出し電極部２５がＴＦＴアレイ基板表面に露出する。尚、この時、画素電極２６上に積層されている第４金属膜７’も同時に露出する。
【００５５】
続いて上記同一のフォトマスクをさらに用いて、上記フォトエッチングの結果露出したゲート信号線の外部引き出し電極部２３として形成された第２金属膜２’、およびソース信号線の外部引き出し電極部２５および画素電極２６上に形成された第３金属膜７および第４金属膜７’を同時にフォトエッチングすることにより、ＴＦＴアレイ基板を完成する。
【００５６】
尚、上記保護膜８をフォトエッチングして、画素電極２６上に積層されている第４金属膜７’を露出させる段階で、露出部を形成するためのマスクパターンを該露出部が画素電極２６よりも大きく形成される大きさに設定してもよい。より詳細には、保護膜８をフォトエッチングする段階におけるフォトエッチングによって、残存する低抵抗半導体膜５の不要部分が同時に除去できるように、上記露出部の大きさを設定する。
【００５７】
このような方法を用いることにより、ドレイン電極Ｄおよび画素電極２６とソース信号線２４との間に残存している、不要部分である低抵抗半導体膜５を、第４金属膜７’、第３金属膜７を除去して画素電極２６を露出させる段階で容易に除去することができる。このため、画素電極２６とソース信号線２４との間、および、画素電極２６相互間の短絡不良を防止できる。これにより製造歩留りを向上させることができる。
【００５８】
以上のように、本実施の形態にかかる液晶表示装置の製造方法を用いれば、第１次から第４次までの４段階のフォトエッチング工程により、ＴＦＴアレイ基板を形成できるため、製造工程が簡略となる。
【００５９】
これに加えてさらに、第２次のフォトエッチング工程として、上記積層された低抵抗半導体膜５と高抵抗半導体膜４とを同一のフォトマスクを用いて同時に選択的にフォトエッチングすることにより、ＴＦＴ２１における半導体膜パターンを形成した後、ガラス基板１の全平面積に対応する範囲内に、透明導電膜６、第３金属膜７、および第４金属膜７’を積層することから、膜剥がれを生じることがない。
【００６０】
すなわち、ガラス基板１の、たとえば、全平面積にわたって、上記透明導電膜６やソース金属膜層等を積層しても、既に上記半導体領域としての半導体膜パターンが第２次のフォトエッチング工程において形成されているので、低抵抗半導体膜５と高抵抗半導体膜４、すなわち、膜応力の大きい半導体膜パターンと、上記透明導電膜６やソース金属膜層との界面が広い面積にわたって存在しないため、膜剥がれを生じることがなく、良好な密着性が得られ、安定な製造歩留りを得ることができる。
【００６１】
〔実施の形態２〕
以下において上記ＴＦＴアレイ基板の製造工程の他の実施の形態について説明する。尚、本実施の形態の液晶表示装置の製造方法において、実施の形態１と同様の箇所については、同一の部材番号を付し、その説明を省略する。
図３は、本実施の形態にかかる液晶表示装置の製造方法における、ＴＦＴアレイ基板のゲート信号線の外部引き出し電極部２３における露出部の形成方法を説明する説明図である。また、図４は、本実施の形態にかかる液晶表示装置の製造方法における、ＴＦＴアレイ基板のソース信号線の外部引き出し電極部２５における露出部の形成方法を説明する説明図である。
【００６２】
ゲート信号線の外部引き出し電極部２３は、まず、図１（ａ）に示す第１次のフォトエッチング工程において、フォトエッチング後の第１金属膜２および第２金属膜２’として形成される。その後、実施の形態１で示した図１（ａ）〜図１（ｃ）に示す製造工程により、ＴＦＴ２１が形成された後、図１（ｄ）に示す第４次のフォトエッチング工程において、上記ゲート信号線の外部引き出し電極部２３上に積層されている保護膜８および絶縁膜３が、画素電極部２６およびソース信号線の引き出し電極部２５上に積層された保護膜８および絶縁膜３と同時にフォトエッチングされることにより、ゲート信号線の外部引き出し電極部２３がＴＦＴアレイ基板表面に露出する。
【００６３】
次いで、露出したゲート信号線の外部引き出し電極部２３表面の第２金属膜２’を、上記のフォトエッチングに用いたと同一のフォトマスクをさらに用いて、ソース信号線の外部引き出し電極部２５および画素電極２６上に形成された第３金属膜７、および第４金属膜７’と同時にフォトエッチングすることにより、ゲート信号線の外部引き出し端子が形成される。
【００６４】
ここで、上記保護膜８および絶縁膜３を同時にフォトエッチングしてゲート信号線の外部引き出し電極部２３を露出させる際、複数あるゲート信号線の外部引き出し電極部２３を、同一のマスクパターンを用いてフォトエッチングする。すなわち、図３に示すように、同一のマスクパターンを用いて一つのコンタクトホール２７（保護膜８および絶縁膜３の開口部）を形成することにより、複数あるゲート信号線の外部引き出し電極部２３をコンタクトホール２７の範囲内に露出させる。
【００６５】
上記の方法を用いれば、複数あるゲート信号線の外部引き出し電極部２３の各電極毎に各別のコンタクトホールを設けることにより、各別に露出部を設ける場合のような、各電極毎に、つまり、各露出部間に生じる保護膜８および絶縁膜３と該露出部との段差が生じない。これにより、オーバーハングによる不安定な断面構造が生じないため、たとえば、ＴＡＢ法等を用いたゲート信号線の外部引き出し端子と外部駆動回路とを容易に接続することができる。
【００６６】
また、ゲート信号線の外部引き出し電極部２３を露出させる際、露出部を上記のようなコンタクトホールにより形成する方法の他に、たとえば、保護膜８および絶縁膜３を完全に除去することにより、露出させる方法を用いてもよい。この場合、保護膜８および絶縁膜３を完全に除去するため、上記のようなマスクパターンを用いる手間が省け、更に効率的に露出させることができる。
【００６７】
次に、上記ゲート信号線の外部引き出し端子の形成と同様の原理を用いたソース信号線の外部引き出し端子の形成方法を図４により以下に説明する。
ソース信号線の外部引き出し電極部２５は、まず、図１（ｃ）に示す第３次のフォトエッチング工程において、図示しないフォトエッチング後の透明導電膜６、第３金属膜７、第４金属膜７’として形成される。その後、図１（ｄ）に示す第４次のフォトエッチング工程において、上記ゲート信号線の外部引き出し電極部２３上に積層されている保護膜８が、フォトエッチングされることにより、画素電極部２６およびゲート信号線の外部引き出し電極部２３と同時にソース信号線の外部引き出し電極部２５がＴＦＴアレイ基板表面に露出する。
【００６８】
次いで、露出したソース信号線の外部引き出し電極部２５表面の第３金属膜７および第４金属膜７’を、上記のフォトエッチングに用いたと同一のフォトマスクをさらに用いて、ゲート信号線の外部引き出し電極部２３における第２金属膜２’、および画素電極２６上に形成された第３金属膜７および第４金属膜７’と同時にフォトエッチングすることにより、ソース信号線の外部引き出し端子が形成される。
【００６９】
ここで、上記保護膜８を同時にフォトエッチングしてソース信号線の外部引き出し電極部２５を露出させる際、複数あるソース信号線の外部引き出し電極部２５を、同一のマスクパターンを用いてフォトエッチングする。すなわち、図４に示すように、同一のマスクパターンを用いて一つのコンタクトホール２７（保護膜８の開口部）を形成することにより、複数あるソース信号線の外部引き出し電極部２５をコンタクトホール２７の範囲内に露出させる。
【００７０】
上記の方法を用いれば、複数あるソース信号線の外部引き出し電極部２５の各電極毎に各別のコンタクトホールを設けることで各別の露出部を設ける場合のような、各電極毎つまり、各露出部間に生じる保護膜８と該露出部との段差が生じない。これにより、オーバーハングによる不安定な断面構造が生じないため、たとえば、ＴＡＢ法等を用いたソース信号線の外部引き出し端子と外部駆動回路とを容易に接続することができる。
【００７１】
また、ソース信号線の外部引き出し電極部２５を露出させる際、露出部を上記のようなコンタクトホールにより形成する方法の他に、たとえば、保護膜８を完全に除去することにより、露出させる方法を用いてもよい。この場合、保護膜８を完全に除去するため、上記のようなマスクパターンを用いる手間が省け、更に効率的に露出させることができる。
【００７２】
以上述べたように、本発明にかかる液晶表示装置の製造方法は、たとえば、薄膜トランジスタがマトリクス状に形成され、該薄膜トランジスタを制御するゲート信号線および該薄膜トランジスタにデータ信号を供給するソース信号線がそれぞれ直交する形で形成された該薄膜トランジスタを介してソース信号線と接続される画素電極を有し、該画素電極と、画素電極に対向して設けられた対向電極との間に液晶材料が保持された液晶表示装置の製造方法として、以下に述べる工程を含む方法とすることができる。
【００７３】
すなわち、ガラス基板上に、ゲート信号線とソース信号線とを絶縁膜を介して直交して配置し、上記ゲート信号線とソース信号線との各交点に、画素電極に画素信号を供給するための上記薄膜トランジスタを、上記ゲート信号線、ソース信号線、および上記画素電極と接続させて配置して薄膜トランジスタアレイ基板を形成する液晶表示装置の製造方法であって、第１金属膜と第２金属膜とを上記ガラス基板上に積層した後、上記ゲート信号線およびゲート信号線の外部引き出し電極部をパターン形成する第１次のフォトエッチング工程と、上記パターン形成された基板上に、上記絶縁膜と、高抵抗半導体膜と低抵抗半導体膜とをこの順に積層した後、上記薄膜トランジスタにおける半導体膜パターンを形成する第２次のフォトエッチング工程と、上記半導体膜パターンが形成された基板上に透明導電膜、第３金属膜、第４金属膜をこの順に積層した後、上記ソース信号線、ソース信号線の外部引き出し電極部、上記薄膜トランジスタにおけるソース電極ならびにドレイン電極、および画素電極を形成するとともに、上記半導体膜パターン形成後の低抵抗半導体膜の露出部を除去する第３次のフォトエッチング工程と、基板上に保護膜を積層した後、上記ゲート信号線の外部引き出し電極部、上記ソース信号線の外部引き出し電極部、および画素電極をそれぞれ露出させる第４次のフォトエッチング工程とを含み、上記露出した上記ゲート信号線の外部引き出し電極部、上記ソース信号線の外部引き出し電極部、および画素電極の第２金属膜、第３金属膜、第４金属膜をエッチングする段階を含む方法とすることができる。
【００７４】
上記のような方法とすることにより、本発明にかかる液晶表示装置のＴＦＴアレイ基板は、４回のフォトエッチング工程で形成することができ、製造工程の簡略化が可能となるとともに、半導体膜パターンと、ソース金属膜層との間の良好な密着性を得ることができる。
【００７５】
すなわち、低抵抗半導体膜５と高抵抗半導体膜４とを同時に選択的にフォトエッチングすることによりＴＦＴ２１に半導体膜パターンを形成した後、ガラス基板１の、たとえば全面に透明導電膜６、第３金属膜７、および第４金属膜７’を積層しても、既に、上記半導体膜パターンが形成されており、大面積での半導体膜層とソース金属膜層との界面が存在しないため、良好な密着性が得られ、膜剥がれを生じることなく、安定な製造歩留りを得ることができる。
【００７６】
【発明の効果】
請求項１に記載の製造方法は、以上のように、薄膜トランジスタがマトリクス状に形成され、薄膜トランジスタを制御するゲート信号線および薄膜トランジスタにデータ信号を供給するソース信号線がそれぞれ直交する形で形成され、薄膜トランジスタを介してソース信号線と接続される画素電極を有し、画素電極と画素電極に対向して設けられた対向電極との間に液晶材料が保持されている液晶表示装置の製造方法において、基板上に、第１金属膜および第２金属膜を順に積層した後、第１次のフォトエッチングを行うことにより、上記薄膜トランジスタのゲート電極、ゲート信号線、およびゲート信号線の外部引き出し電極部をそれぞれ形成する段階と、上記第１次のフォトエッチングによるパターンが形成された基板の全面に絶縁膜、高抵抗半導体膜、及び低抵抗半導体膜を順に積層する段階と、上記低抵抗半導体膜及び高抵抗半導体膜に対し、第２次のフォトエッチングを行うことにより、上記薄膜トランジスタに半導体膜パターンを形成する段階と、上記半導体膜パターンを形成した基板の全面に透明導電膜、第３金属膜、および第４金属膜を順に積層する段階と、上記第４金属膜、第３金属膜、透明導電膜、および半導体膜パターンの低抵抗半導体膜に対し、第３次のフォトエッチングを行うことにより、上記ソース信号線、ソース信号線の外部引き出し電極部、上記薄膜トランジスタのソース・ドレイン電極および画素電極を形成する段階と、上記ソース・ドレイン電極および画素電極を形成した基板全面に保護膜を形成する段階と、上記保護膜、および絶縁膜に対し、第４次のフォトエッチングを行うことにより、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階と、上記第４次フォトエッチングにおいて用いられたフォトマスクをさらに用いて、露出した上記ゲート信号線の外部引き出し電極部における第２金属膜と、露出した上記ソース信号線の外部引き出し電極部および画素電極における第３金属膜および第４金属膜とをエッチングする段階とを含む方法である。
【００７７】
それゆえ、基板の全表面にわたって、上記透明導電膜、第３金属膜、および第４金属膜を順に積層しても、既に上記半導体膜パターンが形成されているので、パターン化された半導体膜パターンと、上記透明導電膜との間で対面する面積が小さいため、膜剥がれを生じることがなく、良好な密着性が得られ、安定な製造歩留りを得ることができるという効果を奏する。
【００７８】
請求項２に記載の製造方法は、以上のように、請求項１記載の方法に加えて、第１金属膜を、チタンにより形成する方法である。
【００７９】
それゆえ、第１金属膜および第２金属膜を有するゲート信号線の外部引き出し電極部が、たとえば、ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）法により、外部駆動回路と接続される場合、ゲート信号線の外部引き出し端子となる第１金属膜をチタンとするとともに、第２金属膜をアルミニウム等とすれば、ウェットエッチングを行うことにより、第１金属膜であるチタンのみを残して選択的にフォトエッチングして、ゲート信号線の外部引き出し端子をチタンにより形成できる。よって、上記方法では、チタンがアルミニウムと比べて酸化され難いことから、チタンからなる上記外部引き出し端子と外部駆動回路との電気的接続における信頼性を向上できる液晶表示装置を簡単に安定して製造できるという効果を奏する。
【００８０】
請求項３に記載の製造方法は、以上のように、請求項１または２記載の方法に加えて、第２金属膜を、アルミニウムまたはアルミニウム合金により形成する方法である。
【００８１】
それゆえ、配線抵抗を下げるという効果が得られるとともに、ウェットエッチングにより容易に第１金属膜であるチタンのみを残す、選択的なフォトエッチングを確実に行えるという効果を奏する。
【００８２】
請求項４に記載の製造方法は、以上のように、請求項１ないし３のいずれか１項に記載の方法に加えて、第３金属膜をモリブデンにより形成する方法である。
【００８３】
それゆえ、画素電極としてのＩＴＯが、上記モリブデンからなる第３金属膜によって、アルミニウム等と直接接触することが防止されるため、アルミニウムによる電蝕を防止することができる。また、モリブデンは、アルミニウムをウェットエッチングする際に用いる燐酸と硝酸とを主成分とするエッチャント（薬液）により、容易にウェットエッチングして除去することができるため、アルミニウムと同時にウェットエッチングすることができ、製造コストを低減できるという効果を奏する。
【００８４】
請求項５に記載の製造方法は、以上のように、請求項１ないし４のいずれか１項に記載の方法に加えて、第４金属膜を、アルミニウムまたはアルミニウム合金により形成する方法である。
【００８５】
それゆえ、画素電極およびゲート信号線の外部引き出し端子を露出させる段階において、同じくアルミニウムまたはアルミニウム合金により形成された第２金属膜と第４金属膜とを同時にウェットエッチングすることができるため、フォトエッチング工程を削減でき、製造コストを低減できるという効果を奏する。
【００８６】
請求項６に記載の製造方法は、以上のように、請求項１ないし５のいずれか１項に記載の方法に加えて、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階において、複数の上記ゲート信号線の外部引き出し電極部および複数の上記ソース信号線の外部引き出し電極部の少なくとも何れか一つの露出部は、一つのコンタクトホールにより形成される方法である。
【００８７】
それゆえ、各露出部間に生じる保護膜と該露出部との段差が生じないため、オーバーハングによる不安定な断面構造が生じない。これにより、たとえば、ＴＡＢ法等を用いたソース信号線の外部引き出し端子と外部駆動回路とを容易に接続することができるという効果を奏する。
【００８８】
請求項７に記載の製造方法は、以上のように、請求項１ないし６のいずれか１項に記載の方法に加えて、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階において、上記画素電極の露出部は、該画素電極よりも大きく形成される方法である。
【００８９】
それゆえ、画素電極とソース信号線との間の露出部に残存している不要部分である低抵抗半導体膜を、画素電極の露出と同時に容易に除去することができるため、短絡不良を防止でき、その上、製造歩留りを向上させることができるという効果を奏する。
【図面の簡単な説明】
【図１】第１図（ａ）〜（ｄ）は、本発明の一実施の形態にかかる液晶表示装置の製造方法を説明するための、図２のＡ−Ａ’線における矢視断面図である。
【図２】本発明の一実施の形態にかかる液晶表示装置を構成するＴＦＴアレイ基板を示す平面図である。
【図３】本発明の一実施の形態にかかる液晶表示装置の製造方法における、ＴＦＴアレイ基板のゲート信号線の外部引き出し電極部の露出部の形成方法を説明する説明図である。
【図４】本発明の一実施の形態にかかる液晶表示装置の製造方法における、ＴＦＴアレイ基板のソース信号線の外部引き出し電極部の露出部の形成方法を説明する説明図である。
【図５】第５図（ａ）〜（ｄ）は、従来のアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板におけるソース信号線の引き出し電極部周辺の製造工程を示す断面図である。
【図６】従来のアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板の平面図である。
【図７】従来のアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板における薄膜トランジスタ周辺の構造を説明する断面図である。
【符号の説明】
１ ガラス基板
２ 第１金属膜
２’ 第２金属膜
４ 高抵抗半導体膜（半導体膜パターン）
５ 低抵抗半導体膜（半導体膜パターン）
６ 透明導電膜
７ 第３金属膜
７’ 第４金属膜
８ 保護膜
２１ 薄膜トランジスタ
２２ ゲート信号線
２３ ゲート信号線の外部引き出し電極部
２４ ソース信号線
２５ ソース信号線の外部引き出し電極部
２６ 画素電極
２７ コンタクトホール
【発明の属する技術分野】
本発明は、液晶表示装置の製造方法に関する。より詳しくは、各画素部分にスイッチング用薄膜トランジスタがマトリクス状に形成されているアクティブマトリクス型液晶表示装置の製造方法に関するものである。
【０００２】
【従来の技術】
一般に、アクティブマトリクス型液晶表示装置は、低消費電力、薄型、軽量等の多様な長所を有しており、ノート型パソコン、携帯端末、テレビジョン（ＴＶ）等をはじめとする幅広い用途に利用される表示デバイスとして期待されている。
【０００３】
このような背景においては、アクティブマトリクス型液晶表示装置の低価格化が要求されており、特に、薄膜トランジスタ（以下「ＴＦＴ」と略する）アレイ基板の生産性を高めることにより製造コストを低減し、低価格化を図る方法が種々検討されている。中でも、アクティブマトリクス型液晶表示装置の製造工程において用いられる、フォトマスク回数の低減化の方法については、従来より、広く研究がなされている。
【０００４】
たとえば特開平９−１５２６２６号公報には、ＴＦＴアレイ基板の製造工程として、フォトマスク回数を低減した製造工程について開示されている。以下において、上記公報記載のアクティブマトリクス型液晶表示装置およびその製造方法を図５ないし図７に基づいて説明する。
【０００５】
図５は、上記公報に記載のアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板におけるソース信号線の引き出し電極部周辺の製造工程を示す断面図である。また、図６は、上記従来公報記載のアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板の平面図である。さらに、図７は、上記公報に記載のアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板における薄膜トランジスタ１２１周辺の構造を説明する断面図である。
【０００６】
上記公報に記載のアクティブマトリクス型液晶表示装置は、図６および図７に示すように、ガラス基板１０１上に、複数のゲート信号線（走査信号線）１０２と、複数のソース信号線（画像信号線）１２４とが絶縁膜１０３・１０３’を介して直交して配置され、上記ゲート信号線１０２と上記ソース信号線１２４との各交点に画素電極１２６と該画素電極１２６に画素信号を供給する逆スタガ型のＴＦＴ１２１とがマトリクス状に設けられたＴＦＴアレイ基板と、図示されない対向電極が形成された対向電極基板および、これら両基板間に封入された液晶等より主として構成されている。上記逆スタガ型のＴＦＴ１２１では、チャネル領域にエッチングストッパ膜を形成する必要がない。
【０００７】
上記ＴＦＴ１２１は、図７に示すように、ゲート信号線１０２から垂直上方に突出して形成されるゲート電極Ｇ、絶縁膜１０３・１０３’により形成されるゲート絶縁膜、チャネル領域となる高抵抗半導体膜１０４、ソース電極Ｓおよびドレイン電極Ｄとなる低抵抗半導体膜１０５、ソース金属膜１０６、透明導電膜１０７、および保護膜１０８がこの順に積層された構造を有している。
【０００８】
次に、以下において、上記従来のアクティブマトリクス型液晶表示装置の製造方法を、図５に基づいて説明する。
【０００９】
まず、図５（ａ）に示すように、アルミニウム合金や高融点金属等をスパッタリング法等でガラス基板１０１上に成膜してパターニング（パターン形成）することにより、ゲート信号線１０２およびゲート電極Ｇを形成する。
【００１０】
次に、同図（ｂ）に示すように、２層構造を有する絶縁膜１０３・１０３’、高抵抗半導体膜１０４、低抵抗半導体膜１０５をプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等で連続して成膜した後に、高融点金属またはその合金からなるソース金属膜１０６をスパッタリング法等により連続して成膜する。このようにして成膜されたソース金属膜１０６、低抵抗半導体膜１０５、高抵抗半導体膜１０４を同一のフォトマスクを用いて同時にフォトエッチングすることによりパターニングする。
【００１１】
次に、同図（ｃ）に示すように、ＩＴＯ（ｉｎｄｉｕｍ−ｔｉｎ ｏｘｉｄｅ，インジウム錫酸化物）等からなる透明導電膜１０７をソース金属膜１０６上にスパッタリング法等で成膜する。この後、透明導電膜１０７、ソース金属膜１０６、低抵抗半導体膜１０５を同一のフォトマスクを用いて選択的にフォトエッチングする。
【００１２】
これにより、ＴＦＴ１２１’、図示しないソース信号線１２４、および画素電極１２６等を形成する。
【００１３】
最後に、同図（ｄ）に示すように、窒化シリコン膜等からなる保護膜１０８をプラズマＣＶＤ法等により成膜した後、パターニングすることにより、ソース信号線１２４の図示しない外部引き出し電極部および図示しない画素電極１２６上に成膜された保護膜１０８を除去すると同時に、ゲート信号線１０２の図示しない外部引き出し電極部上の絶縁膜１０３・１０３’および保護膜１０８を除去し、ＴＦＴアレイ基板を完成する。
【００１４】
上述したように、上記従来のアクティブマトリクス型液晶表示装置の製造方法では、画素電極１２６、ソース信号線１２４の外部引き出し電極部、ゲート信号線１０２の外部引き出し電極部のいずれをも４回のフォトリソ工程（フォトエッチ工程）で形成するＴＦＴアレイ基板の製造工程が採用されている。
【００１５】
【発明が解決しようとする課題】
ところが、上記従来のアクティブマトリクス型液晶表示装置の製造方法では、絶縁膜１０３・１０３’、高抵抗半導体膜１０４、低抵抗半導体膜１０５をプラズマＣＶＤ法等で連続して成膜した後に、パターニングを行うことなく、ソース金属膜１０６をスパッタリング法等で成膜するため、低抵抗半導体膜１０５とソース金属膜１０６との間において、大面積領域下で界面が存在することとなる。すなわち、低抵抗半導体膜１０５およびソース金属膜１０６は、いずれもＴＦＴアレイ基板の全面に成膜されるため、ソース金属膜１０６を成膜した段階において、上記両膜が接触する面積がＴＦＴアレイ基板表面の全面積に相当するため、上記界面の面積がＴＦＴアレイ基板全面とほぼ同一の領域にわたることとなる。
【００１６】
また、上記高抵抗半導体膜１０４と低抵抗半導体膜１０５とから形成される半導体層は、膜応力すなわち、膜表面の単位面積当たりにおいて、外部からの力によって変形が加わった場合に、これをもとに戻そうとする力が大きい。このため、上記大面積領域下で存在する低抵抗半導体膜１０５とソース金属膜１０６との間の界面において密着性が取れず、膜剥がれを生じるという問題がある。
【００１７】
すなわち、ＴＦＴアレイ基板の製造工程において、上記のような膜剥がれが生じることから、アクティブマトリクス型液晶表示装置の製造歩留りが低下するという問題を有している。
【００１８】
本発明は、上記問題を解決するためになされたもので、その目的は、少ない製造工程で製造でき、かつ、膜剥がれによる製造歩留りの低下を防止することにより低コスト化を図れるアクティブマトリクス型液晶表示装置の製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明者らは、上記の諸問題を解決するために鋭意研究を続けてきた結果、ＴＦＴアレイ基板を構成するＴＦＴにおける半導体膜層を先にパターニングして半導体膜パターンを形成し、その後に透明導電膜層およびソース金属膜層を成膜して積層することにより、上記の目的を達成できることを見出し、本発明を完成するに至った。
【００２０】
請求項１に記載の製造方法は、上記の課題を解決するために、薄膜トランジスタがマトリクス状に形成され、薄膜トランジスタを制御するゲート信号線および薄膜トランジスタにデータ信号を供給するソース信号線がそれぞれ直交する形で形成され、薄膜トランジスタを介してソース信号線と接続される画素電極を有し、画素電極と画素電極に対向して設けられた対向電極との間に液晶材料が保持されている液晶表示装置の製造方法において、基板上に、第１金属膜および第２金属膜を順に積層した後、第１次のフォトエッチングを行うことにより、上記薄膜トランジスタのゲート電極、ゲート信号線、およびゲート信号線の外部引き出し電極部をそれぞれ形成する段階と、上記第１次のフォトエッチングによるパターンが形成された基板の全面に絶縁膜、高抵抗半導体膜、及び低抵抗半導体膜を順に積層する段階と、上記低抵抗半導体膜及び高抵抗半導体膜に対し、第２次のフォトエッチングを行うことにより、上記薄膜トランジスタに半導体膜パターンを形成する段階と、上記半導体膜パターンを形成した基板の全面に透明導電膜、第３金属膜、および第４金属膜を順に積層する段階と、上記第４金属膜、第３金属膜、透明導電膜、および半導体膜パターンの低抵抗半導体膜に対し、第３次のフォトエッチングを行うことにより、上記ソース信号線、ソース信号線の外部引き出し電極部、上記薄膜トランジスタのソース・ドレイン電極および画素電極を形成する段階と、上記ソース・ドレイン電極および画素電極を形成した基板全面に保護膜を形成する段階と、上記保護膜、および絶縁膜に対し、第４次のフォトエッチングを行うことにより、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階と、上記第４次フォトエッチングにおいて用いられたフォトマスクをさらに用いて、露出した上記ゲート信号線の外部引き出し電極部における第２金属膜と、露出した上記ソース信号線の外部引き出し電極部および画素電極における第３金属膜および第４金属膜とをエッチングする段階
【００２１】
上記の方法によれば、基板の全表面にわたって、上記透明導電膜、第３金属膜、および第４金属膜を順に積層しても、既に上記半導体膜パターンが形成されているので、パターン化された半導体膜パターンと、上記透明導電膜との間で対面する面積が小さいため、膜剥がれを生じることがなく、良好な密着性が得られ、安定な製造歩留りを得ることができる。
【００２２】
請求項２に記載の製造方法は、上記の課題を解決するために、請求項１記載の方法に加えて、第１金属膜を、チタンにより形成することを特徴としている。
【００２３】
上記の方法によれば、第１金属膜および第２金属膜を有するゲート信号線の外部引き出し電極部が、たとえば、ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）法により、外部駆動回路と接続される場合、ゲート信号線の外部引き出し端子となる第１金属膜をチタンとするとともに、第２金属膜をアルミニウム等とすれば、ウェットエッチングを行うことにより、第１金属膜であるチタンのみを残して選択的にフォトエッチングして、ゲート信号線の外部引き出し端子をチタンにより形成できる。よって、上記方法では、チタンがアルミニウムと比べて酸化され難いことから、チタンからなる上記外部引き出し端子と外部駆動回路との電気的接続における信頼性を向上できる液晶表示装置を簡単に安定して製造できる。
【００２４】
請求項３に記載の製造方法は、上記の課題を解決するために、請求項１または２記載の方法に加えて、第２金属膜を、アルミニウムまたはアルミニウム合金により形成することを特徴としている。
【００２５】
上記の方法によれば、配線抵抗を下げるという効果が得られるとともに、ウェットエッチングにより容易に第１金属膜であるチタンのみを残す、選択的なフォトエッチングを確実に行うことができる。
【００２６】
請求項４に記載の製造方法は、上記の課題を解決するために、請求項１ないし３のいずれか１項に記載の方法に加えて、第３金属膜をモリブデンにより形成することを特徴としている。
【００２７】
上記の方法によれば、画素電極としてのＩＴＯが、上記モリブデンからなる第３金属膜によって、アルミニウム等と直接接触することが防止されるため、アルミニウムによる電蝕を防止することができる。また、モリブデンは、アルミニウムをウェットエッチングする際に用いる燐酸と硝酸とを主成分とするエッチャント（薬液）により、容易にウェットエッチングして除去することができるため、アルミニウムと同時にウェットエッチングすることができ、製造コストを低減できる。
【００２８】
請求項５に記載の製造方法は、上記の課題を解決するために、請求項１ないし４のいずれか１項に記載の方法に加えて、第４金属膜を、アルミニウムまたはアルミニウム合金により形成することを特徴としている。
【００２９】
上記の方法によれば、画素電極およびゲート信号線の外部引き出し端子を露出させる段階において、同じくアルミニウムまたはアルミニウム合金により形成された第２金属膜と第４金属膜とを同時にウェットエッチングすることができるため、フォトエッチング工程を削減でき、製造コストを低減できる。
【００３０】
請求項６に記載の製造方法は、上記の課題を解決するために、請求項１ないし５のいずれか１項に記載の方法に加えて、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階において、複数の上記ゲート信号線の外部引き出し電極部および複数の上記ソース信号線の外部引き出し電極部の少なくとも何れか一つの露出部は、一つのコンタクトホールにより形成されることを特徴としている。
【００３１】
上記の方法によれば、各露出部間に生じる保護膜と該露出部との段差が生じないため、オーバーハングによる不安定な断面構造が生じない。これにより、たとえば、ＴＡＢ法等を用いたソース信号線の外部引き出し端子と外部駆動回路とを容易に接続することができる。
【００３２】
請求項７に記載の製造方法は、上記の課題を解決するために、請求項１ないし６のいずれか１項に記載の方法に加えて、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階において、上記画素電極の露出部は、該画素電極よりも大きく形成されることを特徴としている。
【００３３】
上記の方法によれば、画素電極とソース信号線との間の露出部に残存している不要部分である低抵抗半導体膜を、画素電極の露出と同時に容易に除去することができるため、短絡不良を防止でき、その上、製造歩留りを向上させることができる。
【００３４】
【発明の実施の形態】
本発明の実施の一形態について図面に基づいて説明すれば以下のとおりである。
〔実施の形態１〕
図１は、本実施の形態にかかる液晶表示装置の製造方法を説明するための、図２のＡ−Ａ’線における矢視断面図である。また、図２は、本実施の形態にかかる液晶表示装置を構成するＴＦＴアレイ基板を示す平面図である。
【００３５】
本実施の形態にかかるＴＦＴアレイ基板は、図２に示すように、ＴＦＴアレイ基板平面に互いに並行した複数のゲート信号線２２と互いに並行した複数のソース信号線２４とが互いに直交してマトリクス状に配置されている。すなわち、各ゲート信号線２２と各ソース信号線２４とは、図１に示す絶縁膜３を介して直交して配置されており、ゲート信号線２２とソース信号線２４との各交点には、画素電極２６に対し、ソース信号線２４からのデータ信号（画素信号）を供給するＴＦＴ２１がマトリクス状に設けられている。
【００３６】
また、図示しないＴＦＴアレイ基板の周辺部には、ゲート信号線２２とソース信号線２４とのそれぞれの延長線上に、ゲート信号線の外部引き出し電極部２３（図３参照）とソース信号線の外部引き出し電極部２５（図４参照）とがそれぞれ配置されており、外部駆動回路との接続を担っている。
【００３７】
以下において、本実施の形態にかかる液晶表示装置の製造方法を、上記ＴＦＴ２１におけるフォトエッチング工程を例にとって説明する。
【００３８】
本実施の形態にかかる液晶表示装置の製造方法では、図１（ａ）に示すように、まず、ガラス基板１上に第１金属膜２を形成するための、厚み５００Åのチタン、および第２金属膜２’を形成するための、厚み３０００Åのアルミニウムをスパッタリング法によりこの順に蒸着し、積層する。
【００３９】
その後、第１次のフォトエッチング工程として、フォトエッチングを行い、第１金属膜２および第２金属膜２’をパターン形成することにより、ＴＦＴ２１におけるゲート信号線２２、および図示しないゲート信号線の外部引き出し電極部２３をそれぞれ形成する。すなわち、図１（ａ）に示す第１次のフォトエッチングにより形成された、互いに積層された状態の第１金属膜２と第２金属膜２’との二重構造により、ゲート信号線２２およびゲート信号線の外部引き出し電極部２３が形成される。
【００４０】
第１金属膜２として用いられる金属は、特に限定されないが、たとえば、チタン、クロム、あるいは、モリブデン等が挙げられる。これら例示の金属のうち、特にチタンが好ましい。
【００４１】
すなわち、たとえば、ゲート信号線の外部引き出し電極部２３がＴＡＢ法により、外部駆動回路と接続される場合、外部駆動回路との接続端子、つまりゲート信号線の外部引き出し端子となる第１金属膜２をチタンとすることにより、選択的なフォトエッチングを確実に行うことができる。
【００４２】
具体的には、たとえば、第１金属膜２をチタンで形成するとともに、第２金属膜２’をアルミニウム等の低抵抗配線で形成した場合、まず、ドライエッチングにより容易にゲート信号線２２およびゲート信号線の外部引き出し電極部２３のゲートパターンを形成でき、かつ、ゲート信号線の外部引き出し端子を形成する際に、ウェットエッチングを行うことにより、第１金属膜２であるチタンのみを残して選択的にフォトエッチングして、第２金属膜２’の該当部分を除去することができる。
【００４３】
上記のように、第１金属膜２をチタンにより形成すれば、チタンがアルミニウムと比べて酸化され難いことから、チタンからなる上記外部引き出し端子と、外部駆動回路との電気的接続における信頼性を向上できる。
【００４４】
また、第２金属膜２’を、たとえば、アルミニウムまたは、アルミニウム合金で形成することにより、配線抵抗を下げるという効果が得られるとともに、上記ウェットエッチングにより容易にチタンのみを残す選択的なフォトエッチングを確実に行うことができる。
【００４５】
次に、図１（ｂ）に示すように、上記のようにしてゲートパターン、すなわち、パターニング後のゲート信号線２２およびゲート信号線の外部引き出し電極部２３が形成されたガラス基板１の全表面に対応する範囲内に、絶縁膜３としての、厚み４０００Åの窒化シリコン膜、高抵抗半導体膜４（高抵抗半導体膜層）を形成するための、厚み１５００Åの非晶質シリコン膜、および低抵抗半導体膜５（低抵抗半導体膜層）を形成するための、不純物ドープされた厚み５００Åの非晶質シリコン膜をプラズマＣＶＤ法によりこの順に積層する。
【００４６】
その後、第２次のフォトエッチング工程として、上記積層された低抵抗半導体膜５と高抵抗半導体膜４とを同一のフォトマスクを用いて同時に選択的にフォトエッチングすることにより、ＴＦＴ２１における半導体領域として、半導体膜パターンを形成する。
【００４７】
次に、図１（ｃ）に示すように、ガラス基板１の全平面積に対応する範囲内に、透明導電膜６としての、厚み１０００ÅのＩＴＯ、第３金属膜７としての、厚み１０００Åのモリブデン、および第４金属膜７’としての、厚み１０００Åのアルミニウムをスパッタリング法によりこの順に蒸着して積層する。
【００４８】
続いて、第３次のフォトエッチング工程として、上記積層された第４金属膜７’、第３金属膜７、および透明導電膜６を同一のフォトマスクを用いて同時にフォトエッチングする。また、さらに上記と同一のフォトマスクを用いて、該フォトエッチングにより生じた、ＴＦＴ２１において露出している低抵抗半導体膜５（低抵抗半導体膜層）の該露出部を選択的にフォトエッチングする。
【００４９】
上記第３次のフォトエッチング工程により、ＴＦＴ２１のソース電極Ｓ、ドレイン電極Ｄならびに画素電極２６、および、図示しないソース信号線２４並びに図示しないソース信号線の外部引き出し電極部２５が形成される。
【００５０】
ここで、第３金属膜７として用いられる金属としては、特に限定がないが、たとえば、モリブデン、チタン、クロム等が挙げられる。これら例示の金属の中でも、特にモリブデンが好ましい。
【００５１】
第３金属膜７をモリブデンで形成することにより、画素電極２６としてのＩＴＯがアルミニウム等と直接接触することがないため、電蝕を防止することができる。たとえば、画素電極２６としてのＩＴＯ上にモリブデンを積層し、該モリブデンからなる第３金属膜７上に第４金属膜７’としてアルミニウムを積層する構造とすることにより、電蝕が防止できる。
【００５２】
また、モリブデンは、アルミニウムをウェットエッチングする際に用いる燐酸と硝酸とを主成分とするエッチャントにより、容易にウェットエッチングして除去することができるため、アルミニウムと同時にウェットエッチングすることができ、効率的である。
【００５３】
また、第４金属膜７’をたとえば、アルミニウムまたはアルミニウム合金とすれば、画素電極２６およびゲート信号線の外部引き出し端子を露出させる段階において、同じくアルミニウムまたはアルミニウム合金により形成された第２金属膜２’と上記第４金属膜７’とを同時にウェットエッチングすることができるため、フォトエッチング工程を削減でき、効率的である。
【００５４】
最後に、図１（ｄ）に示すように、ガラス基板１の全平面積に対応する範囲内に、保護膜８としての、厚み２０００Åの窒化シリコン膜をプラズマＣＶＤ法により成膜する。その後、第４次のフォトエッチング工程として、同一のフォトマスクを用いて、画素電極２６、図３に示すゲート信号線の外部引き出し電極部２３、および図４に示すソース信号線の外部引き出し電極部２５をＴＦＴアレイ基板表面に露出させるために、まず、保護膜８および／または絶縁膜３を同時にフォトエッチングする。これにより、まず、ゲート信号線の外部引き出し電極部２３、およびソース信号線の外部引き出し電極部２５がＴＦＴアレイ基板表面に露出する。尚、この時、画素電極２６上に積層されている第４金属膜７’も同時に露出する。
【００５５】
続いて上記同一のフォトマスクをさらに用いて、上記フォトエッチングの結果露出したゲート信号線の外部引き出し電極部２３として形成された第２金属膜２’、およびソース信号線の外部引き出し電極部２５および画素電極２６上に形成された第３金属膜７および第４金属膜７’を同時にフォトエッチングすることにより、ＴＦＴアレイ基板を完成する。
【００５６】
尚、上記保護膜８をフォトエッチングして、画素電極２６上に積層されている第４金属膜７’を露出させる段階で、露出部を形成するためのマスクパターンを該露出部が画素電極２６よりも大きく形成される大きさに設定してもよい。より詳細には、保護膜８をフォトエッチングする段階におけるフォトエッチングによって、残存する低抵抗半導体膜５の不要部分が同時に除去できるように、上記露出部の大きさを設定する。
【００５７】
このような方法を用いることにより、ドレイン電極Ｄおよび画素電極２６とソース信号線２４との間に残存している、不要部分である低抵抗半導体膜５を、第４金属膜７’、第３金属膜７を除去して画素電極２６を露出させる段階で容易に除去することができる。このため、画素電極２６とソース信号線２４との間、および、画素電極２６相互間の短絡不良を防止できる。これにより製造歩留りを向上させることができる。
【００５８】
以上のように、本実施の形態にかかる液晶表示装置の製造方法を用いれば、第１次から第４次までの４段階のフォトエッチング工程により、ＴＦＴアレイ基板を形成できるため、製造工程が簡略となる。
【００５９】
これに加えてさらに、第２次のフォトエッチング工程として、上記積層された低抵抗半導体膜５と高抵抗半導体膜４とを同一のフォトマスクを用いて同時に選択的にフォトエッチングすることにより、ＴＦＴ２１における半導体膜パターンを形成した後、ガラス基板１の全平面積に対応する範囲内に、透明導電膜６、第３金属膜７、および第４金属膜７’を積層することから、膜剥がれを生じることがない。
【００６０】
すなわち、ガラス基板１の、たとえば、全平面積にわたって、上記透明導電膜６やソース金属膜層等を積層しても、既に上記半導体領域としての半導体膜パターンが第２次のフォトエッチング工程において形成されているので、低抵抗半導体膜５と高抵抗半導体膜４、すなわち、膜応力の大きい半導体膜パターンと、上記透明導電膜６やソース金属膜層との界面が広い面積にわたって存在しないため、膜剥がれを生じることがなく、良好な密着性が得られ、安定な製造歩留りを得ることができる。
【００６１】
〔実施の形態２〕
以下において上記ＴＦＴアレイ基板の製造工程の他の実施の形態について説明する。尚、本実施の形態の液晶表示装置の製造方法において、実施の形態１と同様の箇所については、同一の部材番号を付し、その説明を省略する。
図３は、本実施の形態にかかる液晶表示装置の製造方法における、ＴＦＴアレイ基板のゲート信号線の外部引き出し電極部２３における露出部の形成方法を説明する説明図である。また、図４は、本実施の形態にかかる液晶表示装置の製造方法における、ＴＦＴアレイ基板のソース信号線の外部引き出し電極部２５における露出部の形成方法を説明する説明図である。
【００６２】
ゲート信号線の外部引き出し電極部２３は、まず、図１（ａ）に示す第１次のフォトエッチング工程において、フォトエッチング後の第１金属膜２および第２金属膜２’として形成される。その後、実施の形態１で示した図１（ａ）〜図１（ｃ）に示す製造工程により、ＴＦＴ２１が形成された後、図１（ｄ）に示す第４次のフォトエッチング工程において、上記ゲート信号線の外部引き出し電極部２３上に積層されている保護膜８および絶縁膜３が、画素電極部２６およびソース信号線の引き出し電極部２５上に積層された保護膜８および絶縁膜３と同時にフォトエッチングされることにより、ゲート信号線の外部引き出し電極部２３がＴＦＴアレイ基板表面に露出する。
【００６３】
次いで、露出したゲート信号線の外部引き出し電極部２３表面の第２金属膜２’を、上記のフォトエッチングに用いたと同一のフォトマスクをさらに用いて、ソース信号線の外部引き出し電極部２５および画素電極２６上に形成された第３金属膜７、および第４金属膜７’と同時にフォトエッチングすることにより、ゲート信号線の外部引き出し端子が形成される。
【００６４】
ここで、上記保護膜８および絶縁膜３を同時にフォトエッチングしてゲート信号線の外部引き出し電極部２３を露出させる際、複数あるゲート信号線の外部引き出し電極部２３を、同一のマスクパターンを用いてフォトエッチングする。すなわち、図３に示すように、同一のマスクパターンを用いて一つのコンタクトホール２７（保護膜８および絶縁膜３の開口部）を形成することにより、複数あるゲート信号線の外部引き出し電極部２３をコンタクトホール２７の範囲内に露出させる。
【００６５】
上記の方法を用いれば、複数あるゲート信号線の外部引き出し電極部２３の各電極毎に各別のコンタクトホールを設けることにより、各別に露出部を設ける場合のような、各電極毎に、つまり、各露出部間に生じる保護膜８および絶縁膜３と該露出部との段差が生じない。これにより、オーバーハングによる不安定な断面構造が生じないため、たとえば、ＴＡＢ法等を用いたゲート信号線の外部引き出し端子と外部駆動回路とを容易に接続することができる。
【００６６】
また、ゲート信号線の外部引き出し電極部２３を露出させる際、露出部を上記のようなコンタクトホールにより形成する方法の他に、たとえば、保護膜８および絶縁膜３を完全に除去することにより、露出させる方法を用いてもよい。この場合、保護膜８および絶縁膜３を完全に除去するため、上記のようなマスクパターンを用いる手間が省け、更に効率的に露出させることができる。
【００６７】
次に、上記ゲート信号線の外部引き出し端子の形成と同様の原理を用いたソース信号線の外部引き出し端子の形成方法を図４により以下に説明する。
ソース信号線の外部引き出し電極部２５は、まず、図１（ｃ）に示す第３次のフォトエッチング工程において、図示しないフォトエッチング後の透明導電膜６、第３金属膜７、第４金属膜７’として形成される。その後、図１（ｄ）に示す第４次のフォトエッチング工程において、上記ゲート信号線の外部引き出し電極部２３上に積層されている保護膜８が、フォトエッチングされることにより、画素電極部２６およびゲート信号線の外部引き出し電極部２３と同時にソース信号線の外部引き出し電極部２５がＴＦＴアレイ基板表面に露出する。
【００６８】
次いで、露出したソース信号線の外部引き出し電極部２５表面の第３金属膜７および第４金属膜７’を、上記のフォトエッチングに用いたと同一のフォトマスクをさらに用いて、ゲート信号線の外部引き出し電極部２３における第２金属膜２’、および画素電極２６上に形成された第３金属膜７および第４金属膜７’と同時にフォトエッチングすることにより、ソース信号線の外部引き出し端子が形成される。
【００６９】
ここで、上記保護膜８を同時にフォトエッチングしてソース信号線の外部引き出し電極部２５を露出させる際、複数あるソース信号線の外部引き出し電極部２５を、同一のマスクパターンを用いてフォトエッチングする。すなわち、図４に示すように、同一のマスクパターンを用いて一つのコンタクトホール２７（保護膜８の開口部）を形成することにより、複数あるソース信号線の外部引き出し電極部２５をコンタクトホール２７の範囲内に露出させる。
【００７０】
上記の方法を用いれば、複数あるソース信号線の外部引き出し電極部２５の各電極毎に各別のコンタクトホールを設けることで各別の露出部を設ける場合のような、各電極毎つまり、各露出部間に生じる保護膜８と該露出部との段差が生じない。これにより、オーバーハングによる不安定な断面構造が生じないため、たとえば、ＴＡＢ法等を用いたソース信号線の外部引き出し端子と外部駆動回路とを容易に接続することができる。
【００７１】
また、ソース信号線の外部引き出し電極部２５を露出させる際、露出部を上記のようなコンタクトホールにより形成する方法の他に、たとえば、保護膜８を完全に除去することにより、露出させる方法を用いてもよい。この場合、保護膜８を完全に除去するため、上記のようなマスクパターンを用いる手間が省け、更に効率的に露出させることができる。
【００７２】
以上述べたように、本発明にかかる液晶表示装置の製造方法は、たとえば、薄膜トランジスタがマトリクス状に形成され、該薄膜トランジスタを制御するゲート信号線および該薄膜トランジスタにデータ信号を供給するソース信号線がそれぞれ直交する形で形成された該薄膜トランジスタを介してソース信号線と接続される画素電極を有し、該画素電極と、画素電極に対向して設けられた対向電極との間に液晶材料が保持された液晶表示装置の製造方法として、以下に述べる工程を含む方法とすることができる。
【００７３】
すなわち、ガラス基板上に、ゲート信号線とソース信号線とを絶縁膜を介して直交して配置し、上記ゲート信号線とソース信号線との各交点に、画素電極に画素信号を供給するための上記薄膜トランジスタを、上記ゲート信号線、ソース信号線、および上記画素電極と接続させて配置して薄膜トランジスタアレイ基板を形成する液晶表示装置の製造方法であって、第１金属膜と第２金属膜とを上記ガラス基板上に積層した後、上記ゲート信号線およびゲート信号線の外部引き出し電極部をパターン形成する第１次のフォトエッチング工程と、上記パターン形成された基板上に、上記絶縁膜と、高抵抗半導体膜と低抵抗半導体膜とをこの順に積層した後、上記薄膜トランジスタにおける半導体膜パターンを形成する第２次のフォトエッチング工程と、上記半導体膜パターンが形成された基板上に透明導電膜、第３金属膜、第４金属膜をこの順に積層した後、上記ソース信号線、ソース信号線の外部引き出し電極部、上記薄膜トランジスタにおけるソース電極ならびにドレイン電極、および画素電極を形成するとともに、上記半導体膜パターン形成後の低抵抗半導体膜の露出部を除去する第３次のフォトエッチング工程と、基板上に保護膜を積層した後、上記ゲート信号線の外部引き出し電極部、上記ソース信号線の外部引き出し電極部、および画素電極をそれぞれ露出させる第４次のフォトエッチング工程とを含み、上記露出した上記ゲート信号線の外部引き出し電極部、上記ソース信号線の外部引き出し電極部、および画素電極の第２金属膜、第３金属膜、第４金属膜をエッチングする段階を含む方法とすることができる。
【００７４】
上記のような方法とすることにより、本発明にかかる液晶表示装置のＴＦＴアレイ基板は、４回のフォトエッチング工程で形成することができ、製造工程の簡略化が可能となるとともに、半導体膜パターンと、ソース金属膜層との間の良好な密着性を得ることができる。
【００７５】
すなわち、低抵抗半導体膜５と高抵抗半導体膜４とを同時に選択的にフォトエッチングすることによりＴＦＴ２１に半導体膜パターンを形成した後、ガラス基板１の、たとえば全面に透明導電膜６、第３金属膜７、および第４金属膜７’を積層しても、既に、上記半導体膜パターンが形成されており、大面積での半導体膜層とソース金属膜層との界面が存在しないため、良好な密着性が得られ、膜剥がれを生じることなく、安定な製造歩留りを得ることができる。
【００７６】
【発明の効果】
請求項１に記載の製造方法は、以上のように、薄膜トランジスタがマトリクス状に形成され、薄膜トランジスタを制御するゲート信号線および薄膜トランジスタにデータ信号を供給するソース信号線がそれぞれ直交する形で形成され、薄膜トランジスタを介してソース信号線と接続される画素電極を有し、画素電極と画素電極に対向して設けられた対向電極との間に液晶材料が保持されている液晶表示装置の製造方法において、基板上に、第１金属膜および第２金属膜を順に積層した後、第１次のフォトエッチングを行うことにより、上記薄膜トランジスタのゲート電極、ゲート信号線、およびゲート信号線の外部引き出し電極部をそれぞれ形成する段階と、上記第１次のフォトエッチングによるパターンが形成された基板の全面に絶縁膜、高抵抗半導体膜、及び低抵抗半導体膜を順に積層する段階と、上記低抵抗半導体膜及び高抵抗半導体膜に対し、第２次のフォトエッチングを行うことにより、上記薄膜トランジスタに半導体膜パターンを形成する段階と、上記半導体膜パターンを形成した基板の全面に透明導電膜、第３金属膜、および第４金属膜を順に積層する段階と、上記第４金属膜、第３金属膜、透明導電膜、および半導体膜パターンの低抵抗半導体膜に対し、第３次のフォトエッチングを行うことにより、上記ソース信号線、ソース信号線の外部引き出し電極部、上記薄膜トランジスタのソース・ドレイン電極および画素電極を形成する段階と、上記ソース・ドレイン電極および画素電極を形成した基板全面に保護膜を形成する段階と、上記保護膜、および絶縁膜に対し、第４次のフォトエッチングを行うことにより、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階と、上記第４次フォトエッチングにおいて用いられたフォトマスクをさらに用いて、露出した上記ゲート信号線の外部引き出し電極部における第２金属膜と、露出した上記ソース信号線の外部引き出し電極部および画素電極における第３金属膜および第４金属膜とをエッチングする段階とを含む方法である。
【００７７】
それゆえ、基板の全表面にわたって、上記透明導電膜、第３金属膜、および第４金属膜を順に積層しても、既に上記半導体膜パターンが形成されているので、パターン化された半導体膜パターンと、上記透明導電膜との間で対面する面積が小さいため、膜剥がれを生じることがなく、良好な密着性が得られ、安定な製造歩留りを得ることができるという効果を奏する。
【００７８】
請求項２に記載の製造方法は、以上のように、請求項１記載の方法に加えて、第１金属膜を、チタンにより形成する方法である。
【００７９】
それゆえ、第１金属膜および第２金属膜を有するゲート信号線の外部引き出し電極部が、たとえば、ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）法により、外部駆動回路と接続される場合、ゲート信号線の外部引き出し端子となる第１金属膜をチタンとするとともに、第２金属膜をアルミニウム等とすれば、ウェットエッチングを行うことにより、第１金属膜であるチタンのみを残して選択的にフォトエッチングして、ゲート信号線の外部引き出し端子をチタンにより形成できる。よって、上記方法では、チタンがアルミニウムと比べて酸化され難いことから、チタンからなる上記外部引き出し端子と外部駆動回路との電気的接続における信頼性を向上できる液晶表示装置を簡単に安定して製造できるという効果を奏する。
【００８０】
請求項３に記載の製造方法は、以上のように、請求項１または２記載の方法に加えて、第２金属膜を、アルミニウムまたはアルミニウム合金により形成する方法である。
【００８１】
それゆえ、配線抵抗を下げるという効果が得られるとともに、ウェットエッチングにより容易に第１金属膜であるチタンのみを残す、選択的なフォトエッチングを確実に行えるという効果を奏する。
【００８２】
請求項４に記載の製造方法は、以上のように、請求項１ないし３のいずれか１項に記載の方法に加えて、第３金属膜をモリブデンにより形成する方法である。
【００８３】
それゆえ、画素電極としてのＩＴＯが、上記モリブデンからなる第３金属膜によって、アルミニウム等と直接接触することが防止されるため、アルミニウムによる電蝕を防止することができる。また、モリブデンは、アルミニウムをウェットエッチングする際に用いる燐酸と硝酸とを主成分とするエッチャント（薬液）により、容易にウェットエッチングして除去することができるため、アルミニウムと同時にウェットエッチングすることができ、製造コストを低減できるという効果を奏する。
【００８４】
請求項５に記載の製造方法は、以上のように、請求項１ないし４のいずれか１項に記載の方法に加えて、第４金属膜を、アルミニウムまたはアルミニウム合金により形成する方法である。
【００８５】
それゆえ、画素電極およびゲート信号線の外部引き出し端子を露出させる段階において、同じくアルミニウムまたはアルミニウム合金により形成された第２金属膜と第４金属膜とを同時にウェットエッチングすることができるため、フォトエッチング工程を削減でき、製造コストを低減できるという効果を奏する。
【００８６】
請求項６に記載の製造方法は、以上のように、請求項１ないし５のいずれか１項に記載の方法に加えて、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階において、複数の上記ゲート信号線の外部引き出し電極部および複数の上記ソース信号線の外部引き出し電極部の少なくとも何れか一つの露出部は、一つのコンタクトホールにより形成される方法である。
【００８７】
それゆえ、各露出部間に生じる保護膜と該露出部との段差が生じないため、オーバーハングによる不安定な断面構造が生じない。これにより、たとえば、ＴＡＢ法等を用いたソース信号線の外部引き出し端子と外部駆動回路とを容易に接続することができるという効果を奏する。
【００８８】
請求項７に記載の製造方法は、以上のように、請求項１ないし６のいずれか１項に記載の方法に加えて、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階において、上記画素電極の露出部は、該画素電極よりも大きく形成される方法である。
【００８９】
それゆえ、画素電極とソース信号線との間の露出部に残存している不要部分である低抵抗半導体膜を、画素電極の露出と同時に容易に除去することができるため、短絡不良を防止でき、その上、製造歩留りを向上させることができるという効果を奏する。
【図面の簡単な説明】
【図１】第１図（ａ）〜（ｄ）は、本発明の一実施の形態にかかる液晶表示装置の製造方法を説明するための、図２のＡ−Ａ’線における矢視断面図である。
【図２】本発明の一実施の形態にかかる液晶表示装置を構成するＴＦＴアレイ基板を示す平面図である。
【図３】本発明の一実施の形態にかかる液晶表示装置の製造方法における、ＴＦＴアレイ基板のゲート信号線の外部引き出し電極部の露出部の形成方法を説明する説明図である。
【図４】本発明の一実施の形態にかかる液晶表示装置の製造方法における、ＴＦＴアレイ基板のソース信号線の外部引き出し電極部の露出部の形成方法を説明する説明図である。
【図５】第５図（ａ）〜（ｄ）は、従来のアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板におけるソース信号線の引き出し電極部周辺の製造工程を示す断面図である。
【図６】従来のアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板の平面図である。
【図７】従来のアクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板における薄膜トランジスタ周辺の構造を説明する断面図である。
【符号の説明】
１ ガラス基板
２ 第１金属膜
２’ 第２金属膜
４ 高抵抗半導体膜（半導体膜パターン）
５ 低抵抗半導体膜（半導体膜パターン）
６ 透明導電膜
７ 第３金属膜
７’ 第４金属膜
８ 保護膜
２１ 薄膜トランジスタ
２２ ゲート信号線
２３ ゲート信号線の外部引き出し電極部
２４ ソース信号線
２５ ソース信号線の外部引き出し電極部
２６ 画素電極
２７ コンタクトホール
Claims (7)
- 薄膜トランジスタがマトリクス状に形成され、薄膜トランジスタを制御するゲート信号線および薄膜トランジスタにデータ信号を供給するソース信号線がそれぞれ直交する形で形成され、薄膜トランジスタを介してソース信号線と接続される画素電極を有し、画素電極と画素電極に対向して設けられた対向電極との間に液晶材料が保持されている液晶表示装置の製造方法において、
基板上に、第１金属膜および第２金属膜を順に積層した後、第１次のフォトエッチングを行うことにより、上記薄膜トランジスタのゲート電極、ゲート信号線、およびゲート信号線の外部引き出し電極部をそれぞれ形成する段階と、
上記第１次のフォトエッチングによるパターンが形成された基板の全面に絶縁膜、高抵抗半導体膜、及び低抵抗半導体膜を順に積層する段階と、
上記低抵抗半導体膜及び高抵抗半導体膜に対し、第２次のフォトエッチングを行うことにより、上記薄膜トランジスタに半導体膜パターンを形成する段階と、
上記半導体膜パターンを形成した基板の全面に透明導電膜、第３金属膜、および第４金属膜を順に積層する段階と、
上記第４金属膜、第３金属膜、透明導電膜、および半導体膜パターンの低抵抗半導体膜に対し、第３次のフォトエッチングを行うことにより、上記ソース信号線、ソース信号線の外部引き出し電極部、上記薄膜トランジスタのソース・ドレイン電極および画素電極を形成する段階と、
上記ソース・ドレイン電極および画素電極を形成した基板全面に保護膜を形成する段階と、
上記保護膜、および絶縁膜に対し、第４次のフォトエッチングを行うことにより、上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階と、
上記第４次フォトエッチングにおいて用いられたフォトマスクをさらに用いて、露出した上記ゲート信号線の外部引き出し電極部における第２金属膜と、露出した上記ソース信号線の外部引き出し電極部および画素電極における第３金属膜および第４金属膜とをエッチングする段階とを含むことを特徴とする液晶表示装置の製造方法。 - 第１金属膜を、チタンにより形成することを特徴とする請求項１記載の液晶表示装置の製造方法。
- 第２金属膜を、アルミニウムまたはアルミニウム合金により形成することを特徴とする請求項１または２記載の液晶表示装置の製造方法。
- 第３金属膜をモリブデンにより形成することを特徴とする請求項１ないし３のいずれか１項に記載の液晶表示装置の製造方法。
- 第４金属膜を、アルミニウムまたはアルミニウム合金により形成することを特徴とする請求項１ないし４のいずれか１項に記載の液晶表示装置の製造方法。
- 上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階において、複数の上記ゲート信号線の外部引き出し電極部および複数の上記ソース信号線の外部引き出し電極部の少なくとも一方の露出部は、一つのコンタクトホールにより形成されることを特徴とする請求項１ないし５のいずれか１項に記載の液晶表示装置の製造方法。
- 上記ゲート信号線の外部引き出し電極部、ソース信号線の外部引き出し電極部、および画素電極を露出させる段階において、上記画素電極の露出部は、該画素電極よりも大きく形成されることを特徴とする請求項１ないし６のいずれか１項に記載の液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06383099A JP3763381B2 (ja) | 1999-03-10 | 1999-03-10 | 液晶表示装置の製造方法 |
| US09/520,341 US6323051B1 (en) | 1999-03-10 | 2000-03-07 | Method of manufacturing liquid crystal display |
| TW089104069A TW589501B (en) | 1999-03-10 | 2000-03-07 | Manufacturing method of liquid crystal display |
| KR1020000011979A KR100364949B1 (ko) | 1999-03-10 | 2000-03-10 | 액정 표시 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06383099A JP3763381B2 (ja) | 1999-03-10 | 1999-03-10 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000258799A JP2000258799A (ja) | 2000-09-22 |
| JP3763381B2 true JP3763381B2 (ja) | 2006-04-05 |
Family
ID=13240673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06383099A Expired - Fee Related JP3763381B2 (ja) | 1999-03-10 | 1999-03-10 | 液晶表示装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6323051B1 (ja) |
| JP (1) | JP3763381B2 (ja) |
| KR (1) | KR100364949B1 (ja) |
| TW (1) | TW589501B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159779A (en) * | 1999-02-03 | 2000-12-12 | Industrial Technology Research Institute | Multi-layer gate for TFT and method of fabrication |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) * | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100685945B1 (ko) * | 2000-12-29 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100496420B1 (ko) * | 2001-03-02 | 2005-06-17 | 삼성에스디아이 주식회사 | 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법 |
| US7071037B2 (en) * | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100799463B1 (ko) * | 2001-03-21 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100795344B1 (ko) * | 2001-05-29 | 2008-01-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
| KR100572824B1 (ko) * | 2001-11-15 | 2006-04-25 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR100980008B1 (ko) * | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
| KR100789090B1 (ko) | 2002-12-30 | 2007-12-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| KR100904268B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 액정표시소자 및 그의 제조방법 |
| JP2005108912A (ja) * | 2003-09-29 | 2005-04-21 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| US7391483B2 (en) * | 2003-11-27 | 2008-06-24 | Quanta Display Japan Inc. | Liquid crystal display device and manufacturing method |
| JP4846227B2 (ja) * | 2003-11-27 | 2011-12-28 | エーユー オプトロニクス コーポレイション | 液晶表示装置とその製造方法 |
| JP4974493B2 (ja) * | 2004-08-20 | 2012-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| KR101102261B1 (ko) | 2004-09-15 | 2012-01-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR101167304B1 (ko) * | 2004-12-31 | 2012-07-19 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
| JP4579012B2 (ja) * | 2005-03-03 | 2010-11-10 | シャープ株式会社 | 液晶表示装置の製造方法 |
| CN101253611B (zh) * | 2005-09-30 | 2013-06-19 | 夏普株式会社 | 薄膜晶体管阵列衬底的制造方法 |
| US8149346B2 (en) | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| KR101293573B1 (ko) | 2006-10-02 | 2013-08-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR100853545B1 (ko) | 2007-05-15 | 2008-08-21 | 삼성에스디아이 주식회사 | 유기전계발광소자 및 그의 제조방법 |
| JP5064127B2 (ja) * | 2007-06-28 | 2012-10-31 | 出光興産株式会社 | 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法 |
| KR101333266B1 (ko) | 2007-10-30 | 2013-11-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR101408257B1 (ko) | 2007-12-11 | 2014-06-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101424274B1 (ko) | 2007-12-31 | 2014-08-04 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 제조방법 |
| KR101172112B1 (ko) * | 2008-11-14 | 2012-08-10 | 엘지이노텍 주식회사 | 터치 스크린 및 그 제조방법 |
| JP6019329B2 (ja) * | 2011-03-31 | 2016-11-02 | 株式会社Ｊｏｌｅｄ | 表示装置および電子機器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5599762A (en) * | 1979-01-26 | 1980-07-30 | Hitachi Ltd | Semiconductor memory device |
| JP2655865B2 (ja) * | 1988-03-16 | 1997-09-24 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| US5498573A (en) * | 1989-11-29 | 1996-03-12 | General Electric Company | Method of making multi-layer address lines for amorphous silicon liquid crystal display devices |
| JPH06347827A (ja) * | 1993-06-07 | 1994-12-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| TW299897U (en) * | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JPH0822024A (ja) * | 1994-07-05 | 1996-01-23 | Mitsubishi Electric Corp | アクティブマトリクス基板およびその製法 |
| US5641974A (en) * | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| KR100192507B1 (ko) * | 1996-01-18 | 1999-06-15 | 구자홍 | 티에프티-엘씨디의 구조 및 제조방법 |
| JP3413000B2 (ja) * | 1996-01-25 | 2003-06-03 | 株式会社東芝 | アクティブマトリックス液晶パネル |
| US6222271B1 (en) * | 1997-07-15 | 2001-04-24 | Micron Technology, Inc. | Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom |
-
1999
- 1999-03-10 JP JP06383099A patent/JP3763381B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-07 TW TW089104069A patent/TW589501B/zh not_active IP Right Cessation
- 2000-03-07 US US09/520,341 patent/US6323051B1/en not_active Expired - Lifetime
- 2000-03-10 KR KR1020000011979A patent/KR100364949B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100364949B1 (ko) | 2002-12-16 |
| US6323051B1 (en) | 2001-11-27 |
| JP2000258799A (ja) | 2000-09-22 |
| TW589501B (en) | 2004-06-01 |
| KR20000062816A (ko) | 2000-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3763381B2 (ja) | 液晶表示装置の製造方法 | |
| JP3717078B2 (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
| JP3734891B2 (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US20070138481A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US6972434B2 (en) | Substrate for display, method of manufacturing the same and display having the same | |
| JP2007114360A (ja) | 薄膜トランジスタを備えた液晶表示装置及びその製造方法 | |
| JPH10206892A (ja) | アクティブマトリクス型液晶表示装置およびその製造方 法 | |
| US6746959B2 (en) | Liquid crystal display and method | |
| US6025605A (en) | Aligned semiconductor structure | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| KR19980025840A (ko) | 액정 표시장치의 제조방법 | |
| KR20050070325A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH1195248A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JPH1039331A (ja) | アクティブマトリクス方式液晶表示装置の製造方法及びその方法によって製造されるアクティブマトリクス方式液晶表示装置 | |
| JP2002124680A (ja) | アレイ基板及びその製造方法 | |
| US6462793B1 (en) | Liquid crystal display device and method of fabricating the same | |
| JP2004294804A (ja) | 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。 | |
| JPH022522A (ja) | Ｔｆｔパネルの製造方法 | |
| KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 | |
| JP3187004B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP4353282B2 (ja) | 電気光学装置 | |
| JP2001005031A (ja) | 薄膜トランジスタアレイ基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3763381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |