JPH1195248A

JPH1195248A - 表示装置用アレイ基板及びその製造方法

Info

Publication number: JPH1195248A
Application number: JP25328497A
Authority: JP
Inventors: Akira Kubo; 保明久
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-09-18
Filing date: 1997-09-18
Publication date: 1999-04-09

Abstract

(57)【要約】【課題】画素電極パターニング時のエッチングの際
に、信号線にダメージを与えることないアレイ基板の製
造方法を提供する。【解決手段】ガラス基板上１０１にモリブデンからな
る信号線１１０を形成する。この信号線１１０はＴＦＴ
１１２のドレイン電極Ｄに接続する。その後、ＴＦＴ１
１２のソース電極Ｓに接続する画素電極１３１を形成す
る際には、ＩＴＯ膜からなる画素電極用被膜を塩酸を用
いて所定パターンにエッチングすることにより形成す
る。このように画素電極用被膜を塩酸でエッチングする
ので、このエッチングの際に、モリブデンからなる信号
線１１０を腐食させることがなくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置等の
平面表示装置に用いられる表示装置用アレイ基板及びそ
の製造方法に関する。

【０００２】

【従来の技術】近年、ＣＲＴディスプレイに代わる平面
型の表示装置が盛んに開発されており、中でも液晶表示
装置は軽量、薄型、低消費電力等の利点から特に注目を
集めている。

【０００３】このような液晶表示装置について、各表示
画素毎にスイッチ素子が配置されたアクティブマトリク
ス型の液晶表示装置を例にとって説明する。アクティブ
マトリクス型液晶表示装置は、アレイ基板と対向基板と
の間に配向膜を介して液晶層が保持されて構成されてい
る。アレイ基板には、ガラスや石英等の透明絶縁基板上
に複数本の信号線と走査線とが格子状に配置されてい
る。これら信号線と走査線との各交点部分には、アモル
ファスシリコン（以下、ａ−Ｓｉ：Ｈと略称する。）等
の半導体薄膜を用いた薄膜トランジスタ（以下、ＴＦＴ
と略称する。）が接続されている。そして、ＴＦＴのゲ
ート電極は走査線に、ドレイン電極は信号線にそれぞれ
電気的に接続されている。さらに、ソース電極は透明導
電材料、例えばＩＴＯ（Indium-Tin-Oxide）から成る画
素電極に接続されている。

【０００４】対向基板には、ガラス等の透明絶縁基板上
にＩＴＯから成る対向電極が配置されている。また、カ
ラー表示を実現するのであればカラーフィルタ層が配置
されて構成されている。

【０００５】

【発明が解決しようとする課題】ところで、上記したア
レイ基板は、信号線材料としてモリブデン（Ｍｏ）とア
ルミニウム（Ａｌ）の積層膜で形成されている。このよ
うな信号線材料としてモリブデンとアルミニウムの積層
膜で形成するアレイ基板は、例えば、特願平８−２６０
５７２号に開示されている。しかしながら、この特願平
８−２６０５７２号に開示されたような画素電極を信号
線上方に配置する構造では、画素電極をパターニングす
る際に信号線材料が腐食しない金属か、またはエッチン
グ液を用いなければならない。すなわち、信号線形成後
に画素電極を形成するため、画素電極のパターニングの
際に、すでに形成されている信号線にダメージを与えな
いようにしなければならない。

【０００６】従来においては、画素電極をウェットエッ
チング法によりパターニングする場合のエッチング液に
は、王水、ＨＢｒ、塩化第二鉄との混酸等が用いられて
きた。しかし、このような混酸等では、アルミニウムと
モリブデンとの積層からなる信号線の一部が腐食され、
断線不良が発生する場合があった。すなわち、信号線上
に層間絶縁膜を形成したとしても、この層間絶縁膜に存
在するクラック等の隙間からエッチング液がしみこみ、
信号線が腐食するおそれがあった。

【０００７】本発明は上記課題に鑑みてなされたもので
あり、画素電極のパターニング時に信号線にダメージを
与えない表示装置用アレイ基板及びその製造方法を提供
することを目的とする。すなわち、画素電極のパターニ
ングを精度よくすることが可能であり、しかも、信号線
を形成する金属が腐食されないエッチング液及び信号線
金属材料を用いた、表示装置用アレイ基板及びその製造
方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
本発明に係る表示装置用アレイ基板は、基板上に形成さ
れた走査線と、この走査線と交差する方向に沿って、且
つ、絶縁膜を介して形成された、信号線と、これら走査
線と信号線との交点部分に設けられたトランジスタと、
を備え、前記トランジスタの入力端子には前記信号線が
接続され、前記トランジスタの出力端子には画素電極が
接続され、前記トランジスタの制御端子には走査線が接
続されるとともに、前記信号線をモリブデン又はモリブ
デンを主体とした金属で構成し、前記画素電極のパター
ニングの際には塩酸を用いてエッチングした、ことを特
徴とするものである。

【０００９】

【発明の実施の形態】本発明は、信号線をモリブデン又
はモリブデンを主体とした金属で形成するとともに、こ
の信号線形成後になされる画素電極のパターニングに塩
酸を用いることにより、このパターニングの際に信号線
へダメージを与えないようにしたものである。以下図面
に基づいて、詳しく説明する。

【００１０】図２は本発明の一実施形態に係る液晶表示
装置の平面の一部を拡大して示す図であり、図３は図２
におけるＡ−Ａ線断面の一部を省略して示す図である。

【００１１】図３からわかるように、この液晶表示装置
１は、アレイ基板１００と対向基板２００とを備えて構
成される。これらアレイ基板１００と対向基板２００と
の間には、液晶層４００が保持されている。この液晶層
４００とアレイ基板１００との間、及び、液晶層４００
と対向基板２００との間には、ポリイミド樹脂から成
り、互いに直交する方向に配向処理が成された配向膜１
４１、２４１が設けられている。すなわち、配向膜１４
１、２４１を介して、ツイスト・ネマチック液晶から成
る液晶層４００が保持されている。また、アレイ基板１
００と対向基板２００との外表面には、それぞれ偏光板
３１１、３１３が貼り付けられて構成されている。

【００１２】図２からわかるように、このアレイ基板１
００は、ガラス基板１０１上の水平方向に配置された走
査線１１１を備えている。本実施形態では、この走査線
１１１は４８０本形成されており、その形成材料はＭｏ
Ｗ合金である。この走査線１１１と略平行に、補助容量
線１１３が設けられている。この補助容量線は、走査線
１１１と同一材料で形成されている。これら走査線１１
１上と補助容量線１１３上とには、図３からわかるよう
に、第１ゲート絶縁膜１１５と第２ゲート絶縁膜１１７
が配置されている。第１ゲート絶縁膜１１５は酸化シリ
コン膜から構成されており、この上に堆積される第２ゲ
ート絶縁膜１１７は窒化シリコン膜から構成されてい
る。図２からわかるように、各走査線１１１における、
ガラス基板１０１の一端辺１０１ａ側には、接続端１１
１ａが形成されている。すなわち、各走査線１１１から
は、接続端１１１ａが引き出されている。

【００１３】また、この図２からわかるように、アレイ
基板１００は、ガラス基板１０１上の垂直方向に配置さ
れた信号線１１０を備えている。すなわち、信号線１１
０は、走査線１１１と交差する方向に沿って設けられて
いる。本実施形態においては、この信号線１１０は、１
９２０本形成されており、その形成材料はモリブデン
（Ｍｏ）である。各信号線１１０における、ガラス基板
１０１の他の一端辺１０１ｂ側には、接続端１１０ａが
形成されている。すなわち、各信号線１１０からは、接
続端１１０ａが引き出されている。

【００１４】これら走査線１１１と信号線１１０との各
交点部分には、ＴＦＴ１１２が配置されている。すなわ
ち、図３からわかるように、ゲート電極Ｇとドレイン電
極Ｄとソース電極Ｓとを有するＴＦＴ１１２が配置され
ている。ゲート電極Ｇは、走査線１１１の一部により形
成されている。ドレイン電極Ｄは、信号線１１０の一部
が延出することにより構成されている。すなわち、走査
線１１１は複数のＴＦＴ１１２に対する共通のゲート電
極Ｇとなっている。信号線１１０は複数のＴＦＴ１１２
に対する共通のドレイン電極Ｄとなっている。ソース電
極Ｓには、画素電極１３１が接続されている。この画素
電極１３１は、第１ゲート絶縁膜１１５と第２ゲート絶
縁膜１１７と層間絶縁膜１２７とが積層された上に形成
されている。この層間絶縁膜１２７としては、窒化シリ
コン膜等の無機絶縁膜で構成することができるが、これ
ら無機絶縁膜と有機樹脂被膜との多層膜で構成すること
により、表面平滑性並びに層間絶縁性はより一層向上さ
れる。

【００１５】図３からわかるように、信号線１１０の下
側には、低抵抗半導体膜１２４ａと半導体膜１２０とが
形成されている。すなわち、前述の第２ゲート絶縁膜１
１７上に、低抵抗半導体膜１２４ａと半導体膜１２０と
を介して、信号線１１０は形成されている。この信号線
１１０の上には、層間絶縁膜１２７と配向膜１４１とが
形成されている。

【００１６】図２からわかるように、信号線１１０の接
続端１１０ａは層間絶縁膜１２７に形成されたコンタク
トホール１２９ｃを介して、信号線接続パッド１１０ｂ
に接続されている。この信号線接続パッド１１０ｂは、
画素電極１３１と同時に形成されたものである。走査線
１１１の接続端１１１ａは走査線接続パッド１１１ｂに
接続されている。すなわち、図３からわかるように、第
１ゲート絶縁膜１１５と第２ゲート絶縁膜１１７と層間
絶縁膜１２７とに形成されたコンタクトホール１２９ｂ
を介して、走査線接続パッド１１１ｂと接続されてい
る。この走査線接続パッド１１１ｂも、画素電極１３１
と同時に形成されたものである。

【００１７】この図３からわかるように、アレイ基板１
００に対向して対向基板２００が設けられている。この
対向基板２００は、ガラス基板２０１を備えている。こ
のガラス基板２０１の図中下側には、遮光膜２１１が形
成されている。この遮光膜２１１は、ＴＦＴ１１２と信
号線１１０と走査線１１１からなる領域と、画素電極１
３１との、間隙を遮光するマトリクス状の樹脂性材料か
らなっている。また、画素電極１３１に対応する領域
は、それぞれ赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）のカラ
ーフィルタ２２１が配置されている。このカラーフィル
タ２２１の図中下側には、透明電極材料から成る対向電
極２３１が配置されている。

【００１８】次に、このアレイ基板１００の製造プロセ
スについて、図１を参照して詳細に説明する。この図１
は、図２におけるＡ−Ａ線断面を用いてアレイ基板１０
０の製造過程を示す工程断面図である。

【００１９】まず、図１（ａ）からわかるように、ガラ
ス基板１０１上にスパッターによりＭｏＷ膜を３００ｎ
ｍ厚で堆積する。このＭｏＷ膜を第１のマスクパターン
を用いて露光し、現像、パターニング（第１のパターニ
ング）をすることにより、接続端１１１ａを含む４８０
本の走査線１１１と、４８０本の補助容量線１１３とを
形成する。

【００２０】次に、図１（ｂ）からわかるように、ＣＶ
Ｄ法により１５０ｎｍ厚の酸化シリコン膜から成る第１
ゲート絶縁膜１１５を堆積する。この第１ゲート絶縁膜
１１５上に、ＣＶＤ法により１５０ｎｍ厚の窒化シリコ
ン膜から成る第２ゲート絶縁膜１１７を堆積する。この
第２ゲート絶縁膜１１７上に、ＣＶＤ法により５０ｎｍ
厚のａ−Ｓｉ：Ｈから成る半導体被膜１１９を堆積す
る。この半導体被膜１１９上に、ＣＶＤ法により２００
ｎｍ厚の窒化シリコン膜から成るチャネル保護被膜１２
１を堆積する。これら第１絶縁膜１１５と第２絶縁膜１
１７と半導体被膜１１９とチャンネル保護被膜１２１と
は、連続的に大気をさらすことなく成膜される。

【００２１】次に、図１（ｃ）からわかるように、走査
線１１１をマスクとした裏面露光技術により、走査線１
１１に自己整合的にチャネル保護被膜１２１をパターニ
ングする。さらに、ＴＦＴ領域に対応するように第２の
マスクパターンを用いて露光し、現像、パターニング
（第２のパターニング）をすることにより、島状のチャ
ネル保護膜１２２を作製する。

【００２２】次に、図１（ｄ）からわかるように、良好
なオーミックコンタクトが得られるように露出する半導
体被膜１１９表面を弗酸で処理する。続いて、この半導
体被膜１１９上に、ＣＶＤ法により不純物としてリンを
含む３０ｎｍ厚のｎ＋ａ−Ｓｉ：Ｈから成る低抵抗半導
体被膜１２３を体積する。さらに、この低抵抗半導体被
膜１２３上に、３００ｎｍ厚のモリブデン（Ｍｏ）膜１
２５をスパッターにより堆積する。

【００２３】次に、図１（ｅ）からわかるように、第３
のマスクパターンを用いて露光、現像することにより、
モリブデン（Ｍｏ）膜１２５を燐酸、硝酸、酢酸、水の
混酸でウエットエッチングする。このウエットエッチン
グの際には、低抵抗半導体被膜１２３及び半導体被膜１
１９とのエッチング選択比を制御することにより、一括
してＲＩＥ（Reactive Ion Etching）法によりパターニ
ング（第３のパターニング）して、半導体膜１２０と、
低抵抗半導体膜１２４ａ、１２４ｂと、ソース電極Ｓ
と、信号線１１０と、信号線１１０と一体の接続端１１
０ａ（図２参照）と、信号線１１０と一体のドレイン電
極Ｄとを、形成する。

【００２４】次に、図１（ｆ）からわかるように、この
上に、２００ｎｍ厚の窒化シリコン膜から成る層間絶縁
膜１２７を堆積する。続いて、第４のマスクパターンを
用いて露光、現像することにより、ソース電極Ｓに対応
する部分の層間絶縁膜１２７を除去して、コンタクトホ
ール１２９ａを形成する。これと同時に、信号線１１０
の接続端１１０ａ（図２参照）に対応する層間絶縁膜１
２７を除去して、コンタクトホール１２９ｃを形成す
る。さらに同時に、走査線１１１の接続端１１１ａに対
応する第１ゲート絶縁膜１１５と第２ゲート絶縁膜１１
７と層間絶縁膜１２７とを除去して、コンタクトホール
１２９ｂを形成する（第４のパターニング）。

【００２５】次に、図１（ｇ）からわかるように、この
上に４０ｎｍ厚のＩＴＯ膜を基板温度２３０度でスパッ
ターで堆積することにより、画素電極用被膜を形成す
る。このスパッタリングの際の温度は、２００度以上で
あれば良いが、より好ましくは、２３０度である。２０
０度以上としたのは、これ以下であるとＩＴＯ膜が完全
に結晶化しないためである。なお、上限温度としては、
ＴＦＴ１１２の特性が劣化しない３５０度程度である。
この画素電極用被膜を、第５のマスクパターンを用いて
露光、現像し、ＨＣｌ（塩酸）濃度２６％、液温３７度
で１２０秒のスプレーエッチング（第５のパターニン
グ）をすることにより、画素電極１３１を形成する。こ
の塩酸液の濃度は２５％から３６％に調合されていれば
良いが、より好ましくは、２６％である。塩酸液の濃度
の下限を２５％としたのは、これ以上の濃度でないとエ
ッチング時間が長くなり、実用上好ましくないからであ
る。このとき同時に、コンタクトホール１２９ｂを介し
て走査線１１１の接続端１１１ａに電気的に接続される
走査線接続パッド１１１ｂを形成する。したがって、画
素電極１３１と走査線接続パッド１１１ｂは、同一材料
から形成される。さらに同時に、図２からわかるよう
に、コンタクトホール１２９ｃを介して信号線１１０の
接続端１１０ａに電気的に接続される信号線接続パッド
１１０ｂを形成する。したがって、画素電極１３１と信
号線接続パッド１１０ｂとは、同一材料から形成され
る。つまり、画素電極１３１と信号線接続パッド１１０
ｂと走査線接続パッド１１１ｂとは、同一材料をエッチ
ングすることにより、同時に形成される。

【００２６】この塩酸によるエッチング後の斜光検査で
は、残渣は認められず、またサイドエッチングも２００
％のオーバーエッチングを行っても最大０．５μｍと精
度よく加工された。最終工程の検査においても信号線断
線不良や薄膜トランジスタの特性不良も発生しなかっ
た。

【００２７】以上のように、本実施形態に係るアレイ基
板１によれば、信号線１１０の材料にモリブデン（Ｍ
ｏ）を用いるとともに、ＩＴＯからなる画素電極１３１
形成の際のエッチングに塩酸（ＨＣｌ）を用いることと
したので、このエッチングの際に信号線１１０へダメー
ジを与えないようにすることができる。すなわち、従来
においては、信号線１１０の材料にモリブデンとアルミ
ニウムの積層を用いるとともに、ＩＴＯからなる画素電
極１３１形成の際のエッチングには、混酸を用いてい
た。このため、この混酸によるエッチングの際に、層間
絶縁膜１２７に存在するクラック等の隙間から混酸が信
号線１１０までしみこんでしまい、信号線１１０に腐食
が発生する場合があった。これに対して、本実施形態に
よれば、層間絶縁膜１２７に存在するクラック等の隙間
から塩酸がしみこんでいったとしても、モリブデンから
なる信号線１１０は腐食することはない。このため、信
号線１１０に絶縁不良が発生するのを防止することがで
きる。つまり、信号線１１０の材料及び画素電極１３１
のエッチング液を適切に選択することで、信号線１１０
の上方に配置される画素電極１３１のパターン形成時に
信号線１１０が腐食されて、製造歩留まりが低下するの
を防止することができるとともに、画素電極１３１を精
度よくパターン形成をすることができる。

【００２８】さらに、信号線１１０の金属材料としてモ
リブデンを採用したので、これ以外の高融点金属よりも
比抵抗を低くすることができる。また、モリブデンを採
用することにより、信号線１１０のパターン形成時に
は、ａ−Ｓｉ：Ｈからなる半導体被膜１１９に対して、
良好な選択比を持つことができる。同様に、コンタクト
ホール１２９ａ、１２９ｂ、１２９ｃ成形時には、酸化
膜や窒化膜からなる層間絶縁膜１２７や第２絶縁膜１１
７や第１絶縁膜１１５に対し、良好な選択比を持つこと
ができる。しかも、モリブデンはａ−Ｓｉ：Ｈとのコン
タクトも良好である。

【００２９】そのうえ、モリブデン（Ｍｏ）膜１２５を
パターニングして信号線１１０を形成するためのエッチ
ング液は、現在Ａｌ／Ｍｏ積層膜をエッチングしている
燐酸、硝酸、酢酸、水の混酸をそのまま用いることがで
きる。一方、画素電極１３１の材料であるＩＴＯのエッ
チング液は、王水ではモリブデン（Ｍｏ）を腐食するた
め、塩酸を使用することとした。このため、王水に比べ
て同じ塩酸濃度の液ではエッチングレートが約３割低く
なるが、塩酸濃度を濃くすることで同等のエッチングレ
ートを得ることができる。すなわち、塩酸濃度を２５％
から３６％に調合することにより、好ましくは２６％に
することにより、王水と同等のエッチングレートを確保
することができる。しかも、このように従来の製造設備
に対する液交換のみで対応できるので、あらたな設備投
資は必要とならない。このため、現状の量産工程で容易
に対応することができる。つまり、従来の製造工程をほ
とんど変更することなく生産可能となる。

【００３０】また、塩酸のみではエッチング残渣が発生
しやすいが、ＩＴＯ膜からなる画素電極用被膜を２００
度以上で成膜することとしたので、残渣は防止すること
ができる。しかも、王水ではサイドエッチングが大きく
なるが、塩酸のみのエッチングでは硝酸成分によるレジ
ストとＩＴＯ間の密着性の劣化が起きないためサイドエ
ッチングを小さくできる。このため、ＩＴＯからなる画
素電極１３１のパターン精度をあげることができる。

【００３１】なお、本発明は上記実施形態に限定されず
に、種々に変更可能である。例えば、本実施形態では、
半導体被膜１１９をａ−Ｓｉ：Ｈ（アモルファスシリコ
ン）で構成する場合について説明したが、多結晶シリコ
ン膜等であっても良いことは言うまでもない。また、周
辺領域に駆動回路部を一体的に構成しても良い。

【００３２】さらに、上記実施形態では、信号線１１０
の材料にモリブデン（Ｍｏ）を用いたが、これはモリブ
デンを主体とした金属であればよい。モリブデンを主体
とした金属としては、例えば、モリブデンにタングステ
ン、タンタル、クロム、アルミニウム又は銅などを添付
した金属が挙げられる。

【００３３】

【発明の効果】以上に述べたように、本発明によれば、
信号線材料及びエッチング液を適切に選択したので、信
号線の上方に配置される画素電極のパターン形成時に、
信号線が腐食されて製造歩留まりが低下するのを防止す
ることができ、しかも、画素電極のパターン形成を精度
良くすることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るアレイ基板の製造工
程の一例を示す断面図。

【図２】本発明の一実施形態に係るアレイ基板の一部を
平面的に示す図。

【図３】本発明の一実施形態に係る表示装置における、
図２のＡ−Ａ線に沿った断面を一部省略して示す図。

【符号の説明】

１０１ガラス基板１１０信号線１１１走査線１１２ＴＦＴ１１３補助線１１５第１ゲート絶縁膜１１７第２ゲート絶縁膜１１９半導体被膜１２２チャネル保護膜１２３低抵抗半導体被膜１２５モリブデン（Ｍｏ）膜１２７層間絶縁膜Ｓソース電極（出力端子）Ｄドレイン電極（入力端子）Ｇゲート電極（制御端子）

Claims

【特許請求の範囲】

【請求項１】基板上に形成された走査線と、この走査線と交差する方向に沿って、且つ、絶縁膜を介
して形成された、信号線と、これら走査線と信号線との交点部分に設けられたトラン
ジスタと、を備え、前記トランジスタの入力端子には前記信号線が接続さ
れ、前記トランジスタの出力端子には画素電極が接続さ
れ、前記トランジスタの制御端子には前記走査線が接続
されるとともに、前記信号線をモリブデン又はモリブデンを主体とした金
属で構成し、前記画素電極のパターニングの際には塩酸
を用いてエッチングした、ことを特徴とする表示装置用アレイ基板。
【請求項２】前記画素電極は、２００度以上の温度のス
パッタリングによりＩＴＯを堆積して画素電極用被膜を
形成し、この画素電極用被膜をパターニングすることに
より形成されたものであることを特徴とする請求項１に
記載の表示装置用アレイ基板。
【請求項３】前記塩酸の液濃度は、２５％から３６％に
調合された液であることを特徴とする請求項１又は請求
項２に記載の表示装置用アレイ基板。
【請求項４】基板上に走査線を形成する工程と、この走査線上に絶縁膜を形成する工程と、前記絶縁膜上に、前記走査線を制御端子とするトランジ
スタを形成する工程と、この絶縁膜上に、モリブデン又はモリブデンを主体とし
た金属を用いて、信号線を形成する工程であって、前記
走査線と交差する方向に沿って、且つ、前記トランジス
タの入力端子に接続する、信号線を形成する工程と、前記トランジスタ上に形成した画素電極用被膜を、塩酸
を用いて所定のパターニングにエッチングすることによ
り、前記トランジスタの出力端子に接続する画素電極を
形成する工程と、を備えたことを特徴とする表示装置用アレイ基板の製造
方法。
【請求項５】前記画素電極を形成する工程では、２００
度以上の温度のスパッタリングによりＩＴＯを堆積して
画素電極用被膜を形成し、この画素電極用被膜を所定パ
ターニングにエッチングすることにより前記画素電極を
形成することを特徴とする請求項４に記載の表示装置用
アレイ基板の製造方法。
【請求項６】前記画素電極を形成する工程では、濃度が
２５％から３６％に調合された前記塩酸液を用いて、前
記画素電極用被膜を所定のパターンにエッチングするこ
とにより前記画素電極を形成することを特徴とする請求
項４又は請求項５に記載の表示装置用アレイ基板の製造
方法。