JP3318652B2 - 液晶表示装置およびこれに用いられるｔｆｔアレイ基板の製造方法 - Google Patents
液晶表示装置およびこれに用いられるｔｆｔアレイ基板の製造方法Info
- Publication number
- JP3318652B2 JP3318652B2 JP33645296A JP33645296A JP3318652B2 JP 3318652 B2 JP3318652 B2 JP 3318652B2 JP 33645296 A JP33645296 A JP 33645296A JP 33645296 A JP33645296 A JP 33645296A JP 3318652 B2 JP3318652 B2 JP 3318652B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- control electrode
- array substrate
- tft array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 56
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000005530 etching Methods 0.000 claims description 66
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 44
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 29
- 239000010410 layer Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 17
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 229910045601 alloy Inorganic materials 0.000 claims description 14
- 239000000956 alloy Substances 0.000 claims description 14
- 239000007788 liquid Substances 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000002344 surface layer Substances 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 239000010408 film Substances 0.000 description 136
- 239000000243 solution Substances 0.000 description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 230000007797 corrosion Effects 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 1
- 229940071870 hydroiodic acid Drugs 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
- H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、液晶表示装置と
これに用いられるＴＦＴアレイ基板の製造方法に関する
ものである。
これに用いられるＴＦＴアレイ基板の製造方法に関する
ものである。
【０００２】
【従来の技術】近年、薄膜トランジスタ（以下、ＴＦＴ
と称する）を搭載したＴＦＴ型液晶表示装置は、高精細
化かつ大画面化と共に、開口率の向上が求められてい
る。図６は従来の一般的なＴＦＴ型液晶表示装置のＴＦ
Ｔを搭載したＴＦＴアレイ基板を示す断面図である。Ｔ
ＦＴアレイ基板は、ガラス基板等の透明絶縁性基板１上
にゲート電極２、ゲート絶縁膜３、アモルファスシリコ
ン膜からなる半導体層４、ｎ+ 型アモルファスシリコン
膜からなるオーミックコンタクト層５、透明導電膜から
なる画素電極９、ソース電極１０とドレイン電極１１、
およびパッシベーション膜１４を順次形成することによ
り構成される。ここで、ゲート電極２およびこれと同時
に形成されるゲート電極２に電圧を印加するゲート配線
（図示せず）や、ソース電極１０とドレイン電極１１お
よびこれと同時に形成されるソース電極１０に電圧を印
加するソース配線（図示せず）は、Ｃｒ、Ｔｉあるいは
Ｔａ等比抵抗値が２０μΩ・ｃｍ〜２００μΩ・ｃｍの
ような比抵抗値の大きい金属を用いて形成されている。
と称する）を搭載したＴＦＴ型液晶表示装置は、高精細
化かつ大画面化と共に、開口率の向上が求められてい
る。図６は従来の一般的なＴＦＴ型液晶表示装置のＴＦ
Ｔを搭載したＴＦＴアレイ基板を示す断面図である。Ｔ
ＦＴアレイ基板は、ガラス基板等の透明絶縁性基板１上
にゲート電極２、ゲート絶縁膜３、アモルファスシリコ
ン膜からなる半導体層４、ｎ+ 型アモルファスシリコン
膜からなるオーミックコンタクト層５、透明導電膜から
なる画素電極９、ソース電極１０とドレイン電極１１、
およびパッシベーション膜１４を順次形成することによ
り構成される。ここで、ゲート電極２およびこれと同時
に形成されるゲート電極２に電圧を印加するゲート配線
（図示せず）や、ソース電極１０とドレイン電極１１お
よびこれと同時に形成されるソース電極１０に電圧を印
加するソース配線（図示せず）は、Ｃｒ、Ｔｉあるいは
Ｔａ等比抵抗値が２０μΩ・ｃｍ〜２００μΩ・ｃｍの
ような比抵抗値の大きい金属を用いて形成されている。
【０００３】上記のように、従来のＴＦＴ型液晶表示装
置では、ゲート配線とゲート電極２、およびソース配
線、ソース電極１０とドレイン電極１１は比抵抗が大き
い金属を用いて構成されているが、液晶表示装置の高精
細化、および高開口率化の要求から、ゲート配線とゲー
ト電極２、およびソース配線、ソース電極１０とドレイ
ン電極１１を比抵抗が小さい材料を用いて形成すること
により、そのパターンを細線化することが必要となって
いる。このような理由から、ゲート配線とゲート電極
２、およびソース配線、ソース電極１０とドレイン電極
１１を構成する材料として、比抵抗が小さく、低コスト
かつ成膜および微細加工が容易なＡｌまたはＡｌを主成
分とする合金が用いられるようになった。
置では、ゲート配線とゲート電極２、およびソース配
線、ソース電極１０とドレイン電極１１は比抵抗が大き
い金属を用いて構成されているが、液晶表示装置の高精
細化、および高開口率化の要求から、ゲート配線とゲー
ト電極２、およびソース配線、ソース電極１０とドレイ
ン電極１１を比抵抗が小さい材料を用いて形成すること
により、そのパターンを細線化することが必要となって
いる。このような理由から、ゲート配線とゲート電極
２、およびソース配線、ソース電極１０とドレイン電極
１１を構成する材料として、比抵抗が小さく、低コスト
かつ成膜および微細加工が容易なＡｌまたはＡｌを主成
分とする合金が用いられるようになった。
【０００４】しかし、ＡｌまたはＡｌを主成分とする合
金をゲート配線およびゲート電極２の材料として用いる
場合、画素電極９を構成する透明導電膜であるＩＴＯ
（Indium Tin Oxide）膜のパターニングに用いられる塩
酸と塩化第二鉄、塩酸と硝酸、塩酸およびヨウ化水素酸
等のいずれかを含有するエッチング液が、ゲート絶縁膜
３の欠損部や、ゲート絶縁膜３中に取り込まれたダスト
等を通して浸透し、Ａｌを腐食してゲート配線を断線さ
せるという問題がある。従来提案されたＩＴＯ膜のエッ
チング液によるゲート配線およびゲート電極を構成する
Ａｌの腐食を防止する方法として、例えば特開平７−１
１３７２６号公報では、Ａｌ膜上に保護膜となるＣｒ膜
を形成したＣｒ／Ａｌの二層膜構造、特開平６−２６８
２１８号公報では、Ａｌ膜を陽極酸化して表面にアルミ
ナを形成したＡｌ2 Ｏ3 ／Ａｌの二層膜構造を用いてゲ
ート配線およびゲート電極を構成する方法が提案されて
いる。また、特開昭６０−１２９７８１号公報では、Ｉ
ＴＯ膜のパターニングに用いられるエッチング液を、Ａ
ｌに対して選択的にエッチングが可能な硫酸溶液を用い
ることによりＡｌの腐食を防止する方法が提案されてい
る。
金をゲート配線およびゲート電極２の材料として用いる
場合、画素電極９を構成する透明導電膜であるＩＴＯ
（Indium Tin Oxide）膜のパターニングに用いられる塩
酸と塩化第二鉄、塩酸と硝酸、塩酸およびヨウ化水素酸
等のいずれかを含有するエッチング液が、ゲート絶縁膜
３の欠損部や、ゲート絶縁膜３中に取り込まれたダスト
等を通して浸透し、Ａｌを腐食してゲート配線を断線さ
せるという問題がある。従来提案されたＩＴＯ膜のエッ
チング液によるゲート配線およびゲート電極を構成する
Ａｌの腐食を防止する方法として、例えば特開平７−１
１３７２６号公報では、Ａｌ膜上に保護膜となるＣｒ膜
を形成したＣｒ／Ａｌの二層膜構造、特開平６−２６８
２１８号公報では、Ａｌ膜を陽極酸化して表面にアルミ
ナを形成したＡｌ2 Ｏ3 ／Ａｌの二層膜構造を用いてゲ
ート配線およびゲート電極を構成する方法が提案されて
いる。また、特開昭６０−１２９７８１号公報では、Ｉ
ＴＯ膜のパターニングに用いられるエッチング液を、Ａ
ｌに対して選択的にエッチングが可能な硫酸溶液を用い
ることによりＡｌの腐食を防止する方法が提案されてい
る。
【０００５】一方、画素電極を最上層とする構成のＴＦ
Ｔアレイ基板において、層間絶縁膜を介して画素電極の
下層となるソース配線、ソース電極およびドレイン電極
の表面層にＡｌ膜あるいはＡｌ合金膜を用いる場合、上
記に示したゲート配線およびゲート電極における場合と
同様に、画素電極を構成するＩＴＯ膜のパターニングに
用いられるエッチング液が、ソース配線、ソース電極お
よびドレイン電極とＩＴＯ膜間に形成された層間絶縁膜
を通して浸透し、ソース配線、ソース電極およびドレイ
ン電極を構成するＡｌを腐食するという問題が生じるた
め、Ａｌ膜あるいはＡｌ合金膜上にＣｒ膜等の保護膜を
形成することが必要である。
Ｔアレイ基板において、層間絶縁膜を介して画素電極の
下層となるソース配線、ソース電極およびドレイン電極
の表面層にＡｌ膜あるいはＡｌ合金膜を用いる場合、上
記に示したゲート配線およびゲート電極における場合と
同様に、画素電極を構成するＩＴＯ膜のパターニングに
用いられるエッチング液が、ソース配線、ソース電極お
よびドレイン電極とＩＴＯ膜間に形成された層間絶縁膜
を通して浸透し、ソース配線、ソース電極およびドレイ
ン電極を構成するＡｌを腐食するという問題が生じるた
め、Ａｌ膜あるいはＡｌ合金膜上にＣｒ膜等の保護膜を
形成することが必要である。
【０００６】
【発明が解決しようとする課題】以上のように、ＴＦＴ
アレイ基板において、画素電極を構成するＩＴＯ膜のパ
ターニングに用いられるエッチング液によって腐食され
ずに、かつ比抵抗が小さい材料を用いてゲート配線およ
びゲート電極を形成する方法として、従来いくつかの方
法が提案されてきたがいずれも有効ではない。例えば、
ゲート配線およびゲート電極としてＡｌ膜を用い、この
Ａｌ膜上にＣｒ膜や、陽極酸化によりアルミナ膜等の保
護膜を形成する方法では、Ｃｒ膜の形成工程や、Ａｌの
陽極酸化工程が必要となり製造工程数が増加し、さらに
工程途中のダスト付着によるパターン不良を誘発して、
生産性および歩留まりが低下するなど問題があった。ま
た、ＩＴＯ膜のパターニングを行うエッチング液として
硫酸溶液を用いる方法では、硫酸溶液によるＩＴＯ膜の
エッチングレートは遅いため、生産性が低いなどの問題
があった。また、画素電極を最上層とする構成のＴＦＴ
アレイ基板におけるソース配線、ソース電極およびドレ
イン電極においても、ＩＴＯ膜のパターニングに用いら
れるエッチング液によって腐食されず、かつ比抵抗が小
さい材料を主構成要素として形成する場合、上記と同様
の問題が生じる。
アレイ基板において、画素電極を構成するＩＴＯ膜のパ
ターニングに用いられるエッチング液によって腐食され
ずに、かつ比抵抗が小さい材料を用いてゲート配線およ
びゲート電極を形成する方法として、従来いくつかの方
法が提案されてきたがいずれも有効ではない。例えば、
ゲート配線およびゲート電極としてＡｌ膜を用い、この
Ａｌ膜上にＣｒ膜や、陽極酸化によりアルミナ膜等の保
護膜を形成する方法では、Ｃｒ膜の形成工程や、Ａｌの
陽極酸化工程が必要となり製造工程数が増加し、さらに
工程途中のダスト付着によるパターン不良を誘発して、
生産性および歩留まりが低下するなど問題があった。ま
た、ＩＴＯ膜のパターニングを行うエッチング液として
硫酸溶液を用いる方法では、硫酸溶液によるＩＴＯ膜の
エッチングレートは遅いため、生産性が低いなどの問題
があった。また、画素電極を最上層とする構成のＴＦＴ
アレイ基板におけるソース配線、ソース電極およびドレ
イン電極においても、ＩＴＯ膜のパターニングに用いら
れるエッチング液によって腐食されず、かつ比抵抗が小
さい材料を主構成要素として形成する場合、上記と同様
の問題が生じる。
【０００７】この発明は、上記のような問題を解決する
ためになされたもので、ゲート配線およびゲート電極、
あるいはソース配線、ソース電極およびドレイン電極の
表面層に比抵抗が小さい材料を用いた場合でも、保護膜
の形成、あるいはエッチングレートの小さいＩＴＯ膜エ
ッチング液の使用等により生産性を低下させずに、画素
電極を構成するＩＴＯ膜のエッチング液による表面層に
用いた比抵抗が小さい材料の腐食を防止できるＴＦＴア
レイ基板の製造方法を提供することを目的とする。ま
た、ゲート配線およびゲート電極、あるいはソース配
線、ソース電極およびドレイン電極を比抵抗が小さい材
料を主構成要素をして構成することによりそのパターン
を細線化し、高開口率の液晶表示装置を得ることを目的
とする。
ためになされたもので、ゲート配線およびゲート電極、
あるいはソース配線、ソース電極およびドレイン電極の
表面層に比抵抗が小さい材料を用いた場合でも、保護膜
の形成、あるいはエッチングレートの小さいＩＴＯ膜エ
ッチング液の使用等により生産性を低下させずに、画素
電極を構成するＩＴＯ膜のエッチング液による表面層に
用いた比抵抗が小さい材料の腐食を防止できるＴＦＴア
レイ基板の製造方法を提供することを目的とする。ま
た、ゲート配線およびゲート電極、あるいはソース配
線、ソース電極およびドレイン電極を比抵抗が小さい材
料を主構成要素をして構成することによりそのパターン
を細線化し、高開口率の液晶表示装置を得ることを目的
とする。
【０００８】
【課題を解決するための手段】この発明に係わるＴＦＴ
アレイ基板の製造方法は、透明絶縁性基板上に制御電極
および制御電極配線を形成する工程と、制御電極および
制御電極配線上に絶縁膜を形成する工程と、制御電極上
に絶縁膜を介して半導体層を形成する工程と、絶縁膜上
にＩＴＯ膜からなる透明導電膜を形成する工程と、透明
導電膜上にレジストを形成し、濃塩酸と水と濃硫酸を混
合したエッチング液により透明導電膜をエッチングして
画素電極を形成する工程と、半導体層と共に半導体素子
を構成する一対の電極を形成する工程を含むものであ
る。また、制御電極および制御電極配線の表面層は、Ａ
ｌまたはＡｌを主成分とする合金、あるいはＭｏまたは
Ｍｏを主成分とする合金により形成されるものである。
アレイ基板の製造方法は、透明絶縁性基板上に制御電極
および制御電極配線を形成する工程と、制御電極および
制御電極配線上に絶縁膜を形成する工程と、制御電極上
に絶縁膜を介して半導体層を形成する工程と、絶縁膜上
にＩＴＯ膜からなる透明導電膜を形成する工程と、透明
導電膜上にレジストを形成し、濃塩酸と水と濃硫酸を混
合したエッチング液により透明導電膜をエッチングして
画素電極を形成する工程と、半導体層と共に半導体素子
を構成する一対の電極を形成する工程を含むものであ
る。また、制御電極および制御電極配線の表面層は、Ａ
ｌまたはＡｌを主成分とする合金、あるいはＭｏまたは
Ｍｏを主成分とする合金により形成されるものである。
【０００９】または、透明絶縁性基板上に制御電極およ
び制御電極配線を形成する工程と、制御電極および制御
電極配線上に絶縁膜を形成する工程と、制御電極上に絶
縁膜を介して半導体層を形成する工程と、半導体層と共
に半導体素子を構成する一対の電極を形成する工程と、
一対の電極上に保護膜を形成する工程と、保護膜上にＩ
ＴＯ膜からなる透明導電膜を形成する工程と、透明導電
膜上にレジストを形成し、濃塩酸と水と濃硫酸を混合し
たエッチング液により透明導電膜をエッチングして画素
電極を形成する工程を含むものである。また、一対の電
極および電極配線の表面層は、ＡｌまたはＡｌを主成分
とする合金、あるいはＭｏまたはＭｏを主成分とする合
金により形成されるものである。また、エッチング液
は、濃塩酸１に対して体積比３未満の水、および体積比
０. ００５以上かつ１以下の濃硫酸が添加された混合液
である。さらに、透明導電膜のエッチングは、エッチン
グ液の液温を７０℃以下に調整して行われるものであ
る。
び制御電極配線を形成する工程と、制御電極および制御
電極配線上に絶縁膜を形成する工程と、制御電極上に絶
縁膜を介して半導体層を形成する工程と、半導体層と共
に半導体素子を構成する一対の電極を形成する工程と、
一対の電極上に保護膜を形成する工程と、保護膜上にＩ
ＴＯ膜からなる透明導電膜を形成する工程と、透明導電
膜上にレジストを形成し、濃塩酸と水と濃硫酸を混合し
たエッチング液により透明導電膜をエッチングして画素
電極を形成する工程を含むものである。また、一対の電
極および電極配線の表面層は、ＡｌまたはＡｌを主成分
とする合金、あるいはＭｏまたはＭｏを主成分とする合
金により形成されるものである。また、エッチング液
は、濃塩酸１に対して体積比３未満の水、および体積比
０. ００５以上かつ１以下の濃硫酸が添加された混合液
である。さらに、透明導電膜のエッチングは、エッチン
グ液の液温を７０℃以下に調整して行われるものであ
る。
【００１０】また、この発明に係わる液晶表示装置は、
上記のいずれかーつの方法により形成されたＴＦＴアレ
イ基板と、ＴＦＴアレイ基板と共に液晶材料を挟持する
対向電極等を有する対向基板を備えたものである。
上記のいずれかーつの方法により形成されたＴＦＴアレ
イ基板と、ＴＦＴアレイ基板と共に液晶材料を挟持する
対向電極等を有する対向基板を備えたものである。
【００１１】
実施の形態１．以下、この発明の一実施の形態であるＴ
ＦＴアレイ基板およびこれを用いた液晶表示装置を図に
ついて説明する。図１は本発明の実施の形態１によるＴ
ＦＴアレイ基板の製造工程を示す断面図である。図にお
いて、１はガラス基板等の透明絶縁性基板、２は透明絶
縁性基板１上に形成されたゲート電極、３はゲート電極
２上に形成されたゲート絶縁膜、４はゲート絶縁膜３を
介してゲート電極２上に形成された半導体層、５は半導
体層４上に形成されたオーミックコンタクト層、６はＩ
ＴＯ膜、７はレジスト、８はＩＴＯ膜６に対するエッチ
ング液、９はＩＴＯ膜６をパターニングすることにより
形成された画素電極である。
ＦＴアレイ基板およびこれを用いた液晶表示装置を図に
ついて説明する。図１は本発明の実施の形態１によるＴ
ＦＴアレイ基板の製造工程を示す断面図である。図にお
いて、１はガラス基板等の透明絶縁性基板、２は透明絶
縁性基板１上に形成されたゲート電極、３はゲート電極
２上に形成されたゲート絶縁膜、４はゲート絶縁膜３を
介してゲート電極２上に形成された半導体層、５は半導
体層４上に形成されたオーミックコンタクト層、６はＩ
ＴＯ膜、７はレジスト、８はＩＴＯ膜６に対するエッチ
ング液、９はＩＴＯ膜６をパターニングすることにより
形成された画素電極である。
【００１２】次に、本実施の形態によるＴＦＴアレイ基
板の製造方法を説明する。まず、図１−ａに示すよう
に、透明絶縁性基板１の表面に膜厚約３００ｎｍのＣｕ
を０.２重量％含有したＡｌ膜（以下、Ａｌ- ０. ２wt
％Ｃｕと記載）をスパッタ法により形成した後、写真製
版法により形成したレジストを用いてパターニングし、
ゲート電極２およびゲート配線（図示せず）を形成す
る。次に、図１−ｂに示すように、プラズマＣＶＤ法に
よりゲート絶縁膜３となる膜厚約４００ｎｍのシリコン
窒化膜、膜厚約１５０ｎｍのアモルファスシリコン膜、
膜厚約３００ｎｍの不純物がドープされたｎ+ 型アモル
ファスシリコン膜を順次形成した後、写真製版法により
形成したレジストを用いて、アモルファスシリコン膜お
よびｎ+ 型アモルファスシリコン膜を同時にパターニン
グし、ゲート電極２の上方の位置に半導体層４およびオ
ーミックコンタクト層５を形成する。
板の製造方法を説明する。まず、図１−ａに示すよう
に、透明絶縁性基板１の表面に膜厚約３００ｎｍのＣｕ
を０.２重量％含有したＡｌ膜（以下、Ａｌ- ０. ２wt
％Ｃｕと記載）をスパッタ法により形成した後、写真製
版法により形成したレジストを用いてパターニングし、
ゲート電極２およびゲート配線（図示せず）を形成す
る。次に、図１−ｂに示すように、プラズマＣＶＤ法に
よりゲート絶縁膜３となる膜厚約４００ｎｍのシリコン
窒化膜、膜厚約１５０ｎｍのアモルファスシリコン膜、
膜厚約３００ｎｍの不純物がドープされたｎ+ 型アモル
ファスシリコン膜を順次形成した後、写真製版法により
形成したレジストを用いて、アモルファスシリコン膜お
よびｎ+ 型アモルファスシリコン膜を同時にパターニン
グし、ゲート電極２の上方の位置に半導体層４およびオ
ーミックコンタクト層５を形成する。
【００１３】次に、図１−ｃに示すように、透明導電膜
として膜厚約１００ｎｍのＩＴＯ膜６をスパッタ法によ
り形成する。次に、図１−ｄに示すように、感光性レジ
ストを約１μｍ塗布し、露光、現像してエッチングレジ
スト７を形成する。次に、図１−ｅに示すように、この
透明絶縁性基板１を濃塩酸１に対して水１および濃硫酸
０. １の体積比で混合し６０℃に加温したエッチング液
８に１５０秒間浸漬して、不要部のＩＴＯ膜をエッチン
グ除去する。次に、図１−ｆに示すように、レジスト７
を剥離し、ＩＴＯ膜６からなる画素電極９を形成する。
このとき、ゲート配線およびゲート電極２を形成してい
るＡｌを主成分とした膜に、エッチング液８による腐食
は見られなかった。次に、オーミックコンタクト層５上
にソース電極および画素電極９と電気的に接続したドレ
イン電極を形成後、全面にパッシベーション膜を形成す
る（図示せず）。
として膜厚約１００ｎｍのＩＴＯ膜６をスパッタ法によ
り形成する。次に、図１−ｄに示すように、感光性レジ
ストを約１μｍ塗布し、露光、現像してエッチングレジ
スト７を形成する。次に、図１−ｅに示すように、この
透明絶縁性基板１を濃塩酸１に対して水１および濃硫酸
０. １の体積比で混合し６０℃に加温したエッチング液
８に１５０秒間浸漬して、不要部のＩＴＯ膜をエッチン
グ除去する。次に、図１−ｆに示すように、レジスト７
を剥離し、ＩＴＯ膜６からなる画素電極９を形成する。
このとき、ゲート配線およびゲート電極２を形成してい
るＡｌを主成分とした膜に、エッチング液８による腐食
は見られなかった。次に、オーミックコンタクト層５上
にソース電極および画素電極９と電気的に接続したドレ
イン電極を形成後、全面にパッシベーション膜を形成す
る（図示せず）。
【００１４】このようにして形成されたＴＦＴアレイ基
板と、他の透明絶縁性基板上に遮光層、オーバーコート
層および対向電極が形成された対向基板の表面に配向膜
を形成後対向させ、この間に液晶を注入してシール剤で
封入すると共に、対向するＴＦＴアレイ基板と対向基板
の外側に偏光板を配置することにより液晶パネルを構成
する。
板と、他の透明絶縁性基板上に遮光層、オーバーコート
層および対向電極が形成された対向基板の表面に配向膜
を形成後対向させ、この間に液晶を注入してシール剤で
封入すると共に、対向するＴＦＴアレイ基板と対向基板
の外側に偏光板を配置することにより液晶パネルを構成
する。
【００１５】なお、ゲート配線およびゲート電極２を、
Ａｌを主成分とする膜の代わりに、比抵抗が小さいＭｏ
膜あるいはＭｏを主成分とする合金膜を用いて形成して
もよい。また、ＩＴＯ膜６に対するエッチング液８の液
組成およびエッチング条件としては、液劣化等による液
組成変化に対してプロセス条件が急激に変化しないこ
と、およびエッチングパターンのサイドエッチ量が小さ
いことが必要である。図２は、ＩＴＯ膜６に対するエッ
チング液８における濃塩酸１に対する濃硫酸の比率と、
Ａｌに対するＩＴＯのエッチングレート比の関係を示す
図である。図２に示すように、濃塩酸１に対する濃硫酸
の体積比率が０. ００５以下では、濃硫酸の比率の変化
に対するＩＴＯ／Ａｌのエッチングレート比の変化量が
大きいため、液劣化等プロセスの安定性を考慮すると濃
硫酸の体積比率を０. ００５以上にすることが必要であ
る。また、濃塩酸１に対する濃硫酸の体積比率が１をこ
えると、ＩＴＯ膜６のエッチングパターンの切れが悪く
なるため濃硫酸の比率を１以下にすることが好ましい。
Ａｌを主成分とする膜の代わりに、比抵抗が小さいＭｏ
膜あるいはＭｏを主成分とする合金膜を用いて形成して
もよい。また、ＩＴＯ膜６に対するエッチング液８の液
組成およびエッチング条件としては、液劣化等による液
組成変化に対してプロセス条件が急激に変化しないこ
と、およびエッチングパターンのサイドエッチ量が小さ
いことが必要である。図２は、ＩＴＯ膜６に対するエッ
チング液８における濃塩酸１に対する濃硫酸の比率と、
Ａｌに対するＩＴＯのエッチングレート比の関係を示す
図である。図２に示すように、濃塩酸１に対する濃硫酸
の体積比率が０. ００５以下では、濃硫酸の比率の変化
に対するＩＴＯ／Ａｌのエッチングレート比の変化量が
大きいため、液劣化等プロセスの安定性を考慮すると濃
硫酸の体積比率を０. ００５以上にすることが必要であ
る。また、濃塩酸１に対する濃硫酸の体積比率が１をこ
えると、ＩＴＯ膜６のエッチングパターンの切れが悪く
なるため濃硫酸の比率を１以下にすることが好ましい。
【００１６】また、図３はエッチング液８における濃塩
酸１に対する水の体積比率と、ＩＴＯ膜６のエッチング
パターンの片側のサイドエッチ量の関係を示す図であ
る。図３に示すように、濃塩酸１に対する水の体積比率
が３以上では、ＩＴＯ膜６のエッチングパターンのサイ
ドエッチ量が大きくなるため、水の体積比率を３未満に
することが必要である。また、図４はＩＴＯ膜６に対す
るエッチング時のエッチング液８の液温と、ＩＴＯ膜６
のエッチングパターンの片側のサイドエッチ量の関係を
示す図である。図４に示すように、エッチング液の液温
が７０℃を超えるとＩＴＯ膜６のエッチングパターンの
サイドエッチ量が大きくなるため、液温は７０℃以下に
することが必要である。しかし、液温を低くするとエッ
チングレートが小さくなることを考慮して液温を決める
必要がある。以上のことから、ＩＴＯ膜６に対するエッ
チング液８の液組成範囲およびエッチング条件は、濃塩
酸１に対して水を０以上かつ３未満、濃硫酸を０. ００
５以上かつ１以下の体積比で混合した液組成を用い、液
温は７０℃以下要求されるエッチングレートから決める
ことが好ましい。
酸１に対する水の体積比率と、ＩＴＯ膜６のエッチング
パターンの片側のサイドエッチ量の関係を示す図であ
る。図３に示すように、濃塩酸１に対する水の体積比率
が３以上では、ＩＴＯ膜６のエッチングパターンのサイ
ドエッチ量が大きくなるため、水の体積比率を３未満に
することが必要である。また、図４はＩＴＯ膜６に対す
るエッチング時のエッチング液８の液温と、ＩＴＯ膜６
のエッチングパターンの片側のサイドエッチ量の関係を
示す図である。図４に示すように、エッチング液の液温
が７０℃を超えるとＩＴＯ膜６のエッチングパターンの
サイドエッチ量が大きくなるため、液温は７０℃以下に
することが必要である。しかし、液温を低くするとエッ
チングレートが小さくなることを考慮して液温を決める
必要がある。以上のことから、ＩＴＯ膜６に対するエッ
チング液８の液組成範囲およびエッチング条件は、濃塩
酸１に対して水を０以上かつ３未満、濃硫酸を０. ００
５以上かつ１以下の体積比で混合した液組成を用い、液
温は７０℃以下要求されるエッチングレートから決める
ことが好ましい。
【００１７】この発明によれば、画素電極９を構成する
ＩＴＯ膜６に対するエッチング液８として濃塩酸と水を
主成分としこれに濃硫酸を混合した液を用いることによ
り、エッチングレートの低下および配線部への保護膜の
形成等の生産性の低下を誘発せずに、比抵抗が小さい材
料を用いて形成したゲート配線およびゲート電極２のＩ
ＴＯ膜６に対するエッチング液８による腐食を防止する
ことができる。また、ゲート配線およびゲート電極を比
抵抗が小さい材料を主構成要素として構成することによ
り、そのパターンを細線化でき、高開口率の液晶表示装
置を得ることができる。
ＩＴＯ膜６に対するエッチング液８として濃塩酸と水を
主成分としこれに濃硫酸を混合した液を用いることによ
り、エッチングレートの低下および配線部への保護膜の
形成等の生産性の低下を誘発せずに、比抵抗が小さい材
料を用いて形成したゲート配線およびゲート電極２のＩ
ＴＯ膜６に対するエッチング液８による腐食を防止する
ことができる。また、ゲート配線およびゲート電極を比
抵抗が小さい材料を主構成要素として構成することによ
り、そのパターンを細線化でき、高開口率の液晶表示装
置を得ることができる。
【００１８】実施の形態２．図５はこの発明の実施の形
態２を示す液晶表示装置のＴＦＴアレイ基板の断面図で
ある。図において、１０、１１はオーミックコンタクト
層５上に形成されたソース配線を備えたソース電極とド
レイン電極、１２はソース電極１０およびドレイン電極
１１上に形成された層間絶縁膜、１３はドレイン電極１
１上の層間絶縁膜１２に形成されたコンタクトホールで
ある。なお、図１に示す実施の形態１と同一部分につい
ては同符号を付し説明を省略する。
態２を示す液晶表示装置のＴＦＴアレイ基板の断面図で
ある。図において、１０、１１はオーミックコンタクト
層５上に形成されたソース配線を備えたソース電極とド
レイン電極、１２はソース電極１０およびドレイン電極
１１上に形成された層間絶縁膜、１３はドレイン電極１
１上の層間絶縁膜１２に形成されたコンタクトホールで
ある。なお、図１に示す実施の形態１と同一部分につい
ては同符号を付し説明を省略する。
【００１９】次に、本実施の形態によるＴＦＴアレイ基
板の製造方法を説明する。まず、透明絶縁性基板１の表
面に膜厚約３００ｎｍのＡｌ- ０. ２wt％Ｃｕ膜をスパ
ッタ法により形成した後、写真製版法により形成したレ
ジストを用いてパターニングし、ゲート電極２およびゲ
ート配線（図示せず）を形成する。次に、プラズマＣＶ
Ｄ法によりゲート絶縁膜３となる膜厚約４００ｎｍのシ
リコン窒化膜、膜厚約１５０ｎｍのアモルファスシリコ
ン膜、膜厚約３００ｎｍの不純物がドープされたｎ+ 型
アモルファスシリコン膜を順次形成した後、写真製版法
により形成したレジストを用いて、アモルファスシリコ
ン膜およびｎ+ 型アモルファスシリコン膜を同時にパタ
ーニングし、ゲート電極２の上方の位置に半導体層４お
よびオーミックコンタクト層５を形成する。
板の製造方法を説明する。まず、透明絶縁性基板１の表
面に膜厚約３００ｎｍのＡｌ- ０. ２wt％Ｃｕ膜をスパ
ッタ法により形成した後、写真製版法により形成したレ
ジストを用いてパターニングし、ゲート電極２およびゲ
ート配線（図示せず）を形成する。次に、プラズマＣＶ
Ｄ法によりゲート絶縁膜３となる膜厚約４００ｎｍのシ
リコン窒化膜、膜厚約１５０ｎｍのアモルファスシリコ
ン膜、膜厚約３００ｎｍの不純物がドープされたｎ+ 型
アモルファスシリコン膜を順次形成した後、写真製版法
により形成したレジストを用いて、アモルファスシリコ
ン膜およびｎ+ 型アモルファスシリコン膜を同時にパタ
ーニングし、ゲート電極２の上方の位置に半導体層４お
よびオーミックコンタクト層５を形成する。
【００２０】次に、スパッタ法によりＭｏ膜およびＡｌ
- ０. ２wt％Ｃｕ膜を順次形成した後、写真製版法によ
り形成したレジストを用いてパターニングし、ソース電
極１０、ドレイン電極１１およびソース配線（図示せ
ず）を形成する。次に層間絶縁膜１２としてシリコン窒
化膜をプラズマＣＶＤ法により約４００ｎｍ成膜し、写
真製版法により形成したレジストを用いてドレイン電極
１１上にコンタクトホール１３を形成する。次に、透明
導電膜として膜厚約１００ｎｍのＩＴＯ膜をスパッタ法
により形成した後、感光性レジストを約１μｍ塗布し、
露光、現像してエッチングレジストを形成する。次に、
この透明絶縁性基板１を濃塩酸１に対して水１および濃
硫酸０. １の体積比で混合し６０℃に加温したエッチン
グ液に１５０秒間浸漬して、不要部のＩＴＯ膜をエッチ
ング除去した後、レジストを剥離し、ＩＴＯ膜からなる
画素電極９を形成する。このとき、ソース配線、ソース
電極１０およびドレイン電極１１の表面層にＡｌを主成
分とする膜を用いたが、ＩＴＯ膜のエッチング液による
Ａｌの腐食は見られなかった。最後に、全面にパッシベ
ーション膜を形成する（図示せず）。
- ０. ２wt％Ｃｕ膜を順次形成した後、写真製版法によ
り形成したレジストを用いてパターニングし、ソース電
極１０、ドレイン電極１１およびソース配線（図示せ
ず）を形成する。次に層間絶縁膜１２としてシリコン窒
化膜をプラズマＣＶＤ法により約４００ｎｍ成膜し、写
真製版法により形成したレジストを用いてドレイン電極
１１上にコンタクトホール１３を形成する。次に、透明
導電膜として膜厚約１００ｎｍのＩＴＯ膜をスパッタ法
により形成した後、感光性レジストを約１μｍ塗布し、
露光、現像してエッチングレジストを形成する。次に、
この透明絶縁性基板１を濃塩酸１に対して水１および濃
硫酸０. １の体積比で混合し６０℃に加温したエッチン
グ液に１５０秒間浸漬して、不要部のＩＴＯ膜をエッチ
ング除去した後、レジストを剥離し、ＩＴＯ膜からなる
画素電極９を形成する。このとき、ソース配線、ソース
電極１０およびドレイン電極１１の表面層にＡｌを主成
分とする膜を用いたが、ＩＴＯ膜のエッチング液による
Ａｌの腐食は見られなかった。最後に、全面にパッシベ
ーション膜を形成する（図示せず）。
【００２１】このようにして形成されたＴＦＴアレイ基
板と、他の透明絶縁性基板上に遮光層、オーバーコート
層および対向電極が形成された対向基板の表面に配向膜
を形成後対向させ、この間に液晶を注入してシール剤で
封入すると共に、対向するＴＦＴアレイ基板と対向基板
の外側に偏光板を配置することにより液晶パネルを構成
する。
板と、他の透明絶縁性基板上に遮光層、オーバーコート
層および対向電極が形成された対向基板の表面に配向膜
を形成後対向させ、この間に液晶を注入してシール剤で
封入すると共に、対向するＴＦＴアレイ基板と対向基板
の外側に偏光板を配置することにより液晶パネルを構成
する。
【００２２】なお、ソース配線、ソース電極１０および
ドレイン電極１１の表面層を、Ａｌを主成分とする膜の
代わりに、比抵抗が小さいＭｏ膜あるいはＭｏを主成分
とする合金膜を用いて形成してもよい。また、ＩＴＯ膜
に対するエッチング液の液組成およびエッチング条件と
しては、実施の形態１と同様に、濃塩酸１に対して水を
０以上かつ３未満、濃硫酸を０. ００５以上かつ１以下
の体積比で混合した液組成を用いることが可能で、液温
は７０℃以下要求されるエッチングレートから決めるこ
とが好ましい。
ドレイン電極１１の表面層を、Ａｌを主成分とする膜の
代わりに、比抵抗が小さいＭｏ膜あるいはＭｏを主成分
とする合金膜を用いて形成してもよい。また、ＩＴＯ膜
に対するエッチング液の液組成およびエッチング条件と
しては、実施の形態１と同様に、濃塩酸１に対して水を
０以上かつ３未満、濃硫酸を０. ００５以上かつ１以下
の体積比で混合した液組成を用いることが可能で、液温
は７０℃以下要求されるエッチングレートから決めるこ
とが好ましい。
【００２３】本実施の形態によれば、画素電極９を構成
するＩＴＯ膜に対するエッチング液として濃塩酸と水を
主成分としこれに濃硫酸を混合した液を用いることによ
り、エッチングレートの低下および配線部への保護膜の
形成等の生産性の低下を誘発せずに、比抵抗が小さい材
料を表面層として用いて形成したソース配線、ソース電
極１０およびドレイン電極１１のＩＴＯ膜に対するエッ
チング液による腐食を防止することができる。また、ソ
ース配線、ソース電極１０およびドレイン電極１１を比
抵抗が小さい材料を主構成要素として構成することによ
り、そのパターンを細線化でき、高開口率の液晶表示装
置を得ることができる。
するＩＴＯ膜に対するエッチング液として濃塩酸と水を
主成分としこれに濃硫酸を混合した液を用いることによ
り、エッチングレートの低下および配線部への保護膜の
形成等の生産性の低下を誘発せずに、比抵抗が小さい材
料を表面層として用いて形成したソース配線、ソース電
極１０およびドレイン電極１１のＩＴＯ膜に対するエッ
チング液による腐食を防止することができる。また、ソ
ース配線、ソース電極１０およびドレイン電極１１を比
抵抗が小さい材料を主構成要素として構成することによ
り、そのパターンを細線化でき、高開口率の液晶表示装
置を得ることができる。
【００２４】
【発明の効果】以上のように、この発明によれば、ゲー
ト絶縁膜を介してゲート配線およびゲート電極の上層に
ＩＴＯ膜による画素電極が形成される構成のＴＦＴアレ
イ基板においてはゲート配線およびゲート電極、層間絶
縁膜を介してソース配線、ソース電極およびドレイン電
極の上層にＩＴＯ膜による画素電極が形成される構成の
ＴＦＴアレイ基板においてはソース配線、ソース電極お
よびドレイン電極の表面層を比抵抗が小さい材料を用い
て形成した場合、ＩＴＯ膜に対するエッチング液として
濃塩酸と水と濃硫酸を混合した液を用いることにより、
配線部への保護膜の形成およびＩＴＯ膜のエッチングレ
ートの低下等の生産性の低下を誘発せずに、ＩＴＯ膜に
対するエッチング液による比抵抗が小さい材料の腐食を
防止することができる。また、ゲート配線およびゲート
電極、あるいはソース配線、ソース電極およびドレイン
電極をＡｌまたはＡｌを主成分とする合金、あるいはＭ
ｏまたはＭｏを主成分とする合金により構成することに
よりそのパターンを細線化でき、高開口率の液晶表示装
置を得ることができる。
ト絶縁膜を介してゲート配線およびゲート電極の上層に
ＩＴＯ膜による画素電極が形成される構成のＴＦＴアレ
イ基板においてはゲート配線およびゲート電極、層間絶
縁膜を介してソース配線、ソース電極およびドレイン電
極の上層にＩＴＯ膜による画素電極が形成される構成の
ＴＦＴアレイ基板においてはソース配線、ソース電極お
よびドレイン電極の表面層を比抵抗が小さい材料を用い
て形成した場合、ＩＴＯ膜に対するエッチング液として
濃塩酸と水と濃硫酸を混合した液を用いることにより、
配線部への保護膜の形成およびＩＴＯ膜のエッチングレ
ートの低下等の生産性の低下を誘発せずに、ＩＴＯ膜に
対するエッチング液による比抵抗が小さい材料の腐食を
防止することができる。また、ゲート配線およびゲート
電極、あるいはソース配線、ソース電極およびドレイン
電極をＡｌまたはＡｌを主成分とする合金、あるいはＭ
ｏまたはＭｏを主成分とする合金により構成することに
よりそのパターンを細線化でき、高開口率の液晶表示装
置を得ることができる。
【図１】 この発明の実施の形態１によるＴＦＴアレイ
基板の製造工程を示す断面図である。
基板の製造工程を示す断面図である。
【図２】 この発明の実施の形態１によるＩＴＯ膜に対
するエッチング液の硫酸組成とＩＴＯ／Ａｌエッチング
レート比の関係を示す図である。
するエッチング液の硫酸組成とＩＴＯ／Ａｌエッチング
レート比の関係を示す図である。
【図３】 この発明の実施の形態１によるＩＴＯ膜に対
するエッチング液の水組成とエッチングパターンのサイ
ドエッチ量の関係を示す図である。
するエッチング液の水組成とエッチングパターンのサイ
ドエッチ量の関係を示す図である。
【図４】 この発明の実施の形態１によるＩＴＯ膜に対
するエッチング液の液温とエッチングパターンのサイド
エッチ量の関係を示す図である。
するエッチング液の液温とエッチングパターンのサイド
エッチ量の関係を示す図である。
【図５】 この発明の実施の形態２によるＴＦＴアレイ
基板を示す断面図である。
基板を示す断面図である。
【図６】 従来のこの種ＴＦＴアレイ基板を示す断面図
である。
である。
１ 透明絶縁性基板、２ ゲート電極、３ ゲート絶縁
膜、４ 半導体層、５ オーミックコンタクト層、６
ＩＴＯ膜、７ レジスト、８ エッチング液、９ 画素
電極、１０ ソース電極、１１ ドレイン電極、１２
層間絶縁膜、１３ コンタクトホール、１４ パッシベ
ーション膜。
膜、４ 半導体層、５ オーミックコンタクト層、６
ＩＴＯ膜、７ レジスト、８ エッチング液、９ 画素
電極、１０ ソース電極、１１ ドレイン電極、１２
層間絶縁膜、１３ コンタクトホール、１４ パッシベ
ーション膜。
フロントページの続き (56)参考文献 特開 昭60−129781（ＪＰ，Ａ) 特開 平２−136831（ＪＰ，Ａ) 特開 平５−48106（ＪＰ，Ａ) 特開 平５−142554（ＪＰ，Ａ) 特開 平７−146488（ＪＰ，Ａ) 特開 平８−160457（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/308 G02F 1/1368 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (7)
- 【請求項１】 透明絶縁性基板上に制御電極および制御
電極配線を形成する工程と、 上記制御電極および制御電極配線上に絶縁膜を形成する
工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記絶縁膜上にＩＴＯ膜からなる透明導電膜を形成する
工程と、 上記透明導電膜上にレジストを形成し、濃塩酸と水と濃
硫酸を混合したエッチング液により上記透明導電膜をエ
ッチングして画素電極を形成する工程と、 上記半導体層と共に半導体素子を構成する一対の電極を
形成する工程を含むことを特徴とするＴＦＴアレイ基板
の製造方法。 - 【請求項２】 制御電極および制御電極配線の表面層
は、ＡｌまたはＡｌを主成分とする合金、あるいはＭｏ
またはＭｏを主成分とする合金により形成されることを
特徴とする請求項１記載のＴＦＴアレイ基板の製造方
法。 - 【請求項３】 透明絶縁性基板上に制御電極および制御
電極配線を形成する工程と、 上記制御電極および制御電極配線上に絶縁膜を形成する
工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層と共に半導体素子を構成する一対の電極を
形成する工程と、 上記一対の電極上に保護膜を形成する工程と、 上記保護膜上にＩＴＯ膜からなる透明導電膜を形成する
工程と、 上記透明導電膜上にレジストを形成し、濃塩酸と水と濃
硫酸を混合したエッチング液により上記透明導電膜をエ
ッチングして画素電極を形成する工程を含むことを特徴
とするＴＦＴアレイ基板の製造方法。 - 【請求項４】 一対の電極および電極配線の表面層は、
ＡｌまたはＡｌを主成分とする合金、あるいはＭｏまた
はＭｏを主成分とする合金により形成されることを特徴
とする請求項３記載のＴＦＴアレイ基板の製造方法。 - 【請求項５】 エッチング液は、濃塩酸１に対して体積
比３未満の水、および体積比０. ００５以上かつ１以下
の濃硫酸が添加された混合液であることを特徴とする請
求項１〜４のいずれか一項記載のＴＦＴアレイ基板の製
造方法。 - 【請求項６】 透明導電膜のエッチングは、エッチング
液の液温を７０℃以下に調整して行われることを特徴と
する請求項１〜５のいずれか一項記載のＴＦＴアレイ基
板の製造方法。 - 【請求項７】 請求項１〜請求項６のいずれか一項記載
の方法により形成されたＴＦＴアレイ基板と、 上記ＴＦＴアレイ基板と共に液晶材料を挟持する対向電
極等を有する対向基板を備えたことを特徴とする液晶表
示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33645296A JP3318652B2 (ja) | 1996-12-17 | 1996-12-17 | 液晶表示装置およびこれに用いられるｔｆｔアレイ基板の製造方法 |
| TW086102856A TW371765B (en) | 1996-12-17 | 1997-03-08 | Liquid crystal displaying apparatus and method of manufacturing TFT array |
| KR1019970015971A KR100310397B1 (ko) | 1996-12-17 | 1997-04-28 | 액정표시장치및이에사용되는tft어레이기판의제조방법 |
| US08/879,617 US5999235A (en) | 1996-12-17 | 1997-06-20 | Liquid crystal displaying apparatus and method of manufacturing TFT array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33645296A JP3318652B2 (ja) | 1996-12-17 | 1996-12-17 | 液晶表示装置およびこれに用いられるｔｆｔアレイ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178177A JPH10178177A (ja) | 1998-06-30 |
| JP3318652B2 true JP3318652B2 (ja) | 2002-08-26 |
Family
ID=18299291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33645296A Expired - Fee Related JP3318652B2 (ja) | 1996-12-17 | 1996-12-17 | 液晶表示装置およびこれに用いられるｔｆｔアレイ基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5999235A (ja) |
| JP (1) | JP3318652B2 (ja) |
| KR (1) | KR100310397B1 (ja) |
| TW (1) | TW371765B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3955156B2 (ja) * | 1998-08-31 | 2007-08-08 | エルジー フィリップス エルシーディー カンパニー リミテッド | 電子機器用構成基板と電子機器 |
| KR100535353B1 (ko) * | 1998-09-07 | 2006-03-31 | 비오이 하이디스 테크놀로지 주식회사 | 인듐 틴 옥사이드막의 패터닝 방법 |
| US6353464B1 (en) * | 1998-11-20 | 2002-03-05 | Kabushiki Kaisha Advanced Display | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring |
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US6317174B1 (en) * | 1999-11-09 | 2001-11-13 | Kabushiki Kaisha Advanced Display | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof |
| KR100796483B1 (ko) * | 2001-05-16 | 2008-01-21 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 제조방법 |
| KR100546668B1 (ko) | 2003-09-08 | 2006-01-26 | 엘지전자 주식회사 | 유기 ｅｌ 디스플레이 패널 제조 방법 |
| KR101191405B1 (ko) | 2005-07-13 | 2012-10-16 | 삼성디스플레이 주식회사 | 식각액 및 이를 이용한 액정 표시 장치의 제조 방법 |
| JP5026019B2 (ja) | 2006-08-08 | 2012-09-12 | 三菱電機株式会社 | 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置 |
| JP2014212337A (ja) * | 2014-06-30 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017078864A (ja) * | 2016-11-30 | 2017-04-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2019023734A (ja) * | 2018-08-24 | 2019-02-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57125921A (en) * | 1981-01-29 | 1982-08-05 | Nippon Sheet Glass Co Ltd | Production of substrate stuck with transparent conductive film |
| JPS60129781A (ja) * | 1983-12-16 | 1985-07-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH03148636A (ja) * | 1989-11-06 | 1991-06-25 | Toshiba Corp | アクティブマトリクス型液晶表示素子の製造方法 |
| JPH06268218A (ja) * | 1993-03-15 | 1994-09-22 | Hitachi Ltd | 薄膜トランジスタの製造法 |
| JP2965116B2 (ja) * | 1993-10-19 | 1999-10-18 | 新日本製鐵株式会社 | 機械部品の油溝位置検出方法および装置 |
| JP2907718B2 (ja) * | 1993-12-29 | 1999-06-21 | 昭和アルミニウム株式会社 | 電解コンデンサ電極用アルミニウム箔のエッチング方法 |
-
1996
- 1996-12-17 JP JP33645296A patent/JP3318652B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-08 TW TW086102856A patent/TW371765B/zh not_active IP Right Cessation
- 1997-04-28 KR KR1019970015971A patent/KR100310397B1/ko not_active IP Right Cessation
- 1997-06-20 US US08/879,617 patent/US5999235A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW371765B (en) | 1999-10-11 |
| US5999235A (en) | 1999-12-07 |
| JPH10178177A (ja) | 1998-06-30 |
| KR100310397B1 (ko) | 2002-11-29 |
| KR19980063285A (ko) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760854A (en) | Liquid crystal display apparatus | |
| KR100714139B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
| US7253439B2 (en) | Substrate for display, method of manufacturing the same and display having the same | |
| JP4070896B2 (ja) | 電気光学素子および該電気光学素子の製造方法 | |
| US7576822B2 (en) | Thin film transistor substrate using horizontal electric field and fabricating method thereof | |
| KR19990017836A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| US8497949B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP3318652B2 (ja) | 液晶表示装置およびこれに用いられるｔｆｔアレイ基板の製造方法 | |
| JP3513409B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH06250210A (ja) | 液晶表示装置およびその製造方法 | |
| JP2000314897A (ja) | 液晶表示装置 | |
| JP2000002886A (ja) | 液晶表示装置の製造方法 | |
| JP3234168B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| JP4354205B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH1195248A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP4219717B2 (ja) | 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。 | |
| JP2004294805A (ja) | 液晶表示装置、表示装置の製造方法、パターニング方法 | |
| JPH07176525A (ja) | 低抵抗配線の形成方法 | |
| JPH1195239A (ja) | 液晶表示装置の製造方法 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| JP2005266475A (ja) | 半透過型液晶表示装置 | |
| JPH10307303A (ja) | 液晶表示基板、その製造方法および液晶表示装置 | |
| JP2000180890A (ja) | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |