JP2017078864A - 液晶表示装置 - Google Patents

Abstract

【課題】アクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現する。【解決手段】基板上に逆スタガ型のＴＦＴ上に無機材料から成る第１の層間絶縁層１１４と、第１の層間絶縁膜上に形成された有機材料から成る第２の層間絶縁層１１５と、前記第2の層間絶縁層に接して形成された画素電極１１８とを設け、前記基板の端部に他の基板の配線と電気的に接続する入力端子部とを有し、該入力端子部は、ゲート電極と同じ材料から成る第1の層と、画素電極と同じ材料から成る第２の層とから形成されている。このような構成とすることで、フォトリソグラフィー技術で使用するフォトマスクの数を５枚とすることができる。【選択図】図２

Description

本願発明は、半導体膜を利用した逆スタガ型若しくはボトムゲート型の薄膜トランジス
タ（以下、ＴＦＴと略記する）構成された回路を有する半導体装置およびその作製方法に
関する。特に本発明は、液晶表示装置に代表される電気光学装置、及びそのような電気光
学装置を搭載した電子機器に好適に利用できる技術を提供する。尚、本明細書において半
導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置
およびその電気光学装置を搭載した電子機器をその範疇とする。

現在、ノート型のパーソナルコンピュータ（ノートパソコン）や携帯型情報端末におい
て、画像や文字情報を表示するために液晶表示装置が利用されている。
パッシブ型の液晶表示装置に比べアクティブマトリクス型の液晶表示装置は高精細な画像
が得られることから、前記用途においては後者が好適に用いられるようになっている。ア
クティブマトリクス型の液晶表示装置は、画素部において能動素子であるＴＦＴを個々の
画素に対応してマトリクス状に配置して構成している。ＴＦＴには通常ｎチャネル型ＴＦ
Ｔが用いられ、スイッチング素子として液晶に印加する電圧を画素毎に制御して所望の画
像表示を行っている。

逆スタガ型（若しくはボトムゲート型）のＴＦＴは活性層を非晶質半導体膜用で形成す
るものがある。非晶質半導体材料は非晶質シリコン膜が好適に用いられている。非晶質シ
リコン膜は３００℃以下の低温で大面積の基板上に形成可能であることから量産に適した
材料と考えられている。しかし、非晶質シリコン膜で活性層を形成したＴＦＴは、電界効
果移動度が小さく１cm²/Vsec程度しか得られていない。そのために、画像表示を行うため
の駆動回路はＬＳＩチップで形成され、ＴＡＢ（tape automated bonding）方式やＣＯＧ
（chip on glass）方式で実装されている。

このようなアクティブマトリクス型の液晶表示装置は、ノートパソコンのみならず２０
型クラスのＴＶシステムにまでその用途は広がり、画面サイズの大面積化と同時に画像品
位の向上のために高精細化や高開口率化の要求がますます高まってきた。例えば、「"The
Development of Super-High Aperture Ratio with Low Electrically Resistive Materi
al for High-Resolution TFT-LCDs",S.Nakabu, et al., 1999 SID International Sympos
ium Digest of Technical Papers, pp732-735」には画素密度がＵＸＧＡ（１６００×１
２００）で２０型の液晶表示装置を作製する技術が報告されている。

こうした製品を市場に供給し普及させるためには、生産性の向上及び低コスト化と、高
信頼性化を同時に推進することが課題となる。アクティブマトリクス型の液晶表示装置は
、写真蝕刻（フォトリソグラフィー）技術により、複数のフォトマスクを使用してＴＦＴ
を基板上に作製している。生産性を向上させ歩留まりを向上させるためには、工程数を削
減することが有効な手段として考えられる。
具体的には、ＴＦＴの製造に要するフォトマスクの枚数を削減することが必要である。フ
ォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするフォ
トレジストパターンを基板上に形成するために用いる。従って、フォトマスクを１枚使用
することは、レジスト塗布、プレベーク、露光、現像、ポストベークなどの工程と、その
前後の工程において、被膜の成膜およびエッチングなどの工程、さらにレジスト剥離、洗
浄や乾燥工程などが付加され、煩雑なものとなっている。

本発明はこのような課題を解決するための技術であり、アクティブマトリクス型の液晶
表示装置に代表される電気光学装置ならびに半導体装置において、ＴＦＴを作製する工程
数を削減して製造コストの低減および歩留まりの向上を実現することを目的としている。

上記課題を解決するために、本発明の半導体装置は、基板上に非晶質構造を有する半導
体層で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴ
ＦＴ上に無機材料から成る第１の層間絶縁層と、第１の層間絶縁膜上に形成された有機材
料から成る第２の層間絶縁層と、前記第2の層間絶縁層に接して形成された画素電極とを
設け、前記基板の端部に沿って形成され、他の基板の配線と電気的に接続する入力端子部
とを有し、該入力端子部は、ゲート電極と同じ材料から成る第1の層と、画素電極と同じ
材料から成る第２の層とから形成されていることを特徴としている。このような構成とす
ることで、フォトリソグラフィー技術で使用するフォトマスクの数を５枚とすることがで
きる。

また、他の発明の構成は、基板上に非晶質構造を有する半導体層で形成されたチャネル
形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴ上に無機材料から成る
第１の層間絶縁層が設けられ、ＴＦＴのゲート電極上に形成された絶縁層に接して形成さ
れた画素電極と、前記基板の端部に沿って形成され、他の基板の配線と電気的に接続する
入力端子部とを有し、該入力端子部は、ゲート電極と同じ材料から構成される第１の層と
、画素電極と同じ材料から構成される第２の層とから形成されていることを特徴としてい
る。

また、他の発明の構成は、絶縁表面を有する基板上に、ゲート電極と、他の基板上の配
線と電気的に接続する入力端子部の第1層を形成する第１の工程と、前記ゲート電極上に
ゲート絶縁層を形成する第２の工程と、前記ゲート絶縁層上に非晶質構造を有する半導体
層を形成する第３の工程と、前記非晶質構造を有する半導体層上に一導電型の不純物を含
有する半導体層を形成する第4の工程と、前記一導電型の不純物を含有する半導体層に接
して、ソース配線及びドレイン配線を形成する第５の工程と、前記ソース配線及びドレイ
ン配線をマスクとして、前記一導電型の不純物を含有する半導体層及び非晶質構造を有す
る半導体層の一部を除去する第6の工程と、前記ソース配線及びドレイン配線上に無機材
料から成る第１の層間絶縁層を形成する第7の工程と、前記第１の層間絶縁層上に有機材
料から成る第２の層間絶縁層を形成する第８の工程と、前記第１の層間絶縁層及び第２の
層間絶縁層と前記ゲート絶縁層を選択的に除去して、前記入力端子部の第１層を露呈させ
る第９の工程と、前記第2の層間絶縁膜上に画素電極と、前記入力端子部の第２層を形成
する第１０の工程とを有することを特徴としている。

また、他の発明の構成は、絶縁表面を有する基板上に、ゲート電極と、他の基板上の配
線と電気的に接続する入力端子部の第1層を形成する第１の工程と、前記ゲート電極上に
ゲート絶縁層を形成する第２の工程と、前記ゲート絶縁層上に非晶質構造を有する半導体
層を形成する第３の工程と、前記非晶質構造を有する半導体層上に一導電型の不純物を含
有する半導体層を形成する第4の工程と、前記ゲート絶縁層を選択的に除去して、前記入
力端子部の第１層を露呈させる第５の工程と、前記ゲート絶縁層に接して画素電極と、前
記入力端子部の第２層を形成する第６の工程と、前記一導電型の不純物を含有する半導体
層に接して、ソース配線及びドレイン配線を形成する第７の工程と、前記ソース配線及び
ドレイン配線をマスクとして、前記一導電型の不純物を含有する半導体層及び非晶質構造
を有する半導体層の一部を除去する第８の工程と、前記ソース配線及びドレイン配線上に
無機材料から成る第１の層間絶縁層を形成する第９の工程とを有することを特徴としてい
る。

画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。 画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。 画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。 画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。 画素ＴＦＴおよび入力端子部の作製工程を示す上面図と断面図。 液晶表示装置の構造を示す断面図。 液晶表示装置の実装構造を示す断面図。 ゲート電極の構造を説明する断面図。 ゲート電極の端部におけるテーパー構造を説明する図。 液晶表示装置の画素部と入力端子部の配置を説明する上面図。 入力端子部の構造を説明する断面図。 半導体装置の一例を示す図。

本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。

本発明の実施例を図１〜図２を用いて説明する。本実施例は液晶表示装置の作製方法を
示し、基板上に画素部のＴＦＴを逆スタガ型で形成し、該ＴＦＴに接続する保持容量を作
製する方法について工程に従って詳細に説明する。また、同図には該基板の端部に設けら
れ、他の基板に設けた回路の配線と電気的に接続するための入力端子部の作製工程を同時
に示す。ここで、図１（Ａ）、（Ｂ）および図２（Ａ）、（Ｂ）において、（Ｉ）は上面
図でありＡ−Ａ'線に沿った断面図を（II）で示す。

図１（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガ
ラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラ
ス基板を用いることができる。その他に、表面に酸化シリコン膜や窒化シリコン膜などを
形成したステンレス基板やセラミック基板などを使用することもできる。

ゲート電極１０２およびゲート配線１０２'と保持容量配線１０３、入力端子部の端子
１０４は、アルミニウム（Ａｌ）などの低抵抗導電性材料で形成することが望ましいが、
Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と
組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）
、タングステン（Ｗ）から選ばれた元素、または前記元素を成分とする合金か、前記元素
を組み合わせた合金膜、または前記元素を成分とする窒化物で形成する。或いは、このよ
うな耐熱性導電性材料のみを組み合わせて形成しても良い。

このような材料の選択は、液晶表示装置の画面サイズに応じて適宣決定するもである。
耐熱性導電性材料は面積抵抗で１０Ω程度あり、画面サイズが５型程度までなら適応可能
であるが、それ以上の画面サイズの液晶表示装置には必ずしも適していなかった。これは
、ゲート電極に接続するゲート配線の基板上における引回し長さが必然的に大きくなると
、配線遅延の問題を無視することができなくなる。例えば、画素密度がＶＧＡの場合、４
８０本のゲート配線と６４０本のソース配線が形成され、ＸＧＡの場合には７６８本のゲ
ート配線と１０２４本のソース配線が形成される。ゲート配線の抵抗は、用いる材料の固
有抵抗値の他に、配線の膜厚と幅で決定されるが、開口率との兼ね合いでおのずと限定が
あり、画素密度が高くなるに従って微細化が要求される。表示領域の画面サイズは、１３
インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６
０ｍｍとなる。その場合、液晶表示装置を実現するためには、ゲート配線をＡｌなどの低
抵抗導電性材料で形成することが本来望ましい。

従って、ゲート電極およびゲート配線は耐熱性導電性材料と低抵抗導電性材料とを組み
合わせて形成する。この時の適した組み合わせを図８を用いて説明する。画面サイズが５
型程度までなら図８（Ａ）に示すように、耐熱性導電性材料の窒化物から成る導電層（Ａ
）８０１と耐熱性導電性材料から成る導電層（Ｂ）８０２とを積層した構造とする。導電
層（Ｂ）８０２はＡｌ、Ｔａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする
合金か、前記元素を組み合わせた合金膜で形成すれば良く、導電層（Ａ）８０１は窒化タ
ンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜などで形成する
。また、大画面に適応するには図８（Ｂ）に示すように、耐熱性導電性材料の窒化物から
成る導電層（Ａ）８０３と低抵抗導電性材料から成る導電層（Ｂ）８０４と耐熱性導電性
材料の窒化物から成る導電層（Ｃ）８０５とを積層させる。低抵抗導電性材料から成る導
電層（Ｂ）８０４は、アルミニウム（Ａｌ）を成分とする材料で形成し、純Ａｌの他に、
０．０１〜５atomic％のスカンジウム（Ｓｃ）、Ｔｉ、シリコン（Ｓｉ）等を含有するＡ
ｌを使用する。導電層（Ｃ）８０５は導電層（Ｂ）８０４のＡｌにヒロックが発生するの
を防ぐ効果がある。

図８（Ａ）において、導電層（Ａ）８０１は１０〜１００ｎｍ（好ましくは２０〜５０
ｎｍ）とし、導電層（Ｂ）８０２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ
）とする。例えば、Ｗ膜をゲート電極として形成する場合には、Ｗをターゲットとしたス
パッタ法で、Ａｒガスと窒素（Ｎ₂）ガスを導入して導電層（Ａ）８０１をＷＮ膜で５０n
mの厚さに形成し、導電層（Ｂ）８０２をＷ膜で２５０nmの厚さに形成する。しかし、Ｗ
膜をゲート電極として使用するためには低抵抗化を図る必要があり、その抵抗率は２０μ
Ωｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図るこ
とができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化す
る。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い
、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成する。
特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、Ｗは酸素濃度を３０
ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。

一方、図８（Ａ）において導電層（Ａ）８０１にＴａＮ膜を、導電層（Ｂ）８０２にＴ
ａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。ＴａＮ膜はＴａ
をターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて形成し、Ｔａ膜はス
パッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えて
おくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ
膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜
の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα
相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られ
た。いずれにしても、導電層（Ｂ）８０２は抵抗率を１０〜５０μΩcmの範囲で形成する
ことが好ましい。

図８（Ｂ）の構成とする場合には、導電層（Ａ）８０３は１０〜１００ｎｍ（好ましく
は２０〜５０ｎｍ）とし、導電層（Ｂ）８０４は２００〜４００ｎｍ（好ましくは２５０
〜３５０ｎｍ）とし、導電層（Ｃ）８０５は１０〜１００ｎｍ（好ましくは２０〜５０ｎ
ｍ）とする。ここで、導電層（Ａ）および導電層（Ｃ）は前述のように耐熱性導電性材料
であるＷＮ膜やＴａＮ膜、またはＴｉ膜、Ｔａ膜、Ｗ膜などを適用する。導電層（Ｂ）８
０４もスパッタ法で形成し、純Ａｌの他に、０．０１〜５atomic％のＳｃ、Ｔｉ、Ｓｉ等
を含有するＡｌ膜で形成する。

ゲート電極１０２およびゲート配線１０２'と保持容量配線１０３、及び端子１０４は
、上記導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジス
トマスクを形成し、エッチングにより不要な部分を除去して形成する。このとき少なくと
もゲート電極１０２の端部にテーパー部が形成されるようにエッチングする。

Ｗ膜やＴａ膜のような耐熱性導電性材料を高速でかつ精度良エッチングして、さらに端
部をテーパー形状とするためには、高密度プラズマを用いたドライエッチング法が適して
いる。高密度プラズマを得る手法にはマイクロ波や誘導結合プラズマ（Inductively Coup
led Plasma：ＩＣＰ）を用いたエッチング装置が適している。特に、ＩＣＰエッチング装
置はプラズマの制御が容易であり、処理基板の大面積化にも対応できる。例えば、Ｗ膜に
対する具体的なエッチング条件として、エッチングガスにＣＦ₄とＣｌ₂の混合ガスを用い
その流量をそれぞれ３０SCCMとして、放電電力３．２W/cm²(13.56MHz)、基板バイアス電
力２２４mW/cm²(13.56MHz)、圧力１．０Ｐａでエッチングする。このようなエッチング条
件によって、ゲート電極１０２の端部において、該端部から内側にむかって徐々に厚さが
増加するテーパー部が形成され、その角度は１〜２０°、好ましくは５〜１５°とする。
図９で示すように、ゲート電極１０２の端部におけるテーパー部の角度はθとして示す部
分の角度である。尚、テーパー部の角度θは、テーパー部の長さ（ＷＧ）とテーパー部の
厚さ（ＨＧ）を用いてＴａｎ（θ）＝ＨＧ／ＷＧで表される。

こうして、ゲート電極１０２およびゲート配線１０２'と保持容量配線１０３、端子１
０４を形成した後、絶縁膜を全面に形成してゲート絶縁層とする。ゲート絶縁層１０５は
プラズマＣＶＤ法またはスパッタ法を用い、膜厚を５０〜２００ｎｍとして絶縁膜で形成
する。例えば、１５０ｎｍの厚さで酸化窒化シリコン膜から形成する。また、ＳｉＨ₄と
Ｎ₂ＯにＯ₂を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減さ
れているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁層はこのような酸
化窒化シリコン膜に限定されるものでなく、酸化シリコン膜、窒化シリコン膜、酸化タン
タル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成し
ても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ
酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ₂とを混合し、反応圧力４
０Pa、基板温度２５０〜３５０℃とし、高周波（１３．５６MHz）電力密度０．５〜０．
８W/cm²で放電させて形成することができる。このようにして作製された酸化シリコン膜
は、その後３００〜４００℃の熱アニールによりゲート絶縁層として良好な特性を得るこ
とができる。

次に、ゲート絶縁層上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）
の厚さで非晶質構造を有する半導体層を、プラズマＣＶＤ法やスパッタ法などの公知の方
法で全面に形成する（図示せず）。代表的には、プラズマＣＶＤ法で水素化非晶質シリコ
ン（ａ−Ｓｉ：Ｈ）膜を１００ｎｍの厚さに形成する。その他、この非晶質構造を有する
半導体層には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有す
る化合物半導体膜を適用することも可能である。さらに、一導電型の不純物元素を含有す
る半導体層として、ｎ型の半導体膜を２０〜８０ｎｍの厚さで形成する。例えば、ｎ型の
ａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにシラン（ＳｉＨ₄）に対して０．１〜５％
の濃度でフォスフィン（ＰＨ₃）を添加する。或いは、ｎ型の半導体膜を水素化微結晶シ
リコン膜（μｃ−Ｓｉ：Ｈ）で形成しても良い。

ゲート絶縁膜、非晶質構造を有する半導体層、一導電型の不純物元素を含有する半導体
層はいずれも公知の方法で作製するものであり、プラズマＣＶＤ法やスパッタ法で作製す
ることができる。そしてこれらの膜はプラズマＣＶＤ法であれば反応ガスを適宣切り替え
ることにより、またスパッタ法であればターゲット及びスパッタガスを適宣切り替えるこ
とにより連続して形成することができる。即ち、プラズマＣＶＤ装置或いはスパッタ装置
において、同一の反応室または複数の反応室を用い、これらの膜を大気に晒すことなく連
続して積層させることもできる。

そして、このように積層して形成された半導体層を、第２のフォトリソグラフィー工程
を行い、パターニング処理して、図１（Ｂ）に示すようにゲート電極１０２と一部が重な
るように島状半導体層１０６を形成する。島状半導体層は、非晶質半導体層１０６ａとｎ
型の半導体層１０６ｂを有している。

そして、導電性の金属層をスパッタ法や真空蒸着法で形成し、第３のフォトリソグラフ
ィー工程によりレジストマスクパターンを形成し、エッチングによって図２（Ａ）に示す
ようにソース配線１０７、ドレイン配線１０８、保持容量配線１０９を形成する。図示し
ていないが、本実施例ではこの配線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半
導体層のソースまたはドレイン領域を形成するｎ型の半導体膜と接触を形成し、そのＴｉ
膜上に重ねてアルミニウム（Ａｌ）
を３００〜４００nmの厚さで形成し、さらにその上にＴｉ膜を１００〜１５０nmの厚さで
形成する。

また、ソース配線に接続する入力端子部には、ゲート絶縁層上に該入力端子部に合わせ
て配線１１０を形成する。図２（Ａ）ではこの様子を省略して示しているが、配線１１０
はゲート絶縁層上を延在し、ソース配線と接続しているものである。

ソース配線１０７、ドレイン配線１０８をマスクとして、図２（Ａ）の（II）
に示すようにｎ型の半導体層１０６ｂと非晶質半導体層１０６ａの一部をエッチングによ
り除去して島状半導体層に開孔１１１を形成する。この開孔１１１によってｎ型の半導体
層１０６ｂはソース領域１１２とドレイン領域１１３に分離され、自己整合的に島状半導
体層１０６にチャネル形成領域を形成する。

その後、図２（Ｂ）の（II）に示すように、非晶質構造を有する半導体層及びｎ型の半
導体層上に、開孔部１１１を覆いチャネル形成領域の少なくとも一部に接する無機材料か
ら成る第１の層間絶縁層１１４を形成する。第１の層間絶縁膜１１４は酸化シリコン膜、
酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成する。
この第１の層間絶縁膜１１４の膜厚は１００〜２００ｎｍとする。例えば、第１の層間絶
縁膜１１４を酸化シリコン膜で形成する場合には、プラズマＣＶＤ法でＴＥＯＳとＯ₂と
を混合し、反応圧力４０Pa、基板温度２００〜３００℃とし、高周波（１３．５６MHz）
電力密度０．５〜０．８W/cm²で放電させて形成することができる。また、酸化窒化シリ
コン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から作製される酸
化窒化シリコン膜、またはＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化シリコン膜で形成すれ
ば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度２００〜３００℃とし
、高周波（６０MHz）電力密度０．１〜１．０W/cm²で形成することができる。また、Ｓｉ
Ｈ₄、Ｎ₂Ｏ、Ｈ₂から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリ
コン膜も同様にプラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃から作製することが可能である。

さらに、第１の層間絶縁膜１１４上に形成された有機材料から成る第２の層間絶縁層１
１５を１．０〜２．０μｍの平均厚を有して形成する。有機樹脂材料としては、ポリイミ
ド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用
することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合
には、クリーンオーブンで２００〜３００℃で焼成して形成する。また、アクリルを用い
る場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全
面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオ
ーブンで１８０〜２５０℃で６０分焼成して形成することができる。

このように、第２の層間絶縁膜１１４を有機絶縁物材料で形成することにより、表面を
良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生
容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例の
ように、第１の層間絶縁膜１１４として形成した酸化シリコン膜、酸化窒化シリコン膜、
窒化シリコン膜などと組み合わせて用いると良い。

その後、第４のフォトリソグラフィー工程を行い、所定のパターンのレジストマスクを
形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコ
ンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。
この場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈｅの混合ガスを用い有機樹脂材料から成る第
２の層間絶縁膜１１５をまずエッチングし、その後、続いてエッチングガスをＣＦ₄、Ｏ₂
として第１の層間絶縁膜１１４をエッチングする。入力端子部においては、端子１０４と
配線１１０の一部が露出するように第２の層間絶縁膜１１５と第１の層間絶縁膜１１４及
びゲート絶縁層１０５の一部をエッチングする。

そして、透明導電膜をスパッタ法や真空蒸着法で５０〜２００ｎｍの厚さに成膜し、第
５のフォトリソグラフィー工程を行い、図２（Ｂ）に示すように、画素電極１１８を形成
する。画素電極１１８は、接続部１１６でドレイン配線１０８と接続し、接続部１１７で
保持容量電極１０９と接続している。同時に端子１０４、配線１１０と少なくとも一部が
接するように透明導電膜１１９を設ける。図２（Ｂ）の（II）において、Ｂ−Ｂ'断面を
図中に示す矢印の方向に見た断面の詳細を図１１（Ａ）に示す。同図において、ゲート電
極１０４は導電層（Ａ）１３０と導電層（Ｂ）１３１から成り、透明導電膜１１９は導電
層（Ａ）１３０と導電層（Ｂ）１３１の少なくとも一部と接するように形成する。また、
図２（Ｂ）の（II）において、Ｃ−Ｃ'断面を図中に示す矢印の方向に見た断面の詳細を
図１１（Ｂ）に示す。配線１１０はＴｉ膜１３２、Ａｌ膜１３３、Ｔｉ膜１３４の３層構
造であり、透明導電膜１１９はこれらの膜と少なくとも一部が接するように形成する。こ
のようにして端子１０４と配線１１０とを電気的に接続する。
しかし、ゲート配線に接続する入力端子部では配線１１０を設ける必要はなく、端子１０
４と少なくとも一部で接するように透明導電膜１１９を設ける構成とする。

透明導電膜の材料は、酸化インジウム（Ｉｎ₂Ｏ₃）や酸化インジウム酸化スズ合金（Ｉ
ｎ₂Ｏ₃―ＳｎＯ₂、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成
する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯ
のエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジ
ウム酸化亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は
表面平滑性に優れ、ＩＴＯと比較して熱安定性にも優れているので、端子１０４をＡｌ膜
で形成しても腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材
料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸
化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。

こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して、逆
スタガ型のｎチャネル型ＴＦＴ１２０、保持容量１２１を完成させることができる。そし
て、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することにより
アクティブマトリクス型の液晶表示装置を作製するための一方の基板とすることができる
。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

図１０はアクティブマトリクス基板の画素部と入力端子部の配置を説明する図である。
基板９０１上には画素部９０２が設けられ、画素部にはゲート配線９０８とソース配線９
０７が交差して形成され、これに接続するｎチャネル型ＴＦＴ９１０が各画素に対応して
設けられている。ｎチャネル型ＴＦＴ９１０のドレイン側には保持容量９１１が接続し、
保持容量９１１のもう一方の端子は保持容量配線９０９に接続している。ｎチャネル型Ｔ
ＦＴ９１０と保持容量９１１の構造は図２（Ｂ）で示すｎチャネル型ＴＦＴ１２０と保持
容量１２１と同じものとする。

基板の一方の端部には、走査信号を入力する入力端子部９０５が形成され、接続配線９
０６によってゲート配線９０８に接続している。また、他の端部には画像信号を入力する
入力端子部９０３が形成され、接続配線９０４によってソース配線９０７に接続している
。ゲート配線９０８、ソース配線９０７、保持容量配線９０９は画素密度に応じて複数本
設けられるものであり、その本数は前述の如くである。また、画像信号を入力する入力端
子部９１２と接続配線９１３を設け、入力端子部９０３と交互にソース配線と接続させて
も良い。入力端子部９０３、９０５、９１２はそれぞれ任意な数で設ければ良いものとし
、実施者が適宣決定すれば良い。

本実施例を図３〜４を用い、実施例１とは異なる構造で基板上に画素部のＴＦＴを逆ス
タガ型で形成し、該ＴＦＴに接続する保持容量を作製する方法について説明する。また同
様に、図３（Ａ）、（Ｂ）および図４（Ａ）、（Ｂ）において、（Ｉ）は上面図でありＡ
−Ａ'線に沿った断面図を（II）で示す。本実施例で作製するアクティブマトリクス基板
は透過型の液晶表示装置に対応するものであり、以下実施例１との相違点を中心に説明す
る。

図３（Ａ）において、基板２０１にはコーニング社の＃７０５９ガラスや＃１７３７ガ
ラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラ
ス基板を用いる。その他に、表面に酸化シリコン膜や窒化シリコン膜などを形成したステ
ンレス基板やセラミック基板などを使用することもできる。

ゲート電極２０２およびゲート配線２０２'と保持容量配線２０３、入力端子部の端子
２０４は、実施例１と同様にしてＡｌ等の低抵抗配線材料と耐熱性導電性材料と組み合わ
せて形成する。或いは、このような耐熱性導電性材料のみを組み合わせて形成する。例え
ば、ＷＮ膜とＷ膜の積層構造とする。そして、そのような構造の導電層を基板全面に形成
した後、第１のフォトリソグラフィー工程を行いレジストマスクを形成し、エッチングに
より不要な部分を除去して形成する。このとき少なくともゲート電極２０２の端部にテー
パー部が形成されるようにエッチングする。

ゲート絶縁層２０５はプラズマＣＶＤ法またはスパッタ法などで酸化シリコン膜、酸化
窒化シリコン膜、窒化シリコン案句、酸化タンタル膜などを５０〜２００ｎｍの厚さで形
成する。その後続いてゲート絶縁層２０５上に５０〜２００ｎｍ（好ましくは１００〜１
５０ｎｍ）の厚さで非晶質構造を有する半導体層を、プラズマＣＶＤ法やスパッタ法など
の公知の方法で全面に形成する（図示せず）
。代表的には、プラズマＣＶＤ法で水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜で形成する
。さらに、一導電型の不純物元素を含有する半導体層として、ｎ型の半導体膜を２０〜８
０ｎｍの厚さで形成する。例えば、ｎ型のａ−Ｓｉ：Ｈ膜を形成する。

そして、このように積層して形成された半導体層を、第２のフォトリソグラフィー工程
を行い、図２（Ｂ）に示すようにゲート電極２０２と一部が重なるように島状半導体層２
０６を形成する。島状半導体層は、非晶質半導体層２０６ａとｎ型の半導体層２０６ｂを
有している。

次に、図４（Ａ）の（II）において示すように、第３のフォトリソグラフィー工程を行
い、端子２０４上に形成されているゲート絶縁膜の一部をエッチング除去して開孔２１７
を形成する。そして、透明導電膜をスパッタ法や真空蒸着法、スプレー法等で５０〜２０
０ｎｍの厚さに成膜し、第４のフォトリソグラフィー工程により画素電極２０７及び、端
子２１７上に透明導電膜２０８を設ける。

そして、実施例１と同様に導電層をスパッタ法や真空蒸着法で形成し、第５のフォトリ
ソグラフィー工程によりレジストマスクパターンを形成し、エッチングによって図４（Ａ
）に示すようにソース配線２０９、ドレイン配線２１０を形成する。ドレイン配線２１０
は画素電極２０７と端部で重なるように形成し、その部分で電気的に接続させる。また、
ソース配線と入力端子部との接続は、ゲート絶縁膜に延在するソース配線の端部２１１を
透明導電膜２０８と重なるように形成し、端子２０４と電気的に接続させる。

ソース配線２０９、ドレイン配線２１０をマスクとして、図４（Ｂ）の（II）
に示すようにｎ型の半導体層２０６ｂと非晶質半導体層２０６ａの一部をエッチングによ
り除去して島状半導体層に開孔２１２を形成する。この開孔２１２によってｎ型の半導体
層２０６ｂはソース領域２１３とドレイン領域２１４に分離され、自己整合的に島状半導
体層２０６にチャネル形成領域を形成する。

その後、図４（Ｂ）の（II）に示すように、非晶質構造を有する半導体層及びｎ型の半
導体層上に、開孔部２１２を覆いチャネル形成領域の少なくとも一部に接する無機材料か
ら成る第１の層間絶縁層２１５を形成する。第１の層間絶縁膜２１５は酸化シリコン膜、
酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成する。
この第１の層間絶縁膜２１５の膜厚は１００〜２００ｎｍとする。そして、第６のフォト
リソグラフィー工程により、画素電極２０７上と入力端子部の透明導電膜２０８上の第１
の層間絶縁層２１５を除去する。

こうして６回のフォトリソグラフィー工程により、６枚のフォトマスクを使用して、逆
スタガ型のｎチャネル型ＴＦＴ２２０、保持容量２２１を完成させることができる。本実
施例で作製したアクティブマトリクス基板において、画素部と入力端子部の配置は図１０
で示したように実施例１と同様なものとする。

実施例２では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法を
示したが、本実施例では反射型の液晶表示装置に対応する例について示す。

まず、実施例２と同様にして、図３（Ｂ）に示す工程までを行う。そして、図５の（II
）に示すように、第３のフォトリソグラフィー工程を行い、端子２０４上に設けられてい
るゲート絶縁膜の一部をエッチング除去して開孔２３０を形成する。そして、実施例１と
同様に導電層をスパッタ法や真空蒸着法で形成し、第４のフォトリソグラフィー工程によ
りレジストマスクパターンを形成し、エッチングによって図５に示すようにソース配線２
３１、ドレイン配線２３２を形成する。ドレイン配線３２は画素電極を兼ねるものであり
、保持容量配線２０３と重なるように形成する。また、ソース配線と入力端子部との接続
は、開孔２３０において端子２０４と電気的に接続させる。

その後、実施例２と同様に、無機材料から成る第１の層間絶縁層２３４を形成する。そ
して、第５のフォトリソグラフィー工程により、画素電極と入力端子部上の第１の層間絶
縁層２３４を除去する。こうして５回のフォトリソグラフィー工程により、５枚のフォト
マスクを使用して反射型の液晶表示装置に対応したアクティブマトリクス基板を作製する
ことができる。

本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を説明する。図６に示すように、図２（Ｂ）の状態の
アクティブマトリクス基板に対し、配向膜６００を形成する。
通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。

対向側の対向基板６０１には、遮光膜６０２、カラーフィルター６０３、平坦化膜６０
４、透明導電膜６０５、配向膜６０６が形成されている。遮光膜６０２はＴｉ、Ａｌ、ク
ロム（Ｃｒ）等で形成し、アクティブマトリクス基板のＴＦＴの配置に合わせてパターン
形成する。カラーフィルター６０３は赤、緑、青のフィルターを各画素に対応して設ける
。平坦化膜６０４は有機樹脂膜で形成し、実施例１で使用した第２の層間絶縁膜と同じ材
料を用いれば良い。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプ
レチルト角を持って配向するようにする。

そして、画素部が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組
み工程によってスペーサ６０９を内包するシール剤６０８によりスペーサ６０７なを介し
て貼りあわせる。こうして、液晶注入領域６１０が形成される。液晶材料は公知のものを
適用すれば良く代表的にはＴＮ液晶を用いる。液晶材料を注入した後、注入口は樹脂材料
で封止する。そして透過型の液晶表示装置とする場合には偏光版６１１、６１２を貼りつ
けて図６に示すアクティブマトリクス型液晶表示装置が完成させる。反射型の液晶表示装
置とする場合には、偏光版６１２を省略して、対向基板６０１側のみに偏光版６１１を設
ける。

本実施例では、実施例１で作製したアクティブマトリクス基板を基にアクティブマトリ
クス型液晶表示装置を作製する方法を示したが、実施例２または実施例３で示したアクテ
ィブマトリクス基板を用いても同様な方法により作製することができる。

本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電
気光学装置に用いることができる。そして、そのような電気光学装置を表示媒体として組
み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナ
ルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ
、携帯電話、電子書籍など）、テレビなどが上げられる。

図１２（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを
備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構
成される。本発明は表示装置２００３に適用することができる。

図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２
１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本
発明は表示装置２１０２に適用することができる。

図１２（Ｃ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２
０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０
５に適用することができる。

図１２（Ｃ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等
の電子回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２
３０５、表示装置２３０３、スピーカ２３０７、本体２３０１に組み込まれた表示装置２
３０２で構成される。表示装置２３０３と本体２３０１に組み込まれた表示装置２３０２
とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記
録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサ
ーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３
０５と表示装置２３０３とは、相互に信号を伝達するために有線通信としても良いし、セ
ンサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明は、表示
装置２３０２、２３０３に適用することができる。表示装置２３０３は画面サイズを３０
型程度まで大型化することができ、図示していないチューナーと組み合わせてテレビとし
て使用することもできる。

図１２（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレ
ーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４
０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital Versati
le Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示
、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うこ
とができる。本発明は表示装置２４０２やその他の信号制御回路に好適に利用することが
できる。

図１２（Ｅ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５
０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示装置２
５０２やその他の信号制御回路に適用することができる。

図７はこうのうような電気光学装置に搭載する液晶表示装置の実装方法の一例を示す。
液晶表示装置は、ＴＦＴが作製された基板７０１の端部には、入力端子部７０２が形成さ
れこれは実施例１で示したようにゲート配線と同じ材料で形成される端子７０３ａと透明
導電膜７０３ｂで形成される。そして対向基板７０４とスペーサ７０６を内包するシール
剤７０５により張合わされ、さらに偏光版７０７、７０８が設けられている。そして、ス
ペーサ７２２によって筐体７２１に固定される。

駆動回路はＬＳＩチップ７１３に形成されＴＡＢ方式で実装する。これにはフレキシブ
ルプリント配線板（Flexible Printed Circuit：ＦＰＣ）が用いられ、ＦＰＣはポリイミ
ドなどの有機樹脂フィルム７０９に銅配線７１０が形成されていて、異方性導電性接着剤
で入力端子７０２と接続する。異方性導電性接着剤は接着剤７１１と、その中に混入され
金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子７１２により構成され
、この粒子７１２が入力端子７０２と銅配線７１０とに接触することによりこの部分で電
気的な接触が形成される。そしてこの部分の機械的強度を高めるために樹脂層７１８が設
けられている。

ＬＳＩチップ７１３はバンプ７１４で銅配線７１０に接続し、樹脂材料７１５で封止さ
れている。そして銅配線７１０は接続端子７１６でその他の信号処理回路、増幅回路、電
源回路などが形成されたプリント基板７１７に接続されている。そして、透過型の液晶表
示装置では対向基板７０４に光源７１９と光導光体７２０が設けられてバックライトとし
て使用される。

また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムや携
帯型テレビなどに適用することも可能である。このように本願発明の適用範囲はきわめて
広く、あらゆる分野の電子機器に適用することが可能である。
このような本実施例の電子機器は実施例１〜４の技術を用いて実現することができる。

１０１、２０１ 基板
１０２、２０２ ゲート電極
１０２'、２０２' ゲート配線
１０３、２０３ 保持容量配線
１０４、２０４ 端子
１０５、２０５ ゲート絶縁膜
１０６、２０６ 島状半導体層
１０７、２０９ ソース配線
１０８、２１０ ドレイン配線
１１４、２１５ 第１の層間絶縁膜
１１５ 第２の層間絶縁膜
１１８、２０７ 画素電極

Claims (2)

1. 画素部と、端子部と、を有し、
   前記画素部は、
   ゲート電極と、
   前記ゲート電極上のゲート絶縁層と、
   前記ゲート絶縁層上の半導体膜と、
   前記半導体膜と電気的に接続された、ソースと、
   前記半導体膜と電気的に接続された、ドレインと、
   前記ソース上、及び前記ドレイン上の、無機材料を有する第１の絶縁膜と、
   前記第１の絶縁膜上の、有機材料を有する第２の絶縁膜と、
   前記ドレインと電気的に接続された、画素電極と、を有し、
   前記画素電極は、前記ゲート絶縁層の上にあり、
   前記画素電極は、前記ドレインの下にあり、
   前記画素電極の上面は、前記ドレインと接する領域を有し、
   前記端子部は、
   第１の導電層と、
   前記第１の導電層上の、第３の絶縁膜と、
   前記第３の絶縁膜上の、第２の導電層と、を有し、
   前記第１の導電層は、前記ゲート電極と共通した導電性材料を有し、
   前記第２の導電層は、透明導電膜を有することを特徴とする液晶表示装置。
2. 画素部と、端子部と、を有し、
   前記画素部は、
   ゲート電極と、
   前記ゲート電極上のゲート絶縁層と、
   前記ゲート絶縁層上の半導体膜と、
   前記半導体膜と電気的に接続された、ソースと、
   前記半導体膜と電気的に接続された、ドレインと、
   前記ソース上、及び前記ドレイン上の、無機材料を有する第１の絶縁膜と、
   前記第１の絶縁膜上の、有機材料を有する第２の絶縁膜と、
   前記ドレインと電気的に接続された、画素電極と、を有し、
   前記ゲート絶縁層は、前記画素部において開口部を有さず、
   前記画素電極は、前記ゲート絶縁層の上にあり、
   前記画素電極は、前記ドレインの下にあり、
   前記画素電極の上面は、前記ドレインと接する領域を有し、
   前記端子部は、
   第１の導電層と、
   前記第１の導電層上の、第３の絶縁膜と、
   前記第３の絶縁膜上の、第２の導電層と、を有し、
   前記第１の導電層は、前記ゲート電極と共通した導電性材料を有し、
   前記第２の導電層は、透明導電膜を有することを特徴とする液晶表示装置。

Images