JP4118705B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4118705B2 JP4118705B2 JP2003047553A JP2003047553A JP4118705B2 JP 4118705 B2 JP4118705 B2 JP 4118705B2 JP 2003047553 A JP2003047553 A JP 2003047553A JP 2003047553 A JP2003047553 A JP 2003047553A JP 4118705 B2 JP4118705 B2 JP 4118705B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- wiring
- semiconductor film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
従来より、画像表示装置として液晶表示装置が知られている。パッシブ型の液晶表示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０００５】
このようなアクティブマトリクス型の液晶表示装置の用途は広がっており、画面サイズの大面積化とともに高精細化や高開口率化や高信頼性の要求が高まっている。また、同時に生産性の向上や低コスト化の要求も高まっている。
【０００６】
従来では、３００℃以下の低温で大面積の基板上に形成可能であることから非晶質半導体膜として非晶質シリコン膜が好適に用いられている。また、非晶質半導体膜で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴが多く用いられている。
【０００７】
【発明が解決しようとする課題】
従来、アクティブマトリクス型の液晶表示装置は、写真蝕刻（フォトリソグラフィー）技術により、最低でも５枚以上のフォトマスクを使用してＴＦＴを基板上に作製していたため製造コストが大きかった。生産性を向上させ歩留まりを向上させるためには、工程数を削減することが有効な手段として考えられる。
【０００８】
具体的には、ＴＦＴの製造に要するフォトマスクの枚数を削減することが必要である。フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするフォトレジストパターンを基板上に形成するために用いる。
【０００９】
このフォトマスクを１枚使用することによって、レジスト塗布、プレベーク、露光、現像、ポストベークなどの工程と、その前後の工程において、被膜の成膜およびエッチングなどの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなり、問題となっていた。
【００１０】
また、基板が絶縁体であるために製造工程中における摩擦などによって静電気が発生していた。この静電気が発生すると基板上に設けられた配線の交差部でショートしたり、静電気によってＴＦＴが劣化または破壊されて液晶表示装置に表示欠陥や画質の劣化が生じていた。特に、製造工程で行われる液晶配向処理のラビング時に静電気が発生し問題となっていた。
【００１１】
本発明はこのような問題に答えるものであり、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現することを課題としている。
【００１２】
また、静電気によるＴＦＴの破壊やＴＦＴの特性劣化という問題点を解決しうる構造およびその作製方法を提供することを課題としている。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明では、まず、フォトマスク１枚目でゲート配線を形成する。
【００１４】
次いで、ゲート絶縁膜、ノンドープの非晶質シリコン膜（以下、ａ―Ｓｉ膜と呼ぶ）、ｎ型を付与する不純物元素を含む非晶質シリコン膜（以下、ｎ+ａ―Ｓｉ膜と呼ぶ）、及び導電膜を連続的に成膜する。
【００１５】
次いで、フォトマスク２枚目でゲート絶縁膜、ａ―Ｓｉ膜からなる活性層、ソース配線（ソース電極含む）及びドレイン電極をパターニング形成する。
【００１６】
その後、透明導電膜を成膜した後に、フォトマスク３枚目で透明導電膜からなる画素電極の形成を行い、さらにｎ+ａ―Ｓｉ膜からなるソース領域及びドレイン領域を形成すると同時にａ―Ｓｉ膜の一部を除去する。
【００１７】
このような構成とすることで、フォトリソグラフィー技術で使用するフォトマスクの数を３枚とすることができる。
【００１８】
また、ソース配線は画素電極と同じ材料である透明導電膜で覆い、基板全体を外部の静電気等から保護する構造とする。また、透明導電膜で保護回路を形成する構造としてもよい。このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による静電気の発生を防止することができる。特に、製造工程で行われる液晶配向処理のラビング時に発生する静電気からＴＦＴ等を保護することができる。
【００１９】
本明細書で開示する発明の構成は、ゲート配線と、ソース配線と、画素電極とを有する半導体装置であって、
絶縁表面上に形成されたゲート配線１０２と、
前記ゲート配線上に形成された絶縁膜１１０と、
前記絶縁膜上に形成された非晶質半導体膜１２２と、
前記非晶質半導体膜上に形成されたソース領域１２３及びドレイン領域１２４と、
前記ソース領域または前記ドレイン領域上に形成されたソース配線１２５または電極１２６と、
前記電極上に形成された画素電極１２７とを有し、
前記ドレイン領域１２４または前記ソース領域１２３の一つの端面は、前記絶縁膜１１０の端面、前記非晶質半導体膜１２２の端面、及び前記電極１２６の端面と概略一致することを特徴とする半導体装置である。
【００２０】
また、他の発明の構成は、ゲート配線と、ソース配線と、画素電極とを有する半導体装置であって、
絶縁表面上に形成されたゲート配線１０２と、
前記ゲート配線上に形成された絶縁膜１１０と、
前記絶縁膜上に形成された非晶質半導体膜１２２と、
前記非晶質半導体膜上に形成されたソース領域１２３及びドレイン領域１２４と、
前記ソース領域または前記ドレイン領域上に形成されたソース配線１２５または電極１２６と、
前記電極上に形成された画素電極１２７とを有し、
前記ドレイン領域１２４または前記ソース１２３領域の一つの端面は、前記絶縁膜１１０の端面、前記非晶質半導体膜１２２の端面及び前記電極１２６の端面と概略一致し、もう一つの端面は、前記画素電極１２７の端面及び前記電極１２６のもう一つの端面と概略一致することを特徴とする半導体装置である。
【００２１】
また、上記各構成において、前記ソース領域及び前記ドレイン領域は、ｎ型を付与する不純物元素を含む非晶質半導体膜からなることを特徴としている。
【００２２】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、及び前記ドレイン領域は、大気に曝されることなく連続的に形成されたことを特徴としている。
【００２３】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、または前記ドレイン領域は、スパッタ法により形成されたことを特徴としている。
【００２４】
また、上記各構成において、図２（Ｄ）に示したように、前記ソース領域１２３及び前記ドレイン領域１２４は、前記非晶質半導体膜１２２及び前記電極１２６と同一のマスクにより形成されたことを特徴としている。また、記ソース領域及び前記ドレイン領域は、前記ソース配線１２５と同一のマスクにより形成されたことを特徴としている。
【００２５】
また、上記各構成において、図２（Ｄ）に示したように、前記ソース領域１２３及び前記ドレイン領域１２４は、前記ソース配線１２５及び前記画素電極１２７と同一のマスクにより形成されたことを特徴としている。
【００２６】
また、上記各構成において、図２（Ｄ）のエッチング工程によって、前記非晶質半導体膜のうち、前記ソース領域及びドレイン領域と接する領域における膜厚は、前記ソース領域と接する領域と前記ドレイン領域と接する領域との間の領域における膜厚より厚い構成、即ちチャネルエッチ型のボトムゲート構造となっている。
【００２７】
また、上記構造を実現するための発明の構成は、第１のマスクを用いてゲート配線１０２を形成する第１工程と、
前記ゲート配線を覆う絶縁膜１０４を形成する第２工程と、
前記絶縁膜上に第１の非晶質半導体膜１０５を形成する第３工程と、
前記第１の非晶質半導体膜上にｎ型を付与する不純物元素を含む第２の非晶質半導体膜１０６を形成する第４工程と、
前記第２の非晶質半導体膜上に第１の導電膜１０７を形成する第５工程と、 第２のマスクを用いて前記絶縁膜１０４、前記第１の非晶質半導体膜１０５、第２の非晶質半導体膜１０６、及び前記第１の導電膜１０７を選択的に除去して配線１１６（ソース配線及び電極）を形成する第６工程と、
前記配線１１６（ソース配線及び電極）と接して重なる第２の導電膜１１８を形成する第７工程と、
第３のマスクを用いて前記第１の非晶質半導体膜１１２の一部、第２の非晶質半導体膜１１４、前記第１の導電膜１１６、及び前記第２の導電膜１１８を選択的に除去して、前記第２の非晶質半導体膜からなるソース領域１２３及びドレイン領域１２４と、前記第２の導電膜からなる画素電極１２７とを形成する第８工程と、を有することを特徴とする半導体装置の作製方法である。
【００２８】
また、上記構成において、前記第２工程から前記第５工程まで、大気に曝されることなく連続的に形成することを特徴としている。
【００２９】
また、上記各構成において、前記第２工程から前記第５工程まで、同一チャンバー内で連続的に形成することを特徴としている。
【００３０】
また、上記各構成において、前記絶縁膜は、スパッタ法あるいはプラズマＣＶＤ法により形成してもよい。
【００３１】
また、上記各構成において、前記第１の非晶質半導体膜は、スパッタ法あるいはプラズマＣＶＤ法により形成してもよい。
【００３２】
また、上記各構成において、前記第２の非晶質半導体膜は、スパッタ法あるいはプラズマＣＶＤ法により形成してもよい。
【００３３】
また、上記各構成において、前記第２の導電膜は、透明導電膜、あるいは反射性を有する導電膜であることを特徴としている。
【００３４】
【発明の実施の形態】
本願発明の実施形態について、以下に説明を行う。
【００３５】
図１は本発明のアクティブマトリクス基板の平面図の一例であり、ここでは簡略化のため、マトリクス状に配置された複数の画素のうちの１つの画素構成を示している。また、図２及び図３は作製工程を示す図である。
【００３６】
図１に示すように、このアクティブマトリクス基板は、互いに平行に配置された複数のゲート配線と、各ゲート配線に直交するソース配線を複数有している。
【００３７】
また、ゲート配線とソース配線とで囲まれた領域には透明導電膜からなる画素電極１２７が配置されている。また、この画素電極１２７と重ならないように、透明導電膜１２８がソース配線と重なっている。
【００３８】
さらに、画素電極１２７の下方で隣り合う２本のゲート配線の間には、ゲート配線１０２と平行に容量配線１０３が配置されている。この容量配線１０３は全画素に設けられており、図２（Ｂ）に示す絶縁膜１１１を誘電体として保持容量を形成している。
【００３９】
また、ゲート配線１０２とソース配線１２５の交差部近傍にはスイッチング素子としてのＴＦＴが設けられている。このＴＦＴは非晶質構造を有する半導体膜（以下、非晶質半導体膜と呼ぶ）で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴである。
【００４０】
また、このＴＦＴは、絶縁性基板上に順次、ゲート電極（ゲート配線１０２と一体形成された）と、ゲート絶縁膜と、ａ―Ｓｉ膜と、ｎ+ａ―Ｓｉ膜からなるソース領域及びドレイン領域と、ソース電極（ソース配線１２５と一体形成された）及び電極１２６（以下、ドレイン電極とも呼ぶ）とが積層形成されている。
【００４１】
また、ゲート配線のうちａ―Ｓｉ膜と重ならない領域においては、ゲート配線上にはゲート絶縁膜が存在していない。
【００４２】
従って、電極１２６と重なる画素電極１２７はゲート配線と重ならないように形成されている。
【００４３】
また、ゲート配線とソース配線の交差部においては、ショートしないようにソース配線端部の透明導電膜が除去されている。また、容量配線と画素電極とがショートしないように電極１１７の端部が除去されている。
【００４４】
また、ソース配線（ソース電極含む）及びドレイン電極１２６の下方には、絶縁性基板上に順次、ゲート絶縁膜と、ａ―Ｓｉ膜と、ｎ+ａ―Ｓｉ膜とが積層形成されている。
【００４５】
また、ａ―Ｓｉ膜のうち、ソース領域と接する領域とドレイン領域と接する領域との間の領域は、他の領域と比べ膜厚が薄くなっている。膜厚が薄くなったのは、ｎ+ａ―Ｓｉ膜をエッチングにより分離してソース領域とドレイン領域とを形成する際、ａ―Ｓｉ膜の一部が除去されたためである。また、このエッチングによって画素電極の端面、ドレイン電極の端面、及びドレイン領域の端面が一致している。
【００４６】
また、同様にソース電極を覆う透明導電膜の端面、ソース領域の端面、及びソース配線の端面が一致している。
【００４７】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００４８】
【実施例】
［実施例１］
図１〜図６、及び図９を用いて本発明の実施例を説明する。本実施例は液晶表示装置の作製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で形成し、該ＴＦＴに接続する保持容量を作製する方法について工程に従って詳細に説明する。また、同図には該基板の端部に設けられ、他の基板に設けた回路の配線と電気的に接続するための入力端子部の作製工程を同時に示す。
【００４９】
図２（Ａ）において、透光性を有する基板１００にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。その他に、石英基板、プラスチック基板などの透光性基板を使用することもできる。
【００５０】
次いで、導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極を含むゲート配線１０２、容量配線１０３、及び端子１０１）を形成する。このとき少なくともゲート電極１０２の端部にテーパー部が形成されるようにエッチングする。この段階での上面図を図４に示した。
【００５１】
ゲート電極を含むゲート配線１０２と容量配線１０３、端子部の端子１０１は、アルミニウム（Ａｌ）などの低抵抗導電性材料で形成することが望ましいが、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）から選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜、または前記元素を成分とする窒化物で形成する。また、Ｔｉ、Ｓｉ、Ｃｒ、Ｎｄ等の耐熱性導電性材料と組み合わせて形成した場合、平坦性が向上するため好ましい。また、このような耐熱性導電性材料のみ、例えばＭｏとＷを組み合わせて形成しても良い。
【００５２】
液晶表示装置を実現するためには、ゲート電極およびゲート配線は耐熱性導電性材料と低抵抗導電性材料とを組み合わせて形成することが望ましい。この時の適した組み合わせを説明する。
【００５３】
画面サイズが５型程度までなら耐熱性導電性材料の窒化物から成る導電層（Ａ）と耐熱性導電性材料から成る導電層（Ｂ）とを積層したニ層構造とする。導電層（Ｂ）はＡｌ、Ｔａ、Ｔｉ、Ｗ、Ｎｄ、Ｃｒから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜で形成すれば良く、導電層（Ａ）は窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、窒化チタン（ＴｉＮ）膜などで形成する。例えば、導電層（Ａ）としてＣｒ、導電層（Ｂ）としてＮｄを含有するＡｌとを積層したニ層構造とすることが好ましい。導電層（Ａ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とする。
【００５４】
一方、大画面に適用するには耐熱性導電性材料から成る導電層（Ａ）と低抵抗導電性材料から成る導電層（Ｂ）と耐熱性導電性材料から成る導電層（Ｃ）とを積層した三層構造とすることが好ましい。低抵抗導電性材料から成る導電層（Ｂ）は、アルミニウム（Ａｌ）を成分とする材料で形成し、純Ａｌの他に、０．０１〜５atomic％のスカンジウム（Ｓｃ）、Ｔｉ、Ｎｄ、シリコン（Ｓｉ）等を含有するＡｌを使用する。導電層（Ｃ）は導電層（Ｂ）のＡｌにヒロックが発生するのを防ぐ効果がある。導電層（Ａ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とし、導電層（Ｃ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とする。本実施例では、Ｔｉをターゲットとしたスパッタ法により導電層（Ａ）をＴｉ膜で５０ｎｍの厚さに形成し、Ａｌをターゲットとしたスパッタ法により導電層（Ｂ）をＡｌ膜で２００ｎｍの厚さに形成し、Ｔｉをターゲットとしたスパッタ法により導電層（Ｃ）をＴｉ膜で５０ｎｍの厚さに形成した。
【００５５】
次いで、絶縁膜１０４を全面に成膜する。絶縁膜１０４はスパッタ法を用い、膜厚を５０〜２００ｎｍとする。
【００５６】
例えば、絶縁膜１０４として窒化シリコン膜を用い、１５０ｎｍの厚さで形成する。勿論、ゲート絶縁膜はこのような窒化シリコン膜に限定されるものでなく、酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。例えば、下層を窒化シリコン膜とし、上層を酸化シリコン膜とする積層構造としても良い。
【００５７】
次に、絶縁膜１０４上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さで非晶質半導体膜１０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する（図示せず）。代表的には、シリコンのターゲットを用いたスパッタ法で非晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの厚さに形成する。その他、この非晶質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用することも可能である。
【００５８】
次に、一導電型の不純物元素を含有する半導体膜１０６として、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を２０〜８０ｎｍの厚さで形成する。ｎ型を付与する不純物元素を含む非晶質半導体膜１０６は、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する。代表的には、ｎ+ａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにリン（Ｐ）が添加されたシリコンターゲットを用いて成膜する。あるいは、シリコンターゲットを用い、リンを含む雰囲気中でスパッタリングを行い成膜してもよい。或いは、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を水素化微結晶シリコン膜（μｃ−Ｓｉ：Ｈ）で形成しても良い。
【００５９】
次に、導電性の金属膜１０７をスパッタ法や真空蒸着法で形成する。導電性の金属膜１０７の材料としては、ｎ+ａ―Ｓｉ膜１０６とオーミックコンタクトのとれる金属材料であれば特に限定されず、Ａｌ、Ｃｒ、Ｔａ、Ｔｉから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。ただし、導電性の金属膜１０７は後のエッチング工程で端子及びゲート配線と十分な選択比を有するものを選ぶ必要がある。本実施例ではスパッタ法を用い、金属膜１０７として、３００〜６００ｎｍの厚さでＣｒ膜を形成した（図２（Ａ））。
【００６０】
絶縁膜１０４、非晶質半導体膜１０５、一導電型の不純物元素を含有する半導体膜１０６、及び導電性の金属膜１０７はいずれも公知の方法で作製するものであり、プラズマＣＶＤ法やスパッタ法で作製することができる。本実施例では、スパッタ法を用い、ターゲット及びスパッタガスを適宣切り替えることにより連続的に形成した。この時、スパッタ装置において、同一の反応室または複数の反応室を用い、これらの膜を大気に曝すことなく連続して積層させることが好ましい。このように、大気に曝さないことで不純物の混入を防止することができる。
【００６１】
次に、第２のフォトリソグラフィー工程を行い、レジストマスク１０８、１０９を形成し、エッチングにより不要な部分を除去して絶縁膜１１０、１１１、配線及び電極（ソース配線）を形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。第２のフォトリソグラフィー工程により、絶縁膜１０４、非晶質半導体膜１０５、一導電型の不純物元素を含有する半導体膜１０６、及び導電性の金属膜１０７がエッチングされ、画素ＴＦＴ部においては、絶縁膜１１０、非晶質半導体膜１１２、一導電型の不純物元素を含有する半導体膜１１４、及び導電性の金属膜１１６を形成する。よって、これらの膜の端面は概略一致する。また、容量部においては、絶縁膜１１１、非晶質半導体膜１１３、一導電型の不純物元素を含有する半導体膜１１５、及び導電性の金属膜１１７を形成する。同様に、これらの膜の端面は一致する。
【００６２】
また、上記第２のフォトリソグラフィー工程により、端子部においては、端子１０１のみを残してエッチングする。また、他の配線との交差部のみを残してゲート配線上の絶縁膜を除去する。このため、端子１０１やゲート配線の材料と絶縁膜は、十分な選択比を有するものを選ぶ必要があり、さらに端子の材料と導電性の金属膜も十分な選択比を有するものを選ぶ必要がある。即ち、端子及びゲート配線の材料と導電性の金属膜とは異なる材料を選択する必要がある。本実施例ではドライエッチングにより、Ｃｌ2とＯ2の混合ガスを用いて金属膜１０７をエッチングし、反応ガスをＣＦ4とＯ2の混合ガスに代えて一導電型の不純物元素を含有する半導体膜１０６、非晶質半導体膜１０５、絶縁膜１０４を選択的に除去した（図２（Ｂ））。
【００６３】
次に、レジストマスク１０８を除去した後、全面に透明導電膜１１８を成膜する（図２（Ｃ））。また、この時の上面図を図５に示す。ただし、簡略化のため図５では全面に成膜された透明導電膜１１８は図示していない。
【００６４】
この透明導電膜１１８の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯと比較して熱安定性にも優れているので、接触する電極１１６をＡｌ膜で形成しても腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００６５】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク１１９、１２０、１２１を形成し、エッチングにより不要な部分を除去して非晶質半導体膜１２２、ソース領域１２３及びドレイン領域１２４、ソース電極１２５及びドレイン電極１２６、画素電極１２７を形成する（図２（Ｄ））。
【００６６】
この第３のフォトリソグラフィー工程は、透明導電膜１１８をパターニングすると同時に、導電性を有する金属膜１１６とｎ+ａ―Ｓｉ膜１１４と非晶質半導体膜１１２の一部をエッチングにより除去して開孔を形成する。本実施例では、まず、ＩＴＯからなる画素電極を硝酸と塩酸の混合溶液または塩化系第２鉄系の溶液を用いたウエットエッチングにより選択的に除去し、ウエットエッチングにより導電性を有する金属膜１１６を除去した後、ドライエッチングによりｎ+ａ―Ｓｉ膜１１４と非晶質半導体膜１１２の一部をエッチングした。なお、本実施例では、ウエットエッチングとドライエッチングとを用いたが、実施者が反応ガスを適宜選択してドライエッチングのみで行ってもよいし、実施者が反応溶液を適宜選択してウエットエッチングのみで行ってもよい。
【００６７】
また、開孔の底部は非晶質半導体膜に達しており、凹部を有する非晶質半導体膜１１４が形成される。この開孔によって導電性を有する金属膜１１６はソース電極１２５とドレイン電極１２６に分離され、ｎ+ａ―Ｓｉ膜１１４はソース領域１２３とドレイン領域１２４に分離される。また、ソース電極１２５と接する透明導電膜１２８は、ソース配線を覆い、後の製造工程、特にラビング処理で生じる静電気を防止する役目を果たす。本実施例では、ソース配線上に透明導電膜１２８を形成した例を示したが、上記ＩＴＯ膜のエッチングの際に透明導電膜１２８を除去してもよい。また、上記ＩＴＯ膜のエッチングの際に上記ＩＴＯ膜を利用して静電気から保護するための回路を形成してもよい。
【００６８】
また、図示しないが、上記第３のフォトリソグラフィー工程によりゲート配線上に形成された透明導電膜を選択的に除去するため、ゲート配線は、非晶質半導体膜や金属膜１１６と選択比が必要となる。ただし、ゲート配線端子部には部分的に透明導電膜を残す。
【００６９】
次に、レジストマスク１１９〜１２１を除去した。この状態の断面図を図３（Ａ）に示した。なお、図１は１つの画素の上面図であり、Ａ−Ａ'線 及びＢ−Ｂ'線に沿った断面図がそれぞれ図３（Ａ）に相当する。
【００７０】
また、図９（Ａ）は、この状態のゲート配線端子部５０１、及びソース配線端子部５０２の上面図をそれぞれ図示している。なお、図１〜図３と対応する箇所には同じ符号を用いている。また、図９（Ｂ）は図９（Ａ）中のＥ−Ｅ'線 及びＦ−Ｆ'線に沿った断面図に相当する。図９（Ａ）において、透明導電膜からなる５０３は入力端子として機能する接続用の電極である。また、図９（Ｂ）において、５０４は絶縁膜（１１０から延在する）、５０５は非晶質半導体膜（１２２から延在する）、５０６はｎ+ａ―Ｓｉ膜（１２３から延在する）である。
【００７１】
なお、容量部においては、絶縁膜１１１を誘電体として、容量配線１０３と金属膜１１７（あるいはｎ+ａ―Ｓｉ膜１１５あるいは半導体膜）とで保持容量が形成される。
【００７２】
こうして３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して、逆スタガ型のｎチャネル型ＴＦＴ２０１を有する画素ＴＦＴ部、保持容量２０２を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の液晶表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００７３】
次に、アクティブマトリクス基板の画素部のみに配向膜１３０を選択的に形成する。配向膜１３０を選択的に形成する方法としては、スクリーン印刷法を用いてもよいし、配向膜を塗布後、シャドーマスクを用いてレジストマスクを形成して除去する方法を用いてもよい。通常、液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。
【００７４】
次に、配向膜１３０にラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。
【００７５】
次いで、アクティブマトリクス基板と、対向電極１３２と配向膜１３１とが設けられた対向基板１３３とをスペーサで基板間隔を保持しながらシール剤により貼り合わせた後、アクティブマトリクス基板と対向基板の間に液晶材料１３４を注入する。液晶材料１３４は公知のものを適用すれば良く代表的にはＴＮ液晶を用いる。液晶材料を注入した後、注入口は樹脂材料で封止する。
【００７６】
次に、端子部の端子１０１にフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）を接続する。ＦＰＣはポリイミドなどの有機樹脂フィルム１３８に銅配線１３７が形成されていて、異方性導電性接着剤で透明導電膜からなる入力端子１２９（図９中の５０３に相当する）と接続する。異方性導電性接着剤は接着剤１３５と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子１３６により構成され、この粒子１３６が入力端子１２９と銅配線１３７とに接触することによりこの部分で電気的な接触が形成される。さらに、この部分の機械的強度を高めるために樹脂層１３９を設ける（図３（Ｂ））。
【００７７】
図６はアクティブマトリクス基板の画素部と端子部の配置を説明する図である。基板２１０上には画素部２１１が設けられ、画素部にはゲート配線２０８とソース配線２０７が交差して形成され、これに接続するｎチャネル型ＴＦＴ２０１が各画素に対応して設けられている。ｎチャネル型ＴＦＴ２０１のドレイン側には画素電極１２７及び保持容量２０２が接続し、保持容量２０２のもう一方の端子は容量配線２０９に接続している。ｎチャネル型ＴＦＴ２０１と保持容量２０２の構造は図３（Ａ）で示すｎチャネル型ＴＦＴ２０１と保持容量２０２と同じものとする。
【００７８】
基板の一方の端部には、走査信号を入力する入力端子部２０５が形成され、接続配線２０６によってゲート配線２０８に接続している。また、他の端部には画像信号を入力する入力端子部２０３が形成され、接続配線２０４によってソース配線２０７に接続している。ゲート配線２０８、ソース配線２０７、容量配線２０９は画素密度に応じて複数本設けられるものであり、その本数は前述の如くである。また、画像信号を入力する入力端子部２１２と接続配線２１３を設け、入力端子部２０３と交互にソース配線と接続させても良い。入力端子部２０３、２０５、２１２はそれぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【００７９】
［実施例２］
図７は液晶表示装置の実装方法の一例である。液晶表示装置は、ＴＦＴが作製された基板３０１の端部には、入力端子部３０２が形成されこれは実施例１で示したようにゲート配線と同じ材料で形成される端子３０３で形成される。そして対向基板３０４とスペーサ３０６を内包するシール剤３０５により貼り合わされ、さらに偏光板３０７、３０８が設けられている。そして、スペーサ３２２によって筐体３２１に固定される。
【００８０】
なお、実施例１により得られる非晶質シリコン膜で活性層を形成したＴＦＴは、電界効果移動度が小さく１cm2/Vsec程度しか得られていない。そのために、画像表示を行うための駆動回路はＬＳＩチップで形成され、ＴＡＢ（tape automated bonding）方式やＣＯＧ（chip on glass）方式で実装されている。本実施例では、ＬＳＩチップ３１３に駆動回路を形成し、ＴＡＢ方式で実装する例を示す。これにはフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）が用いられ、ＦＰＣはポリイミドなどの有機樹脂フィルム３０９に銅配線３１０が形成されていて、異方性導電性接着剤で入力端子３０２と接続する。入力端子は配線３０３上に接して設けられた透明導電膜である。異方性導電性接着剤は接着剤３１１と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子３１２により構成され、この粒子３１２が入力端子３０２と銅配線３１０とに接触することにより、この部分で電気的な接触が形成される。そしてこの部分の機械的強度を高めるために樹脂層３１８が設けられている。
【００８１】
ＬＳＩチップ３１３はバンプ３１４で銅配線３１０に接続し、樹脂材料３１５で封止されている。そして銅配線３１０は接続端子３１６でその他の信号処理回路、増幅回路、電源回路などが形成されたプリント基板３１７に接続されている。そして、透過型の液晶表示装置では対向基板３０４に光源３１９と光導光体３２０が設けられてバックライトとして使用される。
【００８２】
［実施例３］
本実施例では、保護膜を形成した例を図６に示す。なお、本実施例は、実施例１の図２（Ｄ）の状態まで同一であるので異なる点について以下に説明する。また、図２（Ｄ）に対応する箇所は同一の符号を用いた。
【００８３】
まず、実施例１に従って図２（Ｄ）の状態を得た後、薄い無機絶縁膜を全面に形成する。この薄い無機絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの無機絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。
【００８４】
次いで、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して、画素ＴＦＴ部においては絶縁膜４０２、端子部においては無機絶縁膜４０１をそれぞれ形成する。この無機絶縁膜４０１、４０２は、パッシベーション膜として機能する。また、端子部においては、第４のフォトリソグラフィー工程により薄い無機絶縁膜４０１を除去して、端子部の端子１０１を露呈させる。
【００８５】
こうして本実施例では、４回のフォトリソグラフィー工程により、４枚のフォトマスクを使用して、無機絶縁膜で保護された逆スタガ型のｎチャネル型ＴＦＴ、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置し、画素部を構成することによりアクティブマトリクス型の液晶表示装置を作製するための一方の基板とすることができる。
【００８６】
なお、本実施例は、実施例１または実施例２の構成と自由に組み合わせることが可能である。
【００８７】
［実施例４］
実施例１では、絶縁膜、非晶質半導体膜、ｎ型を付与する不純物元素を含む非晶質半導体膜、及び金属膜をスパッタ法で積層形成した例を示したが、本実施例では、プラズマＣＶＤ法を用いた例を示す。
【００８８】
本実施例では、絶縁膜、非晶質半導体膜、及びｎ型を付与する不純物元素を含む非晶質半導体膜をプラズマＣＶＤ法で形成した。
【００８９】
本実施例では、絶縁膜として酸化窒化シリコン膜を用い、プラズマＣＶＤ法により１５０ｎｍの厚さで形成する。この時、プラズマＣＶＤ装置において、電源周波数１３〜７０ＭＨｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電源周波数２７〜６０ＭＨｚを使うことにより緻密な絶縁膜を形成することができ、ゲート絶縁膜としての耐圧を高めることができる。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているので、この用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜、窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。また、下層を窒化シリコン膜とし、上層を酸化シリコン膜とする積層構造としても良い。
【００９０】
例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度２５０〜３５０℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後３００〜４００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００９１】
また、非晶質半導体膜として、代表的には、プラズマＣＶＤ法で水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜を１００ｎｍの厚さに形成する。この時、プラズマＣＶＤ装置において、電源周波数１３〜７０ＭＨｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電源周波数２７〜６０ＭＨｚを使うことにより成膜速度を向上することが可能となり、成膜された膜は、欠陥密度の少ないａ−Ｓｉ膜となるため好ましい。その他、この非晶質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用することも可能である。
【００９２】
また、上記絶縁膜及び上記非晶質半導体膜のプラズマＣＶＤ法による成膜において、１００〜１００ｋＨｚのパルス変調放電を行えば、プラズマＣＶＤ法の気相反応によるパーティクルの発生を防ぐことができ、成膜においてピンホールの発生を防ぐことができるため好ましい。
【００９３】
また、本実施例では、一導電型の不純物元素を含有する半導体膜として、ｎ型を付与する不純物元素を含む非晶質半導体膜を２０〜８０ｎｍの厚さで形成する。例えば、ｎ型のａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにシラン（ＳｉＨ4）に対して０．１〜５％の濃度でフォスフィン（ＰＨ3）を添加する。或いは、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を水素化微結晶シリコン膜（μｃ−Ｓｉ：Ｈ）で形成しても良い。
【００９４】
これらの膜は、反応ガスを適宣切り替えることにより、連続的に形成することができる。また、プラズマＣＶＤ装置において、同一の反応室または複数の反応室を用い、これらの膜を大気に曝すことなく連続して積層させることもできる。このように、大気に曝さないで連続成膜することで非晶質半導体膜への不純物の混入を防止することができる。
【００９５】
なお、本実施例は、実施例２と組み合わせることが可能である。
【００９６】
［実施例５］
実施例１または実施例４では、絶縁膜、非晶質半導体膜、ｎ+ａ−Ｓｉ膜、金属膜を順次、連続的に積層する例を示した。このように連続的に成膜する場合において使用する複数のチャンバーを備えた装置の一例を図１０に示した。
【００９７】
図１０に本実施例で示す装置（連続成膜システム）の上面からみた概要を示す。図１０において、１０〜１５が気密性を有するチャンバーである。各チャンバーには、真空排気ポンプ、不活性ガス導入系が配置されている。
【００９８】
１０、１５で示されるチャンバーは、試料（処理基板）３０をシステムに搬入するためのロードロック室である。１１は絶縁膜１０４を成膜するための第１のチャンバーである。１２は非晶質半導体膜１０５を成膜するための第２のチャンバーである。１３はｎ型を付与する非晶質半導体膜１０６を成膜するための第３のチャンバーである。１４は金属膜１０７を成膜するための第４のチャンバーである。また、２０は各チャンバーに対して共通に配置された試料の共通室である。
【００９９】
以下に動作の一例を示す。
【０１００】
最初、全てのチャンバーは、一度高真空状態に真空引きされた後、さらに不活性ガス、ここでは窒素によりパージされている状態（常圧）とする。また、全てのゲート弁２２〜２７を閉鎖した状態とする。
【０１０１】
まず、処理基板は多数枚が収納されたカセット２８ごとロードロック室１０に搬入される。カセットの搬入後、図示しないロードロック室の扉を閉鎖する。この状態において、ゲート弁２２を開けてカセットから処理基板３０を１枚取り出し、ロボットアーム２１によって共通室２０に取り出す。この際、共通室において位置合わせが行われる。なお、この基板３０は実施例１に従って得られた配線１０１、１０２、１０３が形成されたものを用いた。
【０１０２】
ここでゲート弁２２を閉鎖し、次いでゲート弁２３を開ける。そして第１のチャンバー１１へ処理基板３０を移送する。第１のチャンバー内では１５０℃から３００℃の温度で成膜処理を行い、絶縁膜１０４を得る。なお、絶縁膜としては、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、またはこれらの積層膜等を使用することができる。本実施例では単層の窒化珪素膜を採用しているが、二層または三層以上の積層構造としてもよい。なお、ここではプラズマＣＶＤ法が可能なチャンバーを用いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いても良い。
【０１０３】
絶縁膜の成膜終了後、処理基板はロボットアームによって共通室に引き出され、第２のチャンバー１２に移送される。第２のチャンバー内では第１のチャンバーと同様に１５０℃〜３００℃の温度で成膜処理を行い、プラズマＣＶＤ法で非晶質半導体膜１０５を得る。なお、非晶質半導体膜としては、微結晶半導体膜、非晶質ゲルマニウム膜、非晶質シリコンゲルマニウム膜、またはこれらの積層膜等を使用することができる。また、非晶質半導体膜の形成温度を３５０℃〜５００℃として水素濃度を低減するための熱処理を省略してもよい。なお、ここではプラズマＣＶＤ法が可能なチャンバーを用いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いても良い。
【０１０４】
非晶質半導体膜の成膜終了後、処理基板は共通室に引き出され、第３のチャンバー１３に移送される。第３のチャンバー内では第２のチャンバーと同様に１５０℃〜３００℃の温度で成膜処理を行い、プラズマＣＶＤ法でｎ型を付与する不純物元素（ＰまたはＡｓ）を含む非晶質半導体膜１０６を得る。なお、ここではプラズマＣＶＤ法が可能なチャンバーを用いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いても良い。
【０１０５】
ｎ型を付与する不純物元素を含む非晶質半導体膜の成膜終了後、処理基板は共通室に引き出され、第４のチャンバー１４に移送される。第４のチャンバー内では金属ターゲットを用いたスパッタ法で金属膜１０７を得る。
【０１０６】
このようにして四層が連続的に成膜された被処理基板はロボットアームによってロードロック室１５に移送されカセット２９に収納される。
【０１０７】
なお、図１０に示した装置は一例に過ぎないことはいうまでもない。また、本実施例は実施例１乃至４のいずれか一と自由に組み合わせることが必要である。
【０１０８】
［実施例６］
実施例５では、複数のチャンバーを用いて連続的に積層する例を示したが、本実施例では図１１に示した装置を用いて一つのチャンバー内で高真空を保ったまま連続的に積層した。
【０１０９】
本実施例では図１１に示した装置システムを用いた。図１１において、４０は処理基板、５０は共通室、４４、４６はロードロック室、４５はチャンバー、４２、４３はカセットである。本実施例では基板搬送時に生じる汚染を防ぐために同一チャンバーで積層形成した。
【０１１０】
本実施例は実施例１乃至４のいずれか一と自由に組み合わせることができる。
【０１１１】
ただし、実施例１に適用する場合には、チャンバー４５に複数のターゲットを用意し、順次、反応ガスを入れ替えて絶縁膜１０４、非晶質半導体膜１０５、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６、金属膜１０７を積層形成すればよい。
【０１１２】
ただし、実施例３に適用する場合には、順次、反応ガスを入れ替えて絶縁膜１０４、非晶質半導体膜１０５、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を積層形成すればよい。
【０１１３】
［実施例７］
実施例１では、ｎ+ａ―Ｓｉ膜をスパッタ法で形成した例を示したが、本実施例では、プラズマＣＶＤ法で形成する例を示す。なお、本実施例はｎ+ａ―Ｓｉ膜の形成方法以外は実施例１と同一であるため異なる点についてのみ以下に述べる。
【０１１４】
プラズマＣＶＤ法を用い、反応ガスとしてシラン（ＳｉＨ4）に対して０．１〜５％の濃度でフォスフィン（ＰＨ3）を添加すれば、ｎ+ａ―Ｓｉ膜を得ることができる。
【０１１５】
［実施例８］
実施例７では、ｎ+ａ―Ｓｉ膜をプラズマＣＶＤ法で形成した例を示したが、本実施例では、ｎ型を付与する不純物元素を含む微結晶半導体膜を用いた例を示す。
【０１１６】
形成温度を８０〜３００℃、好ましくは１４０〜２００℃とし、水素で希釈したシランガス（ＳｉＨ4：Ｈ2＝１：１０〜１００）とフォスフィン（ＰＨ3）との混合ガスを反応ガスとし、ガス圧を０．１〜１０Ｔｏｒｒ、放電電力を１０〜３００ｍＷ／ｃｍ2とすることで微結晶珪素膜を得ることができる。また、この微結晶珪素膜成膜後にリンをプラズマドーピングして形成してもよい。
【０１１７】
［実施例９］
図１２はＣＯＧ方式を用いて、液晶表示装置の組み立てる様子を模式的に示す図である。第１の基板には画素領域８０３、外部入出力端子８０４、接続配線８０５が形成されている。点線で囲まれた領域は、走査線側のＩＣチップ貼り合わせ領域８０１とデータ線側のＩＣチップ貼り合わせ領域８０２である。第２の基板８０８には対向電極８０９が形成され、シール材８１０で第１の基板８００と貼り合わせる。シール材８１０の内側には液晶が封入され液晶層８１１を形成する。第１の基板と第２の基板とは所定の間隔を持って貼り合わせるが、ネマチック液晶の場合には３〜８μｍ、スメチック液晶の場合には１〜４μｍとする。
【０１１８】
ＩＣチップ８０６、８０７は、データ線側と走査線側とで回路構成が異なる。ＩＣチップは第１の基板に実装する。外部入出力端子８０４には、外部から電源及び制御信号を入力するためのＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）８１２を貼り付ける。ＦＰＣ８１２の接着強度を高めるために補強板８１３を設けても良い。こうして液晶表示装置を完成させることができる。ＩＣチップは第１の基板に実装する前に電気検査を行えば液晶表示装置の最終工程での歩留まりを向上させることができ、また、信頼性を高めることができる。
【０１１９】
また、ＩＣチップを第１の基板上に実装する方法は、異方性導電材を用いた接続方法やワイヤボンディング方式などを採用することができる。図１３にその一例を示す。図１３（Ａ）は第１の基板９０１にＩＣチップ９０８が異方性導電材を用いて実装する例を示している。第１の基板９０１上には画素領域９０２、引出線９０６、接続配線及び入出力端子９０７が設けられている。第２の基板はシール材９０４で第１の基板９０１と接着されており、その間に液晶層９０５が設けられている。
【０１２０】
また、接続配線及び入出力端子９０７の一方の端にはＦＰＣ９１２が異方性導電材で接着されている。異方性導電材は樹脂９１５と表面にＡｕなどがメッキされた数十〜数百μｍ径の導電性粒子９１４から成り、導電性粒子９１４により接続配線及び入出力端子９０７とＦＰＣ９１２に形成された配線９１３とが電気的に接続されている。ＩＣチップ９０８も同様に異方性導電材で第１の基板に接着され、樹脂９１１中に混入された導電性粒子９１０により、ＩＣチップ９０８に設けられた入出力端子９０９と引出線９０６または接続配線及び入出力端子９０７と電気的に接続されている。
【０１２１】
また、図１３（Ｂ）で示すように第１の基板にＩＣチップを接着材９１６で固定して、Ａｕワイヤ９１７によりスティックドライバの入出力端子と引出線または接続配線とを接続しても良い。そして樹脂９１８で封止する。
【０１２２】
ＩＣチップの実装方法は図１２及び図１３を基にした方法に限定されるものではなく、ここで説明した以外にも公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることが可能である。
【０１２３】
本実施例は実施例１と組み合わせることが可能である。
【０１２４】
［実施例１０］
実施例１では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法を示したが、本実施例では図１４を用い、反射型の液晶表示装置に適用する例について示す。
【０１２５】
まず、実施例１と同様にして、図２（Ｂ）に示す工程までを行う。そして、有機樹脂膜からなる層間絶縁膜を形成する。次いで、層間絶縁膜の凹凸化処理を行い凹凸部を有する層間絶縁膜６０１を形成する。この凹凸化処理としては、ファイバーやスペーサを含む有機樹脂膜を塗布する方法を用いてもよいし、マスクを使用して有機樹脂膜を部分的にエッチングして形成する方法を用いてもよいし、マスクを使用して感光性樹脂をエッチングして円柱状とした後、加熱してリフローを施して形成する方法を用いてもよい。
【０１２６】
次いで、層間絶縁膜６０１に第３のフォトリソグラフィー工程によりソース配線及びドレイン電極に達するコンタクトホールを形成する。また、同工程で保持容量を形成するために電極に達するコンタクトホールを形成するとともに、端子部上の層間絶縁膜を除去する。
【０１２７】
次いで、反射性を有する導電膜（Ａｌ、Ａｇ等）を形成する。
【０１２８】
そして、第４のフォトリソグラフィー工程によりレジストマスクパターンを形成し、エッチングによって反射性を有する導電膜からなる画素電極６０２を形成する。こうして形成された画素電極６０２は凹凸部を有しており、光を散乱させることができ鏡面化を防止することができる。また、同時にソース電極に達する引き出し配線６０３を形成する。
【０１２９】
その後の工程は、実施例１と同様であるので省略する。こうして４回のフォトリソグラフィー工程により、４枚のフォトマスクを使用して反射型の液晶表示装置に対応したアクティブマトリクス基板を作製することができる。
【０１３０】
また、本実施例は実施例２または実施例３と組み合わせることが可能である。
【０１３１】
［実施例１１］
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１３２】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１５、図１６及び図１７に示す。
【０１３３】
図１５（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の信号駆動回路に適用することができる。
【０１３４】
図１５（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の信号駆動回路に適用することができる。
【０１３５】
図１５（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の信号駆動回路に適用できる。
【０１３６】
図１５（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の信号駆動回路に適用することができる。
【０１３７】
図１５（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号駆動回路に適用することができる。
【０１３８】
図１５（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号駆動回路に適用することができる。
【０１３９】
図１６（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号駆動回路に適用することができる。
【０１４０】
図１６（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号駆動回路に適用することができる。
【０１４１】
なお、図１６（Ｃ）は、図１６（Ａ）及び図１６（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１６（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１４２】
また、図１６（Ｄ）は、図１６（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１６（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１４３】
ただし、図１６に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【０１４４】
図１７（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の信号駆動回路に適用することができる。
【０１４５】
図１７（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の信号回路に適用することができる。
【０１４６】
図１７（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１４７】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。
【０１４８】
【発明の効果】
本発明により、３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して、逆スタガ型のｎチャネル型ＴＦＴを有する画素ＴＦＴ部、及び保持容量を備えた液晶表示装置を実現することができる。
【０１４９】
また、保護膜を形成した場合においては、４回のフォトリソグラフィー工程により、４枚のフォトマスクを使用して、無機絶縁膜で保護された逆スタガ型のｎチャネル型ＴＦＴを有する画素ＴＦＴ部、及び保持容量を備えた液晶表示装置を実現することができる。
【図面の簡単な説明】
【図１】 本願発明の上面図を示す図。
【図２】 ＡＭ−ＬＣＤの作製工程を示す断面図。
【図３】 ＡＭ−ＬＣＤの作製工程を示す断面図。
【図４】 ＡＭ−ＬＣＤの作製工程を示す上面図。
【図５】 ＡＭ−ＬＣＤの作製工程を示す上面図。
【図６】 液晶表示装置の画素部と入力端子部の配置を説明する上面図。
【図７】 液晶表示装置の実装構造を示す断面図。
【図８】 ＡＭ−ＬＣＤの作製工程を示す断面図。
【図９】 入力端子部の上面図及び断面図。
【図１０】 製造装置の上面図。
【図１１】 製造装置の上面図。
【図１２】 液晶表示装置の実装を示す図。
【図１３】 液晶表示装置の実装構造を示す断面図。
【図１４】 アクティブマトリクス基板の構造断面図。
【図１５】 電子機器の一例を示す図。
【図１６】 電子機器の一例を示す図。
【図１７】 電子機器の一例を示す図。
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
従来より、画像表示装置として液晶表示装置が知られている。パッシブ型の液晶表示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０００５】
このようなアクティブマトリクス型の液晶表示装置の用途は広がっており、画面サイズの大面積化とともに高精細化や高開口率化や高信頼性の要求が高まっている。また、同時に生産性の向上や低コスト化の要求も高まっている。
【０００６】
従来では、３００℃以下の低温で大面積の基板上に形成可能であることから非晶質半導体膜として非晶質シリコン膜が好適に用いられている。また、非晶質半導体膜で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴが多く用いられている。
【０００７】
【発明が解決しようとする課題】
従来、アクティブマトリクス型の液晶表示装置は、写真蝕刻（フォトリソグラフィー）技術により、最低でも５枚以上のフォトマスクを使用してＴＦＴを基板上に作製していたため製造コストが大きかった。生産性を向上させ歩留まりを向上させるためには、工程数を削減することが有効な手段として考えられる。
【０００８】
具体的には、ＴＦＴの製造に要するフォトマスクの枚数を削減することが必要である。フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするフォトレジストパターンを基板上に形成するために用いる。
【０００９】
このフォトマスクを１枚使用することによって、レジスト塗布、プレベーク、露光、現像、ポストベークなどの工程と、その前後の工程において、被膜の成膜およびエッチングなどの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなり、問題となっていた。
【００１０】
また、基板が絶縁体であるために製造工程中における摩擦などによって静電気が発生していた。この静電気が発生すると基板上に設けられた配線の交差部でショートしたり、静電気によってＴＦＴが劣化または破壊されて液晶表示装置に表示欠陥や画質の劣化が生じていた。特に、製造工程で行われる液晶配向処理のラビング時に静電気が発生し問題となっていた。
【００１１】
本発明はこのような問題に答えるものであり、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現することを課題としている。
【００１２】
また、静電気によるＴＦＴの破壊やＴＦＴの特性劣化という問題点を解決しうる構造およびその作製方法を提供することを課題としている。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明では、まず、フォトマスク１枚目でゲート配線を形成する。
【００１４】
次いで、ゲート絶縁膜、ノンドープの非晶質シリコン膜（以下、ａ―Ｓｉ膜と呼ぶ）、ｎ型を付与する不純物元素を含む非晶質シリコン膜（以下、ｎ+ａ―Ｓｉ膜と呼ぶ）、及び導電膜を連続的に成膜する。
【００１５】
次いで、フォトマスク２枚目でゲート絶縁膜、ａ―Ｓｉ膜からなる活性層、ソース配線（ソース電極含む）及びドレイン電極をパターニング形成する。
【００１６】
その後、透明導電膜を成膜した後に、フォトマスク３枚目で透明導電膜からなる画素電極の形成を行い、さらにｎ+ａ―Ｓｉ膜からなるソース領域及びドレイン領域を形成すると同時にａ―Ｓｉ膜の一部を除去する。
【００１７】
このような構成とすることで、フォトリソグラフィー技術で使用するフォトマスクの数を３枚とすることができる。
【００１８】
また、ソース配線は画素電極と同じ材料である透明導電膜で覆い、基板全体を外部の静電気等から保護する構造とする。また、透明導電膜で保護回路を形成する構造としてもよい。このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による静電気の発生を防止することができる。特に、製造工程で行われる液晶配向処理のラビング時に発生する静電気からＴＦＴ等を保護することができる。
【００１９】
本明細書で開示する発明の構成は、ゲート配線と、ソース配線と、画素電極とを有する半導体装置であって、
絶縁表面上に形成されたゲート配線１０２と、
前記ゲート配線上に形成された絶縁膜１１０と、
前記絶縁膜上に形成された非晶質半導体膜１２２と、
前記非晶質半導体膜上に形成されたソース領域１２３及びドレイン領域１２４と、
前記ソース領域または前記ドレイン領域上に形成されたソース配線１２５または電極１２６と、
前記電極上に形成された画素電極１２７とを有し、
前記ドレイン領域１２４または前記ソース領域１２３の一つの端面は、前記絶縁膜１１０の端面、前記非晶質半導体膜１２２の端面、及び前記電極１２６の端面と概略一致することを特徴とする半導体装置である。
【００２０】
また、他の発明の構成は、ゲート配線と、ソース配線と、画素電極とを有する半導体装置であって、
絶縁表面上に形成されたゲート配線１０２と、
前記ゲート配線上に形成された絶縁膜１１０と、
前記絶縁膜上に形成された非晶質半導体膜１２２と、
前記非晶質半導体膜上に形成されたソース領域１２３及びドレイン領域１２４と、
前記ソース領域または前記ドレイン領域上に形成されたソース配線１２５または電極１２６と、
前記電極上に形成された画素電極１２７とを有し、
前記ドレイン領域１２４または前記ソース１２３領域の一つの端面は、前記絶縁膜１１０の端面、前記非晶質半導体膜１２２の端面及び前記電極１２６の端面と概略一致し、もう一つの端面は、前記画素電極１２７の端面及び前記電極１２６のもう一つの端面と概略一致することを特徴とする半導体装置である。
【００２１】
また、上記各構成において、前記ソース領域及び前記ドレイン領域は、ｎ型を付与する不純物元素を含む非晶質半導体膜からなることを特徴としている。
【００２２】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、及び前記ドレイン領域は、大気に曝されることなく連続的に形成されたことを特徴としている。
【００２３】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、または前記ドレイン領域は、スパッタ法により形成されたことを特徴としている。
【００２４】
また、上記各構成において、図２（Ｄ）に示したように、前記ソース領域１２３及び前記ドレイン領域１２４は、前記非晶質半導体膜１２２及び前記電極１２６と同一のマスクにより形成されたことを特徴としている。また、記ソース領域及び前記ドレイン領域は、前記ソース配線１２５と同一のマスクにより形成されたことを特徴としている。
【００２５】
また、上記各構成において、図２（Ｄ）に示したように、前記ソース領域１２３及び前記ドレイン領域１２４は、前記ソース配線１２５及び前記画素電極１２７と同一のマスクにより形成されたことを特徴としている。
【００２６】
また、上記各構成において、図２（Ｄ）のエッチング工程によって、前記非晶質半導体膜のうち、前記ソース領域及びドレイン領域と接する領域における膜厚は、前記ソース領域と接する領域と前記ドレイン領域と接する領域との間の領域における膜厚より厚い構成、即ちチャネルエッチ型のボトムゲート構造となっている。
【００２７】
また、上記構造を実現するための発明の構成は、第１のマスクを用いてゲート配線１０２を形成する第１工程と、
前記ゲート配線を覆う絶縁膜１０４を形成する第２工程と、
前記絶縁膜上に第１の非晶質半導体膜１０５を形成する第３工程と、
前記第１の非晶質半導体膜上にｎ型を付与する不純物元素を含む第２の非晶質半導体膜１０６を形成する第４工程と、
前記第２の非晶質半導体膜上に第１の導電膜１０７を形成する第５工程と、 第２のマスクを用いて前記絶縁膜１０４、前記第１の非晶質半導体膜１０５、第２の非晶質半導体膜１０６、及び前記第１の導電膜１０７を選択的に除去して配線１１６（ソース配線及び電極）を形成する第６工程と、
前記配線１１６（ソース配線及び電極）と接して重なる第２の導電膜１１８を形成する第７工程と、
第３のマスクを用いて前記第１の非晶質半導体膜１１２の一部、第２の非晶質半導体膜１１４、前記第１の導電膜１１６、及び前記第２の導電膜１１８を選択的に除去して、前記第２の非晶質半導体膜からなるソース領域１２３及びドレイン領域１２４と、前記第２の導電膜からなる画素電極１２７とを形成する第８工程と、を有することを特徴とする半導体装置の作製方法である。
【００２８】
また、上記構成において、前記第２工程から前記第５工程まで、大気に曝されることなく連続的に形成することを特徴としている。
【００２９】
また、上記各構成において、前記第２工程から前記第５工程まで、同一チャンバー内で連続的に形成することを特徴としている。
【００３０】
また、上記各構成において、前記絶縁膜は、スパッタ法あるいはプラズマＣＶＤ法により形成してもよい。
【００３１】
また、上記各構成において、前記第１の非晶質半導体膜は、スパッタ法あるいはプラズマＣＶＤ法により形成してもよい。
【００３２】
また、上記各構成において、前記第２の非晶質半導体膜は、スパッタ法あるいはプラズマＣＶＤ法により形成してもよい。
【００３３】
また、上記各構成において、前記第２の導電膜は、透明導電膜、あるいは反射性を有する導電膜であることを特徴としている。
【００３４】
【発明の実施の形態】
本願発明の実施形態について、以下に説明を行う。
【００３５】
図１は本発明のアクティブマトリクス基板の平面図の一例であり、ここでは簡略化のため、マトリクス状に配置された複数の画素のうちの１つの画素構成を示している。また、図２及び図３は作製工程を示す図である。
【００３６】
図１に示すように、このアクティブマトリクス基板は、互いに平行に配置された複数のゲート配線と、各ゲート配線に直交するソース配線を複数有している。
【００３７】
また、ゲート配線とソース配線とで囲まれた領域には透明導電膜からなる画素電極１２７が配置されている。また、この画素電極１２７と重ならないように、透明導電膜１２８がソース配線と重なっている。
【００３８】
さらに、画素電極１２７の下方で隣り合う２本のゲート配線の間には、ゲート配線１０２と平行に容量配線１０３が配置されている。この容量配線１０３は全画素に設けられており、図２（Ｂ）に示す絶縁膜１１１を誘電体として保持容量を形成している。
【００３９】
また、ゲート配線１０２とソース配線１２５の交差部近傍にはスイッチング素子としてのＴＦＴが設けられている。このＴＦＴは非晶質構造を有する半導体膜（以下、非晶質半導体膜と呼ぶ）で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴである。
【００４０】
また、このＴＦＴは、絶縁性基板上に順次、ゲート電極（ゲート配線１０２と一体形成された）と、ゲート絶縁膜と、ａ―Ｓｉ膜と、ｎ+ａ―Ｓｉ膜からなるソース領域及びドレイン領域と、ソース電極（ソース配線１２５と一体形成された）及び電極１２６（以下、ドレイン電極とも呼ぶ）とが積層形成されている。
【００４１】
また、ゲート配線のうちａ―Ｓｉ膜と重ならない領域においては、ゲート配線上にはゲート絶縁膜が存在していない。
【００４２】
従って、電極１２６と重なる画素電極１２７はゲート配線と重ならないように形成されている。
【００４３】
また、ゲート配線とソース配線の交差部においては、ショートしないようにソース配線端部の透明導電膜が除去されている。また、容量配線と画素電極とがショートしないように電極１１７の端部が除去されている。
【００４４】
また、ソース配線（ソース電極含む）及びドレイン電極１２６の下方には、絶縁性基板上に順次、ゲート絶縁膜と、ａ―Ｓｉ膜と、ｎ+ａ―Ｓｉ膜とが積層形成されている。
【００４５】
また、ａ―Ｓｉ膜のうち、ソース領域と接する領域とドレイン領域と接する領域との間の領域は、他の領域と比べ膜厚が薄くなっている。膜厚が薄くなったのは、ｎ+ａ―Ｓｉ膜をエッチングにより分離してソース領域とドレイン領域とを形成する際、ａ―Ｓｉ膜の一部が除去されたためである。また、このエッチングによって画素電極の端面、ドレイン電極の端面、及びドレイン領域の端面が一致している。
【００４６】
また、同様にソース電極を覆う透明導電膜の端面、ソース領域の端面、及びソース配線の端面が一致している。
【００４７】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００４８】
【実施例】
［実施例１］
図１〜図６、及び図９を用いて本発明の実施例を説明する。本実施例は液晶表示装置の作製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で形成し、該ＴＦＴに接続する保持容量を作製する方法について工程に従って詳細に説明する。また、同図には該基板の端部に設けられ、他の基板に設けた回路の配線と電気的に接続するための入力端子部の作製工程を同時に示す。
【００４９】
図２（Ａ）において、透光性を有する基板１００にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。その他に、石英基板、プラスチック基板などの透光性基板を使用することもできる。
【００５０】
次いで、導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極を含むゲート配線１０２、容量配線１０３、及び端子１０１）を形成する。このとき少なくともゲート電極１０２の端部にテーパー部が形成されるようにエッチングする。この段階での上面図を図４に示した。
【００５１】
ゲート電極を含むゲート配線１０２と容量配線１０３、端子部の端子１０１は、アルミニウム（Ａｌ）などの低抵抗導電性材料で形成することが望ましいが、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）から選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜、または前記元素を成分とする窒化物で形成する。また、Ｔｉ、Ｓｉ、Ｃｒ、Ｎｄ等の耐熱性導電性材料と組み合わせて形成した場合、平坦性が向上するため好ましい。また、このような耐熱性導電性材料のみ、例えばＭｏとＷを組み合わせて形成しても良い。
【００５２】
液晶表示装置を実現するためには、ゲート電極およびゲート配線は耐熱性導電性材料と低抵抗導電性材料とを組み合わせて形成することが望ましい。この時の適した組み合わせを説明する。
【００５３】
画面サイズが５型程度までなら耐熱性導電性材料の窒化物から成る導電層（Ａ）と耐熱性導電性材料から成る導電層（Ｂ）とを積層したニ層構造とする。導電層（Ｂ）はＡｌ、Ｔａ、Ｔｉ、Ｗ、Ｎｄ、Ｃｒから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜で形成すれば良く、導電層（Ａ）は窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、窒化チタン（ＴｉＮ）膜などで形成する。例えば、導電層（Ａ）としてＣｒ、導電層（Ｂ）としてＮｄを含有するＡｌとを積層したニ層構造とすることが好ましい。導電層（Ａ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とする。
【００５４】
一方、大画面に適用するには耐熱性導電性材料から成る導電層（Ａ）と低抵抗導電性材料から成る導電層（Ｂ）と耐熱性導電性材料から成る導電層（Ｃ）とを積層した三層構造とすることが好ましい。低抵抗導電性材料から成る導電層（Ｂ）は、アルミニウム（Ａｌ）を成分とする材料で形成し、純Ａｌの他に、０．０１〜５atomic％のスカンジウム（Ｓｃ）、Ｔｉ、Ｎｄ、シリコン（Ｓｉ）等を含有するＡｌを使用する。導電層（Ｃ）は導電層（Ｂ）のＡｌにヒロックが発生するのを防ぐ効果がある。導電層（Ａ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とし、導電層（Ｃ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とする。本実施例では、Ｔｉをターゲットとしたスパッタ法により導電層（Ａ）をＴｉ膜で５０ｎｍの厚さに形成し、Ａｌをターゲットとしたスパッタ法により導電層（Ｂ）をＡｌ膜で２００ｎｍの厚さに形成し、Ｔｉをターゲットとしたスパッタ法により導電層（Ｃ）をＴｉ膜で５０ｎｍの厚さに形成した。
【００５５】
次いで、絶縁膜１０４を全面に成膜する。絶縁膜１０４はスパッタ法を用い、膜厚を５０〜２００ｎｍとする。
【００５６】
例えば、絶縁膜１０４として窒化シリコン膜を用い、１５０ｎｍの厚さで形成する。勿論、ゲート絶縁膜はこのような窒化シリコン膜に限定されるものでなく、酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。例えば、下層を窒化シリコン膜とし、上層を酸化シリコン膜とする積層構造としても良い。
【００５７】
次に、絶縁膜１０４上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さで非晶質半導体膜１０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する（図示せず）。代表的には、シリコンのターゲットを用いたスパッタ法で非晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの厚さに形成する。その他、この非晶質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用することも可能である。
【００５８】
次に、一導電型の不純物元素を含有する半導体膜１０６として、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を２０〜８０ｎｍの厚さで形成する。ｎ型を付与する不純物元素を含む非晶質半導体膜１０６は、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する。代表的には、ｎ+ａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにリン（Ｐ）が添加されたシリコンターゲットを用いて成膜する。あるいは、シリコンターゲットを用い、リンを含む雰囲気中でスパッタリングを行い成膜してもよい。或いは、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を水素化微結晶シリコン膜（μｃ−Ｓｉ：Ｈ）で形成しても良い。
【００５９】
次に、導電性の金属膜１０７をスパッタ法や真空蒸着法で形成する。導電性の金属膜１０７の材料としては、ｎ+ａ―Ｓｉ膜１０６とオーミックコンタクトのとれる金属材料であれば特に限定されず、Ａｌ、Ｃｒ、Ｔａ、Ｔｉから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。ただし、導電性の金属膜１０７は後のエッチング工程で端子及びゲート配線と十分な選択比を有するものを選ぶ必要がある。本実施例ではスパッタ法を用い、金属膜１０７として、３００〜６００ｎｍの厚さでＣｒ膜を形成した（図２（Ａ））。
【００６０】
絶縁膜１０４、非晶質半導体膜１０５、一導電型の不純物元素を含有する半導体膜１０６、及び導電性の金属膜１０７はいずれも公知の方法で作製するものであり、プラズマＣＶＤ法やスパッタ法で作製することができる。本実施例では、スパッタ法を用い、ターゲット及びスパッタガスを適宣切り替えることにより連続的に形成した。この時、スパッタ装置において、同一の反応室または複数の反応室を用い、これらの膜を大気に曝すことなく連続して積層させることが好ましい。このように、大気に曝さないことで不純物の混入を防止することができる。
【００６１】
次に、第２のフォトリソグラフィー工程を行い、レジストマスク１０８、１０９を形成し、エッチングにより不要な部分を除去して絶縁膜１１０、１１１、配線及び電極（ソース配線）を形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。第２のフォトリソグラフィー工程により、絶縁膜１０４、非晶質半導体膜１０５、一導電型の不純物元素を含有する半導体膜１０６、及び導電性の金属膜１０７がエッチングされ、画素ＴＦＴ部においては、絶縁膜１１０、非晶質半導体膜１１２、一導電型の不純物元素を含有する半導体膜１１４、及び導電性の金属膜１１６を形成する。よって、これらの膜の端面は概略一致する。また、容量部においては、絶縁膜１１１、非晶質半導体膜１１３、一導電型の不純物元素を含有する半導体膜１１５、及び導電性の金属膜１１７を形成する。同様に、これらの膜の端面は一致する。
【００６２】
また、上記第２のフォトリソグラフィー工程により、端子部においては、端子１０１のみを残してエッチングする。また、他の配線との交差部のみを残してゲート配線上の絶縁膜を除去する。このため、端子１０１やゲート配線の材料と絶縁膜は、十分な選択比を有するものを選ぶ必要があり、さらに端子の材料と導電性の金属膜も十分な選択比を有するものを選ぶ必要がある。即ち、端子及びゲート配線の材料と導電性の金属膜とは異なる材料を選択する必要がある。本実施例ではドライエッチングにより、Ｃｌ2とＯ2の混合ガスを用いて金属膜１０７をエッチングし、反応ガスをＣＦ4とＯ2の混合ガスに代えて一導電型の不純物元素を含有する半導体膜１０６、非晶質半導体膜１０５、絶縁膜１０４を選択的に除去した（図２（Ｂ））。
【００６３】
次に、レジストマスク１０８を除去した後、全面に透明導電膜１１８を成膜する（図２（Ｃ））。また、この時の上面図を図５に示す。ただし、簡略化のため図５では全面に成膜された透明導電膜１１８は図示していない。
【００６４】
この透明導電膜１１８の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯと比較して熱安定性にも優れているので、接触する電極１１６をＡｌ膜で形成しても腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００６５】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク１１９、１２０、１２１を形成し、エッチングにより不要な部分を除去して非晶質半導体膜１２２、ソース領域１２３及びドレイン領域１２４、ソース電極１２５及びドレイン電極１２６、画素電極１２７を形成する（図２（Ｄ））。
【００６６】
この第３のフォトリソグラフィー工程は、透明導電膜１１８をパターニングすると同時に、導電性を有する金属膜１１６とｎ+ａ―Ｓｉ膜１１４と非晶質半導体膜１１２の一部をエッチングにより除去して開孔を形成する。本実施例では、まず、ＩＴＯからなる画素電極を硝酸と塩酸の混合溶液または塩化系第２鉄系の溶液を用いたウエットエッチングにより選択的に除去し、ウエットエッチングにより導電性を有する金属膜１１６を除去した後、ドライエッチングによりｎ+ａ―Ｓｉ膜１１４と非晶質半導体膜１１２の一部をエッチングした。なお、本実施例では、ウエットエッチングとドライエッチングとを用いたが、実施者が反応ガスを適宜選択してドライエッチングのみで行ってもよいし、実施者が反応溶液を適宜選択してウエットエッチングのみで行ってもよい。
【００６７】
また、開孔の底部は非晶質半導体膜に達しており、凹部を有する非晶質半導体膜１１４が形成される。この開孔によって導電性を有する金属膜１１６はソース電極１２５とドレイン電極１２６に分離され、ｎ+ａ―Ｓｉ膜１１４はソース領域１２３とドレイン領域１２４に分離される。また、ソース電極１２５と接する透明導電膜１２８は、ソース配線を覆い、後の製造工程、特にラビング処理で生じる静電気を防止する役目を果たす。本実施例では、ソース配線上に透明導電膜１２８を形成した例を示したが、上記ＩＴＯ膜のエッチングの際に透明導電膜１２８を除去してもよい。また、上記ＩＴＯ膜のエッチングの際に上記ＩＴＯ膜を利用して静電気から保護するための回路を形成してもよい。
【００６８】
また、図示しないが、上記第３のフォトリソグラフィー工程によりゲート配線上に形成された透明導電膜を選択的に除去するため、ゲート配線は、非晶質半導体膜や金属膜１１６と選択比が必要となる。ただし、ゲート配線端子部には部分的に透明導電膜を残す。
【００６９】
次に、レジストマスク１１９〜１２１を除去した。この状態の断面図を図３（Ａ）に示した。なお、図１は１つの画素の上面図であり、Ａ−Ａ'線 及びＢ−Ｂ'線に沿った断面図がそれぞれ図３（Ａ）に相当する。
【００７０】
また、図９（Ａ）は、この状態のゲート配線端子部５０１、及びソース配線端子部５０２の上面図をそれぞれ図示している。なお、図１〜図３と対応する箇所には同じ符号を用いている。また、図９（Ｂ）は図９（Ａ）中のＥ−Ｅ'線 及びＦ−Ｆ'線に沿った断面図に相当する。図９（Ａ）において、透明導電膜からなる５０３は入力端子として機能する接続用の電極である。また、図９（Ｂ）において、５０４は絶縁膜（１１０から延在する）、５０５は非晶質半導体膜（１２２から延在する）、５０６はｎ+ａ―Ｓｉ膜（１２３から延在する）である。
【００７１】
なお、容量部においては、絶縁膜１１１を誘電体として、容量配線１０３と金属膜１１７（あるいはｎ+ａ―Ｓｉ膜１１５あるいは半導体膜）とで保持容量が形成される。
【００７２】
こうして３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して、逆スタガ型のｎチャネル型ＴＦＴ２０１を有する画素ＴＦＴ部、保持容量２０２を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の液晶表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００７３】
次に、アクティブマトリクス基板の画素部のみに配向膜１３０を選択的に形成する。配向膜１３０を選択的に形成する方法としては、スクリーン印刷法を用いてもよいし、配向膜を塗布後、シャドーマスクを用いてレジストマスクを形成して除去する方法を用いてもよい。通常、液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。
【００７４】
次に、配向膜１３０にラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。
【００７５】
次いで、アクティブマトリクス基板と、対向電極１３２と配向膜１３１とが設けられた対向基板１３３とをスペーサで基板間隔を保持しながらシール剤により貼り合わせた後、アクティブマトリクス基板と対向基板の間に液晶材料１３４を注入する。液晶材料１３４は公知のものを適用すれば良く代表的にはＴＮ液晶を用いる。液晶材料を注入した後、注入口は樹脂材料で封止する。
【００７６】
次に、端子部の端子１０１にフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）を接続する。ＦＰＣはポリイミドなどの有機樹脂フィルム１３８に銅配線１３７が形成されていて、異方性導電性接着剤で透明導電膜からなる入力端子１２９（図９中の５０３に相当する）と接続する。異方性導電性接着剤は接着剤１３５と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子１３６により構成され、この粒子１３６が入力端子１２９と銅配線１３７とに接触することによりこの部分で電気的な接触が形成される。さらに、この部分の機械的強度を高めるために樹脂層１３９を設ける（図３（Ｂ））。
【００７７】
図６はアクティブマトリクス基板の画素部と端子部の配置を説明する図である。基板２１０上には画素部２１１が設けられ、画素部にはゲート配線２０８とソース配線２０７が交差して形成され、これに接続するｎチャネル型ＴＦＴ２０１が各画素に対応して設けられている。ｎチャネル型ＴＦＴ２０１のドレイン側には画素電極１２７及び保持容量２０２が接続し、保持容量２０２のもう一方の端子は容量配線２０９に接続している。ｎチャネル型ＴＦＴ２０１と保持容量２０２の構造は図３（Ａ）で示すｎチャネル型ＴＦＴ２０１と保持容量２０２と同じものとする。
【００７８】
基板の一方の端部には、走査信号を入力する入力端子部２０５が形成され、接続配線２０６によってゲート配線２０８に接続している。また、他の端部には画像信号を入力する入力端子部２０３が形成され、接続配線２０４によってソース配線２０７に接続している。ゲート配線２０８、ソース配線２０７、容量配線２０９は画素密度に応じて複数本設けられるものであり、その本数は前述の如くである。また、画像信号を入力する入力端子部２１２と接続配線２１３を設け、入力端子部２０３と交互にソース配線と接続させても良い。入力端子部２０３、２０５、２１２はそれぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【００７９】
［実施例２］
図７は液晶表示装置の実装方法の一例である。液晶表示装置は、ＴＦＴが作製された基板３０１の端部には、入力端子部３０２が形成されこれは実施例１で示したようにゲート配線と同じ材料で形成される端子３０３で形成される。そして対向基板３０４とスペーサ３０６を内包するシール剤３０５により貼り合わされ、さらに偏光板３０７、３０８が設けられている。そして、スペーサ３２２によって筐体３２１に固定される。
【００８０】
なお、実施例１により得られる非晶質シリコン膜で活性層を形成したＴＦＴは、電界効果移動度が小さく１cm2/Vsec程度しか得られていない。そのために、画像表示を行うための駆動回路はＬＳＩチップで形成され、ＴＡＢ（tape automated bonding）方式やＣＯＧ（chip on glass）方式で実装されている。本実施例では、ＬＳＩチップ３１３に駆動回路を形成し、ＴＡＢ方式で実装する例を示す。これにはフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）が用いられ、ＦＰＣはポリイミドなどの有機樹脂フィルム３０９に銅配線３１０が形成されていて、異方性導電性接着剤で入力端子３０２と接続する。入力端子は配線３０３上に接して設けられた透明導電膜である。異方性導電性接着剤は接着剤３１１と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子３１２により構成され、この粒子３１２が入力端子３０２と銅配線３１０とに接触することにより、この部分で電気的な接触が形成される。そしてこの部分の機械的強度を高めるために樹脂層３１８が設けられている。
【００８１】
ＬＳＩチップ３１３はバンプ３１４で銅配線３１０に接続し、樹脂材料３１５で封止されている。そして銅配線３１０は接続端子３１６でその他の信号処理回路、増幅回路、電源回路などが形成されたプリント基板３１７に接続されている。そして、透過型の液晶表示装置では対向基板３０４に光源３１９と光導光体３２０が設けられてバックライトとして使用される。
【００８２】
［実施例３］
本実施例では、保護膜を形成した例を図６に示す。なお、本実施例は、実施例１の図２（Ｄ）の状態まで同一であるので異なる点について以下に説明する。また、図２（Ｄ）に対応する箇所は同一の符号を用いた。
【００８３】
まず、実施例１に従って図２（Ｄ）の状態を得た後、薄い無機絶縁膜を全面に形成する。この薄い無機絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの無機絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。
【００８４】
次いで、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して、画素ＴＦＴ部においては絶縁膜４０２、端子部においては無機絶縁膜４０１をそれぞれ形成する。この無機絶縁膜４０１、４０２は、パッシベーション膜として機能する。また、端子部においては、第４のフォトリソグラフィー工程により薄い無機絶縁膜４０１を除去して、端子部の端子１０１を露呈させる。
【００８５】
こうして本実施例では、４回のフォトリソグラフィー工程により、４枚のフォトマスクを使用して、無機絶縁膜で保護された逆スタガ型のｎチャネル型ＴＦＴ、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置し、画素部を構成することによりアクティブマトリクス型の液晶表示装置を作製するための一方の基板とすることができる。
【００８６】
なお、本実施例は、実施例１または実施例２の構成と自由に組み合わせることが可能である。
【００８７】
［実施例４］
実施例１では、絶縁膜、非晶質半導体膜、ｎ型を付与する不純物元素を含む非晶質半導体膜、及び金属膜をスパッタ法で積層形成した例を示したが、本実施例では、プラズマＣＶＤ法を用いた例を示す。
【００８８】
本実施例では、絶縁膜、非晶質半導体膜、及びｎ型を付与する不純物元素を含む非晶質半導体膜をプラズマＣＶＤ法で形成した。
【００８９】
本実施例では、絶縁膜として酸化窒化シリコン膜を用い、プラズマＣＶＤ法により１５０ｎｍの厚さで形成する。この時、プラズマＣＶＤ装置において、電源周波数１３〜７０ＭＨｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電源周波数２７〜６０ＭＨｚを使うことにより緻密な絶縁膜を形成することができ、ゲート絶縁膜としての耐圧を高めることができる。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているので、この用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜、窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。また、下層を窒化シリコン膜とし、上層を酸化シリコン膜とする積層構造としても良い。
【００９０】
例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度２５０〜３５０℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後３００〜４００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００９１】
また、非晶質半導体膜として、代表的には、プラズマＣＶＤ法で水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜を１００ｎｍの厚さに形成する。この時、プラズマＣＶＤ装置において、電源周波数１３〜７０ＭＨｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電源周波数２７〜６０ＭＨｚを使うことにより成膜速度を向上することが可能となり、成膜された膜は、欠陥密度の少ないａ−Ｓｉ膜となるため好ましい。その他、この非晶質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用することも可能である。
【００９２】
また、上記絶縁膜及び上記非晶質半導体膜のプラズマＣＶＤ法による成膜において、１００〜１００ｋＨｚのパルス変調放電を行えば、プラズマＣＶＤ法の気相反応によるパーティクルの発生を防ぐことができ、成膜においてピンホールの発生を防ぐことができるため好ましい。
【００９３】
また、本実施例では、一導電型の不純物元素を含有する半導体膜として、ｎ型を付与する不純物元素を含む非晶質半導体膜を２０〜８０ｎｍの厚さで形成する。例えば、ｎ型のａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにシラン（ＳｉＨ4）に対して０．１〜５％の濃度でフォスフィン（ＰＨ3）を添加する。或いは、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を水素化微結晶シリコン膜（μｃ−Ｓｉ：Ｈ）で形成しても良い。
【００９４】
これらの膜は、反応ガスを適宣切り替えることにより、連続的に形成することができる。また、プラズマＣＶＤ装置において、同一の反応室または複数の反応室を用い、これらの膜を大気に曝すことなく連続して積層させることもできる。このように、大気に曝さないで連続成膜することで非晶質半導体膜への不純物の混入を防止することができる。
【００９５】
なお、本実施例は、実施例２と組み合わせることが可能である。
【００９６】
［実施例５］
実施例１または実施例４では、絶縁膜、非晶質半導体膜、ｎ+ａ−Ｓｉ膜、金属膜を順次、連続的に積層する例を示した。このように連続的に成膜する場合において使用する複数のチャンバーを備えた装置の一例を図１０に示した。
【００９７】
図１０に本実施例で示す装置（連続成膜システム）の上面からみた概要を示す。図１０において、１０〜１５が気密性を有するチャンバーである。各チャンバーには、真空排気ポンプ、不活性ガス導入系が配置されている。
【００９８】
１０、１５で示されるチャンバーは、試料（処理基板）３０をシステムに搬入するためのロードロック室である。１１は絶縁膜１０４を成膜するための第１のチャンバーである。１２は非晶質半導体膜１０５を成膜するための第２のチャンバーである。１３はｎ型を付与する非晶質半導体膜１０６を成膜するための第３のチャンバーである。１４は金属膜１０７を成膜するための第４のチャンバーである。また、２０は各チャンバーに対して共通に配置された試料の共通室である。
【００９９】
以下に動作の一例を示す。
【０１００】
最初、全てのチャンバーは、一度高真空状態に真空引きされた後、さらに不活性ガス、ここでは窒素によりパージされている状態（常圧）とする。また、全てのゲート弁２２〜２７を閉鎖した状態とする。
【０１０１】
まず、処理基板は多数枚が収納されたカセット２８ごとロードロック室１０に搬入される。カセットの搬入後、図示しないロードロック室の扉を閉鎖する。この状態において、ゲート弁２２を開けてカセットから処理基板３０を１枚取り出し、ロボットアーム２１によって共通室２０に取り出す。この際、共通室において位置合わせが行われる。なお、この基板３０は実施例１に従って得られた配線１０１、１０２、１０３が形成されたものを用いた。
【０１０２】
ここでゲート弁２２を閉鎖し、次いでゲート弁２３を開ける。そして第１のチャンバー１１へ処理基板３０を移送する。第１のチャンバー内では１５０℃から３００℃の温度で成膜処理を行い、絶縁膜１０４を得る。なお、絶縁膜としては、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、またはこれらの積層膜等を使用することができる。本実施例では単層の窒化珪素膜を採用しているが、二層または三層以上の積層構造としてもよい。なお、ここではプラズマＣＶＤ法が可能なチャンバーを用いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いても良い。
【０１０３】
絶縁膜の成膜終了後、処理基板はロボットアームによって共通室に引き出され、第２のチャンバー１２に移送される。第２のチャンバー内では第１のチャンバーと同様に１５０℃〜３００℃の温度で成膜処理を行い、プラズマＣＶＤ法で非晶質半導体膜１０５を得る。なお、非晶質半導体膜としては、微結晶半導体膜、非晶質ゲルマニウム膜、非晶質シリコンゲルマニウム膜、またはこれらの積層膜等を使用することができる。また、非晶質半導体膜の形成温度を３５０℃〜５００℃として水素濃度を低減するための熱処理を省略してもよい。なお、ここではプラズマＣＶＤ法が可能なチャンバーを用いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いても良い。
【０１０４】
非晶質半導体膜の成膜終了後、処理基板は共通室に引き出され、第３のチャンバー１３に移送される。第３のチャンバー内では第２のチャンバーと同様に１５０℃〜３００℃の温度で成膜処理を行い、プラズマＣＶＤ法でｎ型を付与する不純物元素（ＰまたはＡｓ）を含む非晶質半導体膜１０６を得る。なお、ここではプラズマＣＶＤ法が可能なチャンバーを用いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いても良い。
【０１０５】
ｎ型を付与する不純物元素を含む非晶質半導体膜の成膜終了後、処理基板は共通室に引き出され、第４のチャンバー１４に移送される。第４のチャンバー内では金属ターゲットを用いたスパッタ法で金属膜１０７を得る。
【０１０６】
このようにして四層が連続的に成膜された被処理基板はロボットアームによってロードロック室１５に移送されカセット２９に収納される。
【０１０７】
なお、図１０に示した装置は一例に過ぎないことはいうまでもない。また、本実施例は実施例１乃至４のいずれか一と自由に組み合わせることが必要である。
【０１０８】
［実施例６］
実施例５では、複数のチャンバーを用いて連続的に積層する例を示したが、本実施例では図１１に示した装置を用いて一つのチャンバー内で高真空を保ったまま連続的に積層した。
【０１０９】
本実施例では図１１に示した装置システムを用いた。図１１において、４０は処理基板、５０は共通室、４４、４６はロードロック室、４５はチャンバー、４２、４３はカセットである。本実施例では基板搬送時に生じる汚染を防ぐために同一チャンバーで積層形成した。
【０１１０】
本実施例は実施例１乃至４のいずれか一と自由に組み合わせることができる。
【０１１１】
ただし、実施例１に適用する場合には、チャンバー４５に複数のターゲットを用意し、順次、反応ガスを入れ替えて絶縁膜１０４、非晶質半導体膜１０５、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６、金属膜１０７を積層形成すればよい。
【０１１２】
ただし、実施例３に適用する場合には、順次、反応ガスを入れ替えて絶縁膜１０４、非晶質半導体膜１０５、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を積層形成すればよい。
【０１１３】
［実施例７］
実施例１では、ｎ+ａ―Ｓｉ膜をスパッタ法で形成した例を示したが、本実施例では、プラズマＣＶＤ法で形成する例を示す。なお、本実施例はｎ+ａ―Ｓｉ膜の形成方法以外は実施例１と同一であるため異なる点についてのみ以下に述べる。
【０１１４】
プラズマＣＶＤ法を用い、反応ガスとしてシラン（ＳｉＨ4）に対して０．１〜５％の濃度でフォスフィン（ＰＨ3）を添加すれば、ｎ+ａ―Ｓｉ膜を得ることができる。
【０１１５】
［実施例８］
実施例７では、ｎ+ａ―Ｓｉ膜をプラズマＣＶＤ法で形成した例を示したが、本実施例では、ｎ型を付与する不純物元素を含む微結晶半導体膜を用いた例を示す。
【０１１６】
形成温度を８０〜３００℃、好ましくは１４０〜２００℃とし、水素で希釈したシランガス（ＳｉＨ4：Ｈ2＝１：１０〜１００）とフォスフィン（ＰＨ3）との混合ガスを反応ガスとし、ガス圧を０．１〜１０Ｔｏｒｒ、放電電力を１０〜３００ｍＷ／ｃｍ2とすることで微結晶珪素膜を得ることができる。また、この微結晶珪素膜成膜後にリンをプラズマドーピングして形成してもよい。
【０１１７】
［実施例９］
図１２はＣＯＧ方式を用いて、液晶表示装置の組み立てる様子を模式的に示す図である。第１の基板には画素領域８０３、外部入出力端子８０４、接続配線８０５が形成されている。点線で囲まれた領域は、走査線側のＩＣチップ貼り合わせ領域８０１とデータ線側のＩＣチップ貼り合わせ領域８０２である。第２の基板８０８には対向電極８０９が形成され、シール材８１０で第１の基板８００と貼り合わせる。シール材８１０の内側には液晶が封入され液晶層８１１を形成する。第１の基板と第２の基板とは所定の間隔を持って貼り合わせるが、ネマチック液晶の場合には３〜８μｍ、スメチック液晶の場合には１〜４μｍとする。
【０１１８】
ＩＣチップ８０６、８０７は、データ線側と走査線側とで回路構成が異なる。ＩＣチップは第１の基板に実装する。外部入出力端子８０４には、外部から電源及び制御信号を入力するためのＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）８１２を貼り付ける。ＦＰＣ８１２の接着強度を高めるために補強板８１３を設けても良い。こうして液晶表示装置を完成させることができる。ＩＣチップは第１の基板に実装する前に電気検査を行えば液晶表示装置の最終工程での歩留まりを向上させることができ、また、信頼性を高めることができる。
【０１１９】
また、ＩＣチップを第１の基板上に実装する方法は、異方性導電材を用いた接続方法やワイヤボンディング方式などを採用することができる。図１３にその一例を示す。図１３（Ａ）は第１の基板９０１にＩＣチップ９０８が異方性導電材を用いて実装する例を示している。第１の基板９０１上には画素領域９０２、引出線９０６、接続配線及び入出力端子９０７が設けられている。第２の基板はシール材９０４で第１の基板９０１と接着されており、その間に液晶層９０５が設けられている。
【０１２０】
また、接続配線及び入出力端子９０７の一方の端にはＦＰＣ９１２が異方性導電材で接着されている。異方性導電材は樹脂９１５と表面にＡｕなどがメッキされた数十〜数百μｍ径の導電性粒子９１４から成り、導電性粒子９１４により接続配線及び入出力端子９０７とＦＰＣ９１２に形成された配線９１３とが電気的に接続されている。ＩＣチップ９０８も同様に異方性導電材で第１の基板に接着され、樹脂９１１中に混入された導電性粒子９１０により、ＩＣチップ９０８に設けられた入出力端子９０９と引出線９０６または接続配線及び入出力端子９０７と電気的に接続されている。
【０１２１】
また、図１３（Ｂ）で示すように第１の基板にＩＣチップを接着材９１６で固定して、Ａｕワイヤ９１７によりスティックドライバの入出力端子と引出線または接続配線とを接続しても良い。そして樹脂９１８で封止する。
【０１２２】
ＩＣチップの実装方法は図１２及び図１３を基にした方法に限定されるものではなく、ここで説明した以外にも公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることが可能である。
【０１２３】
本実施例は実施例１と組み合わせることが可能である。
【０１２４】
［実施例１０］
実施例１では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法を示したが、本実施例では図１４を用い、反射型の液晶表示装置に適用する例について示す。
【０１２５】
まず、実施例１と同様にして、図２（Ｂ）に示す工程までを行う。そして、有機樹脂膜からなる層間絶縁膜を形成する。次いで、層間絶縁膜の凹凸化処理を行い凹凸部を有する層間絶縁膜６０１を形成する。この凹凸化処理としては、ファイバーやスペーサを含む有機樹脂膜を塗布する方法を用いてもよいし、マスクを使用して有機樹脂膜を部分的にエッチングして形成する方法を用いてもよいし、マスクを使用して感光性樹脂をエッチングして円柱状とした後、加熱してリフローを施して形成する方法を用いてもよい。
【０１２６】
次いで、層間絶縁膜６０１に第３のフォトリソグラフィー工程によりソース配線及びドレイン電極に達するコンタクトホールを形成する。また、同工程で保持容量を形成するために電極に達するコンタクトホールを形成するとともに、端子部上の層間絶縁膜を除去する。
【０１２７】
次いで、反射性を有する導電膜（Ａｌ、Ａｇ等）を形成する。
【０１２８】
そして、第４のフォトリソグラフィー工程によりレジストマスクパターンを形成し、エッチングによって反射性を有する導電膜からなる画素電極６０２を形成する。こうして形成された画素電極６０２は凹凸部を有しており、光を散乱させることができ鏡面化を防止することができる。また、同時にソース電極に達する引き出し配線６０３を形成する。
【０１２９】
その後の工程は、実施例１と同様であるので省略する。こうして４回のフォトリソグラフィー工程により、４枚のフォトマスクを使用して反射型の液晶表示装置に対応したアクティブマトリクス基板を作製することができる。
【０１３０】
また、本実施例は実施例２または実施例３と組み合わせることが可能である。
【０１３１】
［実施例１１］
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１３２】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１５、図１６及び図１７に示す。
【０１３３】
図１５（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の信号駆動回路に適用することができる。
【０１３４】
図１５（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の信号駆動回路に適用することができる。
【０１３５】
図１５（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の信号駆動回路に適用できる。
【０１３６】
図１５（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の信号駆動回路に適用することができる。
【０１３７】
図１５（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号駆動回路に適用することができる。
【０１３８】
図１５（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号駆動回路に適用することができる。
【０１３９】
図１６（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号駆動回路に適用することができる。
【０１４０】
図１６（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号駆動回路に適用することができる。
【０１４１】
なお、図１６（Ｃ）は、図１６（Ａ）及び図１６（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１６（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１４２】
また、図１６（Ｄ）は、図１６（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１６（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１４３】
ただし、図１６に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【０１４４】
図１７（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の信号駆動回路に適用することができる。
【０１４５】
図１７（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の信号回路に適用することができる。
【０１４６】
図１７（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１４７】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。
【０１４８】
【発明の効果】
本発明により、３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して、逆スタガ型のｎチャネル型ＴＦＴを有する画素ＴＦＴ部、及び保持容量を備えた液晶表示装置を実現することができる。
【０１４９】
また、保護膜を形成した場合においては、４回のフォトリソグラフィー工程により、４枚のフォトマスクを使用して、無機絶縁膜で保護された逆スタガ型のｎチャネル型ＴＦＴを有する画素ＴＦＴ部、及び保持容量を備えた液晶表示装置を実現することができる。
【図面の簡単な説明】
【図１】 本願発明の上面図を示す図。
【図２】 ＡＭ−ＬＣＤの作製工程を示す断面図。
【図３】 ＡＭ−ＬＣＤの作製工程を示す断面図。
【図４】 ＡＭ−ＬＣＤの作製工程を示す上面図。
【図５】 ＡＭ−ＬＣＤの作製工程を示す上面図。
【図６】 液晶表示装置の画素部と入力端子部の配置を説明する上面図。
【図７】 液晶表示装置の実装構造を示す断面図。
【図８】 ＡＭ−ＬＣＤの作製工程を示す断面図。
【図９】 入力端子部の上面図及び断面図。
【図１０】 製造装置の上面図。
【図１１】 製造装置の上面図。
【図１２】 液晶表示装置の実装を示す図。
【図１３】 液晶表示装置の実装構造を示す断面図。
【図１４】 アクティブマトリクス基板の構造断面図。
【図１５】 電子機器の一例を示す図。
【図１６】 電子機器の一例を示す図。
【図１７】 電子機器の一例を示す図。
Claims (5)
- ゲート電極とソース領域とドレイン領域とを有する薄膜トランジスタと、前記ゲート電極に電気的に接続されたゲート配線と、前記ソース領域に電気的に接続されたソース配線と、前記ドレイン領域に電気的に接続された画素電極と、を同一の基板の上に形成するとともに、前記ソース配線と前記ゲート配線とを交差するように形成する半導体装置の作製方法であって、
前記基板の上に第１の導電膜を形成し、
第１のマスクを用いて前記第１の導電膜をエッチングすることによって、前記ゲート電極及び前記ゲート配線を形成し、
第１のマスクを除去し、
前記基板と前記ゲート配線と前記ゲート電極との上に、絶縁膜と、第１の半導体膜と、一導電型の不純物を含有する第２の半導体膜と、第２の導電膜と、が順次形成された積層構造を有する第１の積層膜を形成し、
第２のマスクを用いて前記第１の積層膜をエッチングすることによって、前記絶縁膜と前記第１の半導体膜と前記第２の半導体膜と第２の導電膜とが順次形成された積層構造を有し且つ前記薄膜トランジスタとなる前記第２の積層膜と、前記絶縁膜と前記第１の半導体膜と前記第２の半導体膜と第２の導電膜とが順次形成された積層構造を有し且つ前記ソース配線となる第３の積層膜と、を形成し、
第２のマスクを除去し、
前記第２の積層膜と前記第３の積層膜との上に、第３の導電膜を形成し、
第３のマスクを用いて前記第３の導電膜をエッチングすることによって、前記画素電極を形成するとともに、第１の領域及び第２の領域を露出させ、
前記第１の領域及び前記第２の領域の、前記第２の導電膜と前記第２の半導体膜とを除去することによって、前記薄膜トランジスタ及び前記ソース配線とを形成し、
前記第１の領域とは、前記第２の積層膜の一部であって、前記ソース領域と前記ドレイン領域の間の領域であり、
前記第２の領域とは、前記第３の積層膜の一部であって、前記ソース配線と前記ゲート配線とが交差する位置における前記ソース配線の端部であることを特徴とする半導体装置の作製方法。 - ゲート電極とソース領域とドレイン領域とを有する薄膜トランジスタと、前記ゲート電極に電気的に接続されたゲート配線と、前記ソース領域に電気的に接続されたソース配線と、前記ドレイン領域に電気的に接続された画素電極と、を同一の基板の上に形成するとともに、前記ソース配線と前記ゲート配線とを交差するように形成する半導体装置の作製方法であって、
前記基板の上に第１の導電膜を形成し、
第１のマスクを用いて前記第１の導電膜をエッチングすることによって、前記ゲート電極及び前記ゲート配線を形成し、
第１のマスクを除去し、
前記基板と前記ゲート配線と前記ゲート電極との上に、絶縁膜と、第１の半導体膜と、一導電型の不純物を含有する第２の半導体膜と、第２の導電膜と、が順次形成された積層構造を有する第１の積層膜を形成し、
第２のマスクを用いて前記第１の積層膜をエッチングすることによって、前記絶縁膜と前記第１の半導体膜と前記第２の半導体膜と第２の導電膜とが順次形成された積層構造を有し且つ前記薄膜トランジスタとなる前記第２の積層膜と、前記絶縁膜と前記第１の半導体膜と前記第２の半導体膜と第２の導電膜とが順次形成された積層構造を有し且つ前記ソース配線となる第３の積層膜と、を形成し、
第２のマスクを除去し、
前記第２の積層膜と前記第３の積層膜との上に、第３の導電膜を形成し、
第３のマスクを用いて前記第３の導電膜をエッチングすることによって、前記画素電極を形成するとともに、第１の領域及び第２の領域を露出させ、
前記第１の領域及び前記第２の領域の、前記第２の導電膜と前記第２の半導体膜とを除去することによって、前記薄膜トランジスタ及び前記ソース配線とを形成し、
前記第３のマスクを除去し、
前記画素電極と前記薄膜トランジスタと前記ソース配線との上に、保護膜を形成し、
前記第１の領域とは、前記第２の積層膜の一部であって、前記ソース領域と前記ドレイン領域の間の領域であり、
前記第２の領域とは、前記第３の積層膜の一部であって、前記ソース配線と前記ゲート配線とが交差する位置における前記ソース配線の端部であることを特徴とする半導体装置の作製方法。 - 請求項１又は２において、前記絶縁膜、前記第１の半導体膜、前記第２の半導体膜及び前記第１の導電膜、それぞれを、被形成面を大気に曝すことなく連続的に形成することを特徴とする半導体装置の作製方法。
- 請求項１又は２において、前記絶縁膜、前記第１の半導体膜、前記第２の半導体膜及び前記第１の導電膜、それぞれを、同一のチャンバーで連続的に形成することを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項４のいずれか一項において、
前記第１の半導体膜は、非晶質半導体膜又は微結晶半導体膜であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003047553A JP4118705B2 (ja) | 2003-02-25 | 2003-02-25 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003047553A JP4118705B2 (ja) | 2003-02-25 | 2003-02-25 | 半導体装置の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000064227A Division JP2001257350A (ja) | 2000-03-08 | 2000-03-08 | 半導体装置およびその作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008062009A Division JP2008209931A (ja) | 2008-03-12 | 2008-03-12 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234354A JP2003234354A (ja) | 2003-08-22 |
| JP4118705B2 true JP4118705B2 (ja) | 2008-07-16 |
Family
ID=27785816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003047553A Expired - Fee Related JP4118705B2 (ja) | 2003-02-25 | 2003-02-25 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4118705B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4661076B2 (ja) * | 2004-04-16 | 2011-03-30 | 三菱電機株式会社 | Ｔｆｔアレイ基板、液晶表示パネル及び液晶表示装置 |
| WO2011043217A1 (en) * | 2009-10-09 | 2011-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
| CN111430368B (zh) * | 2020-03-30 | 2023-01-20 | 友达光电（苏州）有限公司 | 显示装置 |
-
2003
- 2003-02-25 JP JP2003047553A patent/JP4118705B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003234354A (ja) | 2003-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9786687B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4118485B2 (ja) | 半導体装置の作製方法 | |
| JP4118484B2 (ja) | 半導体装置の作製方法 | |
| JP4683688B2 (ja) | 液晶表示装置の作製方法 | |
| JP4118706B2 (ja) | 液晶表示装置の作製方法 | |
| JP2008209931A (ja) | 液晶表示装置 | |
| JP2007134730A (ja) | 表示装置 | |
| JP2006235638A (ja) | 液晶表示装置 | |
| JP4128588B2 (ja) | 液晶表示装置 | |
| JP4118705B2 (ja) | 半導体装置の作製方法 | |
| JP5604477B2 (ja) | 表示装置 | |
| JP4118704B2 (ja) | 液晶表示装置の作製方法 | |
| JP5732552B2 (ja) | 表示装置 | |
| JP2012053467A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |