JP4118704B2 - 液晶表示装置の作製方法 - Google Patents
液晶表示装置の作製方法 Download PDFInfo
- Publication number
- JP4118704B2 JP4118704B2 JP2003047526A JP2003047526A JP4118704B2 JP 4118704 B2 JP4118704 B2 JP 4118704B2 JP 2003047526 A JP2003047526 A JP 2003047526A JP 2003047526 A JP2003047526 A JP 2003047526A JP 4118704 B2 JP4118704 B2 JP 4118704B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous semiconductor
- wiring
- semiconductor film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
従来より、画像表示装置として液晶表示装置が知られている。パッシブ型の液晶表示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０００５】
このようなアクティブマトリクス型の液晶表示装置の用途は広がっており、画面サイズの大面積化とともに高精細化や高開口率化や高信頼性の要求が高まっている。また、同時に生産性の向上や低コスト化の要求も高まっている。
【０００６】
従来では、３００℃以下の低温で大面積の基板上に形成可能であることから非晶質半導体膜として非晶質シリコン膜が好適に用いられている。また、非晶質半導体膜で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴが多く用いられている。
【０００７】
【発明が解決しようとする課題】
従来、アクティブマトリクス型の液晶表示装置は、写真蝕刻（フォトリソグラフィー）技術により、最低でも５枚以上のフォトマスクを使用してＴＦＴを基板上に作製していたため製造コストが大きかった。生産性を向上させ歩留まりを向上させるためには、工程数を削減することが有効な手段として考えられる。
【０００８】
具体的には、ＴＦＴの製造に要するフォトマスクの枚数を削減することが必要である。フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするフォトレジストパターンを基板上に形成するために用いる。
【０００９】
このフォトマスクを１枚使用することによって、レジスト塗布、プレベーク、露光、現像、ポストベークなどの工程と、その前後の工程において、被膜の成膜およびエッチングなどの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなり、問題となっていた。
【００１０】
また、基板が絶縁体であるために製造工程中における摩擦などによって静電気が発生していた。この静電気が発生すると基板上に設けられた配線の交差部でショートしたり、静電気によってＴＦＴが劣化または破壊されて液晶表示装置に表示欠陥や画質の劣化が生じていた。特に、製造工程で行われる液晶配向処理のラビング時に静電気が発生し問題となっていた。
【００１１】
本発明はこのような問題に答えるものであり、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現することを課題としている。
【００１２】
また、静電気によるＴＦＴの破壊やＴＦＴの特性劣化という問題点を解決しうる構造およびその作製方法を提供することを課題としている。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明では、まず、フォトマスク１枚目でゲート配線を形成する。
【００１４】
次いで、ゲート絶縁膜、ノンドープの非晶質シリコン膜（以下、ａ―Ｓｉ膜と呼ぶ）、ｎ型を付与する不純物元素を含む非晶質シリコン膜（以下、ｎ+ａ―Ｓｉ膜と呼ぶ）、及び導電膜を連続的に成膜する。
【００１５】
次いで、フォトマスク２枚目でａ―Ｓｉ膜からなる活性層、ソース配線（ソース電極含む）及びドレイン電極をパターニング形成する。
【００１６】
その後、透明導電膜を成膜した後に、フォトマスク３枚目で透明導電膜からなる画素電極の形成を行い、さらにｎ+ａ―Ｓｉ膜からなるソース領域及びドレイン領域を形成すると同時にａ―Ｓｉ膜の一部を除去する。
【００１７】
このような構成とすることで、フォトリソグラフィー技術で使用するフォトマスクの数を３枚とすることができる。
【００１８】
また、ソース配線は画素電極と同じ材料である透明導電膜で覆い、基板全体を外部の静電気等から保護する構造とする。また、透明導電膜で保護回路を形成する構造としてもよい。このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による静電気の発生を防止することができる。特に、製造工程で行われる液晶配向処理のラビング時に発生する静電気からＴＦＴ等を保護することができる。
【００１９】
本明細書で開示する発明の構成は、ゲート配線と、ソース配線と、画素電極とを有する半導体装置であって、
絶縁表面上に形成されたゲート配線１０２と、
前記ゲート配線上に形成された絶縁膜１０４と、
前記絶縁膜上に形成された非晶質半導体膜１１４と、
前記非晶質半導体膜上に形成されたソース領域１１５及びドレイン領域１１６と、
前記ソース領域または前記ドレイン領域上に形成されたソース配線１１７または電極１１８と、
前記電極上に形成された画素電極１１９とを有し、
前記ドレイン領域１１６または前記ソース領域１１５の一つの端面は、前記非晶質半導体膜１１４の端面及び前記電極１１８の端面と概略一致することを特徴とする半導体装置である。
【００２０】
また、他の発明の構成は、
ゲート配線と、ソース配線と、画素電極とを有する半導体装置であって、
絶縁表面上に形成されたゲート配線１０２と、
前記ゲート配線上に形成された絶縁膜１０４と、
前記絶縁膜上に形成された非晶質半導体膜１１４と、
前記非晶質半導体膜上に形成されたソース領域１１５及びドレイン領域１１６と、
前記ソース領域または前記ドレイン領域上に形成されたソース配線１１７または電極１１８と、
前記電極上に形成された画素電極１１９とを有し、
前記ドレイン領域１１５または前記ソース１１６領域の一つの端面は、前記非晶質半導体膜の端面１１４及び前記電極１１８の端面と概略一致し、もう一つの端面は、前記画素電極１１９の端面及び前記電極１１８のもう一つの端面と概略一致することを特徴とする半導体装置である。
【００２１】
また、他の発明の構成は、
ゲート配線と、ソース配線と、画素電極とを有する半導体装置であって、
絶縁表面上に形成されたゲート配線１０２と、
前記ゲート配線上に形成された絶縁膜１０４と、
前記絶縁膜上に形成された非晶質半導体膜１１４と、
前記非晶質半導体膜上に形成されたソース領域１１５及びドレイン領域１１６と、
前記ソース領域または前記ドレイン領域上に形成されたソース配線１１７または電極１１８と、
前記電極上に形成された画素電極１１９とを有し、
前記ソース配線１１７の下方には、前記非晶質半導体膜と、ｎ型を付与する不純物元素を含む非晶質半導体膜とが積層されていることを特徴とする半導体装置である。
【００２２】
また、上記各構成において、前記ソース領域及び前記ドレイン領域は、ｎ型を付与する不純物元素を含む非晶質半導体膜からなることを特徴としている。
【００２３】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、及び前記ドレイン領域は、大気に曝されることなく連続的に形成されたことを特徴としている。
【００２４】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、または前記ドレイン領域は、スパッタ法により形成されたことを特徴としている。
【００２５】
また、上記各構成において、図２（Ｄ）に示したように、前記ソース領域１１５及び前記ドレイン領域１１６は、前記非晶質半導体膜１１４及び前記電極１１８と同一のマスクにより形成されたことを特徴としている。また、記ソース領域及び前記ドレイン領域は、前記ソース配線１１７と同一のマスクにより形成されたことを特徴としている。
【００２６】
また、上記各構成において、図２（Ｄ）に示したように、前記ソース領域１１５及び前記ドレイン領域１１６は、前記ソース配線１１７及び前記画素電極１１９と同一のマスクにより形成されたことを特徴としている。
【００２７】
また、上記各構成において、図２（Ｄ）のエッチング工程によって、前記非晶質半導体膜のうち、前記ソース領域及びドレイン領域と接する領域における膜厚は、前記ソース領域と接する領域と前記ドレイン領域と接する領域との間の領域における膜厚より厚い構成、即ちチャネルエッチ型のボトムゲート構造となっている。
【００２８】
また、上記構造を実現するための発明の構成は、
第１のマスクを用いてゲート配線１０２を形成する第１工程と、
前記ゲート配線を覆う絶縁膜１０４を形成する第２工程と、
前記絶縁膜上に第１の非晶質半導体膜１０５を形成する第３工程と、
前記第１の非晶質半導体膜上にｎ型を付与する不純物元素を含む第２の非晶質半導体膜１０６を形成する第４工程と、
前記第２の非晶質半導体膜上に第１の導電膜１０７を形成する第５工程と、
第２のマスクを用いて前記第１の非晶質半導体膜、第２の非晶質半導体膜、及び前記第１の導電膜を選択的に除去して配線１１１（ソース配線及び電極）を形成する第６工程と、
前記配線１１１（ソース配線及び電極）と接して重なる第２の導電膜１１２を形成する第７工程と、
第３のマスクを用いて前記第１の非晶質半導体膜１０９の一部、第２の非晶質半導体膜１１０、前記第１の導電膜１１１、及び前記第２の導電膜１１２を選択的に除去して、前記第２の非晶質半導体膜からなるソース領域１１５及びドレイン領域１１６と、前記第２の導電膜からなる画素電極１１９とを形成する第８工程と、を有することを特徴とする半導体装置の作製方法である。
【００２９】
また、上記構成において、前記第２工程から前記第５工程まで、大気に曝されることなく連続的に形成することを特徴としている。
【００３０】
また、上記各構成において、前記第２工程から前記第５工程まで、同一チャンバー内で連続的に形成することを特徴としている。
【００３１】
また、上記各構成において、前記絶縁膜は、スパッタ法あるいはプラズマＣＶＤ法により形成してもよい。
【００３２】
また、上記各構成において、前記第１の非晶質半導体膜は、スパッタ法あるいはプラズマＣＶＤ法により形成してもよい。
【００３３】
また、上記各構成において、前記第２の非晶質半導体膜は、スパッタ法あるいはプラズマＣＶＤ法により形成してもよい。
【００３４】
また、上記各構成において、前記第２の導電膜は、透明導電膜、あるいは反射性を有する導電膜であることを特徴としている。
【００３５】
【発明の実施の形態】
本願発明の実施形態について、以下に説明を行う。
【００３６】
図１は本発明のアクティブマトリクス基板の平面図の一例であり、ここでは簡略化のため、マトリクス状に配置された複数の画素のうちの１つの画素構成を示している。
【００３７】
図１に示すように、このアクティブマトリクス基板は、互いに平行に配置された複数のゲート配線と、各ゲート配線に直交するソース配線を複数有している。
【００３８】
また、ゲート配線とソース配線とで囲まれた領域には透明導電膜からなる画素電極１１９が配置されている。また、この画素電極１１９と重ならないように、透明導電膜１２０がソース配線を覆っている。
【００３９】
さらに、画素電極１１９の下方で隣り合う２本のゲート配線の間には、ゲート配線１０２と平行に容量配線１０３が配置されている。この容量配線１０３は全画素に設けられており、画素電極１１９との間に存在する絶縁膜を誘電体として保持容量を形成している。
【００４０】
また、ゲート配線１０２とソース配線１１７の交差部近傍にはスイッチング素子としてのＴＦＴが設けられている。このＴＦＴは非晶質構造を有する半導体膜（以下、非晶質半導体膜と呼ぶ）で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴである。
【００４１】
また、このＴＦＴは、絶縁性基板上に順次、ゲート電極（ゲート配線１０２と一体形成された）と、ゲート絶縁膜と、ａ―Ｓｉ膜と、ｎ+ａ―Ｓｉ膜からなるソース領域及びドレイン領域と、ソース電極（ソース配線１１７と一体形成された）及び電極１１８（以下、ドレイン電極とも呼ぶ）とが積層形成されている。
【００４２】
また、ソース配線（ソース電極含む）及びドレイン電極１１８の下方には、絶縁性基板上に順次、ゲート絶縁膜と、ａ―Ｓｉ膜と、ｎ+ａ―Ｓｉ膜とが積層形成されている。
【００４３】
また、ａ―Ｓｉ膜のうち、ソース領域と接する領域とドレイン領域と接する領域との間の領域は、他の領域と比べ膜厚が薄くなっている。膜厚が薄くなったのは、ｎ+ａ―Ｓｉ膜をエッチングにより分離してソース領域とドレイン領域とを形成する際、ａ―Ｓｉ膜の一部が除去されたためである。また、このエッチングによって画素電極の端面、ドレイン配線の端面、及びドレイン領域の端面が一致している。また、同様にソース電極を覆う透明導電膜の端面、ソース領域の端面、及びソース配線の端面が一致している。
【００４４】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００４５】
【実施例】
［実施例１］
本発明の実施例を図１〜図６を用いて説明する。本実施例は液晶表示装置の作製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で形成し、該ＴＦＴに接続する保持容量を作製する方法について工程に従って詳細に説明する。また、同図には該基板の端部に設けられ、他の基板に設けた回路の配線と電気的に接続するための入力端子部の作製工程を同時に示す。
【００４６】
図２（Ａ）において、透光性を有する基板１００にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。その他に、石英基板、プラスチック基板などの透光性基板を使用することもできる。
【００４７】
次いで、導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極を含むゲート配線１０２、容量配線１０３、及び端子１０１）を形成する。このとき少なくともゲート電極１０２の端部にテーパー部が形成されるようにエッチングする。この段階での上面図を図４に示した。
【００４８】
ゲート電極を含むゲート配線１０２と容量配線１０３、端子部の端子１０１は、アルミニウム（Ａｌ）などの低抵抗導電性材料で形成することが望ましいが、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）から選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜、または前記元素を成分とする窒化物で形成する。また、Ｔｉ、Ｓｉ、Ｃｒ、Ｎｄ等の耐熱性導電性材料と組み合わせて形成した場合、平坦性が向上するため好ましい。また、このような耐熱性導電性材料のみ、例えばＭｏとＷを組み合わせて形成しても良い。
【００４９】
液晶表示装置を実現するためには、ゲート電極およびゲート配線は耐熱性導電性材料と低抵抗導電性材料とを組み合わせて形成することが望ましい。この時の適した組み合わせを説明する。
【００５０】
画面サイズが５型程度までなら耐熱性導電性材料の窒化物から成る導電層（Ａ）と耐熱性導電性材料から成る導電層（Ｂ）とを積層したニ層構造とする。導電層（Ｂ）はＡｌ、Ｔａ、Ｔｉ、Ｗ、Ｎｄ、Ｃｒから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜で形成すれば良く、導電層（Ａ）は窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、窒化チタン（ＴｉＮ）膜などで形成する。例えば、導電層（Ａ）としてＣｒ、導電層（Ｂ）としてＮｄを含有するＡｌとを積層した二層構造とすることが好ましい。導電層（Ａ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とする。
【００５１】
一方、大画面に適用するには耐熱性導電性材料から成る導電層（Ａ）と低抵抗導電性材料から成る導電層（Ｂ）と耐熱性導電性材料から成る導電層（Ｃ）とを積層した三層構造とすることが好ましい。低抵抗導電性材料から成る導電層（Ｂ）は、アルミニウム（Ａｌ）を成分とする材料で形成し、純Ａｌの他に、０．０１〜５atomic％のスカンジウム（Ｓｃ）、Ｔｉ、Ｎｄ、シリコン（Ｓｉ）等を含有するＡｌを使用する。導電層（Ｃ）は導電層（Ｂ）のＡｌにヒロックが発生するのを防ぐ効果がある。導電層（Ａ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とし、導電層（Ｃ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とする。本実施例では、Ｔｉをターゲットとしたスパッタ法により導電層（Ａ）をＴｉ膜で５０ｎｍの厚さに形成し、Ａｌをターゲットとしたスパッタ法により導電層（Ｂ）をＡｌ膜で２００ｎｍの厚さに形成し、Ｔｉをターゲットとしたスパッタ法により導電層（Ｃ）をＴｉ膜で５０ｎｍの厚さに形成した。
【００５２】
次いで、絶縁膜１０４を全面に成膜する。絶縁膜１０４はスパッタ法を用い、膜厚を５０〜２００ｎｍとする。
【００５３】
例えば、絶縁膜１０４として酸化窒化シリコン膜を用い、１５０ｎｍの厚さで形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜、窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。例えば、下層を窒化シリコン膜とし、上層を酸化シリコン膜とする積層構造としても良い。
【００５４】
次に、絶縁膜１０４上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さで非晶質半導体膜１０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する（図示せず）。代表的には、スパッタ法で水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜を１００ｎｍの厚さに形成する。その他、この非晶質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用することも可能である。
【００５５】
次に、一導電型の不純物元素を含有する半導体膜１０６として、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を２０〜８０ｎｍの厚さで形成する。ｎ型を付与する不純物元素を含む非晶質半導体膜１０６は、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する。代表的には、ｎ+ａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにリン（Ｐ）が添加されたターゲットを用いて成膜する。或いは、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を水素化微結晶シリコン膜（μｃ−Ｓｉ：Ｈ）で形成しても良い。
【００５６】
次に、導電性の金属膜１０７をスパッタ法や真空蒸着法で形成する。導電性の金属膜１０７の材料としては、ｎ+ａ―Ｓｉ膜１０６とオーミックコンタクトのとれる金属材料であれば特に限定されず、Ａｌ、Ｃｒ、Ｔａ、Ｔｉから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。本実施例ではスパッタ法を用い、金属膜１０７として、５０〜１５０ｎｍの厚さで形成したＴｉ膜と、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００ｎｍの厚さで形成し、さらにその上にＴｉ膜を１００〜１５０ｎｍの厚さで形成する（図２（Ａ））。
【００５７】
絶縁膜１０４、非晶質半導体膜１０５、一導電型の不純物元素を含有する半導体膜１０６、及び導電性の金属膜１０７はいずれも公知の方法で作製するものであり、プラズマＣＶＤ法やスパッタ法で作製することができる。本実施例では、スパッタ法を用い、ターゲット及びスパッタガスを適宣切り替えることにより連続的に形成した。この時、スパッタ装置において、同一の反応室または複数の反応室を用い、これらの膜を大気に曝すことなく連続して積層させることが好ましい。このように、大気に曝さないことで不純物の混入を防止することができる。
【００５８】
次に、第２のフォトリソグラフィー工程を行い、レジストマスク１０８を形成し、エッチングにより不要な部分を除去して配線及び電極（ソース配線）を形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。この時、非晶質半導体膜１０５、一導電型の不純物元素を含有する半導体膜１０６、及び導電性の金属膜１０７がエッチングされ、画素ＴＦＴ部においては、非晶質半導体膜１０９、一導電型の不純物元素を含有する半導体膜１１０、及び導電性の金属膜１１１を形成する。また、容量部においては容量配線１０３と絶縁膜１０４を残し、同様に端子部においても、端子１０１と絶縁膜１０４を残す。本実施例では、ＳｉＣｌ4とＣｌ2とＢＣｌ3の混合ガスを反応ガスとしたドライエッチングにより、Ｔｉ膜とＡｌ膜とＴｉ膜を順次積層した金属膜１０７をエッチングし、反応ガスをＣＦ4とＯ2の混合ガスに代えて非晶質半導体膜１０５及び一導電型の不純物元素を含有する半導体膜１０６を除去した（図２（Ｂ））。
【００５９】
次に、レジストマスク１０８を除去した後、全面に透明導電膜１１２を成膜する。（図２（Ｃ））また、この時の上面図を図５に示す。ただし、簡略化のため図５では全面に成膜された透明導電膜１１２は図示していない。
【００６０】
この透明導電膜１１２の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯと比較して熱安定性にも優れているので、接触する電極１１１をＡｌ膜で形成しても腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００６１】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク１１３を形成し、エッチングにより不要な部分を除去して非晶質半導体膜１１４、ソース領域１１５及びドレイン領域１１６、ソース電極１１７及びドレイン電極１１８、画素電極１１９を形成する（図２（Ｄ））。
【００６２】
この第３のフォトリソグラフィー工程は、透明導電膜をパターニングすると同時に、導電性を有する金属膜１１１とｎ+ａ―Ｓｉ膜１１０と非晶質半導体膜１０９の一部をエッチングにより除去して開孔を形成する。本実施例では、まず、ＩＴＯからなる画素電極を硝酸と塩酸の混合溶液または塩化系第２鉄系の溶液を用いたウエットエッチングにより選択的に除去した後、ドライエッチングにより導電性を有する金属膜１１１とｎ+ａ―Ｓｉ膜１１０と非晶質半導体膜１０９の一部をエッチングした。なお、本実施例では、ウエットエッチングとドライエッチングとを用いたが、実施者が反応ガスを適宜選択してドライエッチングのみで行ってもよいし、実施者が反応溶液を適宜選択してウエットエッチングのみで行ってもよい。
【００６３】
また、開孔の底部は非晶質半導体膜に達しており、凹部を有する非晶質半導体膜１１４が形成される。この開孔によって導電性を有する金属膜１１１はソース電極１１７とドレイン電極１１８に分離され、ｎ+ａ―Ｓｉ膜１１０はソース領域１１５とドレイン領域１１６に分離される。また、ソース電極１１７と接する透明導電膜１２０は、ソース配線を覆い、後の製造工程、特にラビング処理で生じる静電気を防止する役目を果たす。本実施例では、ソース配線上に透明導電膜１２０を形成した例を示したが、上記ＩＴＯ膜のエッチングの際に透明導電膜１２０を除去してもよい。また、上記ＩＴＯ膜のエッチングの際に上記ＩＴＯ膜を利用して静電気から保護するための回路を形成してもよい。
【００６４】
また、この第３のフォトリソグラフィー工程において、容量部における絶縁膜１０４を誘電体として、容量配線１０３と画素電極１１９とで保持容量が形成される。
【００６５】
また、この第３のフォトリソグラフィー工程において、端子部に形成された透明導電膜は除去される。
【００６６】
次に、レジストマスク１１３を除去した後、シャドーマスクを用いてレジストマスクを形成し、端子部の端子１０１を覆う絶縁膜を選択的に除去する。（図３（Ａ））また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してもよい。ここで、図１は１つの画素の上面図であり、Ａ−Ａ'線 及びＢ−Ｂ'線に沿った断面図がそれぞれ図３（Ａ）に相当する。
【００６７】
こうして３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して、逆スタガ型のｎチャネル型ＴＦＴ２０１を有する画素ＴＦＴ部、保持容量２０２を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の液晶表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００６８】
次に、アクティブマトリクス基板の画素部のみに配向膜１２１を選択的に形成する。配向膜１２１を選択的に形成する方法としては、スクリーン印刷法を用いてもよいし、配向膜を塗布後、シャドーマスクを用いてレジストマスクを形成して除去する方法を用いてもよい。通常、液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。なお、本実施例では、端子部の端子１０１を覆う絶縁膜を選択的に除去した後、配向膜を形成した例を示したが、端子部の端子１０１を覆う絶縁膜上に配向膜を積層形成した後、端子部における絶縁膜と配向膜とを同時に除去してもよい。
【００６９】
次に、配向膜１２１にラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。
【００７０】
次いで、アクティブマトリクス基板と、対向電極１２２と配向膜１２３とが設けられた対向基板１２４とをスペーサで基板間隔を保持しながらシール剤により貼り合わせた後、アクティブマトリクス基板と対向基板の間に液晶材料１２５を注入する。液晶材料１２５は公知のものを適用すれば良く代表的にはＴＮ液晶を用いる。液晶材料を注入した後、注入口は樹脂材料で封止する。
【００７１】
次に、端子部の端子１０１にフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）を接続する。ＦＰＣはポリイミドなどの有機樹脂フィルム１２９に銅配線１２８が形成されていて、異方性導電性接着剤で入力端子５０２と接続する。異方性導電性接着剤は接着剤１２６と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子１２７により構成され、この粒子１２７が入力端子１０１と銅配線１２８とに接触することによりこの部分で電気的な接触が形成される。さらに、この部分の機械的強度を高めるために樹脂層１３０を設ける（図３（Ｂ））。
【００７２】
図６はアクティブマトリクス基板の画素部と端子部の配置を説明する図である。基板２１０上には画素部２１１が設けられ、画素部にはゲート配線２０８とソース配線２０７が交差して形成され、これに接続するｎチャネル型ＴＦＴ２０１が各画素に対応して設けられている。ｎチャネル型ＴＦＴ２０１のドレイン側には画素電極１１９及び保持容量２０２が接続し、保持容量２０２のもう一方の端子は容量配線２０９に接続している。ｎチャネル型ＴＦＴ２０１と保持容量２０２の構造は図３（Ａ）で示すｎチャネル型ＴＦＴ２０１と保持容量２０２と同じものとする。
【００７３】
基板の一方の端部には、走査信号を入力する入力端子部２０５が形成され、接続配線２０６によってゲート配線２０８に接続している。また、他の端部には画像信号を入力する入力端子部２０３が形成され、接続配線２０４によってソース配線２０７に接続している。ゲート配線２０８、ソース配線２０７、容量配線２０９は画素密度に応じて複数本設けられるものであり、その本数は前述の如くである。また、画像信号を入力する入力端子部２１２と接続配線２１３を設け、入力端子部２０３と交互にソース配線と接続させても良い。入力端子部２０３、２０５、２１２はそれぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【００７４】
［実施例２］
図７は液晶表示装置の実装方法の一例である。液晶表示装置は、ＴＦＴが作製された基板３０１の端部には、入力端子部３０２が形成されこれは実施例１で示したようにゲート配線と同じ材料で形成される端子３０３で形成される。そして対向基板３０４とスペーサ３０６を内包するシール剤３０５により貼り合わされ、さらに偏光板３０７、３０８が設けられている。そして、スペーサ３２２によって筐体３２１に固定される。
【００７５】
なお、実施例１により得られる非晶質シリコン膜で活性層を形成したＴＦＴは、電界効果移動度が小さく１cm2/Vsec程度しか得られていない。そのために、画像表示を行うための駆動回路はＬＳＩチップで形成され、ＴＡＢ（tape automated bonding）方式やＣＯＧ（chip on glass）方式で実装されている。本実施例では、ＬＳＩチップ３１３に駆動回路を形成し、ＴＡＢ方式で実装する例を示す。これにはフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）が用いられ、ＦＰＣはポリイミドなどの有機樹脂フィルム３０９に銅配線３１０が形成されていて、異方性導電性接着剤で入力端子３０２と接続する。異方性導電性接着剤は接着剤３１１と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子３１２により構成され、この粒子３１２が入力端子３０２と銅配線３１０とに接触することにより、この部分で電気的な接触が形成される。そしてこの部分の機械的強度を高めるために樹脂層３１８が設けられている。
【００７６】
ＬＳＩチップ３１３はバンプ３１４で銅配線３１０に接続し、樹脂材料３１５で封止されている。そして銅配線３１０は接続端子３１６でその他の信号処理回路、増幅回路、電源回路などが形成されたプリント基板３１７に接続されている。そして、透過型の液晶表示装置では対向基板３０４に光源３１９と光導光体３２０が設けられてバックライトとして使用される。
【００７７】
［実施例３］
実施例１では、絶縁膜、非晶質半導体膜、ｎ型を付与する不純物元素を含む非晶質半導体膜、及び金属膜をスパッタ法で積層形成した例を示したが、本実施例では、プラズマＣＶＤ法を用いた例を示す。
【００７８】
本実施例では、絶縁膜、非晶質半導体膜、及びｎ型を付与する不純物元素を含む非晶質半導体膜をプラズマＣＶＤ法で形成した。
【００７９】
本実施例では、絶縁膜として酸化窒化シリコン膜を用い、プラズマＣＶＤ法により１５０ｎｍの厚さで形成する。この時、プラズマＣＶＤ装置において、電源周波数１３〜７０ＭＨｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電源周波数２７〜６０ＭＨｚを使うことにより緻密な絶縁膜を形成することができ、ゲート絶縁膜としての耐圧を高めることができる。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているので、この用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜、窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。また、下層を窒化シリコン膜とし、上層を酸化シリコン膜とする積層構造としても良い。
【００８０】
例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度２５０〜３５０℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ２で放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後３００〜４００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００８１】
また、非晶質半導体膜として、代表的には、プラズマＣＶＤ法で水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜を１００ｎｍの厚さに形成する。この時、プラズマＣＶＤ装置において、電源周波数１３〜７０ＭＨｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電源周波数２７〜６０ＭＨｚを使うことにより成膜速度を向上することが可能となり、成膜された膜は、欠陥密度の少ないａ−Ｓｉ膜となるため好ましい。その他、この非晶質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用することも可能である。
【００８２】
また、上記絶縁膜及び上記非晶質半導体膜のプラズマＣＶＤ法による成膜において、１００〜１００ｋＨｚのパルス変調放電を行えば、プラズマＣＶＤ法の気相反応によるパーティクルの発生を防ぐことができ、成膜においてピンホールの発生を防ぐことができるため好ましい。
【００８３】
また、本実施例では、一導電型の不純物元素を含有する半導体膜として、ｎ型を付与する不純物元素を含む非晶質半導体膜を２０〜８０ｎｍの厚さで形成する。例えば、ｎ型のａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにシラン（ＳｉＨ4）に対して０．１〜５％の濃度でフォスフィン（ＰＨ3）を添加する。或いは、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を水素化微結晶シリコン膜（μｃ−Ｓｉ：Ｈ）で形成しても良い。
【００８４】
これらの膜は、反応ガスを適宣切り替えることにより、連続的に形成することができる。また、プラズマＣＶＤ装置において、同一の反応室または複数の反応室を用い、これらの膜を大気に晒すことなく連続して積層させることもできる。このように、大気に曝さないで連続成膜することで非晶質半導体膜への不純物の混入を防止することができる。
【００８５】
なお、本実施例は、実施例２と組み合わせることが可能である。
【００８６】
［実施例４］
本実施例では、保護膜を形成した例を図６に示す。なお、本実施例は、実施例１の図２（Ｄ）の状態まで同一であるので異なる点について以下に説明する。また、図２（Ｄ）に対応する箇所は同一の符号を用いた。
【００８７】
まず、実施例１に従って図２（Ｄ）の状態を得た後、薄い無機絶縁膜を全面に形成する。この薄い無機絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの無機絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。
【００８８】
次いで、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して、画素ＴＦＴ部においては絶縁膜４０１、端子部においては無機絶縁膜４０２をそれぞれ形成する。この無機絶縁膜４０１、４０２は、パッシベーション膜として機能する。また、端子部においては、第４のフォトリソグラフィー工程により薄い無機絶縁膜４０２と無機絶縁膜１０４を同時に除去して、端子部の端子１０１を露呈させることができる。
【００８９】
こうして本実施例では、４回のフォトリソグラフィー工程により、４枚のフォトマスクを使用して、無機絶縁膜で保護された逆スタガ型のｎチャネル型ＴＦＴ、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置し、画素部を構成することによりアクティブマトリクス型の液晶表示装置を作製するための一方の基板とすることができる。
【００９０】
なお、本実施例は、実施例１乃至３のいずれか一の構成と自由に組み合わせることが可能である。
【００９１】
［実施例５］
実施例１では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法を示したが、本実施例では反射型の液晶表示装置に対応する例について示す。
【００９２】
まず、実施例１と同様にして、図２（Ｂ）に示す工程までを行う。そして、透明導電膜に代えて反射性を有する導電膜（Ａｌ、Ａｇ等）を形成する。そして、実施例１と同様に、第３のフォトリソグラフィー工程によりレジストマスクパターンを形成し、エッチングによって反射性を有する導電膜からなる画素電極を形成する。画素電極は、電極１１８と重なるように形成する。
【００９３】
その後の工程は、実施例１と同様であるので省略する。こうして３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して反射型の液晶表示装置に対応したアクティブマトリクス基板を作製することができる。
【００９４】
また、本実施例は実施例４と組み合わせることが可能である。
【００９５】
［実施例６］
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【００９６】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図９、図１０及び図１１に示す。
【００９７】
図９（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の信号駆動回路に適用することができる。
【００９８】
図９（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の信号駆動回路に適用することができる。
【００９９】
図９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の信号駆動回路に適用できる。
【０１００】
図９（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の信号駆動回路に適用することができる。
【０１０１】
図９（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号駆動回路に適用することができる。
【０１０２】
図９（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号駆動回路に適用することができる。
【０１０３】
図１０（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号駆動回路に適用することができる。
【０１０４】
図１０（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号駆動回路に適用することができる。
【０１０５】
なお、図１０（Ｃ）は、図１０（Ａ）及び図１０（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１０（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１０６】
また、図１０（Ｄ）は、図１０（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１０（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１０７】
ただし、図１０に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【０１０８】
図１１（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の信号駆動回路に適用することができる。
【０１０９】
図１１（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の信号回路に適用することができる。
【０１１０】
図１１（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１１１】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜５のどのような組み合わせからなる構成を用いても実現することができる。
【０１１２】
【発明の効果】
本発明により、３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して、逆スタガ型のｎチャネル型ＴＦＴを有する画素ＴＦＴ部、及び保持容量を備えた液晶表示装置を実現することができる。
【０１１３】
また、保護膜を形成した場合においては、４回のフォトリソグラフィー工程により、４枚のフォトマスクを使用して、無機絶縁膜で保護された逆スタガ型のｎチャネル型ＴＦＴを有する画素ＴＦＴ部、及び保持容量を備えた液晶表示装置を実現することができる。
【図面の簡単な説明】
【図１】 本願発明の上面図を示す図。
【図２】 ＡＭ−ＬＣＤの作製工程を示す断面図。
【図３】 ＡＭ−ＬＣＤの作製工程を示す断面図。
【図４】 ＡＭ−ＬＣＤの作製工程を示す上面図。
【図５】 ＡＭ−ＬＣＤの作製工程を示す上面図。
【図６】 液晶表示装置の画素部と入力端子部の配置を説明する上面図。
【図７】 液晶表示装置の実装構造を示す断面図。
【図８】 ＡＭ−ＬＣＤの作製工程を示す断面図。
【図９】 電子機器の一例を示す図。
【図１０】 電子機器の一例を示す図。
【図１１】 電子機器の一例を示す図。
【発明の属する技術分野】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
従来より、画像表示装置として液晶表示装置が知られている。パッシブ型の液晶表示装置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【０００５】
このようなアクティブマトリクス型の液晶表示装置の用途は広がっており、画面サイズの大面積化とともに高精細化や高開口率化や高信頼性の要求が高まっている。また、同時に生産性の向上や低コスト化の要求も高まっている。
【０００６】
従来では、３００℃以下の低温で大面積の基板上に形成可能であることから非晶質半導体膜として非晶質シリコン膜が好適に用いられている。また、非晶質半導体膜で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴが多く用いられている。
【０００７】
【発明が解決しようとする課題】
従来、アクティブマトリクス型の液晶表示装置は、写真蝕刻（フォトリソグラフィー）技術により、最低でも５枚以上のフォトマスクを使用してＴＦＴを基板上に作製していたため製造コストが大きかった。生産性を向上させ歩留まりを向上させるためには、工程数を削減することが有効な手段として考えられる。
【０００８】
具体的には、ＴＦＴの製造に要するフォトマスクの枚数を削減することが必要である。フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするフォトレジストパターンを基板上に形成するために用いる。
【０００９】
このフォトマスクを１枚使用することによって、レジスト塗布、プレベーク、露光、現像、ポストベークなどの工程と、その前後の工程において、被膜の成膜およびエッチングなどの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなり、問題となっていた。
【００１０】
また、基板が絶縁体であるために製造工程中における摩擦などによって静電気が発生していた。この静電気が発生すると基板上に設けられた配線の交差部でショートしたり、静電気によってＴＦＴが劣化または破壊されて液晶表示装置に表示欠陥や画質の劣化が生じていた。特に、製造工程で行われる液晶配向処理のラビング時に静電気が発生し問題となっていた。
【００１１】
本発明はこのような問題に答えるものであり、アクティブマトリクス型の液晶表示装置に代表される半導体装置において、ＴＦＴを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現することを課題としている。
【００１２】
また、静電気によるＴＦＴの破壊やＴＦＴの特性劣化という問題点を解決しうる構造およびその作製方法を提供することを課題としている。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明では、まず、フォトマスク１枚目でゲート配線を形成する。
【００１４】
次いで、ゲート絶縁膜、ノンドープの非晶質シリコン膜（以下、ａ―Ｓｉ膜と呼ぶ）、ｎ型を付与する不純物元素を含む非晶質シリコン膜（以下、ｎ+ａ―Ｓｉ膜と呼ぶ）、及び導電膜を連続的に成膜する。
【００１５】
次いで、フォトマスク２枚目でａ―Ｓｉ膜からなる活性層、ソース配線（ソース電極含む）及びドレイン電極をパターニング形成する。
【００１６】
その後、透明導電膜を成膜した後に、フォトマスク３枚目で透明導電膜からなる画素電極の形成を行い、さらにｎ+ａ―Ｓｉ膜からなるソース領域及びドレイン領域を形成すると同時にａ―Ｓｉ膜の一部を除去する。
【００１７】
このような構成とすることで、フォトリソグラフィー技術で使用するフォトマスクの数を３枚とすることができる。
【００１８】
また、ソース配線は画素電極と同じ材料である透明導電膜で覆い、基板全体を外部の静電気等から保護する構造とする。また、透明導電膜で保護回路を形成する構造としてもよい。このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による静電気の発生を防止することができる。特に、製造工程で行われる液晶配向処理のラビング時に発生する静電気からＴＦＴ等を保護することができる。
【００１９】
本明細書で開示する発明の構成は、ゲート配線と、ソース配線と、画素電極とを有する半導体装置であって、
絶縁表面上に形成されたゲート配線１０２と、
前記ゲート配線上に形成された絶縁膜１０４と、
前記絶縁膜上に形成された非晶質半導体膜１１４と、
前記非晶質半導体膜上に形成されたソース領域１１５及びドレイン領域１１６と、
前記ソース領域または前記ドレイン領域上に形成されたソース配線１１７または電極１１８と、
前記電極上に形成された画素電極１１９とを有し、
前記ドレイン領域１１６または前記ソース領域１１５の一つの端面は、前記非晶質半導体膜１１４の端面及び前記電極１１８の端面と概略一致することを特徴とする半導体装置である。
【００２０】
また、他の発明の構成は、
ゲート配線と、ソース配線と、画素電極とを有する半導体装置であって、
絶縁表面上に形成されたゲート配線１０２と、
前記ゲート配線上に形成された絶縁膜１０４と、
前記絶縁膜上に形成された非晶質半導体膜１１４と、
前記非晶質半導体膜上に形成されたソース領域１１５及びドレイン領域１１６と、
前記ソース領域または前記ドレイン領域上に形成されたソース配線１１７または電極１１８と、
前記電極上に形成された画素電極１１９とを有し、
前記ドレイン領域１１５または前記ソース１１６領域の一つの端面は、前記非晶質半導体膜の端面１１４及び前記電極１１８の端面と概略一致し、もう一つの端面は、前記画素電極１１９の端面及び前記電極１１８のもう一つの端面と概略一致することを特徴とする半導体装置である。
【００２１】
また、他の発明の構成は、
ゲート配線と、ソース配線と、画素電極とを有する半導体装置であって、
絶縁表面上に形成されたゲート配線１０２と、
前記ゲート配線上に形成された絶縁膜１０４と、
前記絶縁膜上に形成された非晶質半導体膜１１４と、
前記非晶質半導体膜上に形成されたソース領域１１５及びドレイン領域１１６と、
前記ソース領域または前記ドレイン領域上に形成されたソース配線１１７または電極１１８と、
前記電極上に形成された画素電極１１９とを有し、
前記ソース配線１１７の下方には、前記非晶質半導体膜と、ｎ型を付与する不純物元素を含む非晶質半導体膜とが積層されていることを特徴とする半導体装置である。
【００２２】
また、上記各構成において、前記ソース領域及び前記ドレイン領域は、ｎ型を付与する不純物元素を含む非晶質半導体膜からなることを特徴としている。
【００２３】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、及び前記ドレイン領域は、大気に曝されることなく連続的に形成されたことを特徴としている。
【００２４】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、または前記ドレイン領域は、スパッタ法により形成されたことを特徴としている。
【００２５】
また、上記各構成において、図２（Ｄ）に示したように、前記ソース領域１１５及び前記ドレイン領域１１６は、前記非晶質半導体膜１１４及び前記電極１１８と同一のマスクにより形成されたことを特徴としている。また、記ソース領域及び前記ドレイン領域は、前記ソース配線１１７と同一のマスクにより形成されたことを特徴としている。
【００２６】
また、上記各構成において、図２（Ｄ）に示したように、前記ソース領域１１５及び前記ドレイン領域１１６は、前記ソース配線１１７及び前記画素電極１１９と同一のマスクにより形成されたことを特徴としている。
【００２７】
また、上記各構成において、図２（Ｄ）のエッチング工程によって、前記非晶質半導体膜のうち、前記ソース領域及びドレイン領域と接する領域における膜厚は、前記ソース領域と接する領域と前記ドレイン領域と接する領域との間の領域における膜厚より厚い構成、即ちチャネルエッチ型のボトムゲート構造となっている。
【００２８】
また、上記構造を実現するための発明の構成は、
第１のマスクを用いてゲート配線１０２を形成する第１工程と、
前記ゲート配線を覆う絶縁膜１０４を形成する第２工程と、
前記絶縁膜上に第１の非晶質半導体膜１０５を形成する第３工程と、
前記第１の非晶質半導体膜上にｎ型を付与する不純物元素を含む第２の非晶質半導体膜１０６を形成する第４工程と、
前記第２の非晶質半導体膜上に第１の導電膜１０７を形成する第５工程と、
第２のマスクを用いて前記第１の非晶質半導体膜、第２の非晶質半導体膜、及び前記第１の導電膜を選択的に除去して配線１１１（ソース配線及び電極）を形成する第６工程と、
前記配線１１１（ソース配線及び電極）と接して重なる第２の導電膜１１２を形成する第７工程と、
第３のマスクを用いて前記第１の非晶質半導体膜１０９の一部、第２の非晶質半導体膜１１０、前記第１の導電膜１１１、及び前記第２の導電膜１１２を選択的に除去して、前記第２の非晶質半導体膜からなるソース領域１１５及びドレイン領域１１６と、前記第２の導電膜からなる画素電極１１９とを形成する第８工程と、を有することを特徴とする半導体装置の作製方法である。
【００２９】
また、上記構成において、前記第２工程から前記第５工程まで、大気に曝されることなく連続的に形成することを特徴としている。
【００３０】
また、上記各構成において、前記第２工程から前記第５工程まで、同一チャンバー内で連続的に形成することを特徴としている。
【００３１】
また、上記各構成において、前記絶縁膜は、スパッタ法あるいはプラズマＣＶＤ法により形成してもよい。
【００３２】
また、上記各構成において、前記第１の非晶質半導体膜は、スパッタ法あるいはプラズマＣＶＤ法により形成してもよい。
【００３３】
また、上記各構成において、前記第２の非晶質半導体膜は、スパッタ法あるいはプラズマＣＶＤ法により形成してもよい。
【００３４】
また、上記各構成において、前記第２の導電膜は、透明導電膜、あるいは反射性を有する導電膜であることを特徴としている。
【００３５】
【発明の実施の形態】
本願発明の実施形態について、以下に説明を行う。
【００３６】
図１は本発明のアクティブマトリクス基板の平面図の一例であり、ここでは簡略化のため、マトリクス状に配置された複数の画素のうちの１つの画素構成を示している。
【００３７】
図１に示すように、このアクティブマトリクス基板は、互いに平行に配置された複数のゲート配線と、各ゲート配線に直交するソース配線を複数有している。
【００３８】
また、ゲート配線とソース配線とで囲まれた領域には透明導電膜からなる画素電極１１９が配置されている。また、この画素電極１１９と重ならないように、透明導電膜１２０がソース配線を覆っている。
【００３９】
さらに、画素電極１１９の下方で隣り合う２本のゲート配線の間には、ゲート配線１０２と平行に容量配線１０３が配置されている。この容量配線１０３は全画素に設けられており、画素電極１１９との間に存在する絶縁膜を誘電体として保持容量を形成している。
【００４０】
また、ゲート配線１０２とソース配線１１７の交差部近傍にはスイッチング素子としてのＴＦＴが設けられている。このＴＦＴは非晶質構造を有する半導体膜（以下、非晶質半導体膜と呼ぶ）で形成されたチャネル形成領域を有する逆スタガ型（若しくはボトムゲート型）のＴＦＴである。
【００４１】
また、このＴＦＴは、絶縁性基板上に順次、ゲート電極（ゲート配線１０２と一体形成された）と、ゲート絶縁膜と、ａ―Ｓｉ膜と、ｎ+ａ―Ｓｉ膜からなるソース領域及びドレイン領域と、ソース電極（ソース配線１１７と一体形成された）及び電極１１８（以下、ドレイン電極とも呼ぶ）とが積層形成されている。
【００４２】
また、ソース配線（ソース電極含む）及びドレイン電極１１８の下方には、絶縁性基板上に順次、ゲート絶縁膜と、ａ―Ｓｉ膜と、ｎ+ａ―Ｓｉ膜とが積層形成されている。
【００４３】
また、ａ―Ｓｉ膜のうち、ソース領域と接する領域とドレイン領域と接する領域との間の領域は、他の領域と比べ膜厚が薄くなっている。膜厚が薄くなったのは、ｎ+ａ―Ｓｉ膜をエッチングにより分離してソース領域とドレイン領域とを形成する際、ａ―Ｓｉ膜の一部が除去されたためである。また、このエッチングによって画素電極の端面、ドレイン配線の端面、及びドレイン領域の端面が一致している。また、同様にソース電極を覆う透明導電膜の端面、ソース領域の端面、及びソース配線の端面が一致している。
【００４４】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００４５】
【実施例】
［実施例１］
本発明の実施例を図１〜図６を用いて説明する。本実施例は液晶表示装置の作製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で形成し、該ＴＦＴに接続する保持容量を作製する方法について工程に従って詳細に説明する。また、同図には該基板の端部に設けられ、他の基板に設けた回路の配線と電気的に接続するための入力端子部の作製工程を同時に示す。
【００４６】
図２（Ａ）において、透光性を有する基板１００にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。その他に、石英基板、プラスチック基板などの透光性基板を使用することもできる。
【００４７】
次いで、導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極を含むゲート配線１０２、容量配線１０３、及び端子１０１）を形成する。このとき少なくともゲート電極１０２の端部にテーパー部が形成されるようにエッチングする。この段階での上面図を図４に示した。
【００４８】
ゲート電極を含むゲート配線１０２と容量配線１０３、端子部の端子１０１は、アルミニウム（Ａｌ）などの低抵抗導電性材料で形成することが望ましいが、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）から選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜、または前記元素を成分とする窒化物で形成する。また、Ｔｉ、Ｓｉ、Ｃｒ、Ｎｄ等の耐熱性導電性材料と組み合わせて形成した場合、平坦性が向上するため好ましい。また、このような耐熱性導電性材料のみ、例えばＭｏとＷを組み合わせて形成しても良い。
【００４９】
液晶表示装置を実現するためには、ゲート電極およびゲート配線は耐熱性導電性材料と低抵抗導電性材料とを組み合わせて形成することが望ましい。この時の適した組み合わせを説明する。
【００５０】
画面サイズが５型程度までなら耐熱性導電性材料の窒化物から成る導電層（Ａ）と耐熱性導電性材料から成る導電層（Ｂ）とを積層したニ層構造とする。導電層（Ｂ）はＡｌ、Ｔａ、Ｔｉ、Ｗ、Ｎｄ、Ｃｒから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜で形成すれば良く、導電層（Ａ）は窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、窒化チタン（ＴｉＮ）膜などで形成する。例えば、導電層（Ａ）としてＣｒ、導電層（Ｂ）としてＮｄを含有するＡｌとを積層した二層構造とすることが好ましい。導電層（Ａ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とする。
【００５１】
一方、大画面に適用するには耐熱性導電性材料から成る導電層（Ａ）と低抵抗導電性材料から成る導電層（Ｂ）と耐熱性導電性材料から成る導電層（Ｃ）とを積層した三層構造とすることが好ましい。低抵抗導電性材料から成る導電層（Ｂ）は、アルミニウム（Ａｌ）を成分とする材料で形成し、純Ａｌの他に、０．０１〜５atomic％のスカンジウム（Ｓｃ）、Ｔｉ、Ｎｄ、シリコン（Ｓｉ）等を含有するＡｌを使用する。導電層（Ｃ）は導電層（Ｂ）のＡｌにヒロックが発生するのを防ぐ効果がある。導電層（Ａ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とし、導電層（Ｃ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎｍ）とする。本実施例では、Ｔｉをターゲットとしたスパッタ法により導電層（Ａ）をＴｉ膜で５０ｎｍの厚さに形成し、Ａｌをターゲットとしたスパッタ法により導電層（Ｂ）をＡｌ膜で２００ｎｍの厚さに形成し、Ｔｉをターゲットとしたスパッタ法により導電層（Ｃ）をＴｉ膜で５０ｎｍの厚さに形成した。
【００５２】
次いで、絶縁膜１０４を全面に成膜する。絶縁膜１０４はスパッタ法を用い、膜厚を５０〜２００ｎｍとする。
【００５３】
例えば、絶縁膜１０４として酸化窒化シリコン膜を用い、１５０ｎｍの厚さで形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜、窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。例えば、下層を窒化シリコン膜とし、上層を酸化シリコン膜とする積層構造としても良い。
【００５４】
次に、絶縁膜１０４上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さで非晶質半導体膜１０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する（図示せず）。代表的には、スパッタ法で水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜を１００ｎｍの厚さに形成する。その他、この非晶質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用することも可能である。
【００５５】
次に、一導電型の不純物元素を含有する半導体膜１０６として、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を２０〜８０ｎｍの厚さで形成する。ｎ型を付与する不純物元素を含む非晶質半導体膜１０６は、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する。代表的には、ｎ+ａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにリン（Ｐ）が添加されたターゲットを用いて成膜する。或いは、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を水素化微結晶シリコン膜（μｃ−Ｓｉ：Ｈ）で形成しても良い。
【００５６】
次に、導電性の金属膜１０７をスパッタ法や真空蒸着法で形成する。導電性の金属膜１０７の材料としては、ｎ+ａ―Ｓｉ膜１０６とオーミックコンタクトのとれる金属材料であれば特に限定されず、Ａｌ、Ｃｒ、Ｔａ、Ｔｉから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。本実施例ではスパッタ法を用い、金属膜１０７として、５０〜１５０ｎｍの厚さで形成したＴｉ膜と、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００ｎｍの厚さで形成し、さらにその上にＴｉ膜を１００〜１５０ｎｍの厚さで形成する（図２（Ａ））。
【００５７】
絶縁膜１０４、非晶質半導体膜１０５、一導電型の不純物元素を含有する半導体膜１０６、及び導電性の金属膜１０７はいずれも公知の方法で作製するものであり、プラズマＣＶＤ法やスパッタ法で作製することができる。本実施例では、スパッタ法を用い、ターゲット及びスパッタガスを適宣切り替えることにより連続的に形成した。この時、スパッタ装置において、同一の反応室または複数の反応室を用い、これらの膜を大気に曝すことなく連続して積層させることが好ましい。このように、大気に曝さないことで不純物の混入を防止することができる。
【００５８】
次に、第２のフォトリソグラフィー工程を行い、レジストマスク１０８を形成し、エッチングにより不要な部分を除去して配線及び電極（ソース配線）を形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。この時、非晶質半導体膜１０５、一導電型の不純物元素を含有する半導体膜１０６、及び導電性の金属膜１０７がエッチングされ、画素ＴＦＴ部においては、非晶質半導体膜１０９、一導電型の不純物元素を含有する半導体膜１１０、及び導電性の金属膜１１１を形成する。また、容量部においては容量配線１０３と絶縁膜１０４を残し、同様に端子部においても、端子１０１と絶縁膜１０４を残す。本実施例では、ＳｉＣｌ4とＣｌ2とＢＣｌ3の混合ガスを反応ガスとしたドライエッチングにより、Ｔｉ膜とＡｌ膜とＴｉ膜を順次積層した金属膜１０７をエッチングし、反応ガスをＣＦ4とＯ2の混合ガスに代えて非晶質半導体膜１０５及び一導電型の不純物元素を含有する半導体膜１０６を除去した（図２（Ｂ））。
【００５９】
次に、レジストマスク１０８を除去した後、全面に透明導電膜１１２を成膜する。（図２（Ｃ））また、この時の上面図を図５に示す。ただし、簡略化のため図５では全面に成膜された透明導電膜１１２は図示していない。
【００６０】
この透明導電膜１１２の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯと比較して熱安定性にも優れているので、接触する電極１１１をＡｌ膜で形成しても腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００６１】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク１１３を形成し、エッチングにより不要な部分を除去して非晶質半導体膜１１４、ソース領域１１５及びドレイン領域１１６、ソース電極１１７及びドレイン電極１１８、画素電極１１９を形成する（図２（Ｄ））。
【００６２】
この第３のフォトリソグラフィー工程は、透明導電膜をパターニングすると同時に、導電性を有する金属膜１１１とｎ+ａ―Ｓｉ膜１１０と非晶質半導体膜１０９の一部をエッチングにより除去して開孔を形成する。本実施例では、まず、ＩＴＯからなる画素電極を硝酸と塩酸の混合溶液または塩化系第２鉄系の溶液を用いたウエットエッチングにより選択的に除去した後、ドライエッチングにより導電性を有する金属膜１１１とｎ+ａ―Ｓｉ膜１１０と非晶質半導体膜１０９の一部をエッチングした。なお、本実施例では、ウエットエッチングとドライエッチングとを用いたが、実施者が反応ガスを適宜選択してドライエッチングのみで行ってもよいし、実施者が反応溶液を適宜選択してウエットエッチングのみで行ってもよい。
【００６３】
また、開孔の底部は非晶質半導体膜に達しており、凹部を有する非晶質半導体膜１１４が形成される。この開孔によって導電性を有する金属膜１１１はソース電極１１７とドレイン電極１１８に分離され、ｎ+ａ―Ｓｉ膜１１０はソース領域１１５とドレイン領域１１６に分離される。また、ソース電極１１７と接する透明導電膜１２０は、ソース配線を覆い、後の製造工程、特にラビング処理で生じる静電気を防止する役目を果たす。本実施例では、ソース配線上に透明導電膜１２０を形成した例を示したが、上記ＩＴＯ膜のエッチングの際に透明導電膜１２０を除去してもよい。また、上記ＩＴＯ膜のエッチングの際に上記ＩＴＯ膜を利用して静電気から保護するための回路を形成してもよい。
【００６４】
また、この第３のフォトリソグラフィー工程において、容量部における絶縁膜１０４を誘電体として、容量配線１０３と画素電極１１９とで保持容量が形成される。
【００６５】
また、この第３のフォトリソグラフィー工程において、端子部に形成された透明導電膜は除去される。
【００６６】
次に、レジストマスク１１３を除去した後、シャドーマスクを用いてレジストマスクを形成し、端子部の端子１０１を覆う絶縁膜を選択的に除去する。（図３（Ａ））また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してもよい。ここで、図１は１つの画素の上面図であり、Ａ−Ａ'線 及びＢ−Ｂ'線に沿った断面図がそれぞれ図３（Ａ）に相当する。
【００６７】
こうして３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して、逆スタガ型のｎチャネル型ＴＦＴ２０１を有する画素ＴＦＴ部、保持容量２０２を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の液晶表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００６８】
次に、アクティブマトリクス基板の画素部のみに配向膜１２１を選択的に形成する。配向膜１２１を選択的に形成する方法としては、スクリーン印刷法を用いてもよいし、配向膜を塗布後、シャドーマスクを用いてレジストマスクを形成して除去する方法を用いてもよい。通常、液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。なお、本実施例では、端子部の端子１０１を覆う絶縁膜を選択的に除去した後、配向膜を形成した例を示したが、端子部の端子１０１を覆う絶縁膜上に配向膜を積層形成した後、端子部における絶縁膜と配向膜とを同時に除去してもよい。
【００６９】
次に、配向膜１２１にラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。
【００７０】
次いで、アクティブマトリクス基板と、対向電極１２２と配向膜１２３とが設けられた対向基板１２４とをスペーサで基板間隔を保持しながらシール剤により貼り合わせた後、アクティブマトリクス基板と対向基板の間に液晶材料１２５を注入する。液晶材料１２５は公知のものを適用すれば良く代表的にはＴＮ液晶を用いる。液晶材料を注入した後、注入口は樹脂材料で封止する。
【００７１】
次に、端子部の端子１０１にフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）を接続する。ＦＰＣはポリイミドなどの有機樹脂フィルム１２９に銅配線１２８が形成されていて、異方性導電性接着剤で入力端子５０２と接続する。異方性導電性接着剤は接着剤１２６と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子１２７により構成され、この粒子１２７が入力端子１０１と銅配線１２８とに接触することによりこの部分で電気的な接触が形成される。さらに、この部分の機械的強度を高めるために樹脂層１３０を設ける（図３（Ｂ））。
【００７２】
図６はアクティブマトリクス基板の画素部と端子部の配置を説明する図である。基板２１０上には画素部２１１が設けられ、画素部にはゲート配線２０８とソース配線２０７が交差して形成され、これに接続するｎチャネル型ＴＦＴ２０１が各画素に対応して設けられている。ｎチャネル型ＴＦＴ２０１のドレイン側には画素電極１１９及び保持容量２０２が接続し、保持容量２０２のもう一方の端子は容量配線２０９に接続している。ｎチャネル型ＴＦＴ２０１と保持容量２０２の構造は図３（Ａ）で示すｎチャネル型ＴＦＴ２０１と保持容量２０２と同じものとする。
【００７３】
基板の一方の端部には、走査信号を入力する入力端子部２０５が形成され、接続配線２０６によってゲート配線２０８に接続している。また、他の端部には画像信号を入力する入力端子部２０３が形成され、接続配線２０４によってソース配線２０７に接続している。ゲート配線２０８、ソース配線２０７、容量配線２０９は画素密度に応じて複数本設けられるものであり、その本数は前述の如くである。また、画像信号を入力する入力端子部２１２と接続配線２１３を設け、入力端子部２０３と交互にソース配線と接続させても良い。入力端子部２０３、２０５、２１２はそれぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【００７４】
［実施例２］
図７は液晶表示装置の実装方法の一例である。液晶表示装置は、ＴＦＴが作製された基板３０１の端部には、入力端子部３０２が形成されこれは実施例１で示したようにゲート配線と同じ材料で形成される端子３０３で形成される。そして対向基板３０４とスペーサ３０６を内包するシール剤３０５により貼り合わされ、さらに偏光板３０７、３０８が設けられている。そして、スペーサ３２２によって筐体３２１に固定される。
【００７５】
なお、実施例１により得られる非晶質シリコン膜で活性層を形成したＴＦＴは、電界効果移動度が小さく１cm2/Vsec程度しか得られていない。そのために、画像表示を行うための駆動回路はＬＳＩチップで形成され、ＴＡＢ（tape automated bonding）方式やＣＯＧ（chip on glass）方式で実装されている。本実施例では、ＬＳＩチップ３１３に駆動回路を形成し、ＴＡＢ方式で実装する例を示す。これにはフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）が用いられ、ＦＰＣはポリイミドなどの有機樹脂フィルム３０９に銅配線３１０が形成されていて、異方性導電性接着剤で入力端子３０２と接続する。異方性導電性接着剤は接着剤３１１と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子３１２により構成され、この粒子３１２が入力端子３０２と銅配線３１０とに接触することにより、この部分で電気的な接触が形成される。そしてこの部分の機械的強度を高めるために樹脂層３１８が設けられている。
【００７６】
ＬＳＩチップ３１３はバンプ３１４で銅配線３１０に接続し、樹脂材料３１５で封止されている。そして銅配線３１０は接続端子３１６でその他の信号処理回路、増幅回路、電源回路などが形成されたプリント基板３１７に接続されている。そして、透過型の液晶表示装置では対向基板３０４に光源３１９と光導光体３２０が設けられてバックライトとして使用される。
【００７７】
［実施例３］
実施例１では、絶縁膜、非晶質半導体膜、ｎ型を付与する不純物元素を含む非晶質半導体膜、及び金属膜をスパッタ法で積層形成した例を示したが、本実施例では、プラズマＣＶＤ法を用いた例を示す。
【００７８】
本実施例では、絶縁膜、非晶質半導体膜、及びｎ型を付与する不純物元素を含む非晶質半導体膜をプラズマＣＶＤ法で形成した。
【００７９】
本実施例では、絶縁膜として酸化窒化シリコン膜を用い、プラズマＣＶＤ法により１５０ｎｍの厚さで形成する。この時、プラズマＣＶＤ装置において、電源周波数１３〜７０ＭＨｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電源周波数２７〜６０ＭＨｚを使うことにより緻密な絶縁膜を形成することができ、ゲート絶縁膜としての耐圧を高めることができる。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているので、この用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜、窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。また、下層を窒化シリコン膜とし、上層を酸化シリコン膜とする積層構造としても良い。
【００８０】
例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度２５０〜３５０℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ２で放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後３００〜４００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００８１】
また、非晶質半導体膜として、代表的には、プラズマＣＶＤ法で水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）膜を１００ｎｍの厚さに形成する。この時、プラズマＣＶＤ装置において、電源周波数１３〜７０ＭＨｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電源周波数２７〜６０ＭＨｚを使うことにより成膜速度を向上することが可能となり、成膜された膜は、欠陥密度の少ないａ−Ｓｉ膜となるため好ましい。その他、この非晶質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用することも可能である。
【００８２】
また、上記絶縁膜及び上記非晶質半導体膜のプラズマＣＶＤ法による成膜において、１００〜１００ｋＨｚのパルス変調放電を行えば、プラズマＣＶＤ法の気相反応によるパーティクルの発生を防ぐことができ、成膜においてピンホールの発生を防ぐことができるため好ましい。
【００８３】
また、本実施例では、一導電型の不純物元素を含有する半導体膜として、ｎ型を付与する不純物元素を含む非晶質半導体膜を２０〜８０ｎｍの厚さで形成する。例えば、ｎ型のａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにシラン（ＳｉＨ4）に対して０．１〜５％の濃度でフォスフィン（ＰＨ3）を添加する。或いは、ｎ型を付与する不純物元素を含む非晶質半導体膜１０６を水素化微結晶シリコン膜（μｃ−Ｓｉ：Ｈ）で形成しても良い。
【００８４】
これらの膜は、反応ガスを適宣切り替えることにより、連続的に形成することができる。また、プラズマＣＶＤ装置において、同一の反応室または複数の反応室を用い、これらの膜を大気に晒すことなく連続して積層させることもできる。このように、大気に曝さないで連続成膜することで非晶質半導体膜への不純物の混入を防止することができる。
【００８５】
なお、本実施例は、実施例２と組み合わせることが可能である。
【００８６】
［実施例４］
本実施例では、保護膜を形成した例を図６に示す。なお、本実施例は、実施例１の図２（Ｄ）の状態まで同一であるので異なる点について以下に説明する。また、図２（Ｄ）に対応する箇所は同一の符号を用いた。
【００８７】
まず、実施例１に従って図２（Ｄ）の状態を得た後、薄い無機絶縁膜を全面に形成する。この薄い無機絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの無機絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。
【００８８】
次いで、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して、画素ＴＦＴ部においては絶縁膜４０１、端子部においては無機絶縁膜４０２をそれぞれ形成する。この無機絶縁膜４０１、４０２は、パッシベーション膜として機能する。また、端子部においては、第４のフォトリソグラフィー工程により薄い無機絶縁膜４０２と無機絶縁膜１０４を同時に除去して、端子部の端子１０１を露呈させることができる。
【００８９】
こうして本実施例では、４回のフォトリソグラフィー工程により、４枚のフォトマスクを使用して、無機絶縁膜で保護された逆スタガ型のｎチャネル型ＴＦＴ、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置し、画素部を構成することによりアクティブマトリクス型の液晶表示装置を作製するための一方の基板とすることができる。
【００９０】
なお、本実施例は、実施例１乃至３のいずれか一の構成と自由に組み合わせることが可能である。
【００９１】
［実施例５］
実施例１では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法を示したが、本実施例では反射型の液晶表示装置に対応する例について示す。
【００９２】
まず、実施例１と同様にして、図２（Ｂ）に示す工程までを行う。そして、透明導電膜に代えて反射性を有する導電膜（Ａｌ、Ａｇ等）を形成する。そして、実施例１と同様に、第３のフォトリソグラフィー工程によりレジストマスクパターンを形成し、エッチングによって反射性を有する導電膜からなる画素電極を形成する。画素電極は、電極１１８と重なるように形成する。
【００９３】
その後の工程は、実施例１と同様であるので省略する。こうして３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して反射型の液晶表示装置に対応したアクティブマトリクス基板を作製することができる。
【００９４】
また、本実施例は実施例４と組み合わせることが可能である。
【００９５】
［実施例６］
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【００９６】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図９、図１０及び図１１に示す。
【００９７】
図９（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の信号駆動回路に適用することができる。
【００９８】
図９（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の信号駆動回路に適用することができる。
【００９９】
図９（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の信号駆動回路に適用できる。
【０１００】
図９（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の信号駆動回路に適用することができる。
【０１０１】
図９（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号駆動回路に適用することができる。
【０１０２】
図９（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号駆動回路に適用することができる。
【０１０３】
図１０（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号駆動回路に適用することができる。
【０１０４】
図１０（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号駆動回路に適用することができる。
【０１０５】
なお、図１０（Ｃ）は、図１０（Ａ）及び図１０（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１０（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１０６】
また、図１０（Ｄ）は、図１０（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１０（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１０７】
ただし、図１０に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【０１０８】
図１１（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の信号駆動回路に適用することができる。
【０１０９】
図１１（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の信号回路に適用することができる。
【０１１０】
図１１（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１１１】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜５のどのような組み合わせからなる構成を用いても実現することができる。
【０１１２】
【発明の効果】
本発明により、３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して、逆スタガ型のｎチャネル型ＴＦＴを有する画素ＴＦＴ部、及び保持容量を備えた液晶表示装置を実現することができる。
【０１１３】
また、保護膜を形成した場合においては、４回のフォトリソグラフィー工程により、４枚のフォトマスクを使用して、無機絶縁膜で保護された逆スタガ型のｎチャネル型ＴＦＴを有する画素ＴＦＴ部、及び保持容量を備えた液晶表示装置を実現することができる。
【図面の簡単な説明】
【図１】 本願発明の上面図を示す図。
【図２】 ＡＭ−ＬＣＤの作製工程を示す断面図。
【図３】 ＡＭ−ＬＣＤの作製工程を示す断面図。
【図４】 ＡＭ−ＬＣＤの作製工程を示す上面図。
【図５】 ＡＭ−ＬＣＤの作製工程を示す上面図。
【図６】 液晶表示装置の画素部と入力端子部の配置を説明する上面図。
【図７】 液晶表示装置の実装構造を示す断面図。
【図８】 ＡＭ−ＬＣＤの作製工程を示す断面図。
【図９】 電子機器の一例を示す図。
【図１０】 電子機器の一例を示す図。
【図１１】 電子機器の一例を示す図。
Claims (4)
- 基板上にゲート配線、容量配線、及び端子を形成し、
前記基板、前記ゲート配線、前記容量配線、及び前記端子上に絶縁膜を形成し、
前記絶縁膜上に第１の非晶質半導体膜を形成し、
前記第１の非晶質半導体膜上にｎ型を付与する不純物元素を含む第２の非晶質半導体膜を形成し、
前記第２の非晶質半導体膜上に第１の導電膜を形成し、
第１のマスクを用いて、前記第１の非晶質半導体膜、前記第２の非晶質半導体膜、及び前記第１の導電膜の一部を除去することによって、前記第１の非晶質半導体膜、前記第２の非晶質半導体膜、及び前記第１の導電膜でなり、薄膜トランジスタ及びソース配線に用いる積層膜を形成するとともに、同一工程によって前記容量配線と前記端子上の前記第１の非晶質半導体膜、前記第２の非晶質半導体膜、及び前記第１の導電膜を除去し、
前記容量配線上の前記絶縁膜、前記端子上の前記絶縁膜、及び前記積層膜の上に第２の導電膜を形成し、
第２のマスクを用いて、前記積層膜及び前記第２の導電膜をそれぞれエッチングすることにより、前記積層膜に開孔を形成して、前記第１の導電膜をドレイン電極及び前記ソース配線に分離し、前記第２の非晶質半導体膜をソース領域及びドレイン領域に分離し、前記第１の非晶質半導体膜に凹部を形成するとともに、同一工程で、前記ドレイン電極、前記絶縁膜及び前記容量配線上に前記第２の導電膜からなる画素電極を形成し、且つ、前記ソース配線の全体を覆い且つ接するように前記第２の導電膜からなる導電膜を形成することを特徴とする液晶表示装置の作製方法。 - 基板上にゲート配線、容量配線、及び端子を形成し、
前記基板、前記ゲート配線、前記容量配線、及び前記端子上に絶縁膜を形成し、
前記絶縁膜上に微結晶半導体膜を形成し、
前記微結晶半導体膜上にｎ型を付与する不純物元素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜上に第１の導電膜を形成し、
第１のマスクを用いて、前記微結晶半導体膜、前記非晶質半導体膜、及び前記第１の導電膜の一部を除去することによって、前記微結晶半導体膜、前記非晶質半導体膜、及び前記第１の導電膜でなり、薄膜トランジスタ及びソース配線に用いる積層膜を形成するとともに、同一工程によって前記容量配線と前記端子上の前記微結晶半導体膜、前記非晶質半導体膜、及び前記第１の導電膜を除去し、
前記容量配線上の前記絶縁膜、前記端子上の前記絶縁膜、及び前記積層膜の上に第２の導電膜を形成し、
第２のマスクを用いて、前記積層膜及び前記第２の導電膜をそれぞれエッチングすることにより、前記積層膜に開孔を形成して、前記第１の導電膜をドレイン電極及び前記ソース配線に分離し、前記非晶質半導体膜をソース領域及びドレイン領域に分離し、前記微結晶半導体膜に凹部を形成するとともに、同一工程で、前記ドレイン電極、前記絶縁膜及び前記容量配線上に前記第２の導電膜からなる画素電極を形成し、且つ、前記ソース配線の全体を覆い且つ接するように前記第２の導電膜からなる導電膜を形成することを特徴とする液晶表示装置の作製方法。 - 請求項１または請求項２において、
前記ゲート配線、前記容量配線及び前記端子は、Ａｌ膜と、Ｔｉ、Ｍｏ、Ｗ、Ｔａ、ＮｄまたはＣｒから選ばれた元素を主成分とする膜またはそれらの合金膜とを組み合わせた積層膜からなることを特徴とする液晶表示装置の作製方法。 - 請求項１乃至請求項３のいずれか一項において、
前記ソース配線及び前記ドレイン電極は、Ｔｉ膜、Ａｌ膜、Ｔｉ膜でなる積層膜から形成されていることを特徴とする液晶表示装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003047526A JP4118704B2 (ja) | 2003-02-25 | 2003-02-25 | 液晶表示装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003047526A JP4118704B2 (ja) | 2003-02-25 | 2003-02-25 | 液晶表示装置の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000061297A Division JP4118484B2 (ja) | 2000-03-06 | 2000-03-06 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003234353A JP2003234353A (ja) | 2003-08-22 |
| JP2003234353A5 JP2003234353A5 (ja) | 2007-03-22 |
| JP4118704B2 true JP4118704B2 (ja) | 2008-07-16 |
Family
ID=27785815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003047526A Expired - Fee Related JP4118704B2 (ja) | 2003-02-25 | 2003-02-25 | 液晶表示装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4118704B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0560117U (ja) * | 1992-01-14 | 1993-08-06 | 株式会社アイチコーポレーション | ケーブルドラム支持装置 |
| JPH0662711U (ja) * | 1993-02-04 | 1994-09-02 | 住友電設株式会社 | ケーブル引抜き装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101061844B1 (ko) | 2004-06-29 | 2011-09-02 | 삼성전자주식회사 | 박막 표시판의 제조 방법 |
-
2003
- 2003-02-25 JP JP2003047526A patent/JP4118704B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0560117U (ja) * | 1992-01-14 | 1993-08-06 | 株式会社アイチコーポレーション | ケーブルドラム支持装置 |
| JPH0662711U (ja) * | 1993-02-04 | 1994-09-02 | 住友電設株式会社 | ケーブル引抜き装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003234353A (ja) | 2003-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4118484B2 (ja) | 半導体装置の作製方法 | |
| JP4118485B2 (ja) | 半導体装置の作製方法 | |
| US9786687B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4683688B2 (ja) | 液晶表示装置の作製方法 | |
| JP4118706B2 (ja) | 液晶表示装置の作製方法 | |
| JP2008209931A (ja) | 液晶表示装置 | |
| JP2007134730A (ja) | 表示装置 | |
| JP4118704B2 (ja) | 液晶表示装置の作製方法 | |
| JP2006235638A (ja) | 液晶表示装置 | |
| JP4128588B2 (ja) | 液晶表示装置 | |
| JP4118705B2 (ja) | 半導体装置の作製方法 | |
| JP5604477B2 (ja) | 表示装置 | |
| JP5732552B2 (ja) | 表示装置 | |
| JP2012053467A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070202 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |