JP5604477B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP5604477B2 JP5604477B2 JP2012154630A JP2012154630A JP5604477B2 JP 5604477 B2 JP5604477 B2 JP 5604477B2 JP 2012154630 A JP2012154630 A JP 2012154630A JP 2012154630 A JP2012154630 A JP 2012154630A JP 5604477 B2 JP5604477 B2 JP 5604477B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive layer
- wiring
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置お
よびその様な電気光学装置を部品として搭載した電子機器に関する。
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタは
ICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く
用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マト
リクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成さ
れる。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加
されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ
、この光学変調が表示パターンとして観察者に認識される。
の大面積化とともに高精細化や高開口率化や高信頼性の要求が高まっている。また、同時
に生産性の向上や低コスト化の要求も高まっている。
体膜として非晶質シリコン膜が好適に用いられている。また、非晶質半導体膜で形成され
たチャネル形成領域を有する逆スタガ型(若しくはボトムゲート型)のTFTが多く用い
られている。
技術により、最低でも5枚以上のフォトマスクを使用してTFTを基板上に作製していた
ため製造コストが大きかった。生産性を向上させ歩留まりを向上させるためには、工程数
を削減することが有効な手段として考えられる。
フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするフ
ォトレジストパターンを基板上に形成するために用いる。
像、ポストベークなどの工程と、その前後の工程において、被膜の成膜およびエッチング
などの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなり、
問題となっていた。
ていた。この静電気が発生すると基板上に設けられた配線の交差部でショートしたり、静
電気によってTFTが劣化または破壊されて液晶表示装置に表示欠陥や画質の劣化が生じ
ていた。特に、製造工程で行われる液晶配向処理のラビング時に静電気が発生し問題とな
っていた。
に代表される半導体装置において、TFTを作製する工程数を削減して製造コストの低減
および歩留まりの向上を実現することを課題としている。
よびその作製方法を提供することを課題としている。
成する。
n型を付与する不純物元素を含む非晶質シリコン膜(以下、n+a―Si膜と呼ぶ)、及
び導電膜を連続的に成膜する。
(ソース電極含む)及びドレイン電極をパターニング形成する。
極の形成を行い、さらにn+a―Si膜からなるソース領域及びドレイン領域を形成する
と同時にa―Si膜の一部を除去する。
を3枚とすることができる。
電気等から保護する構造とする。また、透明導電膜で保護回路を形成する構造としてもよ
い。このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦によ
る静電気の発生を防止することができる。特に、製造工程で行われる液晶配向処理のラビ
ング時に発生する静電気からTFT等を保護することができる。
半導体装置であって、 絶縁表面上に形成されたゲート配線102と、 前記ゲート配線
上に形成された絶縁膜110と、 前記絶縁膜上に形成された非晶質半導体膜122と、
前記非晶質半導体膜上に形成されたソース領域123及びドレイン領域124と、 前
記ソース領域または前記ドレイン領域上に形成されたソース配線125または電極126
と、 前記電極上に形成された画素電極127とを有し、 前記ドレイン領域124また
は前記ソース領域123の一つの端面は、前記絶縁膜110の端面、前記非晶質半導体膜
122の端面、及び前記電極126の端面と概略一致することを特徴とする半導体装置で
ある。
置であって、 絶縁表面上に形成されたゲート配線102と、 前記ゲート配線上に形成
された絶縁膜110と、 前記絶縁膜上に形成された非晶質半導体膜122と、 前記非
晶質半導体膜上に形成されたソース領域123及びドレイン領域124と、 前記ソース
領域または前記ドレイン領域上に形成されたソース配線125または電極126と、 前
記電極上に形成された画素電極127とを有し、 前記ドレイン領域124または前記ソ
ース123領域の一つの端面は、前記絶縁膜110の端面、前記非晶質半導体膜122の
端面及び前記電極126の端面と概略一致し、もう一つの端面は、前記画素電極127の
端面及び前記電極126のもう一つの端面と概略一致することを特徴とする半導体装置で
ある。
不純物元素を含む非晶質半導体膜からなることを特徴としている。
前記ドレイン領域は、大気に曝されることなく連続的に形成されたことを特徴としている
。
は前記ドレイン領域は、スパッタ法により形成されたことを特徴としている。
記ドレイン領域124は、前記非晶質半導体膜122及び前記電極126と同一のマスク
により形成されたことを特徴としている。また、記ソース領域及び前記ドレイン領域は、
前記ソース配線125と同一のマスクにより形成されたことを特徴としている。
記ドレイン領域124は、前記ソース配線125及び前記画素電極127と同一のマスク
により形成されたことを特徴としている。
膜のうち、前記ソース領域及びドレイン領域と接する領域における膜厚は、前記ソース領
域と接する領域と前記ドレイン領域と接する領域との間の領域における膜厚より厚い構成
、即ちチャネルエッチ型のボトムゲート構造となっている。
2を形成する第1工程と、 前記ゲート配線を覆う絶縁膜104を形成する第2工程と、
前記絶縁膜上に第1の非晶質半導体膜105を形成する第3工程と、 前記第1の非晶
質半導体膜上にn型を付与する不純物元素を含む第2の非晶質半導体膜106を形成する
第4工程と、 前記第2の非晶質半導体膜上に第1の導電膜107を形成する第5工程と
、 第2のマスクを用いて前記絶縁膜104、前記第1の非晶質半導体膜105、第2の
非晶質半導体膜106、及び前記第1の導電膜107を選択的に除去して配線116(ソ
ース配線及び電極)を形成する第6工程と、 前記配線116(ソース配線及び電極)と
接して重なる第2の導電膜118を形成する第7工程と、 第3のマスクを用いて前記第
1の非晶質半導体膜112の一部、第2の非晶質半導体膜114、前記第1の導電膜11
6、及び前記第2の導電膜118を選択的に除去して、前記第2の非晶質半導体膜からな
るソース領域123及びドレイン領域124と、前記第2の導電膜からなる画素電極12
7とを形成する第8工程と、を有することを特徴とする半導体装置の作製方法である。
く連続的に形成することを特徴としている。
連続的に形成することを特徴としている。
り形成してもよい。
マCVD法により形成してもよい。
マCVD法により形成してもよい。
る導電膜であることを特徴としている。
、逆スタガ型のnチャネル型TFTを有する画素TFT部、及び保持容量を備えた液晶表
示装置を実現することができる。
のフォトマスクを使用して、無機絶縁膜で保護された逆スタガ型のnチャネル型TFTを
有する画素TFT部、及び保持容量を備えた液晶表示装置を実現することができる。
め、マトリクス状に配置された複数の画素のうちの1つの画素構成を示している。また、
図2及び図3は作製工程を示す図である。
ゲート配線と、各ゲート配線に直交するソース配線を複数有している。
7が配置されている。また、この画素電極127と重ならないように、透明導電膜128
がソース配線と重なっている。
2と平行に容量配線103が配置されている。この容量配線103は全画素に設けられて
おり、図2(B)に示す絶縁膜111を誘電体として保持容量を形成している。
のTFTが設けられている。このTFTは非晶質構造を有する半導体膜(以下、非晶質半
導体膜と呼ぶ)で形成されたチャネル形成領域を有する逆スタガ型(若しくはボトムゲー
ト型)のTFTである。
された)と、ゲート絶縁膜と、a―Si膜と、n+a―Si膜からなるソース領域及びド
レイン領域と、ソース電極(ソース配線125と一体形成された)及び電極126(以下
、ドレイン電極とも呼ぶ)とが積層形成されている。
ート絶縁膜が存在していない。
ている。
端部の透明導電膜が除去されている。また、容量配線と画素電極とがショートしないよう
に電極117の端部が除去されている。
上に順次、ゲート絶縁膜と、a―Si膜と、n+a―Si膜とが積層形成されている。
の領域は、他の領域と比べ膜厚が薄くなっている。膜厚が薄くなったのは、n+a―Si
膜をエッチングにより分離してソース領域とドレイン領域とを形成する際、a―Si膜の
一部が除去されたためである。また、このエッチングによって画素電極の端面、ドレイン
電極の端面、及びドレイン領域の端面が一致している。
の端面が一致している。
うこととする。
作製方法を示し、基板上に画素部のTFTを逆スタガ型で形成し、該TFTに接続する保
持容量を作製する方法について工程に従って詳細に説明する。
また、同図には該基板の端部に設けられ、他の基板に設けた回路の配線と電気的に接続す
るための入力端子部の作製工程を同時に示す。
や#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガ
ラスなどのガラス基板を用いることができる。その他に、石英基板、プラスチック基板な
どの透光性基板を使用することもできる。
ジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極(ゲート電
極を含むゲート配線102、容量配線103、及び端子101)を形成する。このとき少
なくともゲート電極102の端部にテーパー部が形成されるようにエッチングする。この
段階での上面図を図4に示した。
ニウム(Al)などの低抵抗導電性材料で形成することが望ましいが、Al単体では耐熱
性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成
する。耐熱性導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン(
W)、モリブデン(Mo)、クロム(Cr)
、Nd(ネオジム)から選ばれた元素、または前記元素を成分とする合金か、前記元素を
組み合わせた合金膜、または前記元素を成分とする窒化物で形成する。
また、Ti、Si、Cr、Nd等の耐熱性導電性材料と組み合わせて形成した場合、平坦
性が向上するため好ましい。また、このような耐熱性導電性材料のみ、例えばMoとWを
組み合わせて形成しても良い。
低抵抗導電性材料とを組み合わせて形成することが望ましい。この時の適した組み合わせ
を説明する。
性導電性材料から成る導電層(B)とを積層したニ層構造とする。導電層(B)はAl、
Ta、Ti、W、Nd、Crから選ばれた元素、または前記元素を成分とする合金か、前
記元素を組み合わせた合金膜で形成すれば良く、導電層(A)は窒化タンタル(TaN)
膜、窒化タングステン(WN)膜、窒化チタン(TiN)膜などで形成する。例えば、導
電層(A)としてCr、導電層(B)としてNdを含有するAlとを積層したニ層構造と
することが好ましい。導電層(A)は10〜100nm(好ましくは20〜50nm)と
し、導電層(B)
は200〜400nm(好ましくは250〜350nm)とする。
料から成る導電層(B)と耐熱性導電性材料から成る導電層(C)とを積層した三層構造
とすることが好ましい。低抵抗導電性材料から成る導電層(B)は、アルミニウム(Al
)を成分とする材料で形成し、純Alの他に、0.01〜5atomic%のスカンジウム(S
c)、Ti、Nd、シリコン(Si)等を含有するAlを使用する。導電層(C)は導電
層(B)のAlにヒロックが発生するのを防ぐ効果がある。導電層(A)は10〜100
nm(好ましくは20〜50nm)とし、導電層(B)は200〜400nm(好ましく
は250〜350nm)とし、導電層(C)は10〜100nm(好ましくは20〜50
nm)とする。本実施例では、Tiをターゲットとしたスパッタ法により導電層(A)を
Ti膜で50nmの厚さに形成し、Alをターゲットとしたスパッタ法により導電層(B
)をAl膜で200nmの厚さに形成し、Tiをターゲットとしたスパッタ法により導電
層(C)をTi膜で50nmの厚さに形成した。
0〜200nmとする。
論、ゲート絶縁膜はこのような窒化シリコン膜に限定されるものでなく、酸化シリコン膜
、酸化窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る
単層または積層構造として形成しても良い。例えば、下層を窒化シリコン膜とし、上層を
酸化シリコン膜とする積層構造としても良い。
の厚さで非晶質半導体膜105を、プラズマCVD法やスパッタ法などの公知の方法で全
面に形成する(図示せず)。代表的には、シリコンのターゲットを用いたスパッタ法で非
晶質シリコン(a−Si)膜を100nmの厚さに形成する。
その他、この非晶質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜など
の非晶質構造を有する化合物半導体膜を適用することも可能である。
元素を含む非晶質半導体膜106を20〜80nmの厚さで形成する。
n型を付与する不純物元素を含む非晶質半導体膜106は、プラズマCVD法やスパッタ
法などの公知の方法で全面に形成する。代表的には、n+a−Si:H膜を形成すれば良
く、そのためにリン(P)が添加されたシリコンターゲットを用いて成膜する。あるいは
、シリコンターゲットを用い、リンを含む雰囲気中でスパッタリングを行い成膜してもよ
い。或いは、n型を付与する不純物元素を含む非晶質半導体膜106を水素化微結晶シリ
コン膜(μc−Si:H)で形成しても良い。
07の材料としては、n+a―Si膜106とオーミックコンタクトのとれる金属材料で
あれば特に限定されず、Al、Cr、Ta、Tiから選ばれた元素、または前記元素を成
分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。ただし、導電性の金属
膜107は後のエッチング工程で端子及びゲート配線と十分な選択比を有するものを選ぶ
必要がある。本実施例ではスパッタ法を用い、金属膜107として、300〜600nm
の厚さでCr膜を形成した(図2(A))。
6、及び導電性の金属膜107はいずれも公知の方法で作製するものであり、プラズマC
VD法やスパッタ法で作製することができる。本実施例では、スパッタ法を用い、ターゲ
ット及びスパッタガスを適宣切り替えることにより連続的に形成した。この時、スパッタ
装置において、同一の反応室または複数の反応室を用い、これらの膜を大気に曝すことな
く連続して積層させることが好ましい。このように、大気に曝さないことで不純物の混入
を防止することができる。
し、エッチングにより不要な部分を除去して絶縁膜110、111、配線及び電極(ソー
ス配線)を形成する。この際のエッチング方法としてウエットエッチングまたはドライエ
ッチングを用いる。第2のフォトリソグラフィー工程により、絶縁膜104、非晶質半導
体膜105、一導電型の不純物元素を含有する半導体膜106、及び導電性の金属膜10
7がエッチングされ、画素TFT部においては、絶縁膜110、非晶質半導体膜112、
一導電型の不純物元素を含有する半導体膜114、及び導電性の金属膜116を形成する
。よって、これらの膜の端面は概略一致する。また、容量部においては、絶縁膜111、
非晶質半導体膜113、一導電型の不純物元素を含有する半導体膜115、及び導電性の
金属膜117を形成する。同様に、これらの膜の端面は一致する。
みを残してエッチングする。また、他の配線との交差部のみを残してゲート配線上の絶縁
膜を除去する。このため、端子101やゲート配線の材料と絶縁膜は、十分な選択比を有
するものを選ぶ必要があり、さらに端子の材料と導電性の金属膜も十分な選択比を有する
ものを選ぶ必要がある。即ち、端子及びゲート配線の材料と導電性の金属膜とは異なる材
料を選択する必要がある。本実施例ではドライエッチングにより、Cl2とO2の混合ガス
を用いて金属膜107をエッチングし、反応ガスをCF4とO2の混合ガスに代えて一導電
型の不純物元素を含有する半導体膜106、非晶質半導体膜105、絶縁膜104を選択
的に除去した(図2(B))。
(C))。また、この時の上面図を図5に示す。ただし、簡略化のため図5では全面に成
膜された透明導電膜118は図示していない。
ズ合金(In2O3―SnO2、ITOと略記する)などをスパッタ法や真空蒸着法などを
用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、
特にITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために
酸化インジウム酸化亜鉛合金(In2O3―ZnO)を用いても良い。酸化インジウム酸化
亜鉛合金は表面平滑性に優れ、ITOと比較して熱安定性にも優れているので、接触する
電極116をAl膜で形成しても腐蝕反応をすることを防止できる。同様に、酸化亜鉛(
ZnO)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム(
Ga)を添加した酸化亜鉛(ZnO:Ga)などを用いることができる。
1を形成し、エッチングにより不要な部分を除去して非晶質半導体膜122、ソース領域
123及びドレイン領域124、ソース電極125及びドレイン電極126、画素電極1
27を形成する(図2(D))。
に、導電性を有する金属膜116とn+a―Si膜114と非晶質半導体膜112の一部
をエッチングにより除去して開孔を形成する。本実施例では、まず、ITOからなる画素
電極を硝酸と塩酸の混合溶液または塩化系第2鉄系の溶液を用いたウエットエッチングに
より選択的に除去し、ウエットエッチングにより導電性を有する金属膜116を除去した
後、ドライエッチングによりn+a―Si膜114と非晶質半導体膜112の一部をエッ
チングした。なお、本実施例では、ウエットエッチングとドライエッチングとを用いたが
、実施者が反応ガスを適宜選択してドライエッチングのみで行ってもよいし、実施者が反
応溶液を適宜選択してウエットエッチングのみで行ってもよい。
が形成される。この開孔によって導電性を有する金属膜116はソース電極125とドレ
イン電極126に分離され、n+a―Si膜114はソース領域123とドレイン領域1
24に分離される。また、ソース電極125と接する透明導電膜128は、ソース配線を
覆い、後の製造工程、特にラビング処理で生じる静電気を防止する役目を果たす。本実施
例では、ソース配線上に透明導電膜128を形成した例を示したが、上記ITO膜のエッ
チングの際に透明導電膜128を除去してもよい。また、上記ITO膜のエッチングの際
に上記ITO膜を利用して静電気から保護するための回路を形成してもよい。
された透明導電膜を選択的に除去するため、ゲート配線は、非晶質半導体膜や金属膜11
6と選択比が必要となる。ただし、ゲート配線端子部には部分的に透明導電膜を残す。
した。なお、図1は1つの画素の上面図であり、A−A'線 及びB−B'線に沿った断面
図がそれぞれ図3(A)に相当する。
2の上面図をそれぞれ図示している。なお、図1〜図3と対応する箇所には同じ符号を用
いている。また、図9(B)は図9(A)中のE−E'線 及びF−F'線に沿った断面図
に相当する。図9(A)において、透明導電膜からなる503は入力端子として機能する
接続用の電極である。また、図9(B)において、504は絶縁膜(110から延在する
)、505は非晶質半導体膜(122から延在する)、506はn+a―Si膜(123
から延在する)である。
7(あるいはn+a―Si膜115あるいは半導体膜)とで保持容量が形成される。
スタガ型のnチャネル型TFT201を有する画素TFT部、保持容量202を完成させ
ることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部
を構成することによりアクティブマトリクス型の液晶表示装置を作製するための一方の基
板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板
と呼ぶ。
向膜130を選択的に形成する方法としては、スクリーン印刷法を用いてもよいし、配向
膜を塗布後、シャドーマスクを用いてレジストマスクを形成して除去する方法を用いても
よい。通常、液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。
て配向するようにする。
対向基板133とをスペーサで基板間隔を保持しながらシール剤により貼り合わせた後、
アクティブマトリクス基板と対向基板の間に液晶材料134を注入する。液晶材料134
は公知のものを適用すれば良く代表的にはTN液晶を用いる。液晶材料を注入した後、注
入口は樹脂材料で封止する。
:FPC)を接続する。FPCはポリイミドなどの有機樹脂フィルム138に銅配線13
7が形成されていて、異方性導電性接着剤で透明導電膜からなる入力端子129(図9中
の503に相当する)と接続する。異方性導電性接着剤は接着剤135と、その中に混入
され金などがメッキされた数十〜数百μm径の導電性表面を有する粒子136により構成
され、この粒子136が入力端子129と銅配線137とに接触することによりこの部分
で電気的な接触が形成される。さらに、この部分の機械的強度を高めるために樹脂層13
9を設ける(図3(B))。
10上には画素部211が設けられ、画素部にはゲート配線208とソース配線207が
交差して形成され、これに接続するnチャネル型TFT201が各画素に対応して設けら
れている。nチャネル型TFT201のドレイン側には画素電極127及び保持容量20
2が接続し、保持容量202のもう一方の端子は容量配線209に接続している。nチャ
ネル型TFT201と保持容量202の構造は図3(A)で示すnチャネル型TFT20
1と保持容量202と同じものとする。
06によってゲート配線208に接続している。また、他の端部には画像信号を入力する
入力端子部203が形成され、接続配線204によってソース配線207に接続している
。ゲート配線208、ソース配線207、容量配線209は画素密度に応じて複数本設け
られるものであり、その本数は前述の如くである。また、画像信号を入力する入力端子部
212と接続配線213を設け、入力端子部203と交互にソース配線と接続させても良
い。入力端子部203、205、212はそれぞれ任意な数で設ければ良いものとし、実
施者が適宣決定すれば良い。
板301の端部には、入力端子部302が形成されこれは実施例1で示したようにゲート
配線と同じ材料で形成される端子303で形成される。そして対向基板304とスペーサ
306を内包するシール剤305により貼り合わされ、さらに偏光板307、308が設
けられている。そして、スペーサ322によって筐体321に固定される。
果移動度が小さく1cm2/Vsec程度しか得られていない。そのために、画像表示を行うため
の駆動回路はLSIチップで形成され、TAB(tape automated bonding)方式やCOG
(chip on glass)方式で実装されている。本実施例では、LSIチップ313に駆動回
路を形成し、TAB方式で実装する例を示す。これにはフレキシブルプリント配線板(Fl
exible Printed Circuit:FPC)
が用いられ、FPCはポリイミドなどの有機樹脂フィルム309に銅配線310が形成さ
れていて、異方性導電性接着剤で入力端子302と接続する。入力端子は配線303上に
接して設けられた透明導電膜である。異方性導電性接着剤は接着剤311と、その中に混
入され金などがメッキされた数十〜数百μm径の導電性表面を有する粒子312により構
成され、この粒子312が入力端子302と銅配線310とに接触することにより、この
部分で電気的な接触が形成される。
そしてこの部分の機械的強度を高めるために樹脂層318が設けられている。
れている。そして銅配線310は接続端子316でその他の信号処理回路、増幅回路、電
源回路などが形成されたプリント基板317に接続されている。そして、透過型の液晶表
示装置では対向基板304に光源319と光導光体320が設けられてバックライトとし
て使用される。
(D)の状態まで同一であるので異なる点について以下に説明する。また、図2(D)に
対応する箇所は同一の符号を用いた。
。この薄い無機絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜
、酸化タンタル膜などの無機絶縁膜を用い、これらの材料から成る単層または積層構造と
して形成しても良い。
グにより不要な部分を除去して、画素TFT部においては絶縁膜402、端子部において
は無機絶縁膜401をそれぞれ形成する。この無機絶縁膜401、402は、パッシベー
ション膜として機能する。また、端子部においては、第4のフォトリソグラフィー工程に
より薄い無機絶縁膜401を除去して、端子部の端子101を露呈させる。
を使用して、無機絶縁膜で保護された逆スタガ型のnチャネル型TFT、保持容量を完成
させることができる。そして、これらを個々の画素に対応してマトリクス状に配置し、画
素部を構成することによりアクティブマトリクス型の液晶表示装置を作製するための一方
の基板とすることができる。
ある。
体膜、及び金属膜をスパッタ法で積層形成した例を示したが、本実施例では、プラズマC
VD法を用いた例を示す。
半導体膜をプラズマCVD法で形成した。
0nmの厚さで形成する。この時、プラズマCVD装置において、電源周波数13〜70
MHz、好ましくは27〜60MHzで行えばよい。電源周波数27〜60MHzを使う
ことにより緻密な絶縁膜を形成することができ、ゲート絶縁膜としての耐圧を高めること
ができる。また、SiH4とN2OにO2を添加させて作製された酸化窒化シリコン膜は、
膜中の固定電荷密度が低減されているので、この用途に対して好ましい材料となる。勿論
、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン
膜、窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単
層または積層構造として形成しても良い。また、下層を窒化シリコン膜とし、上層を酸化
シリコン膜とする積層構造としても良い。
エチル(Tetraethyl Orthosilicate:TEOS)とO2とを混合し、反応圧力40Pa、基
板温度250〜350℃とし、高周波(13.56MHz)電力密度0.5〜0.8W/cm2で
放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後
300〜400℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる
。
(a−Si:H)膜を100nmの厚さに形成する。この時、プラズマCVD装置におい
て、電源周波数13〜70MHz、好ましくは27〜60MHzで行えばよい。電源周波
数27〜60MHzを使うことにより成膜速度を向上することが可能となり、成膜された
膜は、欠陥密度の少ないa−Si膜となるため好ましい。その他、この非晶質半導体膜に
は、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半
導体膜を適用することも可能である。
00〜100kHzのパルス変調放電を行えば、プラズマCVD法の気相反応によるパー
ティクルの発生を防ぐことができ、成膜においてピンホールの発生を防ぐことができるた
め好ましい。
る不純物元素を含む非晶質半導体膜を20〜80nmの厚さで形成する。例えば、n型の
a−Si:H膜を形成すれば良く、そのためにシラン(SiH4)に対して0.1〜5%
の濃度でフォスフィン(PH3)を添加する。或いは、n型を付与する不純物元素を含む
非晶質半導体膜106を水素化微結晶シリコン膜(μc−Si:H)で形成しても良い。
。また、プラズマCVD装置において、同一の反応室または複数の反応室を用い、これら
の膜を大気に曝すことなく連続して積層させることもできる。
このように、大気に曝さないで連続成膜することで非晶質半導体膜への不純物の混入を防
止することができる。
次、連続的に積層する例を示した。このように連続的に成膜する場合において使用する複
数のチャンバーを備えた装置の一例を図10に示した。
において、10〜15が気密性を有するチャンバーである。各チャンバーには、真空排気
ポンプ、不活性ガス導入系が配置されている。
のロードロック室である。11は絶縁膜104を成膜するための第1のチャンバーである
。12は非晶質半導体膜105を成膜するための第2のチャンバーである。13はn型を
付与する非晶質半導体膜106を成膜するための第3のチャンバーである。14は金属膜
107を成膜するための第4のチャンバーである。また、20は各チャンバーに対して共
通に配置された試料の共通室である。
ここでは窒素によりパージされている状態(常圧)とする。また、全てのゲート弁22〜
27を閉鎖した状態とする。
る。カセットの搬入後、図示しないロードロック室の扉を閉鎖する。この状態において、
ゲート弁22を開けてカセットから処理基板30を1枚取り出し、ロボットアーム21に
よって共通室20に取り出す。この際、共通室において位置合わせが行われる。なお、こ
の基板30は実施例1に従って得られた配線101、102、103が形成されたものを
用いた。
11へ処理基板30を移送する。第1のチャンバー内では150℃から300℃の温度で
成膜処理を行い、絶縁膜104を得る。なお、絶縁膜としては、窒化珪素膜、酸化珪素膜
、窒化酸化珪素膜、またはこれらの積層膜等を使用することができる。本実施例では単層
の窒化珪素膜を採用しているが、二層または三層以上の積層構造としてもよい。なお、こ
こではプラズマCVD法が可能なチャンバーを用いたが、ターゲットを用いたスパッタ法
が可能なチャンバーを用いても良い。
チャンバー12に移送される。第2のチャンバー内では第1のチャンバーと同様に150
℃〜300℃の温度で成膜処理を行い、プラズマCVD法で非晶質半導体膜105を得る
。なお、非晶質半導体膜としては、微結晶半導体膜、非晶質ゲルマニウム膜、非晶質シリ
コンゲルマニウム膜、またはこれらの積層膜等を使用することができる。また、非晶質半
導体膜の形成温度を350℃〜500℃として水素濃度を低減するための熱処理を省略し
てもよい。なお、ここではプラズマCVD法が可能なチャンバーを用いたが、ターゲット
を用いたスパッタ法が可能なチャンバーを用いても良い。
に移送される。第3のチャンバー内では第2のチャンバーと同様に150℃〜300℃の
温度で成膜処理を行い、プラズマCVD法でn型を付与する不純物元素(PまたはAs)
を含む非晶質半導体膜106を得る。なお、ここではプラズマCVD法が可能なチャンバ
ーを用いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いても良い。
き出され、第4のチャンバー14に移送される。第4のチャンバー内では金属ターゲット
を用いたスパッタ法で金属膜107を得る。
ロック室15に移送されカセット29に収納される。
実施例1乃至4のいずれか一と自由に組み合わせることが必要である。
は図11に示した装置を用いて一つのチャンバー内で高真空を保ったまま連続的に積層し
た。
、50は共通室、44、46はロードロック室、45はチャンバー、42、43はカセッ
トである。本実施例では基板搬送時に生じる汚染を防ぐために同一チャンバーで積層形成
した。
順次、反応ガスを入れ替えて絶縁膜104、非晶質半導体膜105、n型を付与する不純
物元素を含む非晶質半導体膜106、金属膜107を積層形成すればよい。
晶質半導体膜105、n型を付与する不純物元素を含む非晶質半導体膜106を積層形成
すればよい。
プラズマCVD法で形成する例を示す。なお、本実施例はn+a―Si膜の形成方法以外
は実施例1と同一であるため異なる点についてのみ以下に述べる。
濃度でフォスフィン(PH3)を添加すれば、n+a―Si膜を得ることができる。
では、n型を付与する不純物元素を含む微結晶半導体膜を用いた例を示す。
ガス(SiH4:H2=1:10〜100)とフォスフィン(PH3)との混合ガスを反応
ガスとし、ガス圧を0.1〜10Torr、放電電力を10〜300mW/cm2とする
ことで微結晶珪素膜を得ることができる。また、この微結晶珪素膜成膜後にリンをプラズ
マドーピングして形成してもよい。
。第1の基板には画素領域803、外部入出力端子804、接続配線805が形成されて
いる。点線で囲まれた領域は、走査線側のICチップ貼り合わせ領域801とデータ線側
のICチップ貼り合わせ領域802である。第2の基板808には対向電極809が形成
され、シール材810で第1の基板800と貼り合わせる。シール材810の内側には液
晶が封入され液晶層811を形成する。第1の基板と第2の基板とは所定の間隔を持って
貼り合わせるが、ネマチック液晶の場合には3〜8μm、スメチック液晶の場合には1〜
4μmとする。
ICチップは第1の基板に実装する。外部入出力端子804には、外部から電源及び制御
信号を入力するためのFPC(フレキシブルプリント配線板:Flexible Printed Circuit
)812を貼り付ける。FPC812の接着強度を高めるために補強板813を設けても
良い。こうして液晶表示装置を完成させることができる。ICチップは第1の基板に実装
する前に電気検査を行えば液晶表示装置の最終工程での歩留まりを向上させることができ
、また、信頼性を高めることができる。
ワイヤボンディング方式などを採用することができる。図13にその一例を示す。図13
(A)は第1の基板901にICチップ908が異方性導電材を用いて実装する例を示し
ている。第1の基板901上には画素領域902、引出線906、接続配線及び入出力端
子907が設けられている。第2の基板はシール材904で第1の基板901と接着され
ており、その間に液晶層905が設けられている。
着されている。異方性導電材は樹脂915と表面にAuなどがメッキされた数十〜数百μ
m径の導電性粒子914から成り、導電性粒子914により接続配線及び入出力端子90
7とFPC912に形成された配線913とが電気的に接続されている。ICチップ90
8も同様に異方性導電材で第1の基板に接着され、樹脂911中に混入された導電性粒子
910により、ICチップ908に設けられた入出力端子909と引出線906または接
続配線及び入出力端子907と電気的に接続されている。
Auワイヤ917によりスティックドライバの入出力端子と引出線または接続配線とを接
続しても良い。そして樹脂918で封止する。
ここで説明した以外にも公知のCOG方法やワイヤボンディング方法、或いはTAB方法
を用いることが可能である。
示したが、本実施例では図14を用い、反射型の液晶表示装置に適用する例について示す
。
からなる層間絶縁膜を形成する。次いで、層間絶縁膜の凹凸化処理を行い凹凸部を有する
層間絶縁膜601を形成する。この凹凸化処理としては、ファイバーやスペーサを含む有
機樹脂膜を塗布する方法を用いてもよいし、マスクを使用して有機樹脂膜を部分的にエッ
チングして形成する方法を用いてもよいし、マスクを使用して感光性樹脂をエッチングし
て円柱状とした後、加熱してリフローを施して形成する方法を用いてもよい。
レイン電極に達するコンタクトホールを形成する。また、同工程で保持容量を形成するた
めに電極に達するコンタクトホールを形成するとともに、端子部上の層間絶縁膜を除去す
る。
ッチングによって反射性を有する導電膜からなる画素電極602を形成する。こうして形
成された画素電極602は凹凸部を有しており、光を散乱させることができ鏡面化を防止
することができる。また、同時にソース電極に達する引き出し配線603を形成する。
フィー工程により、4枚のフォトマスクを使用して反射型の液晶表示装置に対応したアク
ティブマトリクス基板を作製することができる。
ブマトリクス型液晶ディスプレイ、アクティブマトリクス型ECディスプレイ)に用いる
ことができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明
を実施できる。
またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナ
ビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピ
ュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図15、図16
及び図17に示す。
表示部2003、キーボード2004等を含む。本発明を画像入力部2002、表示部2
003やその他の信号駆動回路に適用することができる。
03、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を
表示部2102やその他の信号駆動回路に適用することができる。
、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む
。本発明は表示部2205やその他の信号駆動回路に適用できる。
ム部2303等を含む。本発明は表示部2302やその他の信号駆動回路に適用すること
ができる。
ーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404
、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Di
gtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行うことができる。
本発明は表示部2402やその他の信号駆動回路に適用することができる。
3、操作スイッチ2504、受像部(図示しない)等を含む。本願発明を表示部2502
やその他の信号駆動回路に適用することができる。
02等を含む。本発明は投射装置2601の一部を構成する液晶表示装置2808やその
他の信号駆動回路に適用することができる。
ー2703、スクリーン2704等を含む。本発明は投射装置2702の一部を構成する
液晶表示装置2808やその他の信号駆動回路に適用することができる。
2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2
801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズ
ム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成され
る。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の
例を示したが、特に限定されず、例えば単板式であってもよい。また、図16(C)中に
おいて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
した図である。本実施例では、光源光学系2801は、リフレクター2811、光源28
12、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で
構成される。なお、図16(D)に示した光源光学系は一例であって特に限定されない。
例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相
差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
合を示しており、反射型の電気光学装置での適用例は図示していない。
03、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本願発明を
音声出力部2902、音声入力部2903、表示部2904やその他の信号駆動回路に適
用することができる。
3、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表
示部3002、3003やその他の信号回路に適用することができる。
等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
とが可能である。また、本実施例の電子機器は実施例1〜10のどのような組み合わせか
らなる構成を用いても実現することができる。
Claims (1)
- 基板上方のトランジスタと、
前記基板上方の第1の配線と、
前記第1の配線上方の第1の絶縁膜と、
前記第1の絶縁膜上方の第1の導電層と、
前記トランジスタ上方及び前記第1の導電層上方の第2の絶縁膜と、
前記第2の絶縁膜上方の画素電極と、
を有し、
前記第1の配線は、前記トランジスタのゲートとして機能する導電層が有する材料と同じ材料を有し、
前記第1の配線と、前記第1の絶縁膜と、前記第1の導電層とが重なる領域に保持容量を有し、
前記第1の導電層は、前記トランジスタのソース又はドレインの一方と電気的に接続され、
前記第2の絶縁膜は、有機樹脂を有し、
前記第2の絶縁膜は、上面が凹凸である領域を有し、
前記画素電極は、反射することができる機能を有し、
前記画素電極は、上面が凹凸である領域を有し、
前記画素電極は、前記第2の絶縁膜に設けられたコンタクトホールを介して前記第1の導電層と電気的に接続され、
端子部を有し、
前記端子部は、第2の導電層と、前記第2の導電層上方の第3の導電層と、を有し、
前記第2の導電層は、前記第3の導電層と電気的に接続され、
前記第2の導電層は、前記トランジスタのゲートとして機能する導電層が有する材料と同じ材料を有し、
前記第2の導電層は、前記第3の導電層の端部よりも内側に設けられた端部を有することを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012154630A JP5604477B2 (ja) | 2012-07-10 | 2012-07-10 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012154630A JP5604477B2 (ja) | 2012-07-10 | 2012-07-10 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008062009A Division JP2008209931A (ja) | 2008-03-12 | 2008-03-12 | 液晶表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014012043A Division JP5732552B2 (ja) | 2014-01-27 | 2014-01-27 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012238863A JP2012238863A (ja) | 2012-12-06 |
JP5604477B2 true JP5604477B2 (ja) | 2014-10-08 |
Family
ID=47461450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012154630A Expired - Lifetime JP5604477B2 (ja) | 2012-07-10 | 2012-07-10 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5604477B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110518023B (zh) * | 2019-09-25 | 2021-12-24 | 福州京东方光电科技有限公司 | 阵列基板及其制备方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05175500A (ja) * | 1991-12-26 | 1993-07-13 | Kyocera Corp | アクティブマトリックス基板の製造方法 |
JPH07263698A (ja) * | 1994-03-17 | 1995-10-13 | Hitachi Ltd | 薄膜トランジスタ及びその製造方法 |
JPH11109390A (ja) * | 1997-09-30 | 1999-04-23 | Toshiba Corp | 液晶表示装置 |
JP4488688B2 (ja) * | 2002-03-27 | 2010-06-23 | 東芝モバイルディスプレイ株式会社 | 表示装置用配線基板及びその製造方法 |
JP4558752B2 (ja) * | 2007-02-22 | 2010-10-06 | 三菱電機株式会社 | 液晶表示装置の製造方法 |
JP4850168B2 (ja) * | 2007-12-06 | 2012-01-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2012
- 2012-07-10 JP JP2012154630A patent/JP5604477B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2012238863A (ja) | 2012-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9786687B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4118485B2 (ja) | 半導体装置の作製方法 | |
JP4118484B2 (ja) | 半導体装置の作製方法 | |
JP4683688B2 (ja) | 液晶表示装置の作製方法 | |
JP4118706B2 (ja) | 液晶表示装置の作製方法 | |
JP2008209931A (ja) | 液晶表示装置 | |
JP2007134730A (ja) | 表示装置 | |
JP2006235638A (ja) | 液晶表示装置 | |
JP4128588B2 (ja) | 液晶表示装置 | |
JP5604477B2 (ja) | 表示装置 | |
JP4118705B2 (ja) | 半導体装置の作製方法 | |
JP4118704B2 (ja) | 液晶表示装置の作製方法 | |
JP5732552B2 (ja) | 表示装置 | |
JP2012053467A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5604477 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |