JPH05175500A - アクティブマトリックス基板の製造方法 - Google Patents
アクティブマトリックス基板の製造方法Info
- Publication number
- JPH05175500A JPH05175500A JP34379791A JP34379791A JPH05175500A JP H05175500 A JPH05175500 A JP H05175500A JP 34379791 A JP34379791 A JP 34379791A JP 34379791 A JP34379791 A JP 34379791A JP H05175500 A JPH05175500 A JP H05175500A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- etching
- semiconductor layer
- become
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 ソース・ドレイン電極となる第二の導電層１
６上に、画素電極となる透明導電層１７を形成し、この
透明導電層１７を、第二の導電層１６上面とその周辺
部、および走査信号配線１２の取り出し部３が残るよう
にエッチング除去する。 【効果】 フォトマスクは四枚で済み、量産性が向上す
るとともに製造歩留りが向上する。
６上に、画素電極となる透明導電層１７を形成し、この
透明導電層１７を、第二の導電層１６上面とその周辺
部、および走査信号配線１２の取り出し部３が残るよう
にエッチング除去する。 【効果】 フォトマスクは四枚で済み、量産性が向上す
るとともに製造歩留りが向上する。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリックス
基板の製造方法に関し、特にアクティブマトリックス型
液晶表示装置などに用いられるアクティブマトリックス
基板とその製造方法に関する。
基板の製造方法に関し、特にアクティブマトリックス型
液晶表示装置などに用いられるアクティブマトリックス
基板とその製造方法に関する。
【０００２】
【従来の技術】従来のアクティブマトリックス基板の製
造方法を図２に示す。なお、図２中、４０はトランジス
タ部、４１はゲート電極に接続される走査信号配線の取
り出し部である。
造方法を図２に示す。なお、図２中、４０はトランジス
タ部、４１はゲート電極に接続される走査信号配線の取
り出し部である。
【０００３】まず、同図（ａ）に示すように、ガラスな
どから成る基板３１上に、タンタル（Ｔａ）などから成
る第一の導電層３２を真空蒸着法やスパッタリング法で
厚み４０００Å程度に形成してパターニングし、表面部
分に陽極酸化膜３３を形成してゲート電極を形成する。
どから成る基板３１上に、タンタル（Ｔａ）などから成
る第一の導電層３２を真空蒸着法やスパッタリング法で
厚み４０００Å程度に形成してパターニングし、表面部
分に陽極酸化膜３３を形成してゲート電極を形成する。
【０００４】次に、同図（ｂ）に示すように、窒化シリ
コン膜（ＳｉＮX ）などから成る絶縁膜３４、チャネル
となる第一の半導体層３５、オーミックコンタクト層と
なる第二の半導体層３６、およびソース・ドレイン電極
となる第二の導電層３７を順次積層する。なお、第一の
半導体層３５は、トランジスタのチャネルとなる第一の
アモルファスシリコン層３５ａと、炭素元素や窒素元素
を微量含有させた第二のアモルファスシリコン層３５ｂ
とで構成されている。このように構成することにより、
第二のアモルファスシリコン層３５ｂと第二の半導体層
３６との間で、エッチングの選択性を持たせることがで
き、第二のアモルファスシリコン層３５ｂがエッチング
のストッパー層となる次に、同図（ｃ）に示すように、
第二の導電層３７、第二の半導体層３６、および第一の
半導体層３５を、ゲート電極３２上とその周辺部が残る
ようにエッチング除去する。
コン膜（ＳｉＮX ）などから成る絶縁膜３４、チャネル
となる第一の半導体層３５、オーミックコンタクト層と
なる第二の半導体層３６、およびソース・ドレイン電極
となる第二の導電層３７を順次積層する。なお、第一の
半導体層３５は、トランジスタのチャネルとなる第一の
アモルファスシリコン層３５ａと、炭素元素や窒素元素
を微量含有させた第二のアモルファスシリコン層３５ｂ
とで構成されている。このように構成することにより、
第二のアモルファスシリコン層３５ｂと第二の半導体層
３６との間で、エッチングの選択性を持たせることがで
き、第二のアモルファスシリコン層３５ｂがエッチング
のストッパー層となる次に、同図（ｃ）に示すように、
第二の導電層３７、第二の半導体層３６、および第一の
半導体層３５を、ゲート電極３２上とその周辺部が残る
ようにエッチング除去する。
【０００５】次に、同図（ｄ）に示すように、ゲート電
極取り出し部４１上とその周辺部の絶縁層３４をエッチ
ング除去する。
極取り出し部４１上とその周辺部の絶縁層３４をエッチ
ング除去する。
【０００６】次に、同図（ｅ）に示すように、酸化錫や
酸化インジウム錫などから成る透明導電膜３８をスパッ
タリング法により形成する。
酸化インジウム錫などから成る透明導電膜３８をスパッ
タリング法により形成する。
【０００７】次に、同図（ｆ）に示すように、透明導電
膜３８を第二の導電層３７上の両端部と一側面から周辺
部にかけて残るようにエッチング除去するとともに、第
二の導電層３７、および第二の半導体層３６のゲート電
極３２上の中央部分をエッチング除去する。また、窒化
シリコン膜などから成るパシベーション層３９を形成す
る。
膜３８を第二の導電層３７上の両端部と一側面から周辺
部にかけて残るようにエッチング除去するとともに、第
二の導電層３７、および第二の半導体層３６のゲート電
極３２上の中央部分をエッチング除去する。また、窒化
シリコン膜などから成るパシベーション層３９を形成す
る。
【０００８】最後に、同図（ｇ）に示すように、パシベ
ーション層３９のゲート電極取り出し部４１部分をエッ
チング除去して、薄膜トランジスタ４０部分とゲート電
極取り出し部分４１とが形成されてアクティブマトリッ
クス基板が完成する。
ーション層３９のゲート電極取り出し部４１部分をエッ
チング除去して、薄膜トランジスタ４０部分とゲート電
極取り出し部分４１とが形成されてアクティブマトリッ
クス基板が完成する。
【０００９】上述のように、ゲート電極取り出し部４１
の上面に酸化錫や酸化インジウム錫などから成る透明導
電層３８を露出させて、駆動回路をＴＡＢ接続したりマ
イクロ・バンプ・ボンディングできるようにしたもので
ある。
の上面に酸化錫や酸化インジウム錫などから成る透明導
電層３８を露出させて、駆動回路をＴＡＢ接続したりマ
イクロ・バンプ・ボンディングできるようにしたもので
ある。
【００１０】
【発明が解決しようとする問題点】ところが、上述した
従来のアクティブマトリックス基板の製造方法では、図
３の（ａ）（ｃ）（ｄ）（ｆ）（ｇ）の各工程でフォト
マスクを用いる加工が必要となり、合計五枚ものフォト
マスクが必要であるが、フォトマスクを多く使うため
に、フォトプロセスに時間がかかり量産性が悪いととも
に製造歩留りが低下するという問題があった。
従来のアクティブマトリックス基板の製造方法では、図
３の（ａ）（ｃ）（ｄ）（ｆ）（ｇ）の各工程でフォト
マスクを用いる加工が必要となり、合計五枚ものフォト
マスクが必要であるが、フォトマスクを多く使うため
に、フォトプロセスに時間がかかり量産性が悪いととも
に製造歩留りが低下するという問題があった。
【００１１】
【問題点を解決するための手段】本発明に係るアクティ
ブマトリックス基板の製造方法は、このような従来技術
の問題点に鑑みて成されたものであり、その特徴とする
ところは、（ａ）基板上に走査信号配線とゲート電極と
なる第一の導電層を形成して所定形状にパターニング
し、（ｂ）前記第一の導電層上にゲート絶縁膜となる絶
縁層、チャネルとなる第一の半導体層、オーミックコン
タクト層となる第二の半導体層、ソース・ドレイン電極
と画像信号配線となる第二の導電層を順次積層し、
（ｃ）前記第二の導電層、第二の半導体層、第一の半導
体層、および絶縁層を前記ゲート電極の周辺部が残るよ
うにエッチング除去し、（ｄ）次いで、画素電極となる
透明導電層を形成し、（ｅ）この透明導電層を、前記第
二の導電層上面とその周辺部、および前記走査信号配線
の取り出し部が残るようにエッチング除去し、（ｆ）次
いで、パシベーション層を形成して所定部分をエッチン
グ除去する工程を含んで成る点にある。
ブマトリックス基板の製造方法は、このような従来技術
の問題点に鑑みて成されたものであり、その特徴とする
ところは、（ａ）基板上に走査信号配線とゲート電極と
なる第一の導電層を形成して所定形状にパターニング
し、（ｂ）前記第一の導電層上にゲート絶縁膜となる絶
縁層、チャネルとなる第一の半導体層、オーミックコン
タクト層となる第二の半導体層、ソース・ドレイン電極
と画像信号配線となる第二の導電層を順次積層し、
（ｃ）前記第二の導電層、第二の半導体層、第一の半導
体層、および絶縁層を前記ゲート電極の周辺部が残るよ
うにエッチング除去し、（ｄ）次いで、画素電極となる
透明導電層を形成し、（ｅ）この透明導電層を、前記第
二の導電層上面とその周辺部、および前記走査信号配線
の取り出し部が残るようにエッチング除去し、（ｆ）次
いで、パシベーション層を形成して所定部分をエッチン
グ除去する工程を含んで成る点にある。
【００１２】
【作用】上記のように構成することにより、（ａ）
（ｃ）（ｅ）（ｆ）の各工程でのみフォトマスクが必要
なことから、フォトマスクは四枚で済み、量産性が向上
するとともに製造歩留りが向上する。また、ゲート電極
に接続される走査信号配線の取り出し部に、駆動回路と
の接続を容易にするための透明導電層を簡単な工程で形
成することができる。
（ｃ）（ｅ）（ｆ）の各工程でのみフォトマスクが必要
なことから、フォトマスクは四枚で済み、量産性が向上
するとともに製造歩留りが向上する。また、ゲート電極
に接続される走査信号配線の取り出し部に、駆動回路と
の接続を容易にするための透明導電層を簡単な工程で形
成することができる。
【００１３】
【実施例】以下、本発明に係るアクティブマトリックス
基板の製造方法の一実施例を図１に示す工程図に基づき
詳細に説明する。図１において、１はアクティブマトリ
ックス基板のスイッチング用トランジスタとなる部分、
２は画素電極となる部分、３はゲート電極に接続される
走査信号の端子部となる部分である。
基板の製造方法の一実施例を図１に示す工程図に基づき
詳細に説明する。図１において、１はアクティブマトリ
ックス基板のスイッチング用トランジスタとなる部分、
２は画素電極となる部分、３はゲート電極に接続される
走査信号の端子部となる部分である。
【００１４】まず、同図（ａ）に示すように、ガラスな
どから成る絶縁基板１１上に、走査信号配線とゲート電
極となる第一の導電層１２を形成して所定部分をエッチ
ング除去する。この第一の導電層１２は、タンタルなど
で構成され、スパッタリング法などで厚み１０００〜６
０００Å程度に形成される。第一の導電層１２をエッチ
ングする場合は、弗硝酸などでエッチングされる。な
お、第一の導電層１２を形成した後に、後述する各配線
と短絡することなどがないようにタンタルなどから成る
導電層１２の表面部分を陽極酸化して保護膜１２ｂを形
成しておく。
どから成る絶縁基板１１上に、走査信号配線とゲート電
極となる第一の導電層１２を形成して所定部分をエッチ
ング除去する。この第一の導電層１２は、タンタルなど
で構成され、スパッタリング法などで厚み１０００〜６
０００Å程度に形成される。第一の導電層１２をエッチ
ングする場合は、弗硝酸などでエッチングされる。な
お、第一の導電層１２を形成した後に、後述する各配線
と短絡することなどがないようにタンタルなどから成る
導電層１２の表面部分を陽極酸化して保護膜１２ｂを形
成しておく。
【００１５】次に、同図（ｂ）に示すように、第一の導
電層１２上に、ゲート絶縁膜となる絶縁層１３、チャネ
ルとなる第一の半導体層１４、オーミックコンタクト層
となる第二の半導体層１５、およびソース・ドレイン電
極と画像信号配線となる第二の導電層１６を順次積層す
る。
電層１２上に、ゲート絶縁膜となる絶縁層１３、チャネ
ルとなる第一の半導体層１４、オーミックコンタクト層
となる第二の半導体層１５、およびソース・ドレイン電
極と画像信号配線となる第二の導電層１６を順次積層す
る。
【００１６】前記絶縁層１３は、窒化シリコン膜あるい
は酸化タンタル膜と窒化シリコン膜との二層膜などで構
成される。この絶縁層１３は、プラズマＣＶＤ法やスパ
ッタリング法などで厚み２０００Å程度に形成される。
は酸化タンタル膜と窒化シリコン膜との二層膜などで構
成される。この絶縁層１３は、プラズマＣＶＤ法やスパ
ッタリング法などで厚み２０００Å程度に形成される。
【００１７】前記第一の半導体層１４は、プラズマＣＶ
Ｄ法などでキャリアガスとシランガス（ＳｉＨ4 ）を用
いて形成した第一のアモルファスシリコン層１４ａと、
キャリアガスとシランガス（ＳｉＨ4 ）にメタンガス
（ＣＨ4 ）やアンモニアガス（ＮＨ3 ）を混入させた
り、シランガスに変えてジシランガス（Ｓｉ2 Ｈ6 ）を
用いて形成した第二のアモルファスシリコン層１４ｂな
どで構成される。この第二のアモルファスシリコン層１
４ｂは、後述するオーミックコンタクト層との間でエッ
チングの選択性を持たせて、エッチングのストッパー層
としての機能を持たせるために形成する。
Ｄ法などでキャリアガスとシランガス（ＳｉＨ4 ）を用
いて形成した第一のアモルファスシリコン層１４ａと、
キャリアガスとシランガス（ＳｉＨ4 ）にメタンガス
（ＣＨ4 ）やアンモニアガス（ＮＨ3 ）を混入させた
り、シランガスに変えてジシランガス（Ｓｉ2 Ｈ6 ）を
用いて形成した第二のアモルファスシリコン層１４ｂな
どで構成される。この第二のアモルファスシリコン層１
４ｂは、後述するオーミックコンタクト層との間でエッ
チングの選択性を持たせて、エッチングのストッパー層
としての機能を持たせるために形成する。
【００１８】前記第二の半導体層１５は、例えばリン
（Ｐ）などを高濃度に含有するアモルファスシリコン層
などで構成され、プラズマＣＶＤ法などで厚み１０００
Å程度に形成される。なお、このリンなどを高濃度に含
有するアモルファスシリコン層に変えてリンなどを高濃
度に含有する微結晶状のシリコン層で形成してもよい。
（Ｐ）などを高濃度に含有するアモルファスシリコン層
などで構成され、プラズマＣＶＤ法などで厚み１０００
Å程度に形成される。なお、このリンなどを高濃度に含
有するアモルファスシリコン層に変えてリンなどを高濃
度に含有する微結晶状のシリコン層で形成してもよい。
【００１９】微結晶シリコン層は、アモルファスシリコ
ン層よりもエッチングレートが大きいことから、上述の
第一のアモルファスシリコン層１４ｂとの間でエッチン
グの選択性を持たせることができる。なお、前記第一の
半導体層１４および第二の半導体層１５は、それぞれプ
ラズマＣＶＤ装置で形成できることから、同一装置を用
いてインラインで形成することができる。
ン層よりもエッチングレートが大きいことから、上述の
第一のアモルファスシリコン層１４ｂとの間でエッチン
グの選択性を持たせることができる。なお、前記第一の
半導体層１４および第二の半導体層１５は、それぞれプ
ラズマＣＶＤ装置で形成できることから、同一装置を用
いてインラインで形成することができる。
【００２０】前記第二の導電層１６は、アルミニウム
（Ａｌ）、タンタル、クロム（Ｃｒ）、またはチタン
（Ｔｉ）などで形成され、スパッタリング法や真空蒸着
法などで厚み１０００〜５０００Å程度に形成される。
（Ａｌ）、タンタル、クロム（Ｃｒ）、またはチタン
（Ｔｉ）などで形成され、スパッタリング法や真空蒸着
法などで厚み１０００〜５０００Å程度に形成される。
【００２１】次に、同図（ｃ）に示すように、上述の第
二の導電層１６、第二の半導体層１５、および第一の半
導体層１４、および絶縁層１３をゲート電極１２上とそ
の周辺部が残るようにエッチング除去する。エッチング
液としては、アルミニウムをエッチングする場合は燐酸
が、タンタルをエッチングする場合はドライエッチング
が、クロムをエッチングする場合は硝酸セリウム第二ア
ンモニウムが、チタンをエッチングする場合は弗硝酸
が、第一および第二の半導体層１４、１５、およびゲー
ト絶縁膜１３をエッチングする場合はドライエッチング
などが好適に用いられる。
二の導電層１６、第二の半導体層１５、および第一の半
導体層１４、および絶縁層１３をゲート電極１２上とそ
の周辺部が残るようにエッチング除去する。エッチング
液としては、アルミニウムをエッチングする場合は燐酸
が、タンタルをエッチングする場合はドライエッチング
が、クロムをエッチングする場合は硝酸セリウム第二ア
ンモニウムが、チタンをエッチングする場合は弗硝酸
が、第一および第二の半導体層１４、１５、およびゲー
ト絶縁膜１３をエッチングする場合はドライエッチング
などが好適に用いられる。
【００２２】次に、同図（ｄ）に示すように、画素電極
となる透明導電層１７を形成する。
となる透明導電層１７を形成する。
【００２３】この透明導電層１７は、酸化錫や酸化イン
ジウム錫などから成り、スパッタリング法などで厚み１
０００Å程度に形成される。
ジウム錫などから成り、スパッタリング法などで厚み１
０００Å程度に形成される。
【００２４】次に、同図（ｅ）に示すように、透明導電
層１７を第二の導電層１６、第二の半導体層１５、およ
び第一の半導体層１４の上面から付加容量１２部分にか
けて残るようにエッチング除去するとともに、この透明
導電層１７、第二の導電層１６、第二の半導体層１５の
ゲート電極１２の中央部分をエッチング除去する。透明
導電層１７をエッチングする場合は、亜鉛を触媒とした
塩硝酸系エッチング液や塩化第二鉄と塩酸の混合液など
でエッチングされ、第二の半導体層１６は、水を添加し
た弗硝酸から成るエッチング液をそれぞれ使えばよい。
このエッチング液を用いると、第一の半導体１４と第二
の半導体層１５との間でエッチングの選択性を大きく取
れるため、エッチングの際のストッパー層を格別に設け
なくても安定して第二の半導体層を分割することが可能
となる。このエッチング工程で用いられるフォトマスク
は同一のものでよい。
層１７を第二の導電層１６、第二の半導体層１５、およ
び第一の半導体層１４の上面から付加容量１２部分にか
けて残るようにエッチング除去するとともに、この透明
導電層１７、第二の導電層１６、第二の半導体層１５の
ゲート電極１２の中央部分をエッチング除去する。透明
導電層１７をエッチングする場合は、亜鉛を触媒とした
塩硝酸系エッチング液や塩化第二鉄と塩酸の混合液など
でエッチングされ、第二の半導体層１６は、水を添加し
た弗硝酸から成るエッチング液をそれぞれ使えばよい。
このエッチング液を用いると、第一の半導体１４と第二
の半導体層１５との間でエッチングの選択性を大きく取
れるため、エッチングの際のストッパー層を格別に設け
なくても安定して第二の半導体層を分割することが可能
となる。このエッチング工程で用いられるフォトマスク
は同一のものでよい。
【００２５】最後に、同図（ｆ）に示すように、パシベ
ーション層１８を形成して所定部分をエッチング除去し
てアクティブマトリックス基板が完成する。このパシベ
ーション層１８は、例えば窒化シリコン膜などで構成さ
れ、プラズマＣＶＤ法などで厚み３０００Å程度に形成
されて、弗酸などのエッチング液でエッチングされる。
このときに走査信号用端子部３の窒化シリコン膜１８も
同じフォトマスクを用いてエッチングされる。したがっ
て、走査信号用端子部３には、金属酸化物などから成る
透明導電層１７が形成され、外部の駆動回路とＴＡＢ接
続する場合や駆動用集積回路素子をマイクロ・バンプ・
ボンディング法で接続する場合に接触抵抗を増大させる
ことなく接続することができる。
ーション層１８を形成して所定部分をエッチング除去し
てアクティブマトリックス基板が完成する。このパシベ
ーション層１８は、例えば窒化シリコン膜などで構成さ
れ、プラズマＣＶＤ法などで厚み３０００Å程度に形成
されて、弗酸などのエッチング液でエッチングされる。
このときに走査信号用端子部３の窒化シリコン膜１８も
同じフォトマスクを用いてエッチングされる。したがっ
て、走査信号用端子部３には、金属酸化物などから成る
透明導電層１７が形成され、外部の駆動回路とＴＡＢ接
続する場合や駆動用集積回路素子をマイクロ・バンプ・
ボンディング法で接続する場合に接触抵抗を増大させる
ことなく接続することができる。
【００２６】
【発明の効果】以上のように、本発明に係るアクティブ
マトリックス基板の製造方法によれば、ソース・ドレイ
ン電極となる第二の導電層上に、画素電極となる透明導
電層を形成し、この透明導電層を、第二の導電層上面と
その周辺部、および走査信号配線の取り出し部が残るよ
うにエッチング除去することから、フォトマスクは四枚
で済み、量産性が向上するとともに製造歩留りが向上す
る。
マトリックス基板の製造方法によれば、ソース・ドレイ
ン電極となる第二の導電層上に、画素電極となる透明導
電層を形成し、この透明導電層を、第二の導電層上面と
その周辺部、および走査信号配線の取り出し部が残るよ
うにエッチング除去することから、フォトマスクは四枚
で済み、量産性が向上するとともに製造歩留りが向上す
る。
【図１】（ａ）〜（ｆ）は、本発明に係るアクティブマ
トリックス基板の製造方法を説明するための工程図であ
る。
トリックス基板の製造方法を説明するための工程図であ
る。
【図２】（ａ）〜（ｇ）は、従来のアクティブマトリッ
クス基板の製造方法を説明するための工程図である。
クス基板の製造方法を説明するための工程図である。
１１・・・基板、１２・・・第一の導電層、１３・・・
絶縁層、１４・・・第一の半導体層、１５・・・第二の
半導体層、１６・・・第二の導電層、１７・・・透明導
電層、１８・・・パシベーション層。
絶縁層、１４・・・第一の半導体層、１５・・・第二の
半導体層、１６・・・第二の導電層、１７・・・透明導
電層、１８・・・パシベーション層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ａ 8728−4Ｍ 21/336
Claims (1)
- 【請求項１】 （ａ）基板上に走査信号配線とゲート電
極となる第一の導電層を形成して所定形状にパターニン
グし、（ｂ）前記第一の導電層上にゲート絶縁膜となる
絶縁層、チャネルとなる第一の半導体層、オーミックコ
ンタクト層となる第二の半導体層、ソース・ドレイン電
極と画像信号配線となる第二の導電層を順次積層し、
（ｃ）前記第二の導電層、第二の半導体層、第一の半導
体層、および絶縁層を前記ゲート電極の周辺部が残るよ
うにエッチング除去し、（ｄ）次いで、画素電極となる
透明導電層を形成し、（ｅ）この透明導電層を、前記第
二の導電層上面とその周辺部、および前記走査信号配線
の取り出し部が残るようにエッチング除去し、（ｆ）次
いで、パシベーション層を形成して所定部分をエッチン
グ除去する工程を含んで成るアクティブマトリックス基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34379791A JPH05175500A (ja) | 1991-12-26 | 1991-12-26 | アクティブマトリックス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34379791A JPH05175500A (ja) | 1991-12-26 | 1991-12-26 | アクティブマトリックス基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175500A true JPH05175500A (ja) | 1993-07-13 |
Family
ID=18364316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34379791A Pending JPH05175500A (ja) | 1991-12-26 | 1991-12-26 | アクティブマトリックス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175500A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001257350A (ja) * | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2001264804A (ja) * | 2000-03-16 | 2001-09-26 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
| KR20010109789A (ko) * | 2000-06-02 | 2001-12-12 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP2007183604A (ja) * | 2005-12-29 | 2007-07-19 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| KR100800979B1 (ko) * | 2000-03-06 | 2008-02-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 디스플레이 장치 |
| JP2008209931A (ja) * | 2008-03-12 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2011102990A (ja) * | 2010-12-16 | 2011-05-26 | Sharp Corp | 液晶表示装置の製造方法 |
| US7995183B2 (en) | 2000-03-13 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| JP2012053467A (ja) * | 2011-09-14 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2012238863A (ja) * | 2012-07-10 | 2012-12-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9048146B2 (en) | 2000-05-09 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
1991
- 1991-12-26 JP JP34379791A patent/JPH05175500A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9099355B2 (en) | 2000-03-06 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| KR100800979B1 (ko) * | 2000-03-06 | 2008-02-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 디스플레이 장치 |
| KR100800986B1 (ko) * | 2000-03-06 | 2008-02-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 디스플레이 장치 제조 방법 |
| JP2001257350A (ja) * | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9786687B2 (en) | 2000-03-08 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9368514B2 (en) | 2000-03-08 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7414266B2 (en) | 2000-03-08 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9059045B2 (en) | 2000-03-08 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7995183B2 (en) | 2000-03-13 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US8934066B2 (en) | 2000-03-13 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having stick drivers and a method of manufacturing the same |
| JP2001264804A (ja) * | 2000-03-16 | 2001-09-26 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
| US9298056B2 (en) | 2000-03-16 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
| US8873011B2 (en) | 2000-03-16 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
| US9048146B2 (en) | 2000-05-09 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9429807B2 (en) | 2000-05-09 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20010109789A (ko) * | 2000-06-02 | 2001-12-12 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| JP2007183604A (ja) * | 2005-12-29 | 2007-07-19 | Lg Phillips Lcd Co Ltd | 薄膜トランジスタアレイ基板及びその製造方法 |
| US8058651B2 (en) | 2005-12-29 | 2011-11-15 | Lg Display Co., Ltd. | Thin film transistor array substrate and method for manufacturing the same |
| US7923309B2 (en) | 2005-12-29 | 2011-04-12 | Lg Display Co., Ltd. | Thin film transistor array substrate and method for manufacturing the same |
| JP2008209931A (ja) * | 2008-03-12 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2011102990A (ja) * | 2010-12-16 | 2011-05-26 | Sharp Corp | 液晶表示装置の製造方法 |
| JP2012053467A (ja) * | 2011-09-14 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2012238863A (ja) * | 2012-07-10 | 2012-12-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0219840A (ja) | アクティブマトリクスパネル及びその製造方法 | |
| CN100498481C (zh) | 有源矩阵基片、显示装置及制造有源矩阵基片的方法 | |
| US7005331B2 (en) | Method of manufacturing a thin film transistor array | |
| JPH08201849A (ja) | 液晶表示装置及びその製造方法 | |
| JP3239504B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| JPH05175500A (ja) | アクティブマトリックス基板の製造方法 | |
| JPH1062818A (ja) | 液晶表示装置の製造方法 | |
| JP2866516B2 (ja) | アクティブマトリックス基板およびその製造方法 | |
| JP2000002886A (ja) | 液晶表示装置の製造方法 | |
| JPH0580650B2 (ja) | ||
| JP2873119B2 (ja) | アクティブマトリックス基板の製造方法 | |
| JPH05175503A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH08184853A (ja) | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板 | |
| JP3200639B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPS63128756A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06236893A (ja) | Ｔｆｔ液晶表示装置の製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH05303111A (ja) | アクティブマトリックス基板およびその製造方法 | |
| JP3663743B2 (ja) | 液晶表示装置の製造方法 | |
| JPH07134312A (ja) | 液晶表示装置およびその製造方法 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH06250217A (ja) | 半導体装置の製造方法 | |
| JP2506211B2 (ja) | 薄膜トランジスタ |