JPH08262491A - 液晶表示素子およびその製造方法 - Google Patents
液晶表示素子およびその製造方法Info
- Publication number
- JPH08262491A JPH08262491A JP6835095A JP6835095A JPH08262491A JP H08262491 A JPH08262491 A JP H08262491A JP 6835095 A JP6835095 A JP 6835095A JP 6835095 A JP6835095 A JP 6835095A JP H08262491 A JPH08262491 A JP H08262491A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- forming
- gate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 薄膜トランジスタを容易に製造でき、歩留ま
りの高い液晶表示装置を提供する。 【構成】 ガラス基板１上にインジウムとスズの合金膜
とアルミニウムの金属膜を成膜し、ゲート電極11と画素
電極部16を形成する。ゲート絶縁膜12、半導体膜13、半
導体保護膜14を順次成膜する。ドレイン電極18、ソース
電極17を形成すると同時に、画素電極部16の不要なアル
ミニウムをエッチング除去する。ソース電極17およびド
レイン電極18と半導体保護膜14をマスクとして、半導体
保護膜14上の低抵抗半導体膜15を除去する。酸化処理と
して、酒石酸アンモニウムとエチレングリコールの化成
溶液中で、アレイ基板21を動作させて陽極酸化する。イ
ンジウムとスズの不透明合金膜を透明導電層に変換させ
画素電極部16を形成すると同時に、ソース電極17および
ドレイン電極18の表面に酸化絶縁膜31，32を形成する。
りの高い液晶表示装置を提供する。 【構成】 ガラス基板１上にインジウムとスズの合金膜
とアルミニウムの金属膜を成膜し、ゲート電極11と画素
電極部16を形成する。ゲート絶縁膜12、半導体膜13、半
導体保護膜14を順次成膜する。ドレイン電極18、ソース
電極17を形成すると同時に、画素電極部16の不要なアル
ミニウムをエッチング除去する。ソース電極17およびド
レイン電極18と半導体保護膜14をマスクとして、半導体
保護膜14上の低抵抗半導体膜15を除去する。酸化処理と
して、酒石酸アンモニウムとエチレングリコールの化成
溶液中で、アレイ基板21を動作させて陽極酸化する。イ
ンジウムとスズの不透明合金膜を透明導電層に変換させ
画素電極部16を形成すると同時に、ソース電極17および
ドレイン電極18の表面に酸化絶縁膜31，32を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、製造工程を簡略化でき
る液晶表示素子とその製造方法に関する。
る液晶表示素子とその製造方法に関する。
【０００２】
【従来の技術】近年、液晶を用いた表示素子は、テレビ
表示やグラフィックディスプレイなどを指向した大容量
で高密度のアクティブマトリクス型の表示素子の開発お
よび実用化が盛んである。そして、このような表示素子
では、クロストークのない高コントラストの表示が行な
えるように、各画素の駆動と制御を行なう手段として半
導体スイッチが用いられる。また、この半導体スイッチ
としては、透過型表示が可能であり、大面積化も容易で
あるなどの理由から、薄膜トランジスタ（Thin Film Tr
ansistor）や金属−絶縁体−金属の非線形抵抗素子（Me
tal Insulator Metal ）が用いられる。
表示やグラフィックディスプレイなどを指向した大容量
で高密度のアクティブマトリクス型の表示素子の開発お
よび実用化が盛んである。そして、このような表示素子
では、クロストークのない高コントラストの表示が行な
えるように、各画素の駆動と制御を行なう手段として半
導体スイッチが用いられる。また、この半導体スイッチ
としては、透過型表示が可能であり、大面積化も容易で
あるなどの理由から、薄膜トランジスタ（Thin Film Tr
ansistor）や金属−絶縁体−金属の非線形抵抗素子（Me
tal Insulator Metal ）が用いられる。
【０００３】そして、従来の薄膜トランジスタを使用し
たアレイ基板は図２に示す等価回路で表せる。
たアレイ基板は図２に示す等価回路で表せる。
【０００４】この図２に示すように、ガラス基板１上に
はほぼ平行で等間隔に配設された信号電極線２と、この
信号電極線２とほぼ直交し、窒化シリコンなどの層間絶
縁膜で信号電極線２に対して電気的に絶縁された走査電
極線３と、これら信号電極線２および走査電極線３の交
点付近に配置され全体としてマトリクス状になった表示
画素部４とから構成されている。
はほぼ平行で等間隔に配設された信号電極線２と、この
信号電極線２とほぼ直交し、窒化シリコンなどの層間絶
縁膜で信号電極線２に対して電気的に絶縁された走査電
極線３と、これら信号電極線２および走査電極線３の交
点付近に配置され全体としてマトリクス状になった表示
画素部４とから構成されている。
【０００５】そして、表示画素部４の近傍は、たとえば
図６に示すように、ガラス基板１上にゲート電極11が形
成され、このゲート電極11を含めたガラス基板１上には
ゲート絶縁膜12が形成されている。さらに、このゲート
絶縁膜12を介したゲート電極11上には、半導体膜13、半
導体保護膜14、低抵抗半導体膜15が順次積層して形成さ
れている。また、ゲート絶縁膜12上には、画素電極部16
が形成されている。そして、この画素電極部16に接続さ
れた状態でソース電極17およびドレイン電極18が形成さ
れて、薄膜トランジスタ19を構成しており、この薄膜ト
ランジスタ19上には図示しない窒化シリコンなどの絶縁
膜が形成されている。なお、薄膜トランジスタ19のゲー
ト電極11は図３に示す走査電極線３と一体であり、ドレ
イン電極18は信号電極線２と一体である。また、全体の
表面上に配向膜20が形成され、アレイ基板21を構成して
いる。
図６に示すように、ガラス基板１上にゲート電極11が形
成され、このゲート電極11を含めたガラス基板１上には
ゲート絶縁膜12が形成されている。さらに、このゲート
絶縁膜12を介したゲート電極11上には、半導体膜13、半
導体保護膜14、低抵抗半導体膜15が順次積層して形成さ
れている。また、ゲート絶縁膜12上には、画素電極部16
が形成されている。そして、この画素電極部16に接続さ
れた状態でソース電極17およびドレイン電極18が形成さ
れて、薄膜トランジスタ19を構成しており、この薄膜ト
ランジスタ19上には図示しない窒化シリコンなどの絶縁
膜が形成されている。なお、薄膜トランジスタ19のゲー
ト電極11は図３に示す走査電極線３と一体であり、ドレ
イン電極18は信号電極線２と一体である。また、全体の
表面上に配向膜20が形成され、アレイ基板21を構成して
いる。
【０００６】一方、ガラス基板22には薄膜トランジスタ
19に対向する位置に遮光層23が形成され、この遮光層23
を含めたガラス基板22上には対向電極24および配向膜25
が順次積層されて形成され、対向基板26が形成されてい
る。
19に対向する位置に遮光層23が形成され、この遮光層23
を含めたガラス基板22上には対向電極24および配向膜25
が順次積層されて形成され、対向基板26が形成されてい
る。
【０００７】そして、アレイ基板21および対向基板26を
間隙を介して対向させ、これらアレイ基板21および対向
基板26間には液晶27が封入挟持され、アクティブマトリ
クス型の液晶表示装置28が形成されている。
間隙を介して対向させ、これらアレイ基板21および対向
基板26間には液晶27が封入挟持され、アクティブマトリ
クス型の液晶表示装置28が形成されている。
【０００８】ここで、この液晶表示装置28のアレイ基板
21の製造方法について説明する。
21の製造方法について説明する。
【０００９】まず、ガラス基板１上に走査電極線３と一
体のゲート電極11を形成し、このゲート電極11を含めた
ガラス基板１上に、ゲート絶縁膜12、半導体膜13および
半導体保護膜14を順次形成する。その後、半導体保護膜
14をパターニングして低抵抗半導体膜15を成膜し、半導
体膜13および低抵抗半導体膜15を所定の形状にパターニ
ングする。
体のゲート電極11を形成し、このゲート電極11を含めた
ガラス基板１上に、ゲート絶縁膜12、半導体膜13および
半導体保護膜14を順次形成する。その後、半導体保護膜
14をパターニングして低抵抗半導体膜15を成膜し、半導
体膜13および低抵抗半導体膜15を所定の形状にパターニ
ングする。
【００１０】次に、薄膜トランジスタ19の位置しないゲ
ート絶縁膜12上に画素電極16を形成し、低抵抗半導体膜
15上にソース電極17および信号電極線２と一体のドレイ
ン電極18を形成する。
ート絶縁膜12上に画素電極16を形成し、低抵抗半導体膜
15上にソース電極17および信号電極線２と一体のドレイ
ン電極18を形成する。
【００１１】そして、これらの所望パターンを得る方法
としては、フォトリソグラフィ技術が一般的である。ま
た、エッチングの際に用いられるレジストとしてはポジ
レジストまたはネガレジストが一般的であったが、レジ
ストの剥離が容易でかつ使い易い点からポジレジストの
使用が現在主流となっている。
としては、フォトリソグラフィ技術が一般的である。ま
た、エッチングの際に用いられるレジストとしてはポジ
レジストまたはネガレジストが一般的であったが、レジ
ストの剥離が容易でかつ使い易い点からポジレジストの
使用が現在主流となっている。
【００１２】
【発明が解決しようとする課題】したがって、上述のア
クティブマトリクス型の液晶表示装置28の製造方法で
は、各工程で計７枚のフォトマスクが必要となり、製造
コストが高くなるばかりでなく、フォトプロセスに時間
がかかり生産性が低下する。さらに、製造工程が多くな
るため、パターニングの際に欠陥が発生し易くなり、製
造歩留まりが低下する要因になる問題を有している。
クティブマトリクス型の液晶表示装置28の製造方法で
は、各工程で計７枚のフォトマスクが必要となり、製造
コストが高くなるばかりでなく、フォトプロセスに時間
がかかり生産性が低下する。さらに、製造工程が多くな
るため、パターニングの際に欠陥が発生し易くなり、製
造歩留まりが低下する要因になる問題を有している。
【００１３】本発明は、上記問題点に鑑みなされたもの
で、薄膜トランジスタを容易に製造でき、歩留まりの高
い液晶表示装置およびその製造方法を提供することを目
的とする。
で、薄膜トランジスタを容易に製造でき、歩留まりの高
い液晶表示装置およびその製造方法を提供することを目
的とする。
【００１４】
【課題を解決するための手段】請求項１記載の液晶表示
素子は、インジウムおよびスズの合金膜と他の金属との
２層からなり絶縁性透明基板上に形成されたゲート電極
と、このゲート電極上に形成されたゲート絶縁膜と、こ
のゲート絶縁膜上に形成された半導体膜と、この半導体
膜上に形成され金属膜からなるソース電極およびドレイ
ン電極と、これらソース電極およびドレイン電極の表面
に酸化処理により形成された絶縁膜と、酸化処理により
形成された透明導電層とを具備したものである。
素子は、インジウムおよびスズの合金膜と他の金属との
２層からなり絶縁性透明基板上に形成されたゲート電極
と、このゲート電極上に形成されたゲート絶縁膜と、こ
のゲート絶縁膜上に形成された半導体膜と、この半導体
膜上に形成され金属膜からなるソース電極およびドレイ
ン電極と、これらソース電極およびドレイン電極の表面
に酸化処理により形成された絶縁膜と、酸化処理により
形成された透明導電層とを具備したものである。
【００１５】請求項２記載の液晶表示素子は、インジウ
ムおよびスズの合金膜と他の金属との２層からなり絶縁
性透明基板上に形成されたゲート電極と、このゲート電
極上に形成されたゲート絶縁膜と、このゲート絶縁膜上
に形成された半導体膜と、この半導体膜上に形成された
金属膜からなるソース電極およびドレイン電極と、これ
らソース電極およびドレイン電極の表面に酸化処理によ
り形成された絶縁膜と、酸化処理により形成された透明
導電層および透明絶縁層の積層膜とを具備したものであ
る。
ムおよびスズの合金膜と他の金属との２層からなり絶縁
性透明基板上に形成されたゲート電極と、このゲート電
極上に形成されたゲート絶縁膜と、このゲート絶縁膜上
に形成された半導体膜と、この半導体膜上に形成された
金属膜からなるソース電極およびドレイン電極と、これ
らソース電極およびドレイン電極の表面に酸化処理によ
り形成された絶縁膜と、酸化処理により形成された透明
導電層および透明絶縁層の積層膜とを具備したものであ
る。
【００１６】請求項３記載の液晶表示装置の製造方法
は、インジウムおよびスズの不透明合金膜と他の金属膜
との２層からなるゲート電極および画素電極部を絶縁性
透明基板上に形成する工程と、前記ゲート電極に対しゲ
ート絶縁膜、第１の半導体膜および不純物をドーピング
した第２の半導体膜を連続的に被着形成する工程と、こ
の被着形成した後に前記画素電極部の上部のゲート絶縁
膜に開口部を形成する工程と、この開口部を形成した後
に金属膜からなるソース電極およびドレイン電極を形成
する工程と、前記画素電極部の不要部分を選択的に除去
する工程と、この除去した後に酸化処理により前記不透
明合金膜を透明導電層に変換させ画素電極部を形成する
と同時に、前記ソース電極およびドレイン電極の表面に
絶縁膜を形成するものである。
は、インジウムおよびスズの不透明合金膜と他の金属膜
との２層からなるゲート電極および画素電極部を絶縁性
透明基板上に形成する工程と、前記ゲート電極に対しゲ
ート絶縁膜、第１の半導体膜および不純物をドーピング
した第２の半導体膜を連続的に被着形成する工程と、こ
の被着形成した後に前記画素電極部の上部のゲート絶縁
膜に開口部を形成する工程と、この開口部を形成した後
に金属膜からなるソース電極およびドレイン電極を形成
する工程と、前記画素電極部の不要部分を選択的に除去
する工程と、この除去した後に酸化処理により前記不透
明合金膜を透明導電層に変換させ画素電極部を形成する
と同時に、前記ソース電極およびドレイン電極の表面に
絶縁膜を形成するものである。
【００１７】請求項４記載の液晶表示素子の製造方法
は、インジウムおよびスズの不透明合金膜と他の金属膜
との２層からなるゲート電極および画素電極部を絶縁性
透明基板上に形成する工程と、前記ゲート電極に対しゲ
ート絶縁膜、第１の半導体膜および不純物をドーピング
した第２の半導体膜を連続的に被着形成する工程と、こ
の被着形成した後に前記画素電極部の上部のゲート絶縁
膜に開口部を形成する工程と、金属膜からなるソース電
極およびドレイン電極を形成する工程と、酸化処理する
ことにより前記画素電極部を透明導電層および透明絶縁
層に変換させて形成すると同時に、前記ソース電極およ
びドレイン電極表面に絶縁膜を形成するものである。
は、インジウムおよびスズの不透明合金膜と他の金属膜
との２層からなるゲート電極および画素電極部を絶縁性
透明基板上に形成する工程と、前記ゲート電極に対しゲ
ート絶縁膜、第１の半導体膜および不純物をドーピング
した第２の半導体膜を連続的に被着形成する工程と、こ
の被着形成した後に前記画素電極部の上部のゲート絶縁
膜に開口部を形成する工程と、金属膜からなるソース電
極およびドレイン電極を形成する工程と、酸化処理する
ことにより前記画素電極部を透明導電層および透明絶縁
層に変換させて形成すると同時に、前記ソース電極およ
びドレイン電極表面に絶縁膜を形成するものである。
【００１８】請求項５記載の液晶表示素子の製造方法
は、請求項３または４記載の液晶表示器の製造方法にお
いて、ゲート絶縁膜に開口部を形成する工程は、半導体
膜を島状に形成する工程と同時になされるものである。
は、請求項３または４記載の液晶表示器の製造方法にお
いて、ゲート絶縁膜に開口部を形成する工程は、半導体
膜を島状に形成する工程と同時になされるものである。
【００１９】
【作用】本発明は、酸化処理により画素電極部を形成す
るとともに、ソース電極およびドレイン電極の表面に絶
縁膜を形成するため、画素電極および薄膜トランジスタ
保護膜の製造が簡略化される。
るとともに、ソース電極およびドレイン電極の表面に絶
縁膜を形成するため、画素電極および薄膜トランジスタ
保護膜の製造が簡略化される。
【００２０】
【実施例】以下、本発明の液晶表示装置の一実施例を図
面を参照して説明する。なお、従来例に対応する部分に
は、同一符号を付して説明する。
面を参照して説明する。なお、従来例に対応する部分に
は、同一符号を付して説明する。
【００２１】この実施例も図２に示すように、絶縁性透
明基板のガラス基板１上にはほぼ平行で等間隔に配設さ
れた信号電極線２と、この信号電極線２とほぼ直交し、
窒化シリコンなどの層間絶縁膜で信号電極線２に対して
電気的に絶縁された走査電極線３と、これら信号電極線
２および走査電極線３の交点付近に配置され全体として
マトリクス状になった表示画素部４とから構成されてい
る。
明基板のガラス基板１上にはほぼ平行で等間隔に配設さ
れた信号電極線２と、この信号電極線２とほぼ直交し、
窒化シリコンなどの層間絶縁膜で信号電極線２に対して
電気的に絶縁された走査電極線３と、これら信号電極線
２および走査電極線３の交点付近に配置され全体として
マトリクス状になった表示画素部４とから構成されてい
る。
【００２２】そして、表示画素部４の近傍は、たとえば
図１に示すように、ガラス基板１上に走査電極線３と一
体に形成され、インジウムおよびスズの合金膜11a とア
ルミニウムなどの金属膜11b の２層のゲート電極11が形
成され、このゲート電極11を含めたガラス基板１上には
ゲート絶縁膜12が形成されている。さらに、このゲート
絶縁膜12を介したゲート電極11上には、半導体膜13、半
導体保護膜14、低抵抗半導体膜15が順次積層して形成さ
れている。また、ゲート絶縁膜12上には、画素電極16が
形成されている。そして、この画素電極16に接続された
状態でソース電極17および信号電極線２と一体にドレイ
ン電極18が形成され、これらソース電極17およびドレイ
ン電極18には保護用の酸化絶縁膜31，32が形成され、こ
れらにて薄膜トランジスタ19を構成しており、この薄膜
トランジスタ19上には図示しない窒化シリコンなどの絶
縁膜が形成されている。また、全体の表面上に配向膜20
が形成され、アレイ基板21を構成している。
図１に示すように、ガラス基板１上に走査電極線３と一
体に形成され、インジウムおよびスズの合金膜11a とア
ルミニウムなどの金属膜11b の２層のゲート電極11が形
成され、このゲート電極11を含めたガラス基板１上には
ゲート絶縁膜12が形成されている。さらに、このゲート
絶縁膜12を介したゲート電極11上には、半導体膜13、半
導体保護膜14、低抵抗半導体膜15が順次積層して形成さ
れている。また、ゲート絶縁膜12上には、画素電極16が
形成されている。そして、この画素電極16に接続された
状態でソース電極17および信号電極線２と一体にドレイ
ン電極18が形成され、これらソース電極17およびドレイ
ン電極18には保護用の酸化絶縁膜31，32が形成され、こ
れらにて薄膜トランジスタ19を構成しており、この薄膜
トランジスタ19上には図示しない窒化シリコンなどの絶
縁膜が形成されている。また、全体の表面上に配向膜20
が形成され、アレイ基板21を構成している。
【００２３】一方、ガラス基板22には薄膜トランジスタ
19に対向する位置に遮光層23が形成され、この遮光層23
を含めたガラス基板22上にはＩＴＯ（Indium Tin Oxid
e）の対向電極24および配向膜25が順次積層されて形成
され、対向基板26が形成されている。
19に対向する位置に遮光層23が形成され、この遮光層23
を含めたガラス基板22上にはＩＴＯ（Indium Tin Oxid
e）の対向電極24および配向膜25が順次積層されて形成
され、対向基板26が形成されている。
【００２４】そして、アレイ基板21および対向基板26を
間隙を介して対向させ、これらアレイ基板21および対向
基板26間には液晶27が封入挟持され、アクティブマトリ
クス型の液晶表示装置28が形成されている。
間隙を介して対向させ、これらアレイ基板21および対向
基板26間には液晶27が封入挟持され、アクティブマトリ
クス型の液晶表示装置28が形成されている。
【００２５】次に、上記液晶表示装置28の製造方法につ
いて説明する。
いて説明する。
【００２６】まず、ガラス基板１上にインジウムとスズ
の合金膜と他の金属であるアルミニウムの金属膜をスパ
ッタ法などにより、約１０００オングストロームずつの
計２０００オングストローム成膜し、フォトリソグラフ
ィー法によりストライプ状の走査電極線３とこの走査電
極線３に電気的に接続しているゲート電極11と画素電極
部16を形成する。
の合金膜と他の金属であるアルミニウムの金属膜をスパ
ッタ法などにより、約１０００オングストロームずつの
計２０００オングストローム成膜し、フォトリソグラフ
ィー法によりストライプ状の走査電極線３とこの走査電
極線３に電気的に接続しているゲート電極11と画素電極
部16を形成する。
【００２７】続いて、全面にたとえばプラズマＣＶＤ法
などにより、たとえば約４０００オングストロームの膜
厚で窒化ケイ素（ＳｉＮx ）のゲート絶縁膜12、約５０
０オングストロームの膜厚のアモルファスシリコン（ａ
−Ｓｉ）の半導体膜13、約２０００オングストロームの
窒化ケイ素（ＳｉＮx ）の半導体保護膜14を順次成膜
し、フォトリソグラフィ法によりゲート電極11より幅狭
に半導体保護膜14を成形する。
などにより、たとえば約４０００オングストロームの膜
厚で窒化ケイ素（ＳｉＮx ）のゲート絶縁膜12、約５０
０オングストロームの膜厚のアモルファスシリコン（ａ
−Ｓｉ）の半導体膜13、約２０００オングストロームの
窒化ケイ素（ＳｉＮx ）の半導体保護膜14を順次成膜
し、フォトリソグラフィ法によりゲート電極11より幅狭
に半導体保護膜14を成形する。
【００２８】次に、たとえばプラズマＣＶＤ法により約
５００オングストロームの膜厚で不純物ドープ・アモル
ファスシリコン（ｎ＋ａ−Ｓｉ）からなる低抵抗半導体
膜15を成膜し、フォトリソグラフィ法により半導体膜13
および低抵抗半導体膜15を信号電極線２とほぼ同一形状
に成形し、さらに、フォトリソグラフィ法により、画素
電極部16の上部のゲート絶縁膜12に開口部を形成する。
５００オングストロームの膜厚で不純物ドープ・アモル
ファスシリコン（ｎ＋ａ−Ｓｉ）からなる低抵抗半導体
膜15を成膜し、フォトリソグラフィ法により半導体膜13
および低抵抗半導体膜15を信号電極線２とほぼ同一形状
に成形し、さらに、フォトリソグラフィ法により、画素
電極部16の上部のゲート絶縁膜12に開口部を形成する。
【００２９】また、約１μｍのアルミニウム（Ａｌ）を
スパッタ法などで成膜し、フォトリソグラフィ法により
アルミニウムをエッチングしストライプ状の信号電極線
２と信号電極線２に電気的に接続しているドレイン電極
18と、ソース電極17とを形成すると同時に、画素電極部
16の不要なアルミニウムをエッチング除去する。そし
て、ソース電極17およびドレイン電極18と半導体保護膜
14をマスクとして、半導体保護膜14上の低抵抗半導体膜
15を除去する。
スパッタ法などで成膜し、フォトリソグラフィ法により
アルミニウムをエッチングしストライプ状の信号電極線
２と信号電極線２に電気的に接続しているドレイン電極
18と、ソース電極17とを形成すると同時に、画素電極部
16の不要なアルミニウムをエッチング除去する。そし
て、ソース電極17およびドレイン電極18と半導体保護膜
14をマスクとして、半導体保護膜14上の低抵抗半導体膜
15を除去する。
【００３０】最後に、酸化処理として、たとえば酒石酸
アンモニウムとエチレングリコールからなる化成溶液中
で走査電極線３と信号電極線２とに電圧を印可し、アレ
イ基板21を動作させた状態で陽極酸化することにより、
インジウムとスズからなる不透明合金膜を透明導電層に
変換させ画素電極部16を形成すると同時に、ソース電極
17およびドレイン電極18の表面に酸化絶縁膜31，32を形
成する。なお、この酸化処理の方法としては、プラズマ
酸化などを用いても良い。
アンモニウムとエチレングリコールからなる化成溶液中
で走査電極線３と信号電極線２とに電圧を印可し、アレ
イ基板21を動作させた状態で陽極酸化することにより、
インジウムとスズからなる不透明合金膜を透明導電層に
変換させ画素電極部16を形成すると同時に、ソース電極
17およびドレイン電極18の表面に酸化絶縁膜31，32を形
成する。なお、この酸化処理の方法としては、プラズマ
酸化などを用いても良い。
【００３１】この後、ポリイミドからなる配向膜20をた
とえばスピンナーコート法などにより塗布し、約１００
℃から約１８０℃の間の適当な温度で焼成してからラビ
ングし、所望のアレイ基板21が形成される。
とえばスピンナーコート法などにより塗布し、約１００
℃から約１８０℃の間の適当な温度で焼成してからラビ
ングし、所望のアレイ基板21が形成される。
【００３２】また、対向基板26はガラス基板22上に、薄
膜トランジスタ19に対向するように遮光層23を形成し、
この遮光層23上に対向電極24を形成する。そして、たと
えばポリイミドからなる配向膜25をたとえばスピンナー
コート法などにより塗布し、約１００℃から約１８０℃
の間の適当な温度で焼成してからラビングし、所望の対
向基板26が形成される。
膜トランジスタ19に対向するように遮光層23を形成し、
この遮光層23上に対向電極24を形成する。そして、たと
えばポリイミドからなる配向膜25をたとえばスピンナー
コート法などにより塗布し、約１００℃から約１８０℃
の間の適当な温度で焼成してからラビングし、所望の対
向基板26が形成される。
【００３３】次に、アレイ基板21と対向基板26とを、図
示しないたとえば約５μｍのアルミナのビーズのスペー
サを介して配向膜20，25が対向した状態で一体となるよ
うに、液晶27の注入口となる部分を除いて、たとえばエ
ポキシ系の接着剤からなる封着剤でほぼ５μｍ離して概
略平行に貼り合わせる。
示しないたとえば約５μｍのアルミナのビーズのスペー
サを介して配向膜20，25が対向した状態で一体となるよ
うに、液晶27の注入口となる部分を除いて、たとえばエ
ポキシ系の接着剤からなる封着剤でほぼ５μｍ離して概
略平行に貼り合わせる。
【００３４】そして、注入口より液晶27を注入した後
に、たとえばエポキシ系の接着剤からなる封止材で注入
口を封止する。こうしてアレイ基板21と対向基板26との
間に液晶27を挟持して、所望のアクティブマトリクス型
の液晶表示装置28が完成する。
に、たとえばエポキシ系の接着剤からなる封止材で注入
口を封止する。こうしてアレイ基板21と対向基板26との
間に液晶27を挟持して、所望のアクティブマトリクス型
の液晶表示装置28が完成する。
【００３５】以上のような構成にすることにより、画素
電極部16と薄膜トランジスタ19の保護膜となる酸化絶縁
膜31，32の製造工程が簡略化されるため、製造コストが
安く、歩留まりの高いアクティブマトリクス型の液晶表
示装置28を製造できる。
電極部16と薄膜トランジスタ19の保護膜となる酸化絶縁
膜31，32の製造工程が簡略化されるため、製造コストが
安く、歩留まりの高いアクティブマトリクス型の液晶表
示装置28を製造できる。
【００３６】次に、他の実施例を図３を参照して説明す
る。
る。
【００３７】この図３に示す実施例は、図１に示す実施
例において、画素電極部16を透明導電層16a および透明
絶縁層16b にて形成したものである。
例において、画素電極部16を透明導電層16a および透明
絶縁層16b にて形成したものである。
【００３８】また、この図３に示す実施例は、画素電極
部16の上部のゲート絶縁膜12に開口部を形成する工程ま
では図１と同様である。
部16の上部のゲート絶縁膜12に開口部を形成する工程ま
では図１と同様である。
【００３９】そして、画素電極部16に対応するゲート絶
縁膜12に開口部を形成した後、約１μｍのチタン（Ｔ
ｉ）をスパッタ法などで成膜し、フォトリソグラフィ法
によりＴｉをエッチングしてストライプ状の信号電極線
２と信号電極線２に電気的に接続しているドレイン電極
18とソース電極17とを同時に形成する。また、ソース電
極17およびドレイン電極18と半導体保護膜14をマスクと
して、半導体保護膜14上の低抵抗半導体膜15を除去す
る。
縁膜12に開口部を形成した後、約１μｍのチタン（Ｔ
ｉ）をスパッタ法などで成膜し、フォトリソグラフィ法
によりＴｉをエッチングしてストライプ状の信号電極線
２と信号電極線２に電気的に接続しているドレイン電極
18とソース電極17とを同時に形成する。また、ソース電
極17およびドレイン電極18と半導体保護膜14をマスクと
して、半導体保護膜14上の低抵抗半導体膜15を除去す
る。
【００４０】最後に、酸化処理として、たとえば酒石酸
アンモニウムとエチレングリコールとからなる化成溶液
中で走査電極線３と信号電極線２とに電圧を印可しアレ
イ基板21を動作させた状態で陽極酸化し、インジウムと
スズからなる不透明の合金膜を透明導電層16a に変換さ
せて画素電極とするとともに、金属層を透明絶縁層16b
に変換させて積層膜として画素電極部16を形成すると同
時に、ソース電極17およびドレイン電極18の表面に酸化
絶縁膜31，32を形成する。なお、この酸化処理の方法と
しては、プラズマ酸化などを用いてもよい。
アンモニウムとエチレングリコールとからなる化成溶液
中で走査電極線３と信号電極線２とに電圧を印可しアレ
イ基板21を動作させた状態で陽極酸化し、インジウムと
スズからなる不透明の合金膜を透明導電層16a に変換さ
せて画素電極とするとともに、金属層を透明絶縁層16b
に変換させて積層膜として画素電極部16を形成すると同
時に、ソース電極17およびドレイン電極18の表面に酸化
絶縁膜31，32を形成する。なお、この酸化処理の方法と
しては、プラズマ酸化などを用いてもよい。
【００４１】また、他の実施例を図４および図５を参照
して説明する。
して説明する。
【００４２】これら図４および図５に示す実施例は、そ
れぞれ図１または図３に示す実施例において、画素電極
部16のゲート絶縁膜12に開口部を形成する工程を、半導
体膜13および低抵抗半導体膜15とゲート絶縁膜12を１度
のフォトリソグラフィ法により、ゲート電極11とこのゲ
ート電極11に接続された外部引き出し電極を除いた走査
電極線３を覆うように形成する工程と同時に行なうこと
で、アレイ基板21を完成させている。
れぞれ図１または図３に示す実施例において、画素電極
部16のゲート絶縁膜12に開口部を形成する工程を、半導
体膜13および低抵抗半導体膜15とゲート絶縁膜12を１度
のフォトリソグラフィ法により、ゲート電極11とこのゲ
ート電極11に接続された外部引き出し電極を除いた走査
電極線３を覆うように形成する工程と同時に行なうこと
で、アレイ基板21を完成させている。
【００４３】これら図４または図５に示すように形成す
ることにより、画素電極部16と薄膜トランジスタ19の保
護膜の製造工程および半導体膜13の島化とゲート絶縁膜
12の開口部を形成する工程が簡略化されるため、より製
造コストが易く、歩留まりの高いアクティブマトリック
ス型の液晶表示装置28を製造できる。
ることにより、画素電極部16と薄膜トランジスタ19の保
護膜の製造工程および半導体膜13の島化とゲート絶縁膜
12の開口部を形成する工程が簡略化されるため、より製
造コストが易く、歩留まりの高いアクティブマトリック
ス型の液晶表示装置28を製造できる。
【００４４】
【発明の効果】本発明によれば、酸化処理により画素電
極部を形成するとともに、ソース電極およびドレイン電
極の表面に絶縁膜を形成するため、画素電極および薄膜
トランジスタ保護膜の製造が簡略化されるため、製造コ
ストが易く、歩留まりを向上できる。
極部を形成するとともに、ソース電極およびドレイン電
極の表面に絶縁膜を形成するため、画素電極および薄膜
トランジスタ保護膜の製造が簡略化されるため、製造コ
ストが易く、歩留まりを向上できる。
【図１】本発明の一実施例の液晶表示装置を示す断面図
である。
である。
【図２】同上アレイ基板の等価回路を示す平面図であ
る。
る。
【図３】同上他の実施例の液晶表示装置を示す断面図で
ある。
ある。
【図４】同上また他の実施例の液晶表示装置を示す断面
図である。
図である。
【図５】同上さらに他の実施例の液晶表示装置を示す断
面図である。
面図である。
【図６】従来例の液晶表示装置を示す断面図である。
１ 絶縁性透明基板としてのガラス基板 11 ゲート電極 12 ゲート絶縁膜 13 半導体膜 16 画素電極部 16a 透明導電層 16b 透明絶縁層 17 ソース電極 18 ドレイン電極 31，32 酸化絶縁膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神内 紀秀 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内 (72)発明者 カッカド ラメシュ 神奈川県横浜市磯子区新杉田町８ 株式会 社東芝横浜事業所内
Claims (5)
- 【請求項１】 インジウムおよびスズの合金膜と他の金
属との２層からなり絶縁性透明基板上に形成されたゲー
ト電極と、 このゲート電極上に形成されたゲート絶縁膜と、 このゲート絶縁膜上に形成された半導体膜と、 この半導体膜上に形成され金属膜からなるソース電極お
よびドレイン電極と、 これらソース電極およびドレイン電極の表面に酸化処理
により形成された絶縁膜と、 酸化処理により形成された透明導電層とを具備したこと
を特徴とする液晶表示素子。 - 【請求項２】 インジウムおよびスズの合金膜と他の金
属との２層からなり絶縁性透明基板上に形成されたゲー
ト電極と、 このゲート電極上に形成されたゲート絶縁膜と、 このゲート絶縁膜上に形成された半導体膜と、 この半導体膜上に形成された金属膜からなるソース電極
およびドレイン電極と、 これらソース電極およびドレイン電極の表面に酸化処理
により形成された絶縁膜と、 酸化処理により形成された透明導電層および透明絶縁層
の積層膜とを具備したことを特徴とする液晶表示素子。 - 【請求項３】 インジウムおよびスズの不透明合金膜と
他の金属膜との２層からなるゲート電極および画素電極
部を絶縁性透明基板上に形成する工程と、 前記ゲート電極に対しゲート絶縁膜、第１の半導体膜お
よび不純物をドーピングした第２の半導体膜を連続的に
被着形成する工程と、 この被着形成した後に前記画素電極部の上部のゲート絶
縁膜に開口部を形成する工程と、 この開口部を形成した後に金属膜からなるソース電極お
よびドレイン電極を形成する工程と、 前記画素電極部の不要部分を選択的に除去する工程と、 この除去した後に酸化処理により前記不透明合金膜を透
明導電層に変換させ画素電極部を形成すると同時に、前
記ソース電極およびドレイン電極の表面に絶縁膜を形成
することを特徴とする液晶表示素子の製造方法。 - 【請求項４】 インジウムおよびスズの不透明合金膜と
他の金属膜との２層からなるゲート電極および画素電極
部を絶縁性透明基板上に形成する工程と、 前記ゲート電極に対しゲート絶縁膜、第１の半導体膜お
よび不純物をドーピングした第２の半導体膜を連続的に
被着形成する工程と、 この被着形成した後に前記画素電極部の上部のゲート絶
縁膜に開口部を形成する工程と、 金属膜からなるソース電極およびドレイン電極を形成す
る工程と、 酸化処理することにより前記画素電極部を透明導電層お
よび透明絶縁層に変換させて形成すると同時に、前記ソ
ース電極およびドレイン電極表面に絶縁膜を形成するこ
とを特徴とする液晶表示素子の製造方法。 - 【請求項５】 ゲート絶縁膜に開口部を形成する工程
は、半導体膜を島状に形成する工程と同時になされるこ
とを特徴とする請求項３または４記載の液晶表示器の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6835095A JPH08262491A (ja) | 1995-03-27 | 1995-03-27 | 液晶表示素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6835095A JPH08262491A (ja) | 1995-03-27 | 1995-03-27 | 液晶表示素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08262491A true JPH08262491A (ja) | 1996-10-11 |
Family
ID=13371297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6835095A Pending JPH08262491A (ja) | 1995-03-27 | 1995-03-27 | 液晶表示素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08262491A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020022625A (ko) * | 2000-09-20 | 2002-03-27 | 가나이 쓰토무 | 액정 표시 장치 |
| JP2004139029A (ja) * | 2002-09-24 | 2004-05-13 | Sharp Corp | 液晶表示装置およびその製造方法 |
| KR100796747B1 (ko) * | 2001-04-09 | 2008-01-22 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| US8315973B1 (en) | 2004-09-28 | 2012-11-20 | Symantec Operating Corporation | Method and apparatus for data moving in multi-device file systems |
| US9646996B2 (en) | 2013-09-11 | 2017-05-09 | Samsung Display Co., Ltd. | Thin film transistor substrate and manufacturing method thereof |
-
1995
- 1995-03-27 JP JP6835095A patent/JPH08262491A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020022625A (ko) * | 2000-09-20 | 2002-03-27 | 가나이 쓰토무 | 액정 표시 장치 |
| US6933989B2 (en) | 2000-09-20 | 2005-08-23 | Hitachi, Ltd. | Manufacturing method for a liquid crystal display device |
| US7768621B2 (en) | 2000-09-20 | 2010-08-03 | Hitachi, Ltd. | Manufacturing method for a liquid crystal display |
| KR100796747B1 (ko) * | 2001-04-09 | 2008-01-22 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| JP2004139029A (ja) * | 2002-09-24 | 2004-05-13 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JP4520120B2 (ja) * | 2002-09-24 | 2010-08-04 | シャープ株式会社 | 白黒液晶表示装置およびその製造方法 |
| US8315973B1 (en) | 2004-09-28 | 2012-11-20 | Symantec Operating Corporation | Method and apparatus for data moving in multi-device file systems |
| US9646996B2 (en) | 2013-09-11 | 2017-05-09 | Samsung Display Co., Ltd. | Thin film transistor substrate and manufacturing method thereof |
| US10288966B2 (en) | 2013-09-11 | 2019-05-14 | Samsung Display Co., Ltd. | Thin film transistor substrate and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7733453B2 (en) | Method of fabricating a liquid crystal display device using a three mask process and double layer electrodes | |
| US7037769B2 (en) | Thin film transistor and multilayer film structure and manufacturing method of same | |
| US20010040649A1 (en) | Manufacturing method of a liquid crystal display | |
| US6707513B2 (en) | Active matrix substrate and manufacturing method thereof | |
| JP3796566B2 (ja) | フリンジフィールド駆動液晶表示装置の製造方法 | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3239504B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH1117188A (ja) | アクティブマトリクス基板 | |
| JP2803713B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPS60100173A (ja) | 液晶表示装置の製造方法 | |
| KR20010038385A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH0580650B2 (ja) | ||
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPH1195239A (ja) | 液晶表示装置の製造方法 | |
| JPH0933947A (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR20010001426A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH0627981B2 (ja) | アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法 | |
| JPH09185083A (ja) | 液晶表示装置およびその製造方法 | |
| JPH05281574A (ja) | 液晶表示装置 |