JPH06138487A - 半導体装置と液晶表示装置 - Google Patents
半導体装置と液晶表示装置Info
- Publication number
- JPH06138487A JPH06138487A JP29127792A JP29127792A JPH06138487A JP H06138487 A JPH06138487 A JP H06138487A JP 29127792 A JP29127792 A JP 29127792A JP 29127792 A JP29127792 A JP 29127792A JP H06138487 A JPH06138487 A JP H06138487A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- scanning signal
- video signal
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 配線材料の各種特性間のトレイドオフを改善
して生産時の歩留まりの向上を図ることができること。 【構成】 TFT基板を構成するゲート端子部50、配
線交叉部51、TFT及び画素部52、付加容量部53
のうちゲート配線12、信号配線18の配線材料とし
て、Al−Ti−Taを用い、TiとTaを合わせ成分
量を重量比で全体の0.8〜8.5%に設定する。
して生産時の歩留まりの向上を図ることができること。 【構成】 TFT基板を構成するゲート端子部50、配
線交叉部51、TFT及び画素部52、付加容量部53
のうちゲート配線12、信号配線18の配線材料とし
て、Al−Ti−Taを用い、TiとTaを合わせ成分
量を重量比で全体の0.8〜8.5%に設定する。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置と液晶表示
装置に係り、特に、薄膜トランジスタ(TFT)を使用
したアクティブマトリクス駆動形のTFT基板を用いた
半導体装置及びこの半導体装置を用いた液晶表示装置に
関する。
装置に係り、特に、薄膜トランジスタ(TFT)を使用
したアクティブマトリクス駆動形のTFT基板を用いた
半導体装置及びこの半導体装置を用いた液晶表示装置に
関する。
【0002】
【従来の技術】従来、アクティブマトリクス駆動形液晶
表示装置として、液晶表示パネルにTFT基板を用いた
ものが知られている。TFT基板にはゲート配線(走査
信号線)あるいは信号配線(映像信号線)が格子状に積
層されており、これらの配線には特開平2−85826
号公報に記載のように、純粋のAlや不純物としてパラ
ジウム(Pd)やシリコン(Si)などを添加したAl
が用いられていた。
表示装置として、液晶表示パネルにTFT基板を用いた
ものが知られている。TFT基板にはゲート配線(走査
信号線)あるいは信号配線(映像信号線)が格子状に積
層されており、これらの配線には特開平2−85826
号公報に記載のように、純粋のAlや不純物としてパラ
ジウム(Pd)やシリコン(Si)などを添加したAl
が用いられていた。
【0003】このような配線材料に要求される条件は次
の通りである。
の通りである。
【0004】(1) 抵抗率が小さいこと。
【0005】(2) ヒロック(熱処理に伴って発生す
る結晶成長による突起)発生率が小さいこと。
る結晶成長による突起)発生率が小さいこと。
【0006】(3) Alをエッチングしたあとに添加
物が残渣として残らないこと。
物が残渣として残らないこと。
【0007】(4) 配線間の絶縁材料として使用する
陽極酸化膜(アルミナ:Al2O3)の絶縁耐圧が大き
く、バラッキが小さいこと。
陽極酸化膜(アルミナ:Al2O3)の絶縁耐圧が大き
く、バラッキが小さいこと。
【0008】なお、通常のLSIにおける配線材料に関
するものとして、特開昭62−234343号公報及び
特開昭63−143842号公報が挙げられるが、LS
I用配線材料には上述の4つの要求はない。
するものとして、特開昭62−234343号公報及び
特開昭63−143842号公報が挙げられるが、LS
I用配線材料には上述の4つの要求はない。
【0009】
【発明が解決しようとする課題】上記従来技術では、上
記配線材料に要求される4つの条件のうち一方の条件を
満たそうとすると他の条件が満たされなくといういわゆ
るトレイドオフの関係がある。
記配線材料に要求される4つの条件のうち一方の条件を
満たそうとすると他の条件が満たされなくといういわゆ
るトレイドオフの関係がある。
【0010】本発明の目的は、配線材料の各種特性間の
トレイドオフを改善して生産時の歩留まりの向上を図る
ことができる半導体装置と液晶表示装置を提供すること
にある。
トレイドオフを改善して生産時の歩留まりの向上を図る
ことができる半導体装置と液晶表示装置を提供すること
にある。
【0011】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、透明絶縁基板上に複数の走査信号線と複
数の映像信号線が互いに絶縁された状態で格子状に積層
され、各走査信号線の端部がゲート端子に接続され、透
明絶縁基板上の領域が各走査信号線と各映像信号線とに
より複数の表示領域に分割されており、各表示領域に付
加容量と薄膜トランジスタが走査信号線及び映像信号線
と絶縁された状態で積層され、各表示領域中の付加容量
と薄膜トランジスタが互いに接続され、各付加容量が走
査信号線に接続され、各薄膜トランジスタが映像信号線
に接続され、各薄膜トランジスタのゲート電極が走査信
号線に接続されている半導体装置において、前記走査信
号線と映像信号線及びゲート端子のうち少なくとも一つ
は、アルミニュウム(Al)を主成分としてその成分中
に少なくともチタン(Ti)とタンタル(Ta)を含む
合金で構成され、チタンとタンタルとを合わせた成分量
が重量%で前記合金全体の0.8〜8.5%に設定され
ていることを特徴とする半導体装置を構成したものであ
る。さらに、前記各走査信号線と各映像信号線とが交差
する部位で各信号線を互いに絶縁するための絶縁膜と前
記薄膜トランジスタのゲート絶縁膜及び付加容量を構成
する誘電体膜のうち少なくとも一つは、前記合金を陽極
酸化して得られた陽極酸化膜を含んで構成されているこ
とを特徴とする半導体装置を構成したものである。
に、本発明は、透明絶縁基板上に複数の走査信号線と複
数の映像信号線が互いに絶縁された状態で格子状に積層
され、各走査信号線の端部がゲート端子に接続され、透
明絶縁基板上の領域が各走査信号線と各映像信号線とに
より複数の表示領域に分割されており、各表示領域に付
加容量と薄膜トランジスタが走査信号線及び映像信号線
と絶縁された状態で積層され、各表示領域中の付加容量
と薄膜トランジスタが互いに接続され、各付加容量が走
査信号線に接続され、各薄膜トランジスタが映像信号線
に接続され、各薄膜トランジスタのゲート電極が走査信
号線に接続されている半導体装置において、前記走査信
号線と映像信号線及びゲート端子のうち少なくとも一つ
は、アルミニュウム(Al)を主成分としてその成分中
に少なくともチタン(Ti)とタンタル(Ta)を含む
合金で構成され、チタンとタンタルとを合わせた成分量
が重量%で前記合金全体の0.8〜8.5%に設定され
ていることを特徴とする半導体装置を構成したものであ
る。さらに、前記各走査信号線と各映像信号線とが交差
する部位で各信号線を互いに絶縁するための絶縁膜と前
記薄膜トランジスタのゲート絶縁膜及び付加容量を構成
する誘電体膜のうち少なくとも一つは、前記合金を陽極
酸化して得られた陽極酸化膜を含んで構成されているこ
とを特徴とする半導体装置を構成したものである。
【0012】
【作用】走査信号線、映像信号線及びゲート端子の配線
材料として、AlにTiとTaの添加物を混入したもの
を用いたところ、ヒロックの発生を抑制すると共に、添
加物そのものが陽極酸化が可能な金属であるため、酸化
膜の絶縁耐圧がPdやSiに比べて飛躍的に向上すると
いう実験結果が得られた。ここで、残渣の原因となる偏
析限界は各添加物の量で決まり、更に、ヒロックの抑制
効果は添加物の総量で決まり、更に添加による抵抗増加
は添加する2つの添加物のうち固有抵抗の高かい方の量
で決まることが実験結果で明らかになった。
材料として、AlにTiとTaの添加物を混入したもの
を用いたところ、ヒロックの発生を抑制すると共に、添
加物そのものが陽極酸化が可能な金属であるため、酸化
膜の絶縁耐圧がPdやSiに比べて飛躍的に向上すると
いう実験結果が得られた。ここで、残渣の原因となる偏
析限界は各添加物の量で決まり、更に、ヒロックの抑制
効果は添加物の総量で決まり、更に添加による抵抗増加
は添加する2つの添加物のうち固有抵抗の高かい方の量
で決まることが実験結果で明らかになった。
【0013】従って、AlにTiやTaなど2種類以上
の金属類を添加し、各添加物を偏析しない程度に添加で
きるので残渣が少なく、また総添加物量の効果によりヒ
ロックの発生を防止でき、陽極酸化膜の耐圧も高く、更
に添加物による抵抗増加を最少限に押さえることができ
る。この結果総添加物量が少なくても配線材料として良
好な特性が得られ、各特性間のトレイドオフの改善が可
能となる。従って、陽極酸化膜の絶縁不良に起因する歩
留まりの低下を防止することができると共に、残渣除去
工程が不要となり、コストの低減に寄与することができ
る。また抵抗率が小さいため、電圧波形の歪みが少な
く、表示品質の向上に寄与することができる。
の金属類を添加し、各添加物を偏析しない程度に添加で
きるので残渣が少なく、また総添加物量の効果によりヒ
ロックの発生を防止でき、陽極酸化膜の耐圧も高く、更
に添加物による抵抗増加を最少限に押さえることができ
る。この結果総添加物量が少なくても配線材料として良
好な特性が得られ、各特性間のトレイドオフの改善が可
能となる。従って、陽極酸化膜の絶縁不良に起因する歩
留まりの低下を防止することができると共に、残渣除去
工程が不要となり、コストの低減に寄与することができ
る。また抵抗率が小さいため、電圧波形の歪みが少な
く、表示品質の向上に寄与することができる。
【0014】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。TFT基板を用いた液晶表示装置は、図6に示
されるように、液晶表示パネル81、制御回路82、映
像信号発生回路83、走査信号発生回路84を備えて構
成されている。
明する。TFT基板を用いた液晶表示装置は、図6に示
されるように、液晶表示パネル81、制御回路82、映
像信号発生回路83、走査信号発生回路84を備えて構
成されている。
【0015】液晶表示パネル81は、図4及び図5に示
されるように、透明ガラス基板10上に信号配線(映像
信号線)18とゲート配線(走査信号線)12が互いに
絶縁された状態で格子状に積層されている。そして透明
ガラス基板10上の領域は信号配線18とゲート配線1
2によって複数の表示領域に分割されており、薄膜トラ
ンジスタT11、液晶LC、付加容量Caddが積層さ
れている。トランジスタT11のドレイン電極58は信
号配線18に接続され、ゲート電極56はゲート配線1
2に接続され、ソース電極55は液晶LCと付加容量C
addに接続されている。また液晶LCの他端は電源
に、付加容量Caddの他端はゲート配線12に接続さ
れている。そして各信号配線18は映像信号線用端子T
1を介して映像信号発生回路83に接続され、ゲート配
線12は走査信号線用端子T2を介して走査信号発生回
路84に接続されている。
されるように、透明ガラス基板10上に信号配線(映像
信号線)18とゲート配線(走査信号線)12が互いに
絶縁された状態で格子状に積層されている。そして透明
ガラス基板10上の領域は信号配線18とゲート配線1
2によって複数の表示領域に分割されており、薄膜トラ
ンジスタT11、液晶LC、付加容量Caddが積層さ
れている。トランジスタT11のドレイン電極58は信
号配線18に接続され、ゲート電極56はゲート配線1
2に接続され、ソース電極55は液晶LCと付加容量C
addに接続されている。また液晶LCの他端は電源
に、付加容量Caddの他端はゲート配線12に接続さ
れている。そして各信号配線18は映像信号線用端子T
1を介して映像信号発生回路83に接続され、ゲート配
線12は走査信号線用端子T2を介して走査信号発生回
路84に接続されている。
【0016】制御回路82は上位演算処理装置からの情
報をTFT情報に変換する変換回路、電源回路などを備
えており、画像情報に従って映像信号発生回路83と走
査信号発生回路84の駆動を制御するようになってい
る。映像信号発生回路83は画像情報に従って各信号配
線18に所定の電圧を印加するための映像信号を信号配
線18に出力するようになっている。走査信号発生回路
84は各ゲート配線12に順番に走査信号を出力し、各
ゲート配線12に接続されたトランジスタT11を一列
毎順番に駆動するようになっている。
報をTFT情報に変換する変換回路、電源回路などを備
えており、画像情報に従って映像信号発生回路83と走
査信号発生回路84の駆動を制御するようになってい
る。映像信号発生回路83は画像情報に従って各信号配
線18に所定の電圧を印加するための映像信号を信号配
線18に出力するようになっている。走査信号発生回路
84は各ゲート配線12に順番に走査信号を出力し、各
ゲート配線12に接続されたトランジスタT11を一列
毎順番に駆動するようになっている。
【0017】液晶表示パネル81をカラー液晶表示パネ
ルとして構成するに際しては、青、赤、緑のカラーフィ
ルタアレイを有する透過性基板に対向電極を接合し、こ
の透過性基板とTFT基板とを厚さ5.3μmのスペー
サを用いて張り合わせ、各基板間に液晶を封止する構成
が採用されている。
ルとして構成するに際しては、青、赤、緑のカラーフィ
ルタアレイを有する透過性基板に対向電極を接合し、こ
の透過性基板とTFT基板とを厚さ5.3μmのスペー
サを用いて張り合わせ、各基板間に液晶を封止する構成
が採用されている。
【0018】具体的には、図5に示されるように、液晶
LCを基準に下部には偏光板POL1に接合された透明
ガラス基板10上に薄膜トランジスタなどを形成したT
FT基板が配置され、上部にはカラーフィルタFIL、
遮光用ブラックマトリクスBMなどが形成された透明ガ
ラス基板10bが配置されている。下部側の透明ガラス
基板10は厚さが1.1m程度に形成されており、この
基板10上には絶縁膜14、透明電極17、保護膜2
0、配向膜ORI1が積層されている。更に液晶LC上
には配向膜ORI2、共通画素電極17b、保護膜20
b、カラーフィルタFILが積層されている。そして偏
光板POL1の下部側にバックライトBLが配置されて
いる。
LCを基準に下部には偏光板POL1に接合された透明
ガラス基板10上に薄膜トランジスタなどを形成したT
FT基板が配置され、上部にはカラーフィルタFIL、
遮光用ブラックマトリクスBMなどが形成された透明ガ
ラス基板10bが配置されている。下部側の透明ガラス
基板10は厚さが1.1m程度に形成されており、この
基板10上には絶縁膜14、透明電極17、保護膜2
0、配向膜ORI1が積層されている。更に液晶LC上
には配向膜ORI2、共通画素電極17b、保護膜20
b、カラーフィルタFILが積層されている。そして偏
光板POL1の下部側にバックライトBLが配置されて
いる。
【0019】また図5の中央部は一画素分の断面を示
し、左側は透明ガラス基板10及び10bの左側縁部分
で外部引き出し線の存在する部分の断面を示し、右側
は、透明ガラス基板10及び10bの右側縁部分で引き
出し線の存在しない部分の断面を示している。また図5
の左側及び右側に示されるシール材SLは、液晶LCを
封止するように構成されており、このシール材SLは、
液晶封入孔を除く透明ガラス基板10及び10bの縁全
周に渡って形成されている。なお、このシール材SL
は、例えばエポキシ樹脂を用いて構成されている。
し、左側は透明ガラス基板10及び10bの左側縁部分
で外部引き出し線の存在する部分の断面を示し、右側
は、透明ガラス基板10及び10bの右側縁部分で引き
出し線の存在しない部分の断面を示している。また図5
の左側及び右側に示されるシール材SLは、液晶LCを
封止するように構成されており、このシール材SLは、
液晶封入孔を除く透明ガラス基板10及び10bの縁全
周に渡って形成されている。なお、このシール材SL
は、例えばエポキシ樹脂を用いて構成されている。
【0020】また上部透明ガラス基板10b側の共通画
素電極17bは、少なくとも一箇所において、銀ペース
ト材SILによって、下部透明ガラス基板10側に形成
された外部引き出し線17′に接続されている。この外
部引き出し線17′は、後述するように、ゲート電極5
6、ソース電極55、ドレイン電極58と同一工程で形
成されるようになっている。
素電極17bは、少なくとも一箇所において、銀ペース
ト材SILによって、下部透明ガラス基板10側に形成
された外部引き出し線17′に接続されている。この外
部引き出し線17′は、後述するように、ゲート電極5
6、ソース電極55、ドレイン電極58と同一工程で形
成されるようになっている。
【0021】配向膜ORI1,ORI2、透明電極1
7、共通透明画素電極17b、保護膜20,20b、絶
縁膜(SiN)14はシール材SLの内側に形成されて
いる。偏光板POL1、POL2は、下部透明ガラス基
板10、上部透明ガラス基板10bのそれぞれ外側に形
成されている。更に液晶LCは、液晶分子の向きを設定
する下部配向膜ORI1及び上部配向膜ORI2の間に
封入され、シール部材SLによってシールされている。
7、共通透明画素電極17b、保護膜20,20b、絶
縁膜(SiN)14はシール材SLの内側に形成されて
いる。偏光板POL1、POL2は、下部透明ガラス基
板10、上部透明ガラス基板10bのそれぞれ外側に形
成されている。更に液晶LCは、液晶分子の向きを設定
する下部配向膜ORI1及び上部配向膜ORI2の間に
封入され、シール部材SLによってシールされている。
【0022】一方、透明ガラス基板10上のTFT基板
には、図1及び図2に示されるように、ゲート端子部5
0、配線交叉部51、TFT及び画素部52、付加容量
部53が形成されており、ゲート端子11が化成バスラ
イン(電圧供給ライン)Lに接続されている。なお、P
ADは化成パッドを、lは切断線を示す。
には、図1及び図2に示されるように、ゲート端子部5
0、配線交叉部51、TFT及び画素部52、付加容量
部53が形成されており、ゲート端子11が化成バスラ
イン(電圧供給ライン)Lに接続されている。なお、P
ADは化成パッドを、lは切断線を示す。
【0023】ゲート端子部50は、透明ガラス基板10
上にクロムで構成されたゲート端子11、ゲート配線1
2、陽極酸化膜13、絶縁膜(SiN)14、透明電極
17、信号配線18、保護膜20が積層されて構成され
ている。配線交叉部51は、透明ガラス基板10上にゲ
ート配線12、陽極酸化膜13、絶縁膜14、トランジ
スタのチャネル領域15、トランジスタのソース−ドレ
インのコンタクト領域16、信号配線18、絶縁膜20
が積層されて構成されている。TFT及び画素部52
は、透明ガラス基板10上にゲート配線12、陽極酸化
膜13、絶縁膜14、チャネル領域15、コンタクト領
域16、信号配線18、透明電極17、保護膜20が積
層されて構成されている。付加容量部53は、透明ガラ
ス基板10上にゲート配線12、陽極酸化膜13、絶縁
膜14、透明電極17、信号配線18、保護膜20が積
層されて構成されている。そして、本実施例では、ゲー
ト端子部50、配線交叉部51、TFT及び画素部5
2、付加容量部53のうちゲート配線12と信号配線1
8の電極材料として、Al−Ti−Ta(Tiの重量%
0.5%、TAの重量%1.5%)を用いることとして
いる。
上にクロムで構成されたゲート端子11、ゲート配線1
2、陽極酸化膜13、絶縁膜(SiN)14、透明電極
17、信号配線18、保護膜20が積層されて構成され
ている。配線交叉部51は、透明ガラス基板10上にゲ
ート配線12、陽極酸化膜13、絶縁膜14、トランジ
スタのチャネル領域15、トランジスタのソース−ドレ
インのコンタクト領域16、信号配線18、絶縁膜20
が積層されて構成されている。TFT及び画素部52
は、透明ガラス基板10上にゲート配線12、陽極酸化
膜13、絶縁膜14、チャネル領域15、コンタクト領
域16、信号配線18、透明電極17、保護膜20が積
層されて構成されている。付加容量部53は、透明ガラ
ス基板10上にゲート配線12、陽極酸化膜13、絶縁
膜14、透明電極17、信号配線18、保護膜20が積
層されて構成されている。そして、本実施例では、ゲー
ト端子部50、配線交叉部51、TFT及び画素部5
2、付加容量部53のうちゲート配線12と信号配線1
8の電極材料として、Al−Ti−Ta(Tiの重量%
0.5%、TAの重量%1.5%)を用いることとして
いる。
【0024】次に、TFT基板の製造方法を図2及び図
3を用いて説明する。まず、透明ガラス基板10上でク
ロム(Cr)をスパッタリングして基板10上に約10
0nmの厚みに蒸着してゲート端子11を形成する。こ
のあとフォトエッチングにより、陽極酸化のための電圧
供給ラインとなる化成バスラインLのパターンを形成
し、各部のゲート端子11を化成バスラインLに接続す
る(図3(a))。このあとゲート端子11及び透明ガ
ラス基板10上に、Al−Ti−Ta(Tiの重量%
0.5%、Taの重量%1.5%)を約300nmの厚
みにスパッタリングにより蒸着する。このあとフォトエ
ッチングにより、各部に下部電極としてのゲート配線1
2を形成する(図3(b))。その後、陽極酸化する部
分と陽極酸化のための電流供給パットを除いてフォトレ
ジストPRで被覆する(図3(c))。この状態で陽極
酸化を行なう。
3を用いて説明する。まず、透明ガラス基板10上でク
ロム(Cr)をスパッタリングして基板10上に約10
0nmの厚みに蒸着してゲート端子11を形成する。こ
のあとフォトエッチングにより、陽極酸化のための電圧
供給ラインとなる化成バスラインLのパターンを形成
し、各部のゲート端子11を化成バスラインLに接続す
る(図3(a))。このあとゲート端子11及び透明ガ
ラス基板10上に、Al−Ti−Ta(Tiの重量%
0.5%、Taの重量%1.5%)を約300nmの厚
みにスパッタリングにより蒸着する。このあとフォトエ
ッチングにより、各部に下部電極としてのゲート配線1
2を形成する(図3(b))。その後、陽極酸化する部
分と陽極酸化のための電流供給パットを除いてフォトレ
ジストPRで被覆する(図3(c))。この状態で陽極
酸化を行なう。
【0025】陽極酸化法は、化成パットPADが液面か
ら外に出るように化成液に浸し、化成パットPADに最
大72Vから144Vの直流電圧を印加して行なう。こ
の化成液としては、3%の酒石酸をアンモニアによりP
H±0.5に調整した溶液をエチレングリコール液で1
対9に希釈したものを用いる。このとき形成された陽極
酸化膜(Al2O3)13は厚さが200nmである。こ
の陽極酸化膜13はTFTのゲート絶縁膜、ゲート配線
12と信号配線18とが交叉する交叉部位の絶縁膜及び
付加容量Caddの誘電体絶縁膜として用いる。
ら外に出るように化成液に浸し、化成パットPADに最
大72Vから144Vの直流電圧を印加して行なう。こ
の化成液としては、3%の酒石酸をアンモニアによりP
H±0.5に調整した溶液をエチレングリコール液で1
対9に希釈したものを用いる。このとき形成された陽極
酸化膜(Al2O3)13は厚さが200nmである。こ
の陽極酸化膜13はTFTのゲート絶縁膜、ゲート配線
12と信号配線18とが交叉する交叉部位の絶縁膜及び
付加容量Caddの誘電体絶縁膜として用いる。
【0026】次にフォトレジストを除去したあと、TF
Tを以下の方法で形成する。まず、プラズマCVD法に
より絶縁膜(SiN)14を200nmの厚さに形成す
る。このとき原料ガスとしては、SiH4、NH3を主た
る成分とするガスを使用する。このあと絶縁膜14上
に、a−Si(i)のチャネル領域15を200nmの
厚さに、リンを2.5%ドウピングしたa−Si(n
+)から成るコンタント領域16を30nmの厚さで堆
積する。このとき基板温度としては300℃とする。更
に原料ガスとしては、チャネル領域15にはSiH4を
主たる成分とするガスを、コンタクト領域16にはSi
H4とPH3との混合ガスを使用する。その後a−Siを
パターニング化してアレイ状にする。プラズマ膜のエッ
チングにはSF6ガスによるドライエッチング法を用い
る。ここで、TFT及び画素部52、配線交叉部51に
チャネル領域15を残す。そのあと絶縁膜14をパター
ン化してゲート端子11上の絶縁膜14を除去する(図
3(d))。
Tを以下の方法で形成する。まず、プラズマCVD法に
より絶縁膜(SiN)14を200nmの厚さに形成す
る。このとき原料ガスとしては、SiH4、NH3を主た
る成分とするガスを使用する。このあと絶縁膜14上
に、a−Si(i)のチャネル領域15を200nmの
厚さに、リンを2.5%ドウピングしたa−Si(n
+)から成るコンタント領域16を30nmの厚さで堆
積する。このとき基板温度としては300℃とする。更
に原料ガスとしては、チャネル領域15にはSiH4を
主たる成分とするガスを、コンタクト領域16にはSi
H4とPH3との混合ガスを使用する。その後a−Siを
パターニング化してアレイ状にする。プラズマ膜のエッ
チングにはSF6ガスによるドライエッチング法を用い
る。ここで、TFT及び画素部52、配線交叉部51に
チャネル領域15を残す。そのあと絶縁膜14をパター
ン化してゲート端子11上の絶縁膜14を除去する(図
3(d))。
【0027】次に、画素電極用の透明電極としてインジ
ウム・錫酸化物を100nmスパッタリングによって蒸
着し、これを加工して透明電極17を形成する。TFT
のドレイン電極58を兼用する信号配線18、ソース電
極55には、クロム(Cr)Al−Ti−Ta(Tiの
重量%0.5%、Taの重量%1.5%)をそれぞれ1
00nm、400nmの厚みにスパッタリングして形成
し、これらをパターン化する。このあとドレイン電極5
8及びソース電極55をマスクとして、コンタクト領域
16をドライエッチングする。最後に、保護膜23とし
てSiNをプラズマCVD法で1μm形成し、ゲート端
子部50の絶縁膜14を除去したあと、化成バスライン
Lとゲート端子11との間を機械的に切断する。これに
よりTFT基板が完成する(図3(e))。
ウム・錫酸化物を100nmスパッタリングによって蒸
着し、これを加工して透明電極17を形成する。TFT
のドレイン電極58を兼用する信号配線18、ソース電
極55には、クロム(Cr)Al−Ti−Ta(Tiの
重量%0.5%、Taの重量%1.5%)をそれぞれ1
00nm、400nmの厚みにスパッタリングして形成
し、これらをパターン化する。このあとドレイン電極5
8及びソース電極55をマスクとして、コンタクト領域
16をドライエッチングする。最後に、保護膜23とし
てSiNをプラズマCVD法で1μm形成し、ゲート端
子部50の絶縁膜14を除去したあと、化成バスライン
Lとゲート端子11との間を機械的に切断する。これに
よりTFT基板が完成する(図3(e))。
【0028】このように、本実施例では、ゲート配線1
2及び信号配線18に、Al−Ti−Ta(Tiの重量
%0.5%、Taの重量%1.5%)を使用し、更に、
ゲート配線12の材料であるAl−Ti−Taを陽極酸
化して形成したAl2O3を陽極酸化膜13とし、これを
TFTのゲート絶縁膜、配線交叉部51の絶縁膜、付加
容量部53の誘電体として使用している。このため後述
する実験結果から配線材料の各種特性間のトレイドオフ
の関係を改善し、歩留まりの向上が図れることが確認さ
れた。
2及び信号配線18に、Al−Ti−Ta(Tiの重量
%0.5%、Taの重量%1.5%)を使用し、更に、
ゲート配線12の材料であるAl−Ti−Taを陽極酸
化して形成したAl2O3を陽極酸化膜13とし、これを
TFTのゲート絶縁膜、配線交叉部51の絶縁膜、付加
容量部53の誘電体として使用している。このため後述
する実験結果から配線材料の各種特性間のトレイドオフ
の関係を改善し、歩留まりの向上が図れることが確認さ
れた。
【0029】前記実施例では、ゲート端子11をクロム
(Cr)で構成し、ゲート配線12をAl−Ti−Ta
で形成したものについて述べたが、ゲート端子11のゲ
ート配線12と同一のものを用いればゲート端子11を
形成するための工程が省略され、製造工程数を削減する
ことができる。この場合、ゲート端子11は大気中に露
出されるため、腐食しやすい材料は使えないが、ゲート
端子11の材料としてゲート配線12と同じ材料のもの
を用いれば腐食に耐えることができる。またゲート配線
12の材料をゲート端子11として用いる場合、Al−
Ti−Ta上部に透明電極を被覆することによって実用
化することができる。すなわち、図1及び図3のゲート
端子部50に示されるように、ゲート配線(Al−Ti
−Ta)12のうちゲート端子11の側面側をゲート絶
縁膜14で被覆し、上部を画素電極用の透明電極17で
被覆する。このような構成とすると、ゲート端子11が
大気と触れることはない。従って、ゲート端子11にク
ロムを用いなくても信頼性の高いTFT基板を製造する
ことができる。これにより、前記実施例のものよりも製
造工数を低減することができる。
(Cr)で構成し、ゲート配線12をAl−Ti−Ta
で形成したものについて述べたが、ゲート端子11のゲ
ート配線12と同一のものを用いればゲート端子11を
形成するための工程が省略され、製造工程数を削減する
ことができる。この場合、ゲート端子11は大気中に露
出されるため、腐食しやすい材料は使えないが、ゲート
端子11の材料としてゲート配線12と同じ材料のもの
を用いれば腐食に耐えることができる。またゲート配線
12の材料をゲート端子11として用いる場合、Al−
Ti−Ta上部に透明電極を被覆することによって実用
化することができる。すなわち、図1及び図3のゲート
端子部50に示されるように、ゲート配線(Al−Ti
−Ta)12のうちゲート端子11の側面側をゲート絶
縁膜14で被覆し、上部を画素電極用の透明電極17で
被覆する。このような構成とすると、ゲート端子11が
大気と触れることはない。従って、ゲート端子11にク
ロムを用いなくても信頼性の高いTFT基板を製造する
ことができる。これにより、前記実施例のものよりも製
造工数を低減することができる。
【0030】次に、配線の材料として本発明による材料
を用いたものと従来の材料を用いたものとの基礎データ
を表1と表2に示し、両者の相違について説明する。
を用いたものと従来の材料を用いたものとの基礎データ
を表1と表2に示し、両者の相違について説明する。
【0031】
【表1】
【0032】
【表2】
【0033】表1と表2は、従来の配線材料として、純
Al、Al−Pd(0.1重量%)、Al−Si(1.
0%)、Al−Ti(2.0%)、Al−Ta(2.0
%)のものを用いたときと、本発明に係る配線材料とし
て、Al−Ti(0.5%)−Ta(1.5%)を用い
たものとを、TFT基板及びこの基板を用いた液晶表示
装置に必要な評価項目で対比した結果を示す。
Al、Al−Pd(0.1重量%)、Al−Si(1.
0%)、Al−Ti(2.0%)、Al−Ta(2.0
%)のものを用いたときと、本発明に係る配線材料とし
て、Al−Ti(0.5%)−Ta(1.5%)を用い
たものとを、TFT基板及びこの基板を用いた液晶表示
装置に必要な評価項目で対比した結果を示す。
【0034】ここで、ヒロックはSiN堆積温度で熱処
理したあとのAl表面の凹凸を表面粗さ計で測定し、長
さ1mm当たりの高さ100nm以上と60nm〜10
0nmの範囲の凸部の数を示す。陽極酸化膜の耐圧は、
厚さ200nmの膜の耐圧を示す。残渣はAlをリン
酸、酢酸、硝酸、水の混合エッチング液でエッチングし
たあとの顕微鏡観察による残渣と透明基板の透過率の低
下で判断した状態を示す。
理したあとのAl表面の凹凸を表面粗さ計で測定し、長
さ1mm当たりの高さ100nm以上と60nm〜10
0nmの範囲の凸部の数を示す。陽極酸化膜の耐圧は、
厚さ200nmの膜の耐圧を示す。残渣はAlをリン
酸、酢酸、硝酸、水の混合エッチング液でエッチングし
たあとの顕微鏡観察による残渣と透明基板の透過率の低
下で判断した状態を示す。
【0035】表1と表2から明らかなように、純Alは
抵抗率は最も小さく、耐圧も100V以上あり、添加物
がないので残渣は観測されない。しかし、ヒロックが非
常に大きく実用化が困難である。Al−PdとAl−i
は陽極酸化膜の耐圧が小さく、液晶表示パネルのショー
ト欠陥率が高く歩留まりが低下する。特に、Al−Si
は残渣が発生し、この残渣を除去するためのプロセスが
新たに必要となる。またAl−TiとAl−Taはヒロ
ックの発生は若干少なく、耐圧も所定のレベルを維持で
きる程度といえるが、抵抗率が高く、大画面、高精細液
晶表示装置には適用することができない。
抵抗率は最も小さく、耐圧も100V以上あり、添加物
がないので残渣は観測されない。しかし、ヒロックが非
常に大きく実用化が困難である。Al−PdとAl−i
は陽極酸化膜の耐圧が小さく、液晶表示パネルのショー
ト欠陥率が高く歩留まりが低下する。特に、Al−Si
は残渣が発生し、この残渣を除去するためのプロセスが
新たに必要となる。またAl−TiとAl−Taはヒロ
ックの発生は若干少なく、耐圧も所定のレベルを維持で
きる程度といえるが、抵抗率が高く、大画面、高精細液
晶表示装置には適用することができない。
【0036】一方、本発明に係る配線材料として用いら
れたAl−Ti−Taは抵抗率は若干高いが、他の特性
が格段に良好で特に絶縁耐圧が著しく大きく、ショート
欠陥率が低減し歩留まりの向上が図れる。ここで、Al
−Ti及びAl−Taにおいて残渣は認められないが、
ヒロックを本発明に係る材料のもののレベルまでにする
には、重量%で8.5%までの添加が必要となったが、
この場合Ti及びTaが堆積し残渣が発生した。
れたAl−Ti−Taは抵抗率は若干高いが、他の特性
が格段に良好で特に絶縁耐圧が著しく大きく、ショート
欠陥率が低減し歩留まりの向上が図れる。ここで、Al
−Ti及びAl−Taにおいて残渣は認められないが、
ヒロックを本発明に係る材料のもののレベルまでにする
には、重量%で8.5%までの添加が必要となったが、
この場合Ti及びTaが堆積し残渣が発生した。
【0037】また、Al−Ti−Taの抵抗率は対角2
0インチの液晶表示装置までは問題なく適用可能であ
り、Ti及びTaの総量を8.5%(TiとTaの含有
比率は一定)までとしても、抵抗率の増加は主にTiの
量で決まるため、対角15インチの液晶表示装置にも適
用することが確認された。しかも、総含有率を8.5%
としても、TiあるいはTaのそれぞれの重量%は8.
5%に達していないため、残渣は発生しなかった。
0インチの液晶表示装置までは問題なく適用可能であ
り、Ti及びTaの総量を8.5%(TiとTaの含有
比率は一定)までとしても、抵抗率の増加は主にTiの
量で決まるため、対角15インチの液晶表示装置にも適
用することが確認された。しかも、総含有率を8.5%
としても、TiあるいはTaのそれぞれの重量%は8.
5%に達していないため、残渣は発生しなかった。
【0038】以下、具体的な実験結果を図7乃至図11
に示す。
に示す。
【0039】図7及び図8は、Ti及びTa含有量と薄
膜表面に発生した100nm以上の凹凸すなわちヒロッ
ク数の関係を示し、図9乃至図11はそれぞれ薄膜の抵
抗率、エッチングの残渣量及び表面を陽極酸化したAl
2O3膜の耐電圧の特性を示す。
膜表面に発生した100nm以上の凹凸すなわちヒロッ
ク数の関係を示し、図9乃至図11はそれぞれ薄膜の抵
抗率、エッチングの残渣量及び表面を陽極酸化したAl
2O3膜の耐電圧の特性を示す。
【0040】図7及び図8より、ヒロックの発生は、T
i及びTaの含有量が多くなるに従って小さくなる傾向
を示すが、総量として10%以上では逆にヒロックが多
くなることが理解される。特に、Taが10%以上では
ヒロックの発生数が顕著となる。
i及びTaの含有量が多くなるに従って小さくなる傾向
を示すが、総量として10%以上では逆にヒロックが多
くなることが理解される。特に、Taが10%以上では
ヒロックの発生数が顕著となる。
【0041】図9の抵抗率特性においては、TiとTa
の含有量が多くなるに従って抵抗率が高くなることが理
解される。この場合、両者の含有量のうちTiがTaの
量よりも多くなる方が抵抗率が高くなる。
の含有量が多くなるに従って抵抗率が高くなることが理
解される。この場合、両者の含有量のうちTiがTaの
量よりも多くなる方が抵抗率が高くなる。
【0042】また図10に示されるエッチング残渣の特
性においても、Ti,Taの含有量が多くなるに従って
残渣が大きくなることが理解される。この場合も、Ti
よりもTaの含有量が多いほど残渣が残りやすい傾向を
示している。
性においても、Ti,Taの含有量が多くなるに従って
残渣が大きくなることが理解される。この場合も、Ti
よりもTaの含有量が多いほど残渣が残りやすい傾向を
示している。
【0043】また図11に示される特性においては、陽
極酸化したAl2O3膜の耐電圧はTi,Taの量は約8
%以下ではAl2O3膜の厚さが200nmで100V以
上を示すが、それ以上ではヒロックの影響などでかえっ
て低くなり特性が悪くなることを示している。
極酸化したAl2O3膜の耐電圧はTi,Taの量は約8
%以下ではAl2O3膜の厚さが200nmで100V以
上を示すが、それ以上ではヒロックの影響などでかえっ
て低くなり特性が悪くなることを示している。
【0044】以上の実験結果から、配線材料として、A
lを主成分としてその成分中にTiとTiを混合した金
属を用い、TiとTaの成分量を重量%で全体の0.8
〜8.5%に設定すると、配線材料の各種特性間におけ
るトレイドオフの関係を改善することができ、製造工程
における歩留まりの向上を図ることができる。
lを主成分としてその成分中にTiとTiを混合した金
属を用い、TiとTaの成分量を重量%で全体の0.8
〜8.5%に設定すると、配線材料の各種特性間におけ
るトレイドオフの関係を改善することができ、製造工程
における歩留まりの向上を図ることができる。
【0045】また前記実施例においては、TFTのチャ
ネル領域16をプラズマCVD法で形成した非晶質シリ
コン(Al−Si)を用いたものについて述べたが、非
晶質シリコンの代わりに多結晶シリコンを用いることも
できる。すなわち、非晶質シリコンを堆積し、これに短
波長のエキシマレーザを照射して多結晶シリコンを形成
したものでも、同様な効果が得られることが確認され
た。また多結晶シリコンを用いた場合はTFTの移動度
が非晶質シリコンの20倍以上となり、映像信号発生回
路83、走査信号発生回路84の一部をTFT基板上に
内蔵することができ、TFTの平面占有率の削減が図
れ、より明るい画像が得られる。
ネル領域16をプラズマCVD法で形成した非晶質シリ
コン(Al−Si)を用いたものについて述べたが、非
晶質シリコンの代わりに多結晶シリコンを用いることも
できる。すなわち、非晶質シリコンを堆積し、これに短
波長のエキシマレーザを照射して多結晶シリコンを形成
したものでも、同様な効果が得られることが確認され
た。また多結晶シリコンを用いた場合はTFTの移動度
が非晶質シリコンの20倍以上となり、映像信号発生回
路83、走査信号発生回路84の一部をTFT基板上に
内蔵することができ、TFTの平面占有率の削減が図
れ、より明るい画像が得られる。
【0046】また前記実施例において、陽極酸化膜13
に絶縁膜14としてSiNを積層したものについて述べ
たが、絶縁膜14としては、二酸化シリコンSiO2を
用いても同等の絶縁特性を得ることができる。
に絶縁膜14としてSiNを積層したものについて述べ
たが、絶縁膜14としては、二酸化シリコンSiO2を
用いても同等の絶縁特性を得ることができる。
【0047】また前記実施例においては、TFT構造と
して逆スタガ型のものについて述べたが、TFT構造と
しては、正スタガやコープレーナ構造のものを用いるこ
とができる。すなわち、チャネル領域である非晶質シリ
コンあるいは多結晶シリコンの上部にゲート絶縁膜を積
層し、更にその上部にゲート配線を配置したTFT基板
のゲート配線あるいは信号配線として使用した場合にお
いても実用的な性能が得られることが確認された。
して逆スタガ型のものについて述べたが、TFT構造と
しては、正スタガやコープレーナ構造のものを用いるこ
とができる。すなわち、チャネル領域である非晶質シリ
コンあるいは多結晶シリコンの上部にゲート絶縁膜を積
層し、更にその上部にゲート配線を配置したTFT基板
のゲート配線あるいは信号配線として使用した場合にお
いても実用的な性能が得られることが確認された。
【0048】
【発明の効果】以上説明したように、本発明によれば、
配線材料としてAl−Ti−Taを用い、TiとTaの
成分量を重量%で全体の0.8〜8.5%にしたため、
配線材料の各種特性間におけるトレードオフの関係を改
善することができ、製造工程において歩留まりの向上を
図ることができる。
配線材料としてAl−Ti−Taを用い、TiとTaの
成分量を重量%で全体の0.8〜8.5%にしたため、
配線材料の各種特性間におけるトレードオフの関係を改
善することができ、製造工程において歩留まりの向上を
図ることができる。
【図1】本発明の一実施例を示す薄膜トランジスタ基板
の要部断面図である。
の要部断面図である。
【図2】薄膜トランジスタ基板の要部平面図である。
【図3】薄膜トランジスタ基板の製造工程を説明するた
めの要部断面図である。
めの要部断面図である。
【図4】薄膜トランジスタ基板の回路構成図である。
【図5】液晶表示パネルの要部断面図である。
【図6】液晶表示装置のブロック構成図である。
【図7】Ti含有量とヒロックとの関係を示す特性図で
ある。
ある。
【図8】Ta含有量とヒロックとの関係を示す特性図で
ある。
ある。
【図9】Ti、Ta含有量と膜抵抗率との関係を示す特
性図である。
性図である。
【図10】Ti、Ta含有量とエッチング残渣量との関
係を示す特性図である。
係を示す特性図である。
【図11】Ti、Ta含有量と陽極酸化膜の耐電圧との
関係を示す特性図である。
関係を示す特性図である。
10,10b 透明ガラス基板 11 ゲート端子 12 ゲート配線 13 陽極酸化膜 14 絶縁膜 15 チャネル領域 16 コンタクト領域 17 透明電極 18 信号配線 20 保護膜 50 ゲート端子部 51 配線交叉部 52 TFT及び画素部 53 付加容量部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 英明 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 月井 教男 千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内
Claims (12)
- 【請求項1】 透明絶縁基板上に複数の走査信号線と複
数の映像信号線が互いに絶縁された状態で格子状に積層
され、各走査信号線の端部がゲート端子に接続され、透
明絶縁基板上の領域が各走査信号線と各映像信号線とに
より複数の表示領域に分割されており、各表示領域に付
加容量と薄膜トランジスタが走査信号線及び映像信号線
と絶縁された状態で積層され、各表示領域中の付加容量
と薄膜トランジスタが互いに接続され、各付加容量が走
査信号線に接続され、各薄膜トランジスタが映像信号線
に接続され、各薄膜トランジスタのゲート電極が走査信
号線に接続されている半導体装置において、 前記走査信号線と映像信号線のうち少なくとも一つの信
号線は、アルミニュウム(Al)を主成分としてその成
分中に少なくともチタン(Ti)とタンタル(Ta)を
含む合金で構成され、チタンとタンタルとを合わせた成
分量が重量%で前記合金全体の0.8〜8.5%に設定
されていることを特徴とする半導体装置。 - 【請求項2】 透明絶縁基板上に複数の走査信号線と複
数の映像信号線が互いに絶縁された状態で格子状に積層
され、各走査信号線の端部がゲート端子に接続され、透
明絶縁基板上の領域が各走査信号線と各映像信号線とに
より複数の表示領域に分割されており、各表示領域に付
加容量と薄膜トランジスタが走査信号線及び映像信号線
と絶縁された状態で積層され、各表示領域中の付加容量
と薄膜トランジスタが互いに接続され、各付加容量が走
査信号線に接続され、各薄膜トランジスタが映像信号線
に接続され、各薄膜トランジスタのゲート電極が走査信
号線に接続されている半導体装置において、 前記走査信号線と映像信号線及びゲート端子のうち少な
くとも一つは、アルミニュウム(Al)を主成分として
その成分中に少なくともチタン(Ti)とタンタル(T
a)を含む合金で構成され、チタンとタンタルとを合わ
せた成分量が重量%で前記合金全体の0.8〜8.5%
に設定されていることを特徴とする半導体装置。 - 【請求項3】 透明絶縁基板上に複数の走査信号線と複
数の映像信号線が互いに絶縁された状態で格子状に積層
され、各走査信号線の端部がゲート端子に接続され、透
明絶縁基板上の領域が各走査信号線と各映像信号線とに
より複数の表示領域に分割されており、各表示領域に付
加容量と薄膜トランジスタが走査信号線及び映像信号線
と絶縁された状態で積層され、各表示領域中の付加容量
と薄膜トランジスタが互いに接続され、各付加容量が走
査信号線に接続され、各薄膜トランジスタが映像信号線
に接続され、各薄膜トランジスタのゲート電極が走査信
号線に接続されている半導体装置において、 前記走査信号線と映像信号線のうち少なくとも一つの信
号線は、アルミニュウム(Al)を主成分としてその成
分中に少なくともチタン(Ti)とタンタル(Ta)を
含む合金で構成され、チタンとタンタルとを合わせた成
分量が重量%で前記合金全体の0.8〜8.5%に設定
され、各走査信号線と各映像信号線とが交差する部位で
各信号線を互いに絶縁するための絶縁膜と前記薄膜トラ
ンジスタのゲート絶縁膜及び付加容量を構成する誘電体
膜のうち少なくとも一つは、前記合金を陽極酸化して得
られた陽極酸化膜を含んで構成されていることを特徴と
する半導体装置。 - 【請求項4】 透明絶縁基板上に複数の走査信号線と複
数の映像信号線が互いに絶縁された状態で格子状に積層
され、各走査信号線の端部がゲート端子に接続され、透
明絶縁基板上の領域が各走査信号線と各映像信号線とに
より複数の表示領域に分割されており、各表示領域に付
加容量と薄膜トランジスタが走査信号線及び映像信号線
と絶縁された状態で積層され、各表示領域中の付加容量
と薄膜トランジスタが互いに接続され、各付加容量が走
査信号線に接続され、各薄膜トランジスタが映像信号線
に接続され、各薄膜トランジスタのゲート電極が走査信
号線に接続されている半導体装置において、 前記走査信号線と映像信号線及びゲート端子のうち少な
くとも一つは、アルミニュウム(Al)を主成分として
その成分中に少なくともチタン(Ti)とタンタル(T
a)を含む合金で構成され、チタンとタンタルとを合わ
せた成分量が重量%で前記合金全体の0.8〜8.5%
に設定され、各走査信号線と各映像信号線とが交差する
部位で各信号線を互いに絶縁するための絶縁膜と前記薄
膜トランジスタのゲート絶縁膜及び付加容量を構成する
誘電体膜のうち少なくとも一つは、前記合金を陽極酸化
して得られた陽極酸化膜を含んで構成されていることを
特徴とする半導体装置。 - 【請求項5】 薄膜トランジスタのゲート絶縁膜は、合
金を陽極酸化して得られた陽極酸化膜とこの陽極酸化膜
とは異なる成分の絶縁膜との複合膜で構成されているこ
とを特徴とする請求項3または4記載の半導体装置。 - 【請求項6】 薄膜トランジスタのゲート絶縁膜は、合
金を陽極酸化して得られた陽極酸化膜と窒化シリコン膜
との複合膜で構成されていることを特徴とする請求項3
または4記載の半導体装置。 - 【請求項7】 陽極酸化膜の膜厚は100nm以上であ
ることを特徴とする請求項3、4、5または6記載の半
導体装置。 - 【請求項8】 走査信号線と映像信号線との交差部位に
形成された薄膜トランジスタのチャネル領域は、水素化
アモルファスシリコンまたは多結晶シリコンで構成され
ていることを特徴する請求項1、2、3、4、5、6ま
たは7記載の半導体装置。 - 【請求項9】 走査信号を発生する走査信号発生回路
と、映像信号を発生する映像信号発生回路と、表示情報
に従って走査信号発生回路と映像信号発生回路の駆動を
制御する制御回路と、液晶表示パネルとを備えており、
液晶表示パネルに配された透明絶縁基板上に複数の走査
信号線と複数の映像信号線が互いに絶縁された状態で格
子状に積層され、各走査信号線の端部がゲート端子に接
続され、透明絶縁基板上の領域が各走査信号線と各映像
信号線とにより複数の表示領域に分割されており、各表
示領域に付加容量と薄膜トランジスタが走査信号線及び
映像信号線と絶縁された状態で積層され、各表示領域中
の付加容量と薄膜トランジスタが互いに接続され、各付
加容量が走査信号線に接続され、各薄膜トランジスタが
映像信号線に接続され、各薄膜トランジスタのゲート電
極が走査信号線に接続され、各表示領域に透明電極を介
して液晶が積層され、液晶上に共通画素電極が積層さ
れ、各走査信号線が走査信号発生回路に接続され、各映
像信号線が映像信号発生回路に接続されている液晶表示
装置において、 前記走査信号線と映像信号線のうち少なくとも一つの信
号線は、アルミニュウム(Al)を主成分としてその成
分中に少なくともチタン(Ti)とタンタル(Ta)を
含む合金で構成され、チタンとタンタルとを合わせた成
分量が重量%で前記合金全体の0.8〜8.5%に設定
されていることを特徴とする液晶表示装置。 - 【請求項10】 走査信号を発生する走査信号発生回路
と、映像信号を発生する映像信号発生回路と、表示情報
に従って走査信号発生回路と映像信号発生回路の駆動を
制御する制御回路と、液晶表示パネルとを備えており、
液晶表示パネルに配された透明絶縁基板上に複数の走査
信号線と複数の映像信号線が互いに絶縁された状態で格
子状に積層され、各走査信号線の端部がゲート端子に接
続され、透明絶縁基板上の領域が各走査信号線と各映像
信号線とにより複数の表示領域に分割されており、各表
示領域に付加容量と薄膜トランジスタが走査信号線及び
映像信号線と絶縁された状態で積層され、各表示領域中
の付加容量と薄膜トランジスタが互いに接続され、各付
加容量が走査信号線に接続され、各薄膜トランジスタが
映像信号線に接続され、各薄膜トランジスタのゲート電
極が走査信号線に接続され、各表示領域に透明電極を介
して液晶が積層され、液晶上に共通画素電極が積層さ
れ、各走査信号線が走査信号発生回路に接続され、各映
像信号線が映像信号発生回路に接続されている液晶表示
装置において、 前記走査信号線と映像信号線及びゲート端子のうち少な
くとも一つは、アルミニュウム(Al)を主成分として
その成分中に少なくともチタン(Ti)とタンタル(T
a)を含む合金で構成され、チタンとタンタルとを合わ
せた成分量が重量%で前記合金全体の0.8〜8.5%
に設定されていることを特徴とする液晶表示装置。 - 【請求項11】 走査信号を発生する走査信号発生回路
と、映像信号を発生する映像信号発生回路と、表示情報
に従って走査信号発生回路と映像信号発生回路の駆動を
制御する制御回路と、液晶表示パネルとを備えており、
液晶表示パネルに配された透明絶縁基板上に複数の走査
信号線と複数の映像信号線が互いに絶縁された状態で格
子状に積層され、各走査信号線の端部がゲート端子に接
続され、透明絶縁基板上の領域が各走査信号線と各映像
信号線とにより複数の表示領域に分割されており、各表
示領域に付加容量と薄膜トランジスタが走査信号線及び
映像信号線と絶縁された状態で積層され、各表示領域中
の付加容量と薄膜トランジスタが互いに接続され、各付
加容量が走査信号線に接続され、各薄膜トランジスタが
映像信号線に接続され、各薄膜トランジスタのゲート電
極が走査信号線に接続され、各表示領域に透明電極を介
して液晶が積層され、液晶上に共通画素電極が積層さ
れ、各走査信号線が走査信号発生回路に接続され、各映
像信号線が映像信号発生回路に接続されている液晶表示
装置において、 前記走査信号線と映像信号線のうち少なくとも一つの信
号線は、アルミニュウム(Al)を主成分としてその成
分中に少なくともチタン(Ti)とタンタル(Ta)を
含む合金で構成され、チタンとタンタルとを合わせた成
分量が重量%で前記合金全体の0.8〜8.5%に設定
され、各走査信号線と各映像信号線とが交差する部位で
各信号線を互いに絶縁するための絶縁膜と前記薄膜トラ
ンジスタのゲート絶縁膜及び付加容量を構成する誘電体
膜のうち少なくとも一つは、前記合金を陽極酸化して得
られた陽極酸化膜を含んで構成されていることを特徴と
する液晶表示装置。 - 【請求項12】 走査信号を発生する走査信号発生回路
と、映像信号を発生する映像信号発生回路と、表示情報
に従って走査信号発生回路と映像信号発生回路の駆動を
制御する制御回路と、液晶表示パネルとを備えており、
液晶表示パネルに配された透明絶縁基板上に複数の走査
信号線と複数の映像信号線が互いに絶縁された状態で格
子状に積層され、各走査信号線の端部がゲート端子に接
続され、透明絶縁基板上の領域が各走査信号線と各映像
信号線とにより複数の表示領域に分割されており、各表
示領域に付加容量と薄膜トランジスタが走査信号線及び
映像信号線と絶縁された状態で積層され、各表示領域中
の付加容量と薄膜トランジスタが互いに接続され、各付
加容量が走査信号線に接続され、各薄膜トランジスタが
映像信号線に接続され、各薄膜トランジスタのゲート電
極が走査信号線に接続され、各表示領域に透明電極を介
して液晶が積層され、液晶上に共通画素電極が積層さ
れ、各走査信号線が走査信号発生回路に接続され、各映
像信号線が映像信号発生回路に接続されている液晶表示
装置において、 前記走査信号線と映像信号線及びゲート端子のうち少な
くとも一つは、アルミニュウム(Al)を主成分として
その成分中に少なくともチタン(Ti)とタンタル(T
a)を含む合金で構成され、チタンとタンタルとを合わ
せた成分量が重量%で前記合金全体の0.8〜8.5%
に設定され、各走査信号線と各映像信号線とが交差する
部位で各信号線を互いに絶縁するための絶縁膜と前記薄
膜トランジスタのゲート絶縁膜及び付加容量を構成する
誘電体膜のうち少なくとも一つは、前記合金を陽極酸化
して得られた陽極酸化膜を含んで構成されていることを
特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29127792A JPH06138487A (ja) | 1992-10-29 | 1992-10-29 | 半導体装置と液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29127792A JPH06138487A (ja) | 1992-10-29 | 1992-10-29 | 半導体装置と液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06138487A true JPH06138487A (ja) | 1994-05-20 |
Family
ID=17766799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29127792A Pending JPH06138487A (ja) | 1992-10-29 | 1992-10-29 | 半導体装置と液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06138487A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4885456A (en) * | 1987-10-21 | 1989-12-05 | Kabushiki Kaisha Toshiba | Temperature controller |
JPH09197433A (ja) * | 1995-12-30 | 1997-07-31 | Samsung Electron Co Ltd | 液晶表示装置の製造方法 |
JPH09230382A (ja) * | 1996-02-28 | 1997-09-05 | Nec Corp | 薄膜トランジスタアレイ基板の製造方法 |
JP2001147651A (ja) * | 1999-09-08 | 2001-05-29 | Matsushita Electric Ind Co Ltd | 電気回路基板及びこれを用いたtftアレイ基板及び液晶表示装置 |
USRE39211E1 (en) | 1995-12-28 | 2006-08-01 | Samsung Electronics Co., Ltd. | Method for manufacturing a liquid crystal display |
JP2007027773A (ja) * | 2006-08-28 | 2007-02-01 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2010113360A (ja) * | 2009-11-27 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置 |
USRE41363E1 (en) | 1995-11-21 | 2010-06-01 | Samsung Electronics Co., Ltd. | Thin film transistor substrate |
US7876413B2 (en) | 1997-10-06 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Electronic apparatus with a flexible printed circuit and a transparent conductive layer |
US8003989B2 (en) | 1999-08-12 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device having a terminal portion |
JP2017078864A (ja) * | 2016-11-30 | 2017-04-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2019023734A (ja) * | 2018-08-24 | 2019-02-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
1992
- 1992-10-29 JP JP29127792A patent/JPH06138487A/ja active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4885456A (en) * | 1987-10-21 | 1989-12-05 | Kabushiki Kaisha Toshiba | Temperature controller |
USRE41363E1 (en) | 1995-11-21 | 2010-06-01 | Samsung Electronics Co., Ltd. | Thin film transistor substrate |
USRE39211E1 (en) | 1995-12-28 | 2006-08-01 | Samsung Electronics Co., Ltd. | Method for manufacturing a liquid crystal display |
JPH09197433A (ja) * | 1995-12-30 | 1997-07-31 | Samsung Electron Co Ltd | 液晶表示装置の製造方法 |
JPH09230382A (ja) * | 1996-02-28 | 1997-09-05 | Nec Corp | 薄膜トランジスタアレイ基板の製造方法 |
US7876413B2 (en) | 1997-10-06 | 2011-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Electronic apparatus with a flexible printed circuit and a transparent conductive layer |
US8068204B2 (en) | 1997-10-06 | 2011-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Electronic apparatus with a flexible printed circuit and a transparent conductive layer |
US8675166B2 (en) | 1997-10-06 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device having an improved sealant thickness homogencity |
US9285618B2 (en) | 1997-10-06 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device comprising two overlapping conductive lines under a sealant |
US8003989B2 (en) | 1999-08-12 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device having a terminal portion |
US8023055B2 (en) | 1999-08-12 | 2011-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
US9041875B2 (en) | 1999-08-12 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
JP2001147651A (ja) * | 1999-09-08 | 2001-05-29 | Matsushita Electric Ind Co Ltd | 電気回路基板及びこれを用いたtftアレイ基板及び液晶表示装置 |
JP2007027773A (ja) * | 2006-08-28 | 2007-02-01 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2010113360A (ja) * | 2009-11-27 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置 |
JP2017078864A (ja) * | 2016-11-30 | 2017-04-27 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2019023734A (ja) * | 2018-08-24 | 2019-02-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6624864B1 (en) | Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate | |
EP0430702B1 (en) | Line material, electronic device using the line material and liquid crystal display | |
KR950006028B1 (ko) | 액정표시장치 | |
JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
JPH07321328A (ja) | 薄膜トランジスタ駆動液晶表示装置およびその製法 | |
JPH06188419A (ja) | 薄膜トランジスタの製造方法 | |
JPH0715017A (ja) | 平板表示装置およびその製造方法 | |
JPH06138487A (ja) | 半導体装置と液晶表示装置 | |
JP2827570B2 (ja) | 液晶ディスプレイ | |
KR100329585B1 (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
KR100282681B1 (ko) | 액정표시장치 및 그 제조방법 | |
JPH04372934A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
JPH08122821A (ja) | 液晶表示装置およびその製造方法 | |
JPH08194230A (ja) | 液晶表示装置及びその製造方法 | |
JPH07318975A (ja) | 液晶表示装置 | |
JPH06230428A (ja) | 液晶表示装置およびその製造方法 | |
JPH11119240A (ja) | アクティブマトリクス基板とこれを用いた液晶表示装置 | |
JPH11271807A (ja) | アクティブマトリックス基板及び液晶表示装置 | |
JP2740591B2 (ja) | 半導体装置の製造方法 | |
JPH06230421A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
JPH06160877A (ja) | 薄膜配線構造及びそれを用いた液晶表示装置 | |
JP2000250065A (ja) | 液晶画像表示装置および画像表示装置用半導体装置の製造方法 | |
JPH0926598A (ja) | アクティブマトリクス型液晶ディスプレイ装置 | |
JPH0618930A (ja) | アクティブマトリックス形液晶表示装置の製造方法 | |
JPH0812356B2 (ja) | アクティブ型液晶表示素子 |