JPH07318975A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07318975A JPH07318975A JP11112794A JP11112794A JPH07318975A JP H07318975 A JPH07318975 A JP H07318975A JP 11112794 A JP11112794 A JP 11112794A JP 11112794 A JP11112794 A JP 11112794A JP H07318975 A JPH07318975 A JP H07318975A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- ito
- electrode
- line
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 陽極酸化AlゲートTFTを用いたアクティ
ブマトリクス型液晶表示装置において、陽極酸化膜の劣
化を防止して歩留まりを向上する。 【構成】下部ゲートAl配線(12G,12GL)と上
部ソース・ドレイン配線(19S,19D,19DL)
との重畳部に、ITO膜(18S,18D,18DL)
を残存させることにより、ITOエッチャントによる浸
漬を防ぎ、陽極酸化膜Al2O3膜の劣化を防止する。こ
れにより配線交差部に絶縁膜欠陥があっても、上下配線
のショートには至らない。
ブマトリクス型液晶表示装置において、陽極酸化膜の劣
化を防止して歩留まりを向上する。 【構成】下部ゲートAl配線(12G,12GL)と上
部ソース・ドレイン配線(19S,19D,19DL)
との重畳部に、ITO膜(18S,18D,18DL)
を残存させることにより、ITOエッチャントによる浸
漬を防ぎ、陽極酸化膜Al2O3膜の劣化を防止する。こ
れにより配線交差部に絶縁膜欠陥があっても、上下配線
のショートには至らない。
Description
【0001】
【産業上の利用分野】本発明は液晶表示装置の製造方法
に関し、特に、ゲート配線にAlを用い、その表面を陽
極酸化した液晶表示装置に関する。
に関し、特に、ゲート配線にAlを用い、その表面を陽
極酸化した液晶表示装置に関する。
【0002】
【従来の技術】液晶表示装置は小型、薄型、低消費電力
などの利点があり、OA機器、AV機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ(以下、TFTと略す)を用いたアクテ
ィブマトリクス型は画素数m×nに対して、端子数がm
+nと少なく、精細な動画表示が可能であり、ディスプ
レイに使用されている。
などの利点があり、OA機器、AV機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ(以下、TFTと略す)を用いたアクテ
ィブマトリクス型は画素数m×nに対して、端子数がm
+nと少なく、精細な動画表示が可能であり、ディスプ
レイに使用されている。
【0003】アクティブマトリクス型液晶表示装置は、
TFT及び表示電極がマトリクス状に配置された基板
(TFT基板)と、共通電極を有する基板(対向基板)
が貼り合わされて、隙間に液晶が封入されて構成され
る。TFTは表示電極へのデータ信号入力を選択するス
イッチング素子であり、同一行は一本のゲートラインに
接続され、同一列は一本のドレインラインに接続され
る。ゲートライン群は線順次に走査されて行ごとに全て
のTFTをONとし、これと同期したデータ信号が各表
示電極に入力される。共通電極は走査信号に同期して電
位が設定されて、対向する各表示電極との間の電圧によ
り間隙の液晶を駆動し、光の透過率が画素ごとに調整さ
れて所望の表示画面が得られる。また、OFF期間中の
液晶の駆動状態は両電極が対向されて形成された液晶容
量により保持されるが、これと並列に補助容量を付加す
ることにより保持特性を向上することができる。補助容
量は補助容量電極を表示電極に重畳配置して共通電極と
同電位に設定するか、または、ゲートラインの一部を延
在形成して表示電極に重畳させることにより得られる。
TFT及び表示電極がマトリクス状に配置された基板
(TFT基板)と、共通電極を有する基板(対向基板)
が貼り合わされて、隙間に液晶が封入されて構成され
る。TFTは表示電極へのデータ信号入力を選択するス
イッチング素子であり、同一行は一本のゲートラインに
接続され、同一列は一本のドレインラインに接続され
る。ゲートライン群は線順次に走査されて行ごとに全て
のTFTをONとし、これと同期したデータ信号が各表
示電極に入力される。共通電極は走査信号に同期して電
位が設定されて、対向する各表示電極との間の電圧によ
り間隙の液晶を駆動し、光の透過率が画素ごとに調整さ
れて所望の表示画面が得られる。また、OFF期間中の
液晶の駆動状態は両電極が対向されて形成された液晶容
量により保持されるが、これと並列に補助容量を付加す
ることにより保持特性を向上することができる。補助容
量は補助容量電極を表示電極に重畳配置して共通電極と
同電位に設定するか、または、ゲートラインの一部を延
在形成して表示電極に重畳させることにより得られる。
【0004】TFTとしてはゲート電極がチャンネル下
部に設けられた逆スタガ型が一般的であるが、この構造
ではゲート配線が最下層になるために、後に続く製造プ
ロセスにおいて生じる欠陥が問題となる。即ち、配線抵
抗による信号遅延を低減するためには、ゲート配線材料
には比抵抗の低いAlを用いるのが望ましいが、Alは
表面に突起状の欠陥(ヒロック)が生じやすく、これが
後の高熱工程で成長して絶縁膜を貫通し、ショートにつ
ながる恐れがある。また、Crを用いた場合、強度とい
う点では適しているが、比抵抗が高いために信号遅延を
招くことになる。これらの問題を解決するために、例え
ば特開平2−85826号公報で述べられているAlの
陽極酸化がある。これによると、ゲート配線材料にAl
を用い、この表面に保護膜として陽極酸化法によるAl
2O3絶縁膜を形成することにより、信号遅延とヒロック
の発生を防止することができる。また、Al2O3は緻密
で強固な膜であるため、ゲート・ソース間及びゲート・
ドレイン間に介在させて、SiNXとの2層絶縁膜構造
とすることにより、ピンホールなどによるショートを無
くすことができる。
部に設けられた逆スタガ型が一般的であるが、この構造
ではゲート配線が最下層になるために、後に続く製造プ
ロセスにおいて生じる欠陥が問題となる。即ち、配線抵
抗による信号遅延を低減するためには、ゲート配線材料
には比抵抗の低いAlを用いるのが望ましいが、Alは
表面に突起状の欠陥(ヒロック)が生じやすく、これが
後の高熱工程で成長して絶縁膜を貫通し、ショートにつ
ながる恐れがある。また、Crを用いた場合、強度とい
う点では適しているが、比抵抗が高いために信号遅延を
招くことになる。これらの問題を解決するために、例え
ば特開平2−85826号公報で述べられているAlの
陽極酸化がある。これによると、ゲート配線材料にAl
を用い、この表面に保護膜として陽極酸化法によるAl
2O3絶縁膜を形成することにより、信号遅延とヒロック
の発生を防止することができる。また、Al2O3は緻密
で強固な膜であるため、ゲート・ソース間及びゲート・
ドレイン間に介在させて、SiNXとの2層絶縁膜構造
とすることにより、ピンホールなどによるショートを無
くすことができる。
【0005】以下、陽極酸化ゲートAlを用いた従来例
を説明する。図9はTFT基板の画素部の平面図であ
る。また図10は、左側が図9のC−C線に沿ったTF
T部の断面図であり、右側がD−D線に沿った配線交差
部の断面図である。ガラスなどの透明基板(10)上に
は、Alからなるゲート電極(12G)、ゲートライン
(12GL)、補助容量電極(12SE)及び補助容量
ライン(12SL)が形成されている。Al配線(12
G,12GL,12SE,12SL)の表面は陽極酸化
により形成されたAl2O3膜(13)が被覆されてい
る。これらを覆う全面にはSiNXなどのゲート絶縁膜
(14)が被覆され、ゲート電極(12G)に対応する
領域にはチャンネル層となるa−Si(15)、ソース
・ドレインのコンタクト層となるn+a−Si(17
S,17D)、及び、エッチングストッパー(16)が
島状に形成されている。また、他の領域にはITOの表
示電極(18PX)が形成されている。ゲートライン
(12GL)に交差して配置されたドレインライン(1
9DL)、ドレインライン(19DL)から延在されn
+a−Si(17D)に接続するドレイン電極(19
D)、及び、表示電極(18PX)とn+a−Si(1
7S)を接続するソース電極(19S)が、Al/Mo
の積層体により形成されている。
を説明する。図9はTFT基板の画素部の平面図であ
る。また図10は、左側が図9のC−C線に沿ったTF
T部の断面図であり、右側がD−D線に沿った配線交差
部の断面図である。ガラスなどの透明基板(10)上に
は、Alからなるゲート電極(12G)、ゲートライン
(12GL)、補助容量電極(12SE)及び補助容量
ライン(12SL)が形成されている。Al配線(12
G,12GL,12SE,12SL)の表面は陽極酸化
により形成されたAl2O3膜(13)が被覆されてい
る。これらを覆う全面にはSiNXなどのゲート絶縁膜
(14)が被覆され、ゲート電極(12G)に対応する
領域にはチャンネル層となるa−Si(15)、ソース
・ドレインのコンタクト層となるn+a−Si(17
S,17D)、及び、エッチングストッパー(16)が
島状に形成されている。また、他の領域にはITOの表
示電極(18PX)が形成されている。ゲートライン
(12GL)に交差して配置されたドレインライン(1
9DL)、ドレインライン(19DL)から延在されn
+a−Si(17D)に接続するドレイン電極(19
D)、及び、表示電極(18PX)とn+a−Si(1
7S)を接続するソース電極(19S)が、Al/Mo
の積層体により形成されている。
【0006】
【発明が解決しようとする課題】陽極酸化により形成さ
れたAl2O3膜(12)は緻密で強固な膜であるが、表
示電極(18PX)のエッチング時に、塩化第2鉄また
は硝酸と塩酸からなるITOのエッチャントに浸漬され
ると劣化する。即ち、ゲート絶縁膜(14)にピンホー
ルなどの欠陥があった場合、ここからITOエッチャン
トが進入して下部のAl2O3膜(13)を浸食する。更
に進んで、ゲートAl配線(12)が腐食すると抵抗増
大や断線につながる。特に、配線交差部では、Al/M
o(19)からなる上部ソース・ドレインメタルがピン
ホールを介して下部Al配線(12)に接続すると、ゲ
ート・ソース間及びゲート・ドレイン間のショートにつ
ながっていた。
れたAl2O3膜(12)は緻密で強固な膜であるが、表
示電極(18PX)のエッチング時に、塩化第2鉄また
は硝酸と塩酸からなるITOのエッチャントに浸漬され
ると劣化する。即ち、ゲート絶縁膜(14)にピンホー
ルなどの欠陥があった場合、ここからITOエッチャン
トが進入して下部のAl2O3膜(13)を浸食する。更
に進んで、ゲートAl配線(12)が腐食すると抵抗増
大や断線につながる。特に、配線交差部では、Al/M
o(19)からなる上部ソース・ドレインメタルがピン
ホールを介して下部Al配線(12)に接続すると、ゲ
ート・ソース間及びゲート・ドレイン間のショートにつ
ながっていた。
【0007】
【課題を解決するための手段】本発明はこのような問題
を解決するために為されたもので、第1に、基板上に複
数配置されたゲートラインと、絶縁膜を挟んで前記ゲー
トラインと交差して配置されたドレインラインと、前記
ゲートラインとドレインラインに囲まれた領域に配置さ
れたITOからなる表示電極と、前記ゲートラインとド
レインラインの交差部に形成され前記表示電極に接続さ
れた薄膜トランジスタとを有する液晶表示装置におい
て、前記ドレインラインとゲートラインとの交差部にお
いてドレインラインの下部には前記表示電極と同一材料
からなる第1のITO膜が介在された構成である。
を解決するために為されたもので、第1に、基板上に複
数配置されたゲートラインと、絶縁膜を挟んで前記ゲー
トラインと交差して配置されたドレインラインと、前記
ゲートラインとドレインラインに囲まれた領域に配置さ
れたITOからなる表示電極と、前記ゲートラインとド
レインラインの交差部に形成され前記表示電極に接続さ
れた薄膜トランジスタとを有する液晶表示装置におい
て、前記ドレインラインとゲートラインとの交差部にお
いてドレインラインの下部には前記表示電極と同一材料
からなる第1のITO膜が介在された構成である。
【0008】第2に、基板上に複数配置されたゲートラ
インと、絶縁膜を挟んで前記ゲートラインと交差して配
置されたドレインラインと、前記ゲートラインとドレイ
ンラインに囲まれた領域に配置されたITOからなる表
示電極と、前記ゲートラインとドレインラインの交差部
に形成され前記表示電極に接続された薄膜トランジスタ
とを有する液晶表示装置において、前記薄膜トランジス
タのゲート電極とソース及びドレイン電極との重畳部の
ソース及びドレイン電極の下部には前記表示電極と同一
材料からなる第2のITO膜が介在された構成である。
インと、絶縁膜を挟んで前記ゲートラインと交差して配
置されたドレインラインと、前記ゲートラインとドレイ
ンラインに囲まれた領域に配置されたITOからなる表
示電極と、前記ゲートラインとドレインラインの交差部
に形成され前記表示電極に接続された薄膜トランジスタ
とを有する液晶表示装置において、前記薄膜トランジス
タのゲート電極とソース及びドレイン電極との重畳部の
ソース及びドレイン電極の下部には前記表示電極と同一
材料からなる第2のITO膜が介在された構成である。
【0009】第3に、前記第1または第2の構成におい
て、前記絶縁膜を挟んだ前記ゲートライン上には、前記
表示電極と同一材料からなる第3のITO膜が絶縁され
て設けられた構成である。第4に、前記第1または第2
の構成において、前記ゲートライン及びゲート電極はA
lからなり、その表面に陽極酸化により形成されたAl
2O3が被覆された構成である。
て、前記絶縁膜を挟んだ前記ゲートライン上には、前記
表示電極と同一材料からなる第3のITO膜が絶縁され
て設けられた構成である。第4に、前記第1または第2
の構成において、前記ゲートライン及びゲート電極はA
lからなり、その表面に陽極酸化により形成されたAl
2O3が被覆された構成である。
【0010】第5に、前記第1または第2の構成におい
て、前記ゲートラインはTaとAlの2層構造により形
成された構成である。
て、前記ゲートラインはTaとAlの2層構造により形
成された構成である。
【0011】
【作用】前記第1の構成で、下部ゲートラインと上部ド
レインラインの交差部に表示電極と同一材料のITOを
残存させることにより、この部分はITOのエッチング
時でも、ITOのエッチャントによる浸漬から守られ、
ゲートラインの劣化が防止される。
レインラインの交差部に表示電極と同一材料のITOを
残存させることにより、この部分はITOのエッチング
時でも、ITOのエッチャントによる浸漬から守られ、
ゲートラインの劣化が防止される。
【0012】前記第2の構成で、薄膜トランジスタの下
部ゲート電極と上部ソース及びドレイン電極の重畳部に
表示電極と同一材料のITOを残存させることにより、
この部分はITOのエッチング時でも、ITOのエッチ
ャントによる浸漬から守られ、ゲート電極の劣化が防止
される。前記第3の構成で、ゲートライン上に表示電極
と同一材料のITOを絶縁して残存させることにより、
この部分はITOのエッチング時でも、ITOのエッチ
ャントによる浸漬から守られ、ゲートラインの劣化が防
止される。
部ゲート電極と上部ソース及びドレイン電極の重畳部に
表示電極と同一材料のITOを残存させることにより、
この部分はITOのエッチング時でも、ITOのエッチ
ャントによる浸漬から守られ、ゲート電極の劣化が防止
される。前記第3の構成で、ゲートライン上に表示電極
と同一材料のITOを絶縁して残存させることにより、
この部分はITOのエッチング時でも、ITOのエッチ
ャントによる浸漬から守られ、ゲートラインの劣化が防
止される。
【0013】前記第4の構成で、絶縁膜に欠陥があって
も下部のAl2O3によって絶縁は保たれるので、上部の
ITO膜やソース・ドレイン配線と下部ゲート配線との
ショートは生じない。前記第5の構成で、下部ゲート配
線をAl/Taの2層構造としたことにより、ITO膜
が残存しない部分について、絶縁膜のピンホールを介し
てITOのエッチャントに浸漬されても、断線までには
至らない。
も下部のAl2O3によって絶縁は保たれるので、上部の
ITO膜やソース・ドレイン配線と下部ゲート配線との
ショートは生じない。前記第5の構成で、下部ゲート配
線をAl/Taの2層構造としたことにより、ITO膜
が残存しない部分について、絶縁膜のピンホールを介し
てITOのエッチャントに浸漬されても、断線までには
至らない。
【0014】
【実施例】続いて、本発明の実施例を図1から図8を参
照しながら説明する。なお、符号は従来例と同じものに
ついては同じ符号を用いた。図1は画素の平面図であ
る。互いに交差配置されたゲートライン(12GL)と
ドレインライン(19DL)に囲まれた領域には、IT
Oからなる表示電極(18PX)が形成されている。ゲ
ートライン(12GL)とドレインライン(19DL)
の交点にはTFTが形成され、そのソース電極(19
S)が表示電極(18PX)に接続されている。また、
表示電極(18PX)に絶縁して、補助容量電極(12
SE)が形成されている。
照しながら説明する。なお、符号は従来例と同じものに
ついては同じ符号を用いた。図1は画素の平面図であ
る。互いに交差配置されたゲートライン(12GL)と
ドレインライン(19DL)に囲まれた領域には、IT
Oからなる表示電極(18PX)が形成されている。ゲ
ートライン(12GL)とドレインライン(19DL)
の交点にはTFTが形成され、そのソース電極(19
S)が表示電極(18PX)に接続されている。また、
表示電極(18PX)に絶縁して、補助容量電極(12
SE)が形成されている。
【0015】ゲートライン(12GL)、TFTのゲー
ト電極(12G)、補助容量電極(12SE)、及び、
補助容量電極(12SE)を互いに接続する補助容量ラ
イン(12SL)はAlからなり、ゲートライン(12
GL)、補助容量電極(12SE)及び補助容量ライン
(12SL)は、下層にTaからなる断線防止配線(1
1GL,11SE,11SL)が形成されて2層構造と
なっている。ゲート電極(12G)は、TFTの段差低
減のためAlの単層としている。これらAl配線(12
G,12GL,12SE,12SL)の表面は陽極酸化
により形成されたAl2O3膜(13)が被覆されてい
る。
ト電極(12G)、補助容量電極(12SE)、及び、
補助容量電極(12SE)を互いに接続する補助容量ラ
イン(12SL)はAlからなり、ゲートライン(12
GL)、補助容量電極(12SE)及び補助容量ライン
(12SL)は、下層にTaからなる断線防止配線(1
1GL,11SE,11SL)が形成されて2層構造と
なっている。ゲート電極(12G)は、TFTの段差低
減のためAlの単層としている。これらAl配線(12
G,12GL,12SE,12SL)の表面は陽極酸化
により形成されたAl2O3膜(13)が被覆されてい
る。
【0016】絶縁膜を挟んだ上層には、ソース・ドレイ
ン配線(19D,19DL,19S)がAl/Moの積
層体により形成され、表示電極(18PX)がITOに
より形成されている。ソース・ドレイン配線(19D,
19DL,19S)の下には、表示電極(18PX)と
同一材料からなるITO膜(18D,18DL,18
S)が介在され、Al/Mo/ITOの積層構造となっ
ている。また、ゲートライン(12GL)上にも、表示
電極(18PX)と同一材料からなるITO膜(18G
L)が絶縁して配置されている。
ン配線(19D,19DL,19S)がAl/Moの積
層体により形成され、表示電極(18PX)がITOに
より形成されている。ソース・ドレイン配線(19D,
19DL,19S)の下には、表示電極(18PX)と
同一材料からなるITO膜(18D,18DL,18
S)が介在され、Al/Mo/ITOの積層構造となっ
ている。また、ゲートライン(12GL)上にも、表示
電極(18PX)と同一材料からなるITO膜(18G
L)が絶縁して配置されている。
【0017】以下、図1を参考にしながら、図2から図
8を用いて製造方法を説明する。図2から図8は製造工
程を示す断面図である。各図の左側が図1のA−A線に
沿ったTFT部の断面図であり、右側がB−B線に沿っ
た配線交差部の断面図である。まず、ガラスなどの透明
基板(10)上にTaをスパッタリングにより約100
0Åの厚さに積層し、これをフォトエッチでパターニン
グすることにより、ゲートライン(11GL)と補助容
量電極(11SE)が形成される。(以上、図2参照) この時、同時に補助容量ライン(11SL)も形成され
る。
8を用いて製造方法を説明する。図2から図8は製造工
程を示す断面図である。各図の左側が図1のA−A線に
沿ったTFT部の断面図であり、右側がB−B線に沿っ
た配線交差部の断面図である。まず、ガラスなどの透明
基板(10)上にTaをスパッタリングにより約100
0Åの厚さに積層し、これをフォトエッチでパターニン
グすることにより、ゲートライン(11GL)と補助容
量電極(11SE)が形成される。(以上、図2参照) この時、同時に補助容量ライン(11SL)も形成され
る。
【0018】続いて、Alをスパッタリングで約150
0Åの厚さに積層し、これをフォトエッチでパターニン
グすることにより、TFTのゲート電極(12G)、T
aと2層構造を構成する補助容量電極(12SE)、及
び、ゲート電極(12G)と一体でTaと2層構造を構
成するゲートライン(12GL)が形成される。(以
上、図3参照) この時、同時にTaと2層構造を構成する補助容量ライ
ン(12SL)、及び、不図示である陽極酸化用の電圧
供給配線が形成される。
0Åの厚さに積層し、これをフォトエッチでパターニン
グすることにより、TFTのゲート電極(12G)、T
aと2層構造を構成する補助容量電極(12SE)、及
び、ゲート電極(12G)と一体でTaと2層構造を構
成するゲートライン(12GL)が形成される。(以
上、図3参照) この時、同時にTaと2層構造を構成する補助容量ライ
ン(12SL)、及び、不図示である陽極酸化用の電圧
供給配線が形成される。
【0019】次に、Al配線(12GL,12G,12
SE,12SL)の陽極酸化を以下の方法で行う。即
ち、基板端のコンタクト形成部など陽極酸化しない部分
にレジストを被覆するなどして陽極酸化液に触れないよ
うにした状態の基板を、3%の酒石酸をエチレングリコ
ールまたはプロピレングリコールで希釈した陽極酸化液
中に浸し、電圧供給配線より全Al配線(12GL,1
2G,12SE,12SL)に直流電圧を印加する。こ
れにより、表面が陽極酸化されてAl2O3(13)が成
膜される。(以上、図4参照) レジストを剥離した後、全面にゲート絶縁膜(14)と
して、例えば、SiN XをプラズマCVDにより200
0〜4000Å程度の厚さに積層し、引き続き、プラズ
マCVDでa−Si(15)を1000Å程度、SiN
Xを2500Å程度の厚さに順次積層する。最上層のS
iNXはゲート電極(12G)に対応する部分を残して
エッチング除去することによりエッチングストッパー
(16)となる。(以上、図5参照) 更に、コンタクト向上のために燐がドープされたa−S
i(以下、n+a−Siと略す)(17)をプラズマC
VDにより500Å程度の厚さに積層した後、このn+
a−Si(17)及びa−Si(15)を同一マスクで
エッチングして島状に形成することによりTFTのチャ
ンネル・コンタクト層が形成される。(以上、図6参
照) 次に、透明電極材料としてITOをスパッタリングなど
により500〜1000Å程度の厚さに積層しこれをエ
ッチングすることにより、表示電極(18PX)、及
び、ソース・ドレイン領域に断線防止用のITO膜(1
8DL,18S,18D)、更には、ゲートライン(1
2GL)に対応する領域にも断線防止用ITO膜(18
GL)が形成される。そして、ITO膜(18S,18
D)をマスクにn+a−Si(17)をエッチングする
ことにより、コンタクト層のソース・ドレイン領域(1
7S,17D)に分離される。(以上、図7参照) このようにITO膜(18DL,18S,18D,18
GL)が残された領域では、ゲート絶縁膜(14)にピ
ンホールがあっても、ITOのエッチャントによって浸
漬されず、Al2O3(13)の劣化が防がれる。またこ
の場合、Al2O3(13)によって絶縁は保たれるの
で、上部のITO膜(18DL,18S,18D,18
GL)と下部のゲート・補助容量Al配線(12GL,
12G,12SE,12SL)とのショートはない。
SE,12SL)の陽極酸化を以下の方法で行う。即
ち、基板端のコンタクト形成部など陽極酸化しない部分
にレジストを被覆するなどして陽極酸化液に触れないよ
うにした状態の基板を、3%の酒石酸をエチレングリコ
ールまたはプロピレングリコールで希釈した陽極酸化液
中に浸し、電圧供給配線より全Al配線(12GL,1
2G,12SE,12SL)に直流電圧を印加する。こ
れにより、表面が陽極酸化されてAl2O3(13)が成
膜される。(以上、図4参照) レジストを剥離した後、全面にゲート絶縁膜(14)と
して、例えば、SiN XをプラズマCVDにより200
0〜4000Å程度の厚さに積層し、引き続き、プラズ
マCVDでa−Si(15)を1000Å程度、SiN
Xを2500Å程度の厚さに順次積層する。最上層のS
iNXはゲート電極(12G)に対応する部分を残して
エッチング除去することによりエッチングストッパー
(16)となる。(以上、図5参照) 更に、コンタクト向上のために燐がドープされたa−S
i(以下、n+a−Siと略す)(17)をプラズマC
VDにより500Å程度の厚さに積層した後、このn+
a−Si(17)及びa−Si(15)を同一マスクで
エッチングして島状に形成することによりTFTのチャ
ンネル・コンタクト層が形成される。(以上、図6参
照) 次に、透明電極材料としてITOをスパッタリングなど
により500〜1000Å程度の厚さに積層しこれをエ
ッチングすることにより、表示電極(18PX)、及
び、ソース・ドレイン領域に断線防止用のITO膜(1
8DL,18S,18D)、更には、ゲートライン(1
2GL)に対応する領域にも断線防止用ITO膜(18
GL)が形成される。そして、ITO膜(18S,18
D)をマスクにn+a−Si(17)をエッチングする
ことにより、コンタクト層のソース・ドレイン領域(1
7S,17D)に分離される。(以上、図7参照) このようにITO膜(18DL,18S,18D,18
GL)が残された領域では、ゲート絶縁膜(14)にピ
ンホールがあっても、ITOのエッチャントによって浸
漬されず、Al2O3(13)の劣化が防がれる。またこ
の場合、Al2O3(13)によって絶縁は保たれるの
で、上部のITO膜(18DL,18S,18D,18
GL)と下部のゲート・補助容量Al配線(12GL,
12G,12SE,12SL)とのショートはない。
【0020】次に、ソース・ドレイン配線として、全面
に、下層が1000ÅのMo、上層が7000ÅのAl
からなる2層膜を形成し、これをITO膜(18S,1
8D,18DL)と同じパターンにエッチングする。こ
れにより、Al/Mo/ITOの積層体からなるソース
・ドレイン電極(19S,19D)及びドレインライン
(19DL)が形成される。ITO膜(18S,18
D,18DL)が残存した部分では、Al2O3(13)
が劣化せずに緻密かつ強固に保たれているため、ゲート
及び補助容量配線(12G,12GL,12SL)とソ
ース・ドレイン配線(19S,19D,19DL)の重
畳部において、ゲート絶縁膜(14)にピンホールがあ
っても、ショートにはつながらない。(以上、図8参
照)
に、下層が1000ÅのMo、上層が7000ÅのAl
からなる2層膜を形成し、これをITO膜(18S,1
8D,18DL)と同じパターンにエッチングする。こ
れにより、Al/Mo/ITOの積層体からなるソース
・ドレイン電極(19S,19D)及びドレインライン
(19DL)が形成される。ITO膜(18S,18
D,18DL)が残存した部分では、Al2O3(13)
が劣化せずに緻密かつ強固に保たれているため、ゲート
及び補助容量配線(12G,12GL,12SL)とソ
ース・ドレイン配線(19S,19D,19DL)の重
畳部において、ゲート絶縁膜(14)にピンホールがあ
っても、ショートにはつながらない。(以上、図8参
照)
【0021】
【発明の効果】以上の説明から明らかな如く、表示電極
の形成の際、少なくとも、ゲート配線とソース・ドレイ
ン配線のの重畳部分にITO膜を残しておくことによ
り、ITOのエッチャントによる浸漬から守られる。こ
のため、下部のゲートAl配線と上部のソース・ドレイ
ン配線との重畳部において、絶縁膜に欠陥があっても、
Al2O3が劣化することはなく、ショートにはつながら
ない。
の形成の際、少なくとも、ゲート配線とソース・ドレイ
ン配線のの重畳部分にITO膜を残しておくことによ
り、ITOのエッチャントによる浸漬から守られる。こ
のため、下部のゲートAl配線と上部のソース・ドレイ
ン配線との重畳部において、絶縁膜に欠陥があっても、
Al2O3が劣化することはなく、ショートにはつながら
ない。
【0022】また、ゲート配線を下層がTa、上層がA
lの2層構造としたことにより、ITO膜が残存されな
い領域のゲート配線上に絶縁膜欠陥があっても、断線に
までは至らない。
lの2層構造としたことにより、ITO膜が残存されな
い領域のゲート配線上に絶縁膜欠陥があっても、断線に
までは至らない。
【図1】本発明の実施例に係る液晶表示装置の平面図で
ある。
ある。
【図2】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。
を説明する断面図である。
【図3】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。
を説明する断面図である。
【図4】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。
を説明する断面図である。
【図5】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。
を説明する断面図である。
【図6】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。
を説明する断面図である。
【図7】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。
を説明する断面図である。
【図8】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。
を説明する断面図である。
【図9】従来の液晶表示装置の平面図である。
【図10】従来の液晶表示装置の断面図である。
10 透明基板 11 Ta 12 Al 13 Al2O3 14 ゲート絶縁膜 15 a−Si 16 エッチングストッパー 17 n+a−Si 18 ITO 19 Al/Mo
Claims (5)
- 【請求項1】 基板上に複数配置されたゲートライン
と、絶縁膜を挟んで前記ゲートラインと交差して配置さ
れたドレインラインと、前記ゲートラインとドレインラ
インに囲まれた領域に配置されたITOからなる表示電
極と、前記ゲートラインとドレインラインの交差部に形
成され前記表示電極に接続された薄膜トランジスタとを
有する液晶表示装置において、 前記ドレインラインとゲートラインとの交差部において
ドレインラインの下部には前記表示電極と同一材料から
なる第1のITO膜が介在されていることを特徴とする
液晶表示装置。 - 【請求項2】 基板上に複数配置されたゲートライン
と、絶縁膜を挟んで前記ゲートラインと交差して配置さ
れたドレインラインと、前記ゲートラインとドレインラ
インに囲まれた領域に配置されたITOからなる表示電
極と、前記ゲートラインとドレインラインの交差部に形
成され前記表示電極に接続された薄膜トランジスタとを
有する液晶表示装置において、 前記薄膜トランジスタのゲート電極とソース及びドレイ
ン電極との重畳部においてソース及びドレイン電極の下
部には前記表示電極と同一材料からなる第2のITO膜
が介在されていることを特徴とする液晶表示装置。 - 【請求項3】 前記絶縁膜を挟んだ前記ゲートライン上
には、前記表示電極と同一材料からなる第3のITO膜
が絶縁されて設けられていることを特徴とする請求項1
または請求項2記載の液晶表示装置。 - 【請求項4】 前記ゲートライン及びゲート電極はAl
からなり、その表面に陽極酸化により形成されたAl2
O3が被覆されていることを特徴とする請求項1または
請求項2記載の液晶表示装置。 - 【請求項5】 前記ゲートラインはTaとAlの2層構
造により形成されていることを特徴とする請求項1また
は請求項2記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11112794A JPH07318975A (ja) | 1994-05-25 | 1994-05-25 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11112794A JPH07318975A (ja) | 1994-05-25 | 1994-05-25 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07318975A true JPH07318975A (ja) | 1995-12-08 |
Family
ID=14553133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11112794A Pending JPH07318975A (ja) | 1994-05-25 | 1994-05-25 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07318975A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001147651A (ja) * | 1999-09-08 | 2001-05-29 | Matsushita Electric Ind Co Ltd | 電気回路基板及びこれを用いたtftアレイ基板及び液晶表示装置 |
US6529251B2 (en) | 1999-02-23 | 2003-03-04 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing the same |
KR100451379B1 (ko) * | 1998-06-19 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
KR100490474B1 (ko) * | 2001-12-29 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 어레이 기판 |
KR100643561B1 (ko) * | 2000-12-08 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 어레이기판의 제조방법 |
US7215399B2 (en) * | 2002-12-31 | 2007-05-08 | Lg.Philips Lcd Co. Ltd | Method of manufacturing array substrate for liquid crystal display device |
KR100792466B1 (ko) * | 2001-05-21 | 2008-01-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
KR100869653B1 (ko) * | 2000-03-16 | 2008-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
JP2013128119A (ja) * | 1999-04-12 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US9048146B2 (en) | 2000-05-09 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9059045B2 (en) | 2000-03-08 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9099355B2 (en) | 2000-03-06 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
-
1994
- 1994-05-25 JP JP11112794A patent/JPH07318975A/ja active Pending
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100451379B1 (ko) * | 1998-06-19 | 2005-01-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
US6529251B2 (en) | 1999-02-23 | 2003-03-04 | Sharp Kabushiki Kaisha | Liquid crystal display device and method of manufacturing the same |
US8866143B2 (en) | 1999-04-12 | 2014-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
JP2013128119A (ja) * | 1999-04-12 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2001147651A (ja) * | 1999-09-08 | 2001-05-29 | Matsushita Electric Ind Co Ltd | 電気回路基板及びこれを用いたtftアレイ基板及び液晶表示装置 |
US9099355B2 (en) | 2000-03-06 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US9786687B2 (en) | 2000-03-08 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9368514B2 (en) | 2000-03-08 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9059045B2 (en) | 2000-03-08 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR100869653B1 (ko) * | 2000-03-16 | 2008-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
US9298056B2 (en) | 2000-03-16 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
US8873011B2 (en) | 2000-03-16 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
US9429807B2 (en) | 2000-05-09 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9048146B2 (en) | 2000-05-09 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR100643561B1 (ko) * | 2000-12-08 | 2006-11-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 어레이기판의 제조방법 |
US8330924B2 (en) | 2001-05-21 | 2012-12-11 | Lg Display Co., Ltd. | Array substrate having first and second data lines for a liquid crystal display device and manufacturing method for the same |
KR100792466B1 (ko) * | 2001-05-21 | 2008-01-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
KR100490474B1 (ko) * | 2001-12-29 | 2005-05-17 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 어레이 기판 |
US7760318B2 (en) | 2002-12-31 | 2010-07-20 | Lg Display Co., Ltd. | Method of manufacturing array substrate for liquid crystal display device with gate pad terminal acting as etching mask |
US7525630B2 (en) | 2002-12-31 | 2009-04-28 | Lg Display Co., Ltd. | Method of manufacturing array substrate for liquid crystal display device |
US7215399B2 (en) * | 2002-12-31 | 2007-05-08 | Lg.Philips Lcd Co. Ltd | Method of manufacturing array substrate for liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5054887A (en) | Active matrix type liquid crystal display | |
JP2002006773A (ja) | アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法 | |
JPH07318975A (ja) | 液晶表示装置 | |
JPH0285826A (ja) | 表示パネル | |
JPH06138487A (ja) | 半導体装置と液晶表示装置 | |
JPH11119240A (ja) | アクティブマトリクス基板とこれを用いた液晶表示装置 | |
JP2003149674A (ja) | 液晶表示装置 | |
JPH01185522A (ja) | 表示装置駆動用基板 | |
JPH0478826A (ja) | 液晶表示装置 | |
JPH0961835A (ja) | 液晶表示基板およびその製造方法 | |
JPH07104315A (ja) | 液晶表示装置 | |
JPH02245736A (ja) | 液晶表示装置およびその製造方法 | |
JPH1090717A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
JPH07325321A (ja) | 液晶表示装置の製造方法 | |
JPH07325314A (ja) | 液晶表示装置 | |
JPH0682823A (ja) | 論理・駆動回路およびその製造方法 | |
JPH06252171A (ja) | アクティブマトリクスパネルの製造方法 | |
JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
JP2741773B2 (ja) | 液晶表示装置 | |
JP3006990B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
JPH0635003A (ja) | アクティブマトリクス液晶表示装置 | |
JP2664814B2 (ja) | アクティブマトリクス表示装置 | |
JPH04278928A (ja) | アクティブマトリクス基板 | |
JPH07104316A (ja) | 液晶表示装置の製造方法 | |
JPH08160452A (ja) | アクティブマトリクス基板 |