JP2003149674A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2003149674A
JP2003149674A JP2001347190A JP2001347190A JP2003149674A JP 2003149674 A JP2003149674 A JP 2003149674A JP 2001347190 A JP2001347190 A JP 2001347190A JP 2001347190 A JP2001347190 A JP 2001347190A JP 2003149674 A JP2003149674 A JP 2003149674A
Authority
JP
Japan
Prior art keywords
signal line
liquid crystal
drain signal
drain
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001347190A
Other languages
English (en)
Inventor
Yoshiaki Nakayoshi
良彰 仲吉
Nagatoshi Kurahashi
永年 倉橋
Tetsuya Kawamura
徹也 川村
Kazuhiko Yanagawa
和彦 柳川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001347190A priority Critical patent/JP2003149674A/ja
Priority to US10/270,664 priority patent/US20030090612A1/en
Priority to TW091124086A priority patent/TW583494B/zh
Priority to KR1020020069970A priority patent/KR20030040108A/ko
Priority to CN02150463A priority patent/CN1419157A/zh
Publication of JP2003149674A publication Critical patent/JP2003149674A/ja
Priority to US10/963,719 priority patent/US7161641B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Abstract

(57)【要約】 【課題】 たとえばドレイン信号線の対向電極に対する
容量を低減させる。 【解決手段】 液晶を介して対向配置される各基板のう
ち一方の基板の液晶側の面に、並設された複数のゲート
信号線とこれら各ゲート信号線と交差して並設された複
数のドレイン信号線とを有し、これら各信号線によって
囲まれた領域を画素領域とし、これら画素領域にゲート
信号線からの走査信号によって作動される薄膜トランジ
スタと、この薄膜トランジスタを介してドレイン信号線
からの映像信号が供給される画素電極と、この画素電極
との間に電界を発生せしめる対向電極とが形成され、前
記対向電極は絶縁膜を介して前記ドレイン信号線の走行
方向に延在されて重畳されているものを有し、前記ドレ
イン信号線はその走行方向の各辺のうち少なくとも一方
の側壁面に該ドレイン信号線の下地層側へ末広がりとな
るテーパが形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に係
り、いわゆる横電界方式と称される液晶表示装置に関す
る。
【０００２】
【従来の技術】いわゆる横電界方式の液晶表示装置は、
液晶を介して対向配置される各基板のうち一方の基板の
液晶側の面の画素領域に互いに隣接する画素電極と対向
電極とが形成され、これら各電極との間に発生する電界
のうち該基板と平行な成分によって液晶を挙動させてい
る。
【０００３】このような液晶表示装置をアクティブ・マ
トリクス型のものに適用させたものとして、前記一方の
基板の液晶側の面に、並設された複数のゲート信号線と
これら各ゲート信号線と交差して並設された複数のドレ
イン信号線によって囲まれた領域を画素領域とし、これ
ら画素領域にゲート信号線からの走査信号によって作動
される薄膜トランジスタと、この薄膜トランジスタを介
してドレイン信号線からの映像信号が供給される画素電
極と、前記映像信号に対して基準となる電圧信号が供給
される対向電極が形成されて構成されている。
【０００４】そして、前記画素電極と対向電極は、それ
ぞれ一方向に延在した帯状のものとして形成されている
とともに、それらが交互に配置される複数の電極群とし
て形成されている。
【０００５】また、このうち前記対向電極は、前記ドレ
イン信号線と絶縁膜を介してその走行方向に沿って重畳
させて形成したものを備えさせるものが知られている。
【０００６】ドレイン信号線からの電界による電気力線
を該ドレイン信号線と重畳させて形成させる前記対向電
極に終端させるようにし、この対向電極と隣接して配置
される画素電極に終端させないようにしている。ドレイ
ン信号線からの電気力線が画素電極に終端してしまうと
それがノイズとなってしまうからである。
【０００７】
【発明が解決しようとする課題】しかし、このような構
成からなる液晶表示装置は、前記対向電極に上述した機
能をもたせるために、該対向電極をその中心軸がドレイ
ン信号線のそれと一致されて配置させるとともに、その
幅がドレイン信号線のそれよりも大きくして形成する必
要が生じる。
【０００８】このため、ドレイン信号線の該対向電極に
対する容量（寄生容量）が大きくなってしまい、該ドレ
イン信号線に供給される映像信号に波形遅延が生じてし
まうことが指摘されるに至った。
【０００９】この場合、ドレイン信号線の波形遅延は該
ドレイン信号線の抵抗Ｒと寄生容量Ｃでの積に比例し、
これを小さくするには該抵抗Ｒ、寄生容量Ｃの少なくと
も一方を小さくすることが考えられる。
【００１０】しかし、ドレイン信号線の上方に対向電極
が存在する場合、たとえドレイン信号線の幅を大きくし
て該ドレイン信号線の抵抗Ｒを小さくしても、該対向電
極との寄生容量Ｃがそれにつれ増加してしまい、結果と
して、波形遅延が低減できない状態にあった。
【００１１】本発明は、このような事情に基づいてなさ
れたもので、その目的は、ドレイン信号線の対向電極に
対する容量を低減させた構成の液晶表示装置を提供する
ことにある。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１３】手段１．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設された複数のゲート信号線
とこれら各ゲート信号線と交差して並設された複数のド
レイン信号線とを有し、これら各信号線によって囲まれ
た領域を画素領域とし、これら画素領域にゲート信号線
からの走査信号によって作動される薄膜トランジスタ
と、この薄膜トランジスタを介してドレイン信号線から
の映像信号が供給される画素電極と、この画素電極との
間に電界を発生せしめる対向電極とが形成され、前記対
向電極は絶縁膜を介して前記ドレイン信号線の走行方向
に延在されて重畳されているものを有し、前記ドレイン
信号線は前記対向電極ＣＴと対向する面にて、該対向電
極ＣＴとの距離が少なくとも２個以上の異なる領域を有
するように構成されていることを特徴とするものであ
る。
【００１４】手段２．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設された複数のゲート信号線
とこれら各ゲート信号線と交差して並設された複数のド
レイン信号線とを有し、これら各信号線によって囲まれ
た領域を画素領域とし、これら画素領域にゲート信号線
からの走査信号によって作動される薄膜トランジスタ
と、この薄膜トランジスタを介してドレイン信号線から
の映像信号が供給される画素電極と、この画素電極との
間に電界を発生せしめる対向電極とが形成され、前記対
向電極は絶縁膜を介して前記ドレイン信号線の走行方向
に延在されて重畳されているものを有し、前記ドレイン
信号線はその走行方向の各辺のうち少なくとも一方の側
壁面に該ドレイン信号線の下地層側へ末広がりとなるテ
ーパが形成されていることを特徴とするものである。
【００１５】手段３．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設された複数のゲート信号線
とこれら各ゲート信号線と交差して並設された複数の２
層の導電層構造からなるドレイン信号線とを有し、これ
ら各信号線によって囲まれた領域を画素領域とし、これ
ら画素領域にゲート信号線からの走査信号によって作動
される薄膜トランジスタと、この薄膜トランジスタを介
してドレイン信号線からの映像信号が供給される画素電
極と、この画素電極との間に電界を発生せしめる対向電
極とが形成され、前記対向電極は絶縁膜を介して前記ド
レイン信号線の走行方向に延在されて重畳されているも
のを有し、前記ドレイン信号線はその下層側の導電層に
てその走行方向の各辺のうち少なくとも一方の側壁面に
該ドレイン信号線の下地層側へ末広がりとなるテーパが
形成されていることを特徴とするものである。
【００１６】手段４．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設された複数のゲート信号線
とこれら各ゲート信号線と交差して並設された複数のド
レイン信号線とを有し、該ドレイン信号線は下層の導電
層がＡｌあるいはその合金からなる２層構造となってお
り、前記各信号線によって囲まれた領域を画素領域と
し、これら画素領域にゲート信号線からの走査信号によ
って作動される薄膜トランジスタと、この薄膜トランジ
スタを介してドレイン信号線からの映像信号が供給され
る画素電極と、この画素電極との間に電界を発生せしめ
る対向電極とが形成され、前記対向電極は絶縁膜を介し
て前記ドレイン信号線の走行方向に延在されて重畳され
ているものを有し、前記ドレイン信号線はその下層の導
電層にてその走行方向の各辺のうち少なくとも一方の側
壁面に該ドレイン信号線の下地層側へ末広がりとなるテ
ーパが形成されていることを特徴とするものである。
【００１７】手段５．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設された複数のゲート信号線
とこれら各ゲート信号線と交差して並設された複数の２
層の導電層構造からなるドレイン信号線とを有し、これ
ら各信号線によって囲まれた領域を画素領域とし、これ
ら画素領域にゲート信号線からの走査信号によって作動
される薄膜トランジスタと、この薄膜トランジスタを介
してドレイン信号線からの映像信号が供給される画素電
極と、この画素電極との間に電界を発生せしめる対向電
極とが形成され、前記対向電極は絶縁膜を介して前記ド
レイン信号線の走行方向に延在されて重畳されているも
のを有し、前記ドレイン信号線はその上層の導電膜をマ
スクとして下層の導電層をエッチングすることにより該
下層の導電膜の側壁面に該ドレイン信号線の下地層側へ
末広がりとなるテーパが形成されていることを特徴とす
るものである。
【００１８】手段６．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設された複数のゲート信号線
とこれら各ゲート信号線と交差して並設された複数のド
レイン信号線とを有し、該ドレイン信号線は中間層がＡ
ｌあるいはその合金の導電層からなり最上層および最下
層がＡｌあるいはその合金以外の導電層からなる３層構
造となっており、前記各信号線によって囲まれた領域を
画素領域とし、これら画素領域にゲート信号線からの走
査信号によって作動される薄膜トランジスタと、この薄
膜トランジスタを介してドレイン信号線からの映像信号
が供給される画素電極と、この画素電極との間に電界を
発生せしめる対向電極とが形成され、前記対向電極は絶
縁膜を介して前記ドレイン信号線の走行方向に延在され
て重畳されているものを有し、前記ドレイン信号線はそ
の最下層の導電層の幅が最上層の導電層の幅よりも広
く、中間層の導電層の幅は該最下層の導電層の幅から最
上層の導電層の幅にかけて変化していることを特徴とす
るものである。
【００１９】手段７．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設された複数のゲート信号線
とこれら各ゲート信号線と交差して並設された複数のド
レイン信号線とを有し、該ドレイン信号線は中間層がＡ
ｌあるいはその合金の導電層からなり最上層および最下
層がＡｌあるいはその合金以外の導電層からなる３層構
造となっており、前記各信号線によって囲まれた領域を
画素領域とし、これら画素領域にゲート信号線からの走
査信号によって作動される薄膜トランジスタと、この薄
膜トランジスタを介してドレイン信号線からの映像信号
が供給される画素電極と、この画素電極との間に電界を
発生せしめる対向電極とが形成され、前記対向電極は絶
縁膜を介して前記ドレイン信号線の走行方向に延在され
て重畳されているものを有し、前記ドレイン信号線はそ
の最下層の導電層の幅が最上層の導電層の幅よりも広
く、中間層の導電層の側壁面の幅は該最下層の導電層の
幅から最上層の導電層の幅にかけて変化しているととも
に、該側壁面に酸化被膜が形成されていることを特徴と
するものである。
【００２０】手段８．本発明による液晶表示装置は、た
とえば、液晶を介して対向配置される各基板のうち一方
の基板の液晶側の面に、並設された複数のゲート信号線
とこれら各ゲート信号線と交差して並設された複数のド
レイン信号線とを有し、これら各信号線によって囲まれ
た領域を画素領域とし、これら画素領域にゲート信号線
からの走査信号によって作動される薄膜トランジスタ
と、この薄膜トランジスタを介してドレイン信号線から
の映像信号が供給される画素電極と、対向電圧信号線を
介して前記映像信号に対して基準となる信号が供給され
る対向電極とが形成され、前記対向電圧信号線は、絶縁
膜を介して前記ゲート信号線の走行方向に延在されて重
畳されているものを有し、前記ゲート信号線はその走行
方向の各辺のうち少なくとも一方の辺の側壁面に該ゲー
ト信号線の下地層側へ末広がりとなるテーパが形成され
ていることを特徴とするものである。
【００２１】
【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を図面を用いて説明をする。 実施例１． 《等価回路》図２は本発明による液晶表示装置の一実施
例を示す等価回路図である。同図は回路図であるが、実
際の幾何学的配置に対応させて描いている。
【００２２】同図において、液晶を介して互いに対向配
置される一対の透明基板ＳＵＢ１、ＳＵＢ２があり、該
液晶は一方の透明基板ＳＵＢ１に対する他方の透明基板
ＳＵＢ２の固定を兼ねるシール材ＳＬによって封入され
ている。
【００２３】シール材ＳＬによって囲まれた前記一方の
透明基板ＳＵＢ１の液晶側の面には、そのｘ方向に延在
しｙ方向に並設されたゲート信号線ＧＬとy方向に延在
しｘ方向に並設されたドレイン信号線ＤＬとが形成され
ている。
【００２４】各ゲート信号線ＧＬと各ドレイン信号線Ｄ
Ｌとで囲まれた領域は画素領域を構成するとともに、こ
れら各画素領域のマトリクス状の集合体は液晶表示部Ａ
Ｒを構成するようになっている。
【００２５】また、ｘ方向に並設される各画素領域のそ
れぞれにはそれら各画素領域内に走行された共通の対向
電圧信号線ＣＬが形成されている。この対向電圧信号線
ＣＬは各画素領域の後述する対向電極ＣＴに映像信号に
対して基準となる電圧を供給するための信号線となるも
のである。
【００２６】各画素領域には、その片側のゲート信号線
ＧＬからの走査信号によって作動される薄膜トランジス
タＴＦＴと、この薄膜トランジスタＴＦＴを介して片側
のドレイン信号線ＤＬからの映像信号が供給される画素
電極ＰＸが形成されている。
【００２７】この画素電極ＰＸは、前記対向電圧信号線
ＣＬと接続された対向電極ＣＴとの間に電界を発生さ
せ、この電界によって液晶の光透過率を制御させるよう
になっている。
【００２８】前記ゲート信号線ＧＬのそれぞれの一端は
前記シール材ＳＬを超えて延在され、その延在端は垂直
走査駆動回路Ｖの出力端子が接続される端子を構成する
ようになっている。また、前記垂直走査駆動回路Ｖの入
力端子は液晶表示パネルの外部に配置されたプリント基
板からの信号が入力されるようになっている。
【００２９】垂直走査駆動回路Ｖは複数個の半導体装置
からなり、互いに隣接する複数のゲート信号線どおしが
グループ化され、これら各グループ毎に一個の半導体装
置があてがわれるようになっている。
【００３０】同様に、前記ドレイン信号線ＤＬのそれぞ
れの一端は前記シール材ＳＬを超えて延在され、その延
在端は映像信号駆動回路Ｈｅの出力端子が接続される端
子を構成するようになっている。また、前記映像信号駆
動回路Ｈｅの入力端子は液晶表示パネルの外部に配置さ
れたプリント基板からの信号が入力されるようになって
いる。
【００３１】この映像信号駆動回路Ｈｅも複数個の半導
体装置からなり、互いに隣接する複数のドレイン信号線
どおしがグループ化され、これら各グループ毎に一個の
半導体装置があてがわれるようになっている。
【００３２】また、前記対向電圧信号線ＣＬはたとえば
図中右側の端部で共通に接続され、その接続線はシール
材ＳＬを超えて延在され、その延在端において端子ＣＬ
Ｔを構成している。この端子ＣＬＴからは映像信号に対
して基準となる電圧が供給されるようになっている。
【００３３】前記各ゲート信号線ＧＬは、垂直走査回路
Ｖからの走査信号によって、その一つが順次選択される
ようになっている。
【００３４】また、前記各ドレイン信号線ＤＬのそれぞ
れには、映像信号駆動回路Ｈｅによって、前記ゲート信
号線ＧＬの選択のタイミングに合わせて映像信号が供給
されるようになっている。
【００３５】なお、上述した実施例では、垂直走査駆動
回路Ｖおよび映像信号駆動回路Ｈｅは透明基板ＳＵＢ１
に搭載された半導体装置を示したものであるが、たとえ
ば透明基板ＳＵＢ１とプリント基板との間を跨って接続
されるいわゆるテープキャリア方式の半導体装置であっ
てもよく、さらに、前記薄膜トランジスタＴＦＴの半導
体層が多結晶シリコン（ｐ−Ｓｉ）から構成される場
合、透明基板ＳＵＢ１面に前記多結晶シリコンからなる
半導体素子を配線層とともに形成されたものであっても
よい。
【００３６】《画素の構成》図３は前記画素領域の構成
の一実施例を示す平面図である。また、図１は図３のI
−I線における断面図を、図４は図３のIV−IV線におけ
る断面図を示している。
【００３７】各図において、透明基板ＳＵＢ１の液晶側
の面に、まず、ｘ方向に延在しｙ方向に並設される一対
のゲート信号線ＧＬが形成されている。
【００３８】これらゲート信号線ＧＬは後述の一対のド
レイン信号線ＤＬとともに矩形状の領域を囲むようにな
っており、この領域を画素領域として構成するようにな
っている。また、該ゲート信号線ＧＬの形成と同時に、
各画素領域のたとえば中央にて該ゲート信号線ＧＬと平
行に走行する対向電圧信号線ＣＬが形成されている。
【００３９】このようにゲート信号線ＧＬおよび対向電
圧信号線ＣＬが形成された透明基板ＳＵＢ１の表面には
たとえばＳｉＮからなる絶縁膜ＧＩ（図１、図４参照）
が該ゲート信号線ＧＬおよび対向電圧信号線ＣＬをも被
って形成されている。
【００４０】この絶縁膜ＧＩは、後述のドレイン信号線
ＤＬの形成領域においては前記ゲート信号線ＧＬに対す
る層間絶縁膜としての機能を、後述の薄膜トランジスタ
ＴＦＴの形成領域においてはそのゲート絶縁膜としての
機能を、後述の容量素子Ｃｓｔｇの形成領域においては
その誘電体膜の一つとしての機能を有するようになって
いる。
【００４１】そして、この絶縁膜ＧＩの表面であって、
前記ゲート信号線ＧＬの一部に重畳するようにしてたと
えばアモルファスＳｉからなる半導体層ＡＳが形成され
ている。
【００４２】この半導体層ＡＳは、薄膜トランジスタＴ
ＦＴのそれであって、その上面にドレイン電極ＳＤ１お
よびソース電極ＳＤ２を形成することにより、ゲート信
号線の一部をゲート電極とする逆スタガ構造のMIS型ト
ランジスタを構成することができる。
【００４３】ここで、前記ドイレン電極ＳＤ１およびソ
ース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時
に形成されるようになっている。
【００４４】すなわち、y方向に延在されx方向に並設さ
れるドレイン信号線ＤＬが形成され、その一部が前記半
導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１
が形成され、また、このドレイン電極ＳＤ１と薄膜トラ
ンジスタＴＦＴのチャネル長分だけ離間されてソース電
極ＳＤ２が形成されている。
【００４５】なお、このドレイン信号線ＤＬは、その走
行方向の各辺の側壁面に該ドレイン信号線ＤＬの絶縁膜
ＧＩ側へ末広がりとなるテーパが形成されたものとなっ
ているが、このように構成する理由については後述す
る。
【００４６】また、このソース電極ＳＤ２は画素領域内
に形成される画素電極ＰＸと一体に形成されている。
【００４７】すなわち、画素電極ＰＸは画素領域内をそ
のｙ方向に延在しｘ方向に並設された複数（図では２
本）の電極群から構成されている。このうちの一つの画
素電極ＰＸの一方の端部は前記ソース電極ＳＤ２を兼
ね、他方の端部では他の画素電極ＰＸの対応する個所に
て互いに電気的接続が図れるようになっている。
【００４８】なお図示していないが、半導体層ＡＳとド
レイン電極ＳＤ１およびソース電極ＳＤ２との界面には
高濃度の不純物がドープされた薄い層が形成され、この
層はコンタクト層として機能するようになっている。
【００４９】このコンタクト層は、たとえば半導体層Ｓ
Ｄの形成時に、その表面にすでに高濃度の不純物層が形
成されており、その上面に形成したドレイン電極ＳＤ１
およびソース電極ＳＤ２のパターンをマスクとしてそれ
から露出された前記不純物層をエッチングすることによ
って形成することができる。
【００５０】このように薄膜トランジスタＴＦＴ、ドイ
レン信号線ＤＬ、ドレイン電極ＳＤ１、ソース電極ＳＤ
２、および画素電極ＰＸが形成された透明基板ＳＵＢ１
の表面には保護膜ＰＳＶ（図１、図４参照）が形成され
ている。この保護膜ＰＳＶは前記薄膜トランジスタＴＦ
Ｔの液晶との直接の接触を回避する膜で、該薄膜トラン
ジスタＴＦＴの特性劣化を防止せんとするようになって
いる。
【００５１】そして、この保護膜ＰＳＶは、ＳｉＮのよ
うな無機材料層からなる保護膜ＰＳＶ１と樹脂等の有機
材料層からなる保護膜ＰＳＶ２の順次積層体から構成さ
れている。このように保護膜ＰＳＶとして有機材料層か
らなる保護膜ＰＳＶ２を用いているのは保護膜自体の誘
電率を低減させることにある。
【００５２】このことから、保護膜ＰＳＶの構成として
は、その一部に無機材料層を用いることなく、全て有機
材料層とするようにしてもよいことはいうまでもない。
【００５３】保護膜ＰＳＶの上面には対向電極ＣＴが形
成されている。この対向電極ＣＴは前述の画素電極ＰＸ
と同様にｙ方向に延在されｘ方向に並設された複数（図
では３本）の電極群から構成され、かつ、それら各電極
は、平面的に観た場合、前記画素電極ＰＸの間に位置付け
られるようになっている。
【００５４】すなわち、対向電極ＣＴと画素電極ＰＸ
は、一方の側のドレイン信号線から他方の側のドレイン
信号線にかけて、対向電極、画素電極、対向電極、画素
電極、……、対向電極の順にそれぞれ等間隔に配置され
ている。
【００５５】ここで、画素領域の両側に位置づけられる
対向電極ＣＴは、その一部がドレイン信号線ＤＬに重畳
されて形成されているとともに、隣接する画素領域の対
応する対向電極ＣＴと共通に形成されている。
【００５６】換言すれは、ドレイン信号線ＤＬ上には対
向電極ＣＴがその中心軸をほぼ一致づけて重畳され、該
対向電極ＣＴの幅はドレイン信号線ＤＬのそれよりも大
きく形成されている。ドレイン信号線ＤＬに対して左側
の対向電極ＣＴは左側の画素領域の各対向電極ＣＴの一
つを構成し、右側の対向電極ＣＴは右側の画素領域の各
対向電極ＣＴの一つを構成するようになっている。
【００５７】このようにドレイン信号線ＤＬの上方にて
該ドレイン信号線ＤＬよりも幅の広い対向電極ＣＴを形
成することにより、該ドレイン信号線ＤＬからの電気力
線が該対向電極ＣＴに終端し画素電極ＰＸに終端するこ
とを回避できるという効果を奏する。ドレイン信号線Ｄ
Ｌからの電気力線が画素電極ＰＸに終端した場合、それ
がノイズとなってしまうからである。
【００５８】電極群からなる各対向電極ＣＴは、ゲート
信号線ＧＬを充分に被って形成される同一の材料からな
る対向電圧信号線ＣＬと一体的に形成され、この対向電
圧信号線ＣＬを介して基準電圧が供給されるようになっ
ている。
【００５９】なお、対向電極ＣＴと対向電圧信号線ＣＬ
は、金属層のような非透光性材料で構成されていてもよ
く、また、たとえば、ITO (Indium Tin Oxide)、ITZO(I
ndium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)等
のような透光性材料で構成されていてもよい。
【００６０】ゲート信号線ＧＬを充分に被って形成され
る対向電圧信号線ＣＬは、そのゲート信号線ＧＬからは
み出した部分において、その下層に前記各画素電極ＰＸ
の接続部が位置づけられ、これにより、画素電極ＰＸと
対向電圧信号線ＣＬとの間に絶縁膜ＧＩと保護膜ＰＳＶ
を誘電体膜とする容量素子Ｃｓｔｇが形成されている。
【００６１】この容量素子Ｃｓｔｇは、たとえば画素電
極ＰＸに供給された映像信号を比較的長く蓄積させる等
の機能をもたせるようになっている。
【００６２】そして、このように対向電極ＣＴが形成さ
れた透明基板ＳＵＢ１の上面には該対向電極ＣＴをも被
って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲ
Ｉ１は液晶と直接に当接する膜で、その表面に形成され
たラビングによって該液晶の分子の初期配向方向を決定
づけるようになっている。
【００６３】なお、図３に示すように、各画素電極ＰＸ
および対向電極ＣＴは、それぞれその長手方向に複数の
屈曲部を有してジグザグ状のパターンをなして構成され
ている。いわゆるマルチドメイン方式を採用した構成と
なっている。
【００６４】すなわち、液晶はその分子配列が同じ状態
でも、液晶表示パネルに入射する光の入射方向によって
透過光の偏光状態が変化するので、入射方向に対応して
光の透過率が異なってしまう。
【００６５】このような液晶表示パネルの視角依存性は
視角方向に対し視点を斜めに傾けると、輝度の逆転現象
を引き起こすことになり、カラー表示の場合に画像が色
づくという表示特性を有する。
【００６６】このため、各電極の屈曲点を結んだ仮想の
線を境にし一方の領域と他方の領域とで各電極間に作用
する電界の方向を異ならしめ、これにより、視野角に依存
する画像の色づきを補償するようにしている。
【００６７】このように構成した液晶表示装置は、ドレ
イン信号線ＤＬがその長手方向に平行な各側壁面が下地
層側に末広がり状となるテーパが設けられた断面が台形
形状となる構成となっている。
【００６８】また、このドレイン信号線ＤＬはその上方
において保護膜ＰＳＶを介して形成された対向電極ＣＴ
に充分被われた構成となっている。
【００６９】このことから、図５に示すように、ドレイ
ン信号線ＤＬの頂部から該対向電極ＣＴまでの距離がｄ
１とした場合、該ドレイン信号線ＤＬの側壁面から該対
向電極ＣＴまでの距離はｄ２となり、この値はｄ１より
も大きくなる。
【００７０】このことは、保護膜ＰＳＶの膜厚を所定の
厚さに形成しなければならない制約、およびドレイン信
号線ＤＬの全体の電気抵抗値を設定する必要からその断
面積を所定の値に設定しなければならない制約、さらに
画素領域の開口率向上のため該ドレイン信号線ＤＬの幅
を所定の値に設定しなければならない制約下において、
ドレイン信号線ＤＬと対向電極ＣＴとの間の容量を低減
させることができることを意味する。
【００７１】すなわち、ドレイン信号線ＤＬと対向電極
ＣＴとの間の容量を低減させるためには、まず、保護膜
ＰＳＶの厚さを大きくすることが考えられるが、それだ
け画素電極ＰＸと対向電極ＣＴとの間の電界強度が弱ま
り、駆動電圧を大きくしなければならないことから、そ
の厚さは制限されたものとなる。また、ドレイン信号線
ＤＬの層厚を小さくする分だけ幅を大きくすることによ
り、該ドレイン信号線ＤＬの電気抵抗値を確保するとと
もに、対向電極ＣＴとの間の容量を低減しようとした場
合、それにともない該対向電極ＣＴの幅も大きくせざる
を得ず（該対向電極ＣＴはいわゆるシールド機能をもた
せているから）、画素領域の開口率が低下してしまうこ
とになる。
【００７２】このことから、ドレイン信号線ＤＬの構成
として、その断面積が設定されている場合、その底面の
幅Ｗ２に対して頂面の幅Ｗ１を小さくすることが効果的
となる。ドレイン信号線ＤＬの頂面から対向電極ＣＴま
での距離がｄ１である領域よりも、側壁面から該対向電
極ＣＴまでの距離がｄ２（＞ｄ１）である領域の方が面
積的に大きくなるからである。
【００７３】なお、この場合においても、ドレイン信号
線ＤＬの底面の幅Ｗ２は画素領域において得ようとする
所定の開口率によって制約されることはいうまでもな
い。
【００７４】実施例２．この実施例は、実施例１に示し
た発明の趣旨から、ドレイン信号線ＤＬの断面の形状は
必ずしも台形である必要はなく、たとえば、図６（ａ）
に示すように、ドレイン信号線ＤＬの頂面に該ドレイン
信号線ＤＬの長手方向に沿う凹陥部ＤＥＮが形成されて
いてもよい。また、図６（ｂ）に示すように、該凹陥部
ＤＥＮは一つに限らす複数であってもよい。さらに、図
６（ｃ）に示すように、該凹陥部ＤＥＮの断面形状は特
定されるものではなく三角形状であってもよい。
【００７５】要は、ドレイン信号線ＤＬの対向電極ＣＴ
と対向する面において、該対向電極ＣＴとの距離が少な
くとも２個以上の異なる領域を有するように構成されて
いれば、同様の効果を奏するようになる。
【００７６】実施例３．図７は、本発明による液晶表示
装置の他の実施例を示す構成図で、図５に対応した図と
なっている。
【００７７】図５の場合と比較して異なる構成は、ドレ
イン信号線ＤＬは２層構造となっており、そのうち上層
の金属層ＵＭＬを利用して下層の金属層ＤＭＬの側壁面
にテーパを形成するようになっている。
【００７８】ここで、上層の金属層としては、たとえば
Ｍｏ、Ｃｒ、ＭｏＷ、ＭｏＣｒ、Ｔｉ、ＣｒＭｏ等が選
択され、下層の金属層としては、たとえばＡｌ、ＡｌＮ
ｄ、ＡｌＳｉ、ＡｌＴａ、ＡｌＴｉＴａ、Ｃｒ等が選択
される。
【００７９】図８は、上述したドレイン信号線の製造方
法の一実施例を示す工程図である。まず、図８（ａ）に
示すように、ドレイン信号線ＤＬを形成すべく下地層の
上面に下層の金属層ＤＭＬおよび上層の金属層ＵＭＬを
順次形成する。この場合、上層の金属層ＵＭＬは下層の
金属層ＤＭＬよりもエッチングレートが早い材料となっ
ている。
【００８０】そして、上層の金属層ＵＭＬの表面の全域
にフォトレジスト膜ＰＲＥを形成し、周知のフォトリソ
グラフィ技術を用いてドレイン信号線ＤＬを形成すべく
領域に該フォトレジスト膜ＰＲＥを残存させる。
【００８１】次に、図８（ｂ）に示すように、残存され
たフォトレジスト膜ＰＲＥをマスクとして前記上層およ
び下層の金属層ＵＭＬ、ＤＭＬを一括エッチングする。
【００８２】まず、上層の金属層ＵＭＬが選択エッチン
グされ、下層の金属層ＤＭＬの表面が露出されるように
なる。そして、図８（ｃ）に示すように、下層の金属層
ＤＭＬがエッチングされ、そのエッチングは、前図８
（ｄ）に示すように、前記下地層の表面が露出されるま
で行われる。
【００８３】この場合、前記フォトレジスト膜ＰＲＥの
下方にて残存される下層の金属層ＤＭＬの側壁面には下
地層側に末広がり状のテーパが形成されるようになる。
【００８４】その後、図８（ｅ）に示すように、前記フ
ォトレジスト膜ＰＲＥを除去することにより、ドレイン
信号線ＤＬの形成が完了する。
【００８５】実施例４．図９は、本発明による液晶表示
装置の他の実施例を示す構成図で、図５に対応した図と
なっている。
【００８６】図５の場合と比較して異なる構成は、ドレ
イン信号線は３層構造の金属層から構成され、その最下
層の金属層ＤＭＬの幅がＷ２、最上層の金属層ＵＭＬの
幅がＷ１（Ｗ２＞Ｗ１）となっており、中間層の金属層
ＭＭＬの幅は最下層の金属層ＤＭＬ側から最上層の金属
層ＵＭＬ側へかけてＷ２からＷ１へ変化するテーパが形
成されている。
【００８７】また、中間層の金属層ＭＭＬはＡｌまたは
Ａｌの合金から構成され、他の金属層ＵＭＬ、ＤＭＬは
それ以外の金属またはその合金から構成されている。
【００８８】この場合、他の金属層ＵＭＬ、ＤＭＬはＡ
ｌまたはＡｌの合金の酸化を抑制できるような金属また
はその合金であることが望ましい。けだし、Ａｌまたは
Ａｌの合金は酸化されやすく、ドレイン信号線の入力端
子部においての接続抵抗が増大してしまい、映像信号の
波形歪みをもたらす原因となるからである。
【００８９】実施例５．図１０は、本発明による液晶表
示装置の他の実施例を示す構成図であり、図３のＸ−Ｘ
線に示す断面図に相当している。
【００９０】本実施例は、前記ドレイン信号線ＤＬを実
施例２で示したように３層構造とするとともに、該ドレ
イン信号線ＤＬの形成と同時に、対向電圧信号線ＣＬと
対向電極ＣＴとの接続を図る介在層ＩＮＶを形成として
いることにある。
【００９１】ここで、この介在層ＩＮＶはドレイン信号
線ＤＬと同様の金属からなる積層構造からなるが、この
場合の最上層および最下層の各金属ＵＭＬ、ＤＭＬは、
それぞれ対向電極ＣＴおよび対向電圧信号線ＣＬとのコ
ンタクトの向上を目的として選定されてもよい。
【００９２】たとえば最下層および最上層の各金属ＤＭ
Ｌ、ＵＭＬはＭｏＺｒとし、この場合、ＭｏよりＺｒの
方が少ないことが望ましい。具体的にはＭｏ−８ｗｔ％
Ｚｒが好ましい。また、中間層の金属はＡｌＮｄとし、
この場合、ＡｌよりＮｄの方が少ないことが望ましい。
具体的にはＡｌ−９．８ｗｔ％Ｎｄが好ましい。また、
Ｚｒ、Ｎｄの代わりに、いわゆる希土類元素であっても
同様の効果を奏する。
【００９３】そして、最上層および最上層の各金属ＵＭ
Ｌ、ＤＭＬの膜厚は中間層の金属層ＭＭＬのそれよりも
薄いことが望ましい。低抵抗化と形状による容量の低減
効果を向上させるためである。このことから、中間層の
金属層ＭＭＬの膜厚が最上層の金属層ＵＭＬのそれより
も４倍以上あることが好ましい。
【００９４】実施例６．この実施例は、実施例５で示し
たように、三層構造からなるドレイン信号線ＤＬにおい
て、図１１に示すように、そのテーパの面に酸化皮膜Ｏ
ＸＬを形成していることにある。Ａｌあるいはその合金
からなる中間層の金属層ＭＭＬが露呈しており、ここか
らヒロックが発生するのを防止するためである。
【００９５】これにより、中間層の配線抵抗が経時変化
で酸化され、時間とともにドレイン信号線ＤＬの配線抵
抗が変動することを防止でき、信頼性が向上する。
【００９６】ここで、前記酸化皮膜ＯＸＬはたとえば次
のような方法で形成することができる。まず、側壁面に
テーパが形成された三層構造からなるドレイン信号線Ｄ
Ｌを、酸素プラズマ処理によって該テーパの側壁面に酸
化皮膜ＯＸＬを形成する。この場合、最上層の金属層Ｕ
ＭＬの材料としては非Ａｌ系の金属であることが望まし
い。接続抵抗の増大を防止するためである。
【００９７】また、他の方法として、いわゆる陽極化成
処理を行う。すなわち、基板上に中間層としてＡｌ系金
属を用いその側壁面にテーパが形成された三層構造から
なるドレイン信号線ＤＬを形成した後、該基板を電解溶
液に浸し、該ドレイン信号線ＤＬを陽極として陰極とな
る別の金属板を該電解溶液に同時に浸す。そして、陽極
および陰極に通電することにより、前記テーパの側壁面
に陽極酸化膜ＯＸＬを形成する。この場合においても、
最上層の金属層ＵＭＬの材料は非Ａｌ系の金属であるこ
とが望ましい。
【００９８】さらに、他の方法として、側壁面にテーパ
が形成された三層構造からなるドレイン信号線ＤＬを酸
素が存在する雰囲気中で加熱することにより、該側壁面
に熱酸化膜を形成する。この場合の加熱は１００℃以下
であることが望ましい。
【００９９】このような加熱によって、多層構造のドレ
イン信号線ＤＬ内に生じる応力を緩和することができ、
このことは、長期間に渡る使用後の応力断線を低減でき
ることになる。
【０１００】なお、この方法は、上述した２つの他の方
法とともに用いてもよい。加熱工程を加えることによ
り、ドレイン信号線ＤＬ内に生じる応力を緩和できるか
らである。
【０１０１】実施例７．この実施例では、図１２に示す
ように、ドレイン信号線ＤＬは、従来と同様に、その断
面を矩形状のままにしておき、その上方の対向電極ＣＴ
の下地層となる保護膜ＰＳＶの表面の該対向電極ＣＴ
（少なくとも当該ドレイン信号線と重畳する対向電極）
が形成された領域を除く領域に凹陥部が形成された構造
とするようにしてもよい。
【０１０２】このような保護膜ＰＳＶはいわゆるハーフ
露光方式を用いたフォトリソグラフィ技術によって工程
数を増大させることなく形成することができる。
【０１０３】このような構成とすることによっても、ド
レイン信号線ＤＬと対向電極ＣＴとの間の距離を増大さ
せることができるので、それらの間の容量を低減させる
ことができる。
【０１０４】実施例８．この実施例は、図１３に示すよ
うに、実施例７に示した構成を前提とし、ドレイン信号
線ＤＬをその側壁面にテーパを形成するようにしたもの
である。このようにすることによって、ドレイン信号線
ＤＬと対向電極ＣＴとの間の容量をさらに低減させるこ
とができる。
【０１０５】また、このようにした場合であっても、ド
レイン信号線ＤＬを多層構造とし上述した実施例で示し
た効果を奏するようにしてもよい。
【０１０６】実施例９．上述した各実施例では、ドレイ
ン信号線ＤＬを対象として本発明を説明したものである
が、これに限定されず、ゲート信号線ＧＬにおいても適
用できることはいうまでもない。
【０１０７】ゲート信号線ＧＬの上方に対向電極ＣＴと
接続される対向電圧信号線ＣＬが存在すれば、それらの
間の容量が不都合となって事情は同じだからである。
【０１０８】実施例１０．なお、上述した実施例におい
て、ドレイン信号線ＤＬあるいはゲート信号線ＧＬにお
いて、その側壁面に形成されるテーパは該信号線の走行
方向の各辺の側壁面に形成されたものであるが、これに
限定されることはなく、それらのうちの一方のみであっ
てもよいことはいうまでもない。
【０１０９】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、たとえばドレイン
信号線の対向電極に対する容量を低減させることができ
る。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素の一実施例を
示す断面図である。
【図２】本発明による液晶表示装置の一実施例を示す等
価回路図である。
【図３】本発明による液晶表示装置の画素の一実施例を
示す平面図である
【図４】図３のIV−IV線における断面図である。
【図５】本発明による液晶表示装置の画素の要部の一実
施例を示す断面図である。
【図６】本発明による液晶表示装置のドレイン信号線の
他の実施例を示す断面図である。
【図７】本発明による液晶表示装置の画素の要部の一実
施例を示す断面図である。
【図８】本発明による液晶表示装置の製造方法の一実施
例を示す工程図である。
【図９】本発明による液晶表示装置の画素の要部の一実
施例を示す断面図である。
【図１０】本発明による液晶表示装置の画素の他の実施
例を示す断面図である。
【図１１】本発明による液晶表示装置のドレイン信号線
の他の実施例を示す断面図である。
【図１２】本発明による液晶表示装置の画素の他の実施
例を示す断面図である。
【図１３】本発明による液晶表示装置の画素の他の実施
例を示す断面図である。
【符号の説明】
ＳＵＢ…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイ
ン信号線、ＣＬ…対向電圧信号線、ＴＦＴ…薄膜トラン
ジスタ、ＰＸ…画素電極、ＣＴ…対向電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ａ 21/3213 Ｃ 29/786 29/78 ６１２Ｃ (72)発明者 川村 徹也 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 柳川 和彦 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 Ｆターム(参考） 2H092 JA24 JA34 JA37 JA41 JB11 JB24 JB33 JB56 JB57 KB04 KB13 KB24 KB25 MA13 MA18 NA01 NA22 NA23 5C094 AA13 BA03 BA43 CA19 DA14 DA15 DB01 DB04 EA04 EA07 5F033 HH08 HH09 HH10 HH17 HH18 HH20 HH38 JJ01 JJ08 JJ09 JJ10 JJ17 JJ18 JJ20 KK04 MM05 MM08 NN03 QQ08 QQ10 QQ18 QQ34 QQ59 QQ65 RR06 RR21 VV03 VV15 XX10 XX16 XX19 XX20 XX24 5F110 AA02 BB01 CC07 FF03 GG02 GG15 HK03 HK04 HK06 HK09 HK21 HK22 HM02 HM03 HM19 NN03 NN22 NN27

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 液晶を介して対向配置される各基板のう
    ち一方の基板の液晶側の面に、並設された複数のゲート
    信号線とこれら各ゲート信号線と交差して並設された複
    数のドレイン信号線とを有し、 これら各信号線によって囲まれた領域を画素領域とし、
    これら画素領域にゲート信号線からの走査信号によって
    作動される薄膜トランジスタと、この薄膜トランジスタ
    を介してドレイン信号線からの映像信号が供給される画
    素電極と、この画素電極との間に電界を発生せしめる対
    向電極とが形成され、 前記対向電極は絶縁膜を介して前記ドレイン信号線の走
    行方向に延在されて重畳されているものを有し、前記ド
    レイン信号線は前記対向電極ＣＴと対向する面にて、該
    対向電極ＣＴとの距離が少なくとも２個以上の異なる領
    域を有するように構成されていることを特徴とする液晶
    表示装置。
  2. 【請求項２】 液晶を介して対向配置される各基板のう
    ち一方の基板の液晶側の面に、並設された複数のゲート
    信号線とこれら各ゲート信号線と交差して並設された複
    数のドレイン信号線とを有し、 これら各信号線によって囲まれた領域を画素領域とし、
    これら画素領域にゲート信号線からの走査信号によって
    作動される薄膜トランジスタと、この薄膜トランジスタ
    を介してドレイン信号線からの映像信号が供給される画
    素電極と、この画素電極との間に電界を発生せしめる対
    向電極とが形成され、 前記対向電極は絶縁膜を介して前記ドレイン信号線の走
    行方向に延在されて重畳されているものを有し、前記ド
    レイン信号線はその走行方向の各辺のうち少なくとも一
    方の側壁面に該ドレイン信号線の下地層側へ末広がりと
    なるテーパが形成されていることを特徴とする液晶表示
    装置。
  3. 【請求項３】 液晶を介して対向配置される各基板のう
    ち一方の基板の液晶側の面に、並設された複数のゲート
    信号線とこれら各ゲート信号線と交差して並設された複
    数の２層の導電層構造からなるドレイン信号線とを有
    し、 これら各信号線によって囲まれた領域を画素領域とし、
    これら画素領域にゲート信号線からの走査信号によって
    作動される薄膜トランジスタと、この薄膜トランジスタ
    を介してドレイン信号線からの映像信号が供給される画
    素電極と、この画素電極との間に電界を発生せしめる対
    向電極とが形成され、 前記対向電極は絶縁膜を介して前記ドレイン信号線の走
    行方向に延在されて重畳されているものを有し、前記ド
    レイン信号線はその下層側の導電層にてその走行方向の
    各辺のうち少なくとも一方の側壁面に該ドレイン信号線
    の下地層側へ末広がりとなるテーパが形成されているこ
    とを特徴とする液晶表示装置。
  4. 【請求項４】 液晶を介して対向配置される各基板のう
    ち一方の基板の液晶側の面に、並設された複数のゲート
    信号線とこれら各ゲート信号線と交差して並設された複
    数のドレイン信号線とを有し、 該ドレイン信号線は下層の導電層がＡｌあるいはその合
    金からなる２層構造となっており、 前記各信号線によって囲まれた領域を画素領域とし、こ
    れら画素領域にゲート信号線からの走査信号によって作
    動される薄膜トランジスタと、この薄膜トランジスタを
    介してドレイン信号線からの映像信号が供給される画素
    電極と、この画素電極との間に電界を発生せしめる対向
    電極とが形成され、 前記対向電極は絶縁膜を介して前記ドレイン信号線の走
    行方向に延在されて重畳されているものを有し、前記ド
    レイン信号線はその下層の導電層にてその走行方向の各
    辺のうち少なくとも一方の側壁面に該ドレイン信号線の
    下地層側へ末広がりとなるテーパが形成されていること
    を特徴とする液晶表示装置。
  5. 【請求項５】 液晶を介して対向配置される各基板のう
    ち一方の基板の液晶側の面に、並設された複数のゲート
    信号線とこれら各ゲート信号線と交差して並設された複
    数の２層の導電層構造からなるドレイン信号線とを有
    し、 これら各信号線によって囲まれた領域を画素領域とし、
    これら画素領域にゲート信号線からの走査信号によって
    作動される薄膜トランジスタと、この薄膜トランジスタ
    を介してドレイン信号線からの映像信号が供給される画
    素電極と、この画素電極との間に電界を発生せしめる対
    向電極とが形成され、 前記対向電極は絶縁膜を介して前記ドレイン信号線の走
    行方向に延在されて重畳されているものを有し、前記ド
    レイン信号線はその上層の導電膜をマスクとして下層の
    導電層をエッチングすることにより該下層の導電膜の側
    壁面に該ドレイン信号線の下地層側へ末広がりとなるテ
    ーパが形成されていることを特徴とする液晶表示装置。
  6. 【請求項６】 液晶を介して対向配置される各基板のう
    ち一方の基板の液晶側の面に、並設された複数のゲート
    信号線とこれら各ゲート信号線と交差して並設された複
    数のドレイン信号線とを有し、 該ドレイン信号線は中間層がＡｌあるいはその合金の導
    電層からなり最上層および最下層がＡｌあるいはその合
    金以外の導電層からなる３層構造となっており、 前記各信号線によって囲まれた領域を画素領域とし、こ
    れら画素領域にゲート信号線からの走査信号によって作
    動される薄膜トランジスタと、この薄膜トランジスタを
    介してドレイン信号線からの映像信号が供給される画素
    電極と、この画素電極との間に電界を発生せしめる対向
    電極とが形成され、 前記対向電極は絶縁膜を介して前記ドレイン信号線の走
    行方向に延在されて重畳されているものを有し、前記ド
    レイン信号線はその最下層の導電層の幅が最上層の導電
    層の幅よりも広く、中間層の導電層の幅は該最下層の導
    電層の幅から最上層の導電層の幅にかけて変化している
    ことを特徴とする液晶表示装置。
  7. 【請求項７】 液晶を介して対向配置される各基板のう
    ち一方の基板の液晶側の面に、並設された複数のゲート
    信号線とこれら各ゲート信号線と交差して並設された複
    数のドレイン信号線とを有し、 該ドレイン信号線は中間層がＡｌあるいはその合金の導
    電層からなり最上層および最下層がＡｌあるいはその合
    金以外の導電層からなる３層構造となっており、 前記各信号線によって囲まれた領域を画素領域とし、こ
    れら画素領域にゲート信号線からの走査信号によって作
    動される薄膜トランジスタと、この薄膜トランジスタを
    介してドレイン信号線からの映像信号が供給される画素
    電極と、この画素電極との間に電界を発生せしめる対向
    電極とが形成され、 前記対向電極は絶縁膜を介して前記ドレイン信号線の走
    行方向に延在されて重畳されているものを有し、前記ド
    レイン信号線はその最下層の導電層の幅が最上層の導電
    層の幅よりも広く、中間層の導電層の側壁面の幅は該最
    下層の導電層の幅から最上層の導電層の幅にかけて変化
    しているとともに、該側壁面に酸化被膜が形成されてい
    ることを特徴とする液晶表示装置。
  8. 【請求項８】 液晶を介して対向配置される各基板のう
    ち一方の基板の液晶側の面に、並設された複数のゲート
    信号線とこれら各ゲート信号線と交差して並設された複
    数のドレイン信号線とを有し、 これら各信号線によって囲まれた領域を画素領域とし、
    これら画素領域にゲート信号線からの走査信号によって
    作動される薄膜トランジスタと、この薄膜トランジスタ
    を介してドレイン信号線からの映像信号が供給される画
    素電極と、対向電圧信号線を介して前記映像信号に対し
    て基準となる信号が供給される対向電極とが形成され、 前記対向電圧信号線は、絶縁膜を介して前記ゲート信号
    線の走行方向に延在されて重畳されているものを有し、
    前記ゲート信号線はその走行方向の各辺のうち少なくと
    も一方の辺の側壁面に該ゲート信号線の下地層側へ末広
    がりとなるテーパが形成されていることを特徴とする液
    晶表示装置。
JP2001347190A 2001-11-13 2001-11-13 液晶表示装置 Pending JP2003149674A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001347190A JP2003149674A (ja) 2001-11-13 2001-11-13 液晶表示装置
US10/270,664 US20030090612A1 (en) 2001-11-13 2002-10-16 Liquid crystal display device
TW091124086A TW583494B (en) 2001-11-13 2002-10-18 Liquid crystal display device
KR1020020069970A KR20030040108A (ko) 2001-11-13 2002-11-12 액정 표시 장치
CN02150463A CN1419157A (zh) 2001-11-13 2002-11-13 液晶显示装置
US10/963,719 US7161641B2 (en) 2001-11-13 2004-10-14 Device with upper conductive element, lower conductive element, and insulating element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001347190A JP2003149674A (ja) 2001-11-13 2001-11-13 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2003149674A true JP2003149674A (ja) 2003-05-21

Family

ID=19160232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001347190A Pending JP2003149674A (ja) 2001-11-13 2001-11-13 液晶表示装置

Country Status (5)

Country Link
US (2) US20030090612A1 (ja)
JP (1) JP2003149674A (ja)
KR (1) KR20030040108A (ja)
CN (1) CN1419157A (ja)
TW (1) TW583494B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005010737A (ja) * 2003-06-18 2005-01-13 Hannstar Display Corp Ｒｃ遅延のばらつきを抑制する補償キャパシタを有する液晶パネル
JP2006179871A (ja) * 2004-11-29 2006-07-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8124544B2 (en) 2004-11-29 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2020003811A (ja) * 2007-12-03 2020-01-09 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122987A1 (en) * 2001-12-28 2003-07-03 Myung-Joon Kim Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof
JP2005257883A (ja) * 2004-03-10 2005-09-22 Nec Lcd Technologies Ltd 液晶表示装置
KR100626009B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치
JP6126775B2 (ja) 2010-06-25 2017-05-10 株式会社半導体エネルギー研究所 表示装置
CN103400822A (zh) * 2013-08-01 2013-11-20 京东方科技集团股份有限公司 阵列基板及显示装置
CN110942708B (zh) * 2018-09-21 2021-08-27 元太科技工业股份有限公司 导电结构、线路设计及显示器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258265A (ja) * 1996-03-19 1997-10-03 Sharp Corp 液晶表示装置
JP2000089240A (ja) * 1998-09-14 2000-03-31 Nec Corp アクティブマトリクス型液晶表示装置
JP2000314897A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 液晶表示装置
WO2001033292A1 (fr) * 1999-10-29 2001-05-10 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
JP2001311954A (ja) * 2000-04-28 2001-11-09 Hitachi Ltd 液晶表示装置とその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100259284B1 (ko) * 1992-07-02 2000-06-15 구본준 액정표시장치의 데이타라인 구조
KR100249187B1 (ko) * 1996-07-13 2000-03-15 구본준 박막액정표시장치(tft-lcd)및그제조방법
JPH1065234A (ja) * 1996-08-26 1998-03-06 Sharp Corp ２端子非線形素子及びその製造方法並びに液晶表示装置
KR100241287B1 (ko) * 1996-09-10 2000-02-01 구본준 액정표시소자 제조방법
WO1998047044A1 (fr) * 1997-04-11 1998-10-22 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
KR100709703B1 (ko) * 2000-01-27 2007-04-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09258265A (ja) * 1996-03-19 1997-10-03 Sharp Corp 液晶表示装置
JP2000089240A (ja) * 1998-09-14 2000-03-31 Nec Corp アクティブマトリクス型液晶表示装置
JP2000314897A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 液晶表示装置
WO2001033292A1 (fr) * 1999-10-29 2001-05-10 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
JP2001311954A (ja) * 2000-04-28 2001-11-09 Hitachi Ltd 液晶表示装置とその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005010737A (ja) * 2003-06-18 2005-01-13 Hannstar Display Corp Ｒｃ遅延のばらつきを抑制する補償キャパシタを有する液晶パネル
JP2006179871A (ja) * 2004-11-29 2006-07-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4741343B2 (ja) * 2004-11-29 2011-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8124544B2 (en) 2004-11-29 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2020003811A (ja) * 2007-12-03 2020-01-09 株式会社半導体エネルギー研究所 表示装置
JP6997143B2 (ja) 2007-12-03 2022-01-17 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
KR20030040108A (ko) 2003-05-22
CN1419157A (zh) 2003-05-21
US20050046773A1 (en) 2005-03-03
TW583494B (en) 2004-04-11
US7161641B2 (en) 2007-01-09
US20030090612A1 (en) 2003-05-15

Similar Documents

Publication Publication Date Title
JP4162890B2 (ja) 液晶表示装置
JP5351498B2 (ja) 液晶表示装置、及びその駆動方法
TW514755B (en) Active-matrix type liquid crystal display device and method of compensating for defective pixel
TWI427380B (zh) 薄膜電晶體陣列面板
US6356331B1 (en) Liquid crystal display device
JPH0814669B2 (ja) マトリクス型表示装置
JP2003215599A (ja) 液晶表示装置
US20180341159A1 (en) Coa substrate and liquid crystal display panel
JPH09113931A (ja) 液晶表示装置
TW201213945A (en) Liquid crystal display
TWI238278B (en) Liquid crystal display device
JP2005301226A (ja) 液晶表示装置及びこれに使用する表示板
JP2003149674A (ja) 液晶表示装置
US20060158577A1 (en) Thin film transistor array panel for liquid crystal display and liquid crystal display
JPH07318975A (ja) 液晶表示装置
JP2003279944A (ja) 液晶表示装置
KR100281861B1 (ko) 순스태거형박막트랜지스터
JPH02188723A (ja) 液晶表示装置
JPH04280226A (ja) 薄膜トランジスタ素子アレイおよびその駆動方法
KR20070080143A (ko) 액정표시장치
JP2003114445A (ja) 液晶表示装置
JP2003057670A (ja) 液晶表示装置
JPH10268356A (ja) 液晶表示装置
JP2003177417A (ja) 液晶表示装置
KR100494708B1 (ko) 프린지 필드 구동 액정 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606