JP2664814B2 - アクティブマトリクス表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示用絵素電極にスイ
ッチング素子を介して駆動信号を印加することにより、
表示を実行する表示装置に関し、特に絵素電極をマトリ
クス状に配列して高密度表示を行うアクティブマトリク
ス駆動方式の表示装置に関する。

【０００２】

【従来の技術】従来より、液晶表示装置、ＥＬ表示装
置、プラズマ表示装置等に於いては、マトリクス状に配
列された絵素電極を選択駆動することにより、画面上に
表示パターンが形成される。選択された絵素電極とこれ
に対向する対向電極との間に電圧が印加され、これらの
電極の間に介在する液晶等の表示媒体の光学的変調が行
われる。この光学的変調が表示パターンとして視認され
る。絵素電極の駆動方式としてアクティブマトリクス駆
動方式が知られている。アクティブマトリクス駆動方式
は、個々の独立した絵素電極を配列し、この絵素電極の
それぞれにスイッチング素子を設け、このスイッチング
素子を介して絵素電極を駆動するものである。絵素電極
を選択駆動するスイッチング素子としては、ＴＦＴ（薄
膜トランジスタ）素子、ＭＩＭ（金属−絶縁層−金属）
素子、ＭＯＳトランジスタ素子、ダイオード、バリスタ
等が一般的に知られている。アクティブマトリクス駆動
方式は、高コントラストの表示が可能であり、液晶テレ
ビジョン、ワードプロセッサ、コンピュータの端末表示
装置等に実用化されている。

【０００３】このような表示装置に於いては、スイッチ
ング素子、バス配線、絵素電極等をアクティブマトリク
ス基板上に作製する段階で、バス配線が断線した状態で
形成されることがある。このようなバス配線の断線は、
表示画面上では線欠陥として現れる。線欠陥は致命的な
欠陥であり、表示装置の歩留りを大きく低下させる。こ
のような断線を防止するために、これまでに多くの発明
がなされている。その一例を図６に示す。図６はスイッ
チング素子として薄膜トランジスタ（以下では「ＴＦ
Ｔ」と称する）３１を用いた表示装置を構成するアクテ
ィブマトリクス基板である。このアクティブマトリクス
基板は、ゲートバス配線２１上に交差するソースバス配
線２２上に導電膜配線２３を重畳させた２層構造を有し
ている。そして、導電膜配線２３の幅はソースバス配線
２２の幅より大きい。このような２層構造は、ソースバ
ス配線２２をパターン形成した後、透明導電膜を用いて
絵素電極４１を形成する際に、透明導電膜をソースバス
配線２２上にも残しておくことにより得られる。このよ
うに２層構造によれば、ソースバス配線２２が断線して
いても、該配線２２上の導電膜配線２３によって電気的
接続が保たれる。

【０００４】また、図１０に示す構成のアクティブマト
リクス基板も従来より用いられている。図１０では図６
に対応する部分に図６と同じ符号を附してある。この基
板には付加容量配線４２が設けられ、この付加容量配線
４２とこれにゲート絶縁膜を挟んで対向する絵素電極４
１との間に付加容量５１が形成されている。また、ゲー
トバス配線２１の一部がゲート電極として機能してい
る。ゲートバス配線２１に交差するソースバス配線２２
上には、導電膜配線２３が重畳形成されている。そし
て、図６の基板の場合と異なり、導電膜配線２３はソー
スバス配線２２と同じ幅を有している。この基板でもソ
ースバス配線２２と導電膜配線２３との２層構造によっ
て、ゲートバス配線２１又は付加容量配線４２の段差部
でソースバス配線２２の断線が生じても、その電気的接
続を保つことができる。

【０００５】

【発明が解決しようとする課題】しかし、上述の２層構
造を用いても、ゲートバス配線２１とソースバス配線２
２との交差部では、ゲートバス配線２１による段差部上
をソースバス配線２２及び導電膜配線２３が交差しなけ
ればならないため、ソースバス配線２２及び導電膜配線
２３の断線が起こり易い。これは、ソースバス配線２２
及び導電膜配線２３がゲートバス配線２１による段差部
を十分に被覆して形成されないことや、ゲートバス配線
２１上に形成されるゲート絶縁膜の密着性が悪いため
に、ソースバス配線２２及び導電膜配線２３がリフトオ
フされること等に起因している。このような段差部での
ソースバス配線２２の断線は、上述の２層構造を用いて
も有効ではない。

【０００６】更に、ソースバス配線２２上に導電膜配線
２３を形成する際に、エッチャントの染み込みが起こり
易いため、ソースバス配線２２を構成している金属が侵
食され、更にソースバス配線２２が断線し易くなるとい
う問題点もある。

【０００７】本発明の目的は、基板上のバス配線上に交
差する他のバス配線の断線の発生を低減させることによ
り、表示装置の歩留りを向上させることである。

【０００８】

【課題を解決するための手段】本発明は、一対の絶縁性
基板と、該一対の絶縁性基板の何れか一方の基板上に一
方向に並行して形成された第１のバス配線と、該第１の
バス配線に交差する第２のバス配線と、該第２のバス配
線に沿って、該第２のバス配線上に重ねて形成された導
電膜配線と、を備えたアクティブマトリクス表示装置で
あって、該導電膜配線の幅が該第２のバス配線の幅より
も大きく、該導電膜配線によって該第２のバス配線が覆
われ、該第１のバス配線の段差部上での該導電膜配線の
幅が、該段差部以外の部分上での該導電膜配線の幅より
大きく、そのことによって上記目的が達成される。

【０００９】また、本発明は、一対の絶縁性基板と、該
一対の絶縁性基板の何れか一方の基板上に一方向に並行
して形成された第１のバス配線と、該第１のバス配線に
並行して形成された付加容量配線と、該第１のバス配線
及び該付加容量配線に交差する第２のバス配線と、該第
２のバス配線に沿って、該第２のバス配線上に重ねて形
成された導電膜配線と、を備えたアクティブマトリクス
表示装置であって、該導電膜配線の幅が該第２のバス配
線の幅よりも大きく、該導電膜配線によって該第２のバ
ス配線が覆われ、該付加容量配線の段差部上での該導電
膜配線の幅が、該段差部以外の部分上での該導電膜配線
の幅より大きく、そのことによって上記目的が達成され
る。

【００１０】

【作用】本発明のアクティブマトリクス表示装置では、
基板上に形成された第１のバス配線又は付加容量配線の
段差部上で、導電膜配線が第２のバス配線の両側に拡張
され、該段差部での導電膜配線の幅が段差部以外の部分
上での幅より大きくなっている。従って、第２のバス配
線がこの段差部上で断線しても、断線した第２の配線は
導電膜配線によって電気的に接続を保つことができる。

【００１１】また、導電膜配線の幅が大きいことによ
り、該導電膜配線を形成する際のエッチャントの染み込
みが防止され、第２のバス配線を構成している金属の侵
食が防止される。

【００１２】

【実施例】本発明の実施例について以下に説明する。図
１に本発明のアクティブマトリクス表示装置の一実施例
に用いられるアクティブマトリクス基板の平面図を示
す。図１のＰ−Ｐ線に沿った本実施例の表示装置の断面
図を図３に示す。図１のアクティブマトリクス基板は、
絶縁性基板としてのガラス基板１上に一方向に平行して
形成されたゲートバス配線２１と、該ゲートバス配線２
１に交差するソースバス配線２２と、該ソースバス配線
２２上に形成された導電膜配線２３とを備えている。ゲ
ートバス配線２１からはゲートバス支線２５が分岐して
おり、ゲートバス支線２５の一部がＴＦＴ３１のゲート
電極として機能している。

【００１３】図１に於けるゲートバス配線２１とソース
バス配線２２との交差部分の拡大図を図２に示す。図２
に示すように、ゲートバス配線２１の段差部上での導電
膜配線２３の幅は、段差部以外の部分に於ける導電膜配
線２３の幅より大きくなっている。

【００１４】本実施例を製造工程に従って説明する。ガ
ラス基板上１にＴａ金属層をスパッタリング法によって
堆積させ、次いでこの金属層をパターニングすることに
より、ゲートバス配線２１及びゲートバス支線２５を形
成した。ゲートバス配線２１及びゲートバス支線２５を
構成する金属として、Ｔａ以外に、例えばＴｉ、Ａｌ、
Ｃｒ等の単層又はこれらの多層金属層を用いることがで
きる。ゲートバス配線２１を形成する前に、必要に応じ
てＴａ₂Ｏ₅等からなる絶縁性のベースコート膜を、ガラ
ス基板上の全面に形成しておいてもよい。

【００１５】次に、ゲートバス配線２１上に、プラズマ
ＣＶＤ法によりＳｉＮ_x膜を３００nmの厚さに堆積さ
せ、ゲート絶縁膜１１を形成した。ゲート絶縁膜１１を
形成する前に、ゲートバス配線２１及びゲートバス支線
２５の上面の陽極酸化を行い、Ｔａ₂Ｏ₅の陽極酸化膜を
形成して、ゲートバス配線２１及びゲートバス支線２５
の絶縁性を高める構造とすることもできる。

【００１６】次に、後に半導体層１２となる真性半導体
アモルファスシリコン（以下では「ａ−Ｓｉ（ｉ）」と
称する）層、及び後にエッチングストッパ１３となるＳ
ｉＮ_x層を連続してプラズマＣＶＤ法により堆積させ
た。ａ−Ｓｉ（ｉ）層の厚さは３０nm、ＳｉＮ_x層の厚
さは２００nmである。このＳｉＮ_x層のパターニングを
行ってエッチングストッパ１３を形成した後、後にコン
タクト層１４となる、Ｐ（リン）を添加したｎ⁺型アモ
ルファスシリコン（以下では「ａ−Ｓｉ（ｎ⁺）」と称
する）層を積層した。このａ−Ｓｉ（ｎ⁺）層は８０nm
の厚さを有し、ＣＶＤ法によって積層される。このａ−
Ｓｉ（ｎ⁺）及び上述のａ−Ｓｉ（ｉ）層のパターニン
グを行い、半導体層１２及びコンタクト層１４を形成し
た。コンタクト層１４は半導体層１２と後に形成される
ソース電極３２及びドレイン電極３３との間のオーミッ
クコンタクトをとるために形成される。

【００１７】次に、Ｔｉ金属層を基板１上の全面に堆積
させ、パターニングを行って、ソースバス配線２２、ソ
ース電極３２及びドレイン電極３３を形成した。この金
属層として、Ｔｉ以外に、例えばＡｌ、Ｍｏ、Ｃｒ等を
用いることができる。

【００１８】次に、基板１上の全面にＩＴＯ（Indium T
in Oxide）膜をスパッタリング法によって１００nmの厚
さに堆積させ、このＩＴＯ膜のパターニングを行って、
絵素電極４１及び導電膜配線２３を形成した。絵素電極
４１はドレイン電極３３に電気的に接続されている。導
電膜配線２３はソースバス配線２２に重畳して設けら
れ、ソースバス配線２２よりも幅が大きい。また、図２
に示すように、ゲートバス配線２１及びソースバス配線
２２の交差部では、ゲートバス配線２１の両側部に於け
る段差部での導電膜配線２３の幅は、該段差部以外の部
分での幅より大きく形成されている。

【００１９】次に、基板１上の全面にＳｉＮ_xからなる
保護膜１７を形成した。尚、保護膜１７は、絵素電極の
中央部で除去された窓開き構造とすることもできる。更
に保護膜１７上に配向膜１９を形成して、アクティブマ
トリクス基板が得られる。このアクティブマトリクス基
板に対向する対向基板は、基板２上に対向電極３及び配
向膜９が形成された構成を有している。この対向基板と
上述のアクティブマトリクス基板との間に液晶層１８が
封入され、本実施例のアクティブマトリクス表示装置が
得られる。

【００２０】本実施例のアクティブマトリクス表示装置
では、導電膜配線２３はゲートバス配線２１との交差部
に於ける段差部で幅が大きくなっている。従って、本実
施例ではゲートバス配線２１の段差部に於いてソースバ
ス配線２２が断線していても、該段差部で幅の大きい導
電膜配線２３によって電気的接続が保たれる。また、段
差部で導電膜配線２３の幅が大きいことにより、該導電
膜配線２３をパターン形成する際のエッチャントの染み
込みが防止され、ソースバス配線２２を構成している金
属の侵食が防止される。

【００２１】図４に本発明の他の実施例に用いられるア
クティブマトリクス基板の平面図を示す。本実施例の表
示装置は、図１の表示装置に、絵素電極に蓄積された電
荷を保持するための付加容量５１（図４の斜線部）を加
えた構成を有している。付加容量５１は絵素電極４１と
付加容量配線４２との間に形成されている。付加容量配
線４２はゲートバス配線２１と同時に形成され、従っ
て、付加容量配線４２と絵素電極４１とはゲート絶縁膜
１１を挟んで対向することになる。付加容量配線４２に
は対向基板上の対向電極３に入力される信号と同じ信号
が入力される。これにより、電気回路としては、付加容
量５１は、絵素電極４１と対向電極３とで形成される絵
素容量と並列となる。

【００２２】本実施例では前述の図１の実施例と同様
に、導電膜配線２３はゲートバス配線２１との交差部に
於ける段差部で幅が大きくなっている。更に付加容量配
線４２との交差部に於ける段差部でも幅が大きくなって
いる。従って、本実施例では付加容量配線４２の段差部
に於いても、段差部で幅の大きい導電膜配線２３によっ
て、付加容量配線４２の電気的接続が保たれている。ま
た、段差部で導電膜配線２３の幅が大きいことにより、
該導電膜配線２３をパターン形成する際のエッチャント
の染み込みが防止され、付加容量配線４２を構成してい
る金属の侵食が防止される。

【００２３】図５は本発明の更に他の実施例に用いられ
るアクティブマトリクス基板のゲートバス配線２１とソ
ースバス配線２２との交差部の拡大平面図である。本実
施例ではゲートバス配線２１とソースバス配線２２との
間に、ａ−Ｓｉ（ｉ）層４４及びＳｉＮ_x層４３が挟ま
れている。ａ−Ｓｉ（ｉ）層４４及びＳｉＮ_x層４３
は、半導体層１２及びエッチングストッパ１３を形成す
る際に同時にパターン形成される。このような構成によ
り、ゲートバス配線２１とソースバス配線２２との間の
絶縁性を高めることができる。

【００２４】本実施例に於いても、ゲートバス配線２１
の段差部上での導電膜配線２３の幅が、段差部以外の部
分に於ける幅より大きくなっている。従って、ソースバ
ス配線２２がこの段差部上で断線していても、ソースバ
ス配線２２の電気的接続が保たれる。また、該導電膜配
線２３をパターン形成する際のエッチャントの染み込み
が防止され、ソースバス配線２２を構成している金属の
侵食が防止される。尚、本実施例のａ−Ｓｉ（ｉ）層４
４及びＳｉＮ_x層４３に代えて、コンタクト層１４と同
じ材料の層を形成することもできる。

【００２５】図７に本発明の更に他の実施例を構成する
アクティブマトリクス基板の平面図を示す。また、図８
に図７のＱ−Ｑ線に沿った断面図を、図９に図７のＲ−
Ｒ線に沿った断面図をそれぞれ示す。図７〜図９に於い
て、図１の実施例に対応する部分には同じ符号を附して
ある。この実施例の基板には付加容量配線４２が設けら
れ、この付加容量配線４２とこれにゲート絶縁膜を挟ん
で対向する絵素電極４１との間に付加容量５１が形成さ
れている。また、ゲートバス配線２１の一部がゲート電
極として機能している。ゲートバス配線２１に交差する
ソースバス配線２２上には、導電膜配線２３が重畳形成
されている。そして、図１の基板の場合と異なり、ゲー
トバス配線２１及び付加容量配線４２との交差部以外の
部分では、導電膜配線２３はソースバス配線２２と同じ
幅を有している。

【００２６】本実施例を製造工程に従って説明する。ガ
ラス基板上１にＴａ金属層をスパッタリング法によって
３００nmの厚さに堆積させ、次いでこの金属層をホトエ
ッチングによりパターニングを行い、ゲートバス配線２
１及び付加容量配線４２を形成した。次に、ゲートバス
配線２１及び付加容量配線４２の上面の陽極酸化によ
り、Ｔａ₂Ｏ₅からなる２００nmの厚さの陽極酸化膜２
６、２６を形成した（図８及び図９）。次に、基板１上
の全面に、プラズマＣＶＤ法によりＳｉＮ_x膜を３００n
mの厚さに堆積させ、ゲート絶縁膜１１を形成した。

【００２７】次に、後に半導体層１２となるａ−Ｓｉ
（ｉ）層、及び後にエッチングストッパ１３となるＳｉ
Ｎ_x層を連続してプラズマＣＶＤ法により堆積させた。
ａ−Ｓｉ（ｉ）層の厚さは３０nm、ＳｉＮ_x層の厚さは
２００nmである。このＳｉＮ_x層のパターニングを行っ
てエッチングストッパ１３を形成した後、後にコンタク
ト層１４となるａ−Ｓｉ（ｎ⁺）層を積層した。このａ
−Ｓｉ（ｎ⁺）及び上述のａ−Ｓｉ（ｉ）層のパターニ
ングを行い、半導体層１２及びコンタクト層１４を形成
した。

【００２８】次に、Ｔｉ金属層を基板１上の全面に３０
０nmの厚さに堆積させ、パターニングを行って、ソース
バス配線２２、ソース電極３２及びドレイン電極３３を
形成した。以上により、ＴＦＴ３１が得られる。次に、
基板１上の全面にＩＴＯ膜をスパッタリング法によって
１００nmの厚さに堆積させ、このＩＴＯ膜のパターニン
グを行って、絵素電極４１及び導電膜配線２３を形成し
た。絵素電極４１はドレイン電極３３に電気的に接続さ
れている。導電膜配線２３はソースバス配線２２に重畳
して設けられ、ソースバス配線２２と同じ幅を有してい
る。また、図７に示すように、ゲートバス配線２１及び
付加容量配線４２とソースバス配線２２との交差部で
は、ゲートバス配線２１の両側部に於ける段差部での導
電膜配線２３の幅が、該段差部以外の部分での幅より大
きく形成されている。更に、基板１上の全面にＳｉＮ_x
からなる保護膜１７を形成した。

【００２９】この基板を用いた本実施例のアクティブマ
トリクス表示装置では、導電膜配線２３はゲートバス配
線２１及び付加容量配線４２との交差部に於ける段差部
で幅が大きくなっている。従って、これらの段差部に於
いてソースバス配線２２が断線していても、該段差部で
幅の大きい導電膜配線２３によって電気的接続が保たれ
る。また、段差部で導電膜配線２３の幅が大きいことに
より、該導電膜配線２３をパターン形成する際のエッチ
ャントの染み込みが防止され、ソースバス配線２２及び
付加容量配線４２を構成している金属の侵食が防止され
る。

【００３０】本実施例ではスイッチング素子としてＴＦ
Ｔを用いたアクティブマトリクス表示装置について説明
したが、他の例えばＭＩＭ、ＭＯＳトランジスタ、ダイ
オード、バリスタ等をスイッチング素子として用いた表
示装置にも適用することができる。

【００３１】

【発明の効果】本発明のアクティブマトリクス表示装置
では、第１のバス配線の段差部上での導電膜配線の幅が
大きくなっているので、第１のバス配線の段差部での第
２のバス配線の断線が生じてもその電気的接続が保たれ
ている。また、導電膜配線のパターン形成の際のエッチ
ャントの染み込みによる第２のバス配線の侵食を防止す
ることができる。従って、本発明によればアクティブマ
トリクス表示装置の歩留りを向上させることができる。

【図面の簡単な説明】

【図１】本発明のアクティブマトリクス表示装置の一実
施例を構成するアクティブマトリクス基板の平面図であ
る。

【図２】図１のゲートバス配線及びソースバス配線の交
差部分の拡大平面図である。

【図３】図１のＰ−Ｐ線に沿った断面図である。

【図４】本発明の他の実施例を構成するアクティブマト
リクス基板の平面図である。

【図５】本発明の更に他の実施例を構成するアクティブ
マトリクス基板のゲートバス配線及びソースバス配線の
交差部分の拡大平面図である。

【図６】従来のアクティブマトリクス基板の平面図であ
る。

【図７】本発明の他の実施例を構成するアクティブマト
リクス基板の平面図である。

【図８】図７のＱ−Ｑ線に沿った断面図である。

【図９】図７のＲ−Ｒ線に沿った断面図である。

【図１０】従来の他のアクティブマトリクス基板の平面
図である。

【符号の説明】

１，２ ガラス基板 ３ 対向基板 １１ ゲート絶縁膜 １２ 半導体層 １３ エッチングストッパ １４ コンタクト層 １７ 保護膜 １８ 液晶層 ２１ ゲートバス配線 ２２ ソースバス配線 ２３ 導電膜配線 ２５ ゲート電極 ３１ ＴＦＴ ３２ ソース電極 ３３ ドレイン電極 ４１ 絵素電極 ４２ 付加容量配線 ５１ 付加容量

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平田 貢祥 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (72)発明者 櫻井 猛久 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (72)発明者 丸本 英治 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (72)発明者 馬売 伸次 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (72)発明者 日比野 吉高 大阪市阿倍野区長池町22番22号 シャー プ株式会社内 (56)参考文献 特開 昭62−280890（ＪＰ，Ａ) 特開 平２−156226（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 一対の絶縁性基板と、該一対の絶縁性基
   板の何れか一方の基板上に一方向に並行して形成された
   第１のバス配線と、該第１のバス配線に交差する第２の
   バス配線と、該第２のバス配線に沿って、該第２のバス
   配線上に重ねて形成された導電膜配線と、を備えたアク
   ティブマトリクス表示装置であって、該導電膜配線の幅
   が該第２のバス配線の幅よりも大きく、該導電膜配線に
   よって該第２のバス配線が覆われ、 該第１のバス配線の段差部上での該導電膜配線の幅が、
   該段差部以外の部分上での該導電膜配線の幅より大きい
   アクティブマトリクス表示装置。
2. 【請求項２】 一対の絶縁性基板と、該一対の絶縁性基
   板の何れか一方の基板上に一方向に並行して形成された
   第１のバス配線と、該第１のバス配線に並行して形成さ
   れた付加容量配線と、該第１のバス配線及び該付加容量
   配線に交差する第２のバス配線と、該第２のバス配線に
   沿って、該第２のバス配線上に重ねて形成された導電膜
   配線と、を備えたアクティブマトリクス表示装置であっ
   て、該導電膜配線の幅が該第２のバス配線の幅よりも大き
   く、該導電膜配線によって該第２のバス配線が覆われ、 該付加容量配線の段差部上での該導電膜配線の幅が、該
   段差部以外の部分上での該導電膜配線の幅より大きいア
   クティブマトリクス表示装置。