KR100282681B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100282681B1
KR100282681B1 KR1019920016506A KR920016506A KR100282681B1 KR 100282681 B1 KR100282681 B1 KR 100282681B1 KR 1019920016506 A KR1019920016506 A KR 1019920016506A KR 920016506 A KR920016506 A KR 920016506A KR 100282681 B1 KR100282681 B1 KR 100282681B1
Authority
KR
South Korea
Prior art keywords
electrode
film
scan signal
pixel electrode
insulating film
Prior art date
Application number
KR1019920016506A
Other languages
English (en)
Other versions
KR930006483A (ko
Inventor
카와치겐시로
키무라에쯔코
오노키꾸오
와쿠이요꼬
사사노아끼라
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR930006483A publication Critical patent/KR930006483A/ko
Application granted granted Critical
Publication of KR100282681B1 publication Critical patent/KR100282681B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 제 1 의 화소전극과 주사신호전극을 동일면 내부에 형성하고, 제 1 의 화소전극과 영상신호전극을 게이트 SiN막에 의해 절연분리하였다. 또, 게이트 SiN막에 형성한 개공부를 개재해서 제 1 의 화소전극에 접속하였다. 레이저비임등에 의해서 절단이 가능한 제 2 의 화소전극과 주사신호전극에 의해 부가용량을 구성하였다. 이에 의해서 전극간에서의 쇼트방지, 신뢰성이 높은 부가용량의 실현, 단선불량의 저감, 또 제 1 의 화소전극의 폭을 확대하므로서 개구율의 향상이 가능하며, 다계조, 고정세한 액정표시장치를 양호한 수율로 제조할 수 있는 것을 특징으로 한다.

Description

액정표시장치 및 그 제조방법
제1도는 본 발명의 제 1의 실시예의 평면도.
제2도는 본 발명의 제 1의 실시예의 단면도.
제3도는 본 발명의 제 1의 실시예의 단면도.
제4도는 본 발명의 제 2의 실시예의 단면도.
제5도는 본 발명의 제 2의 실시예의 평면도.
제6도는 본 발명의 제 3의 실시예의 평면도.
제7도는 본 발명의 제 4의 실시예의 평면도.
제8도는 본 발명의 효과의 설명도.
제9도는 본 발명의 제 5의 실시예의 설명도.
제10도는 본 발명의 액정표시장치의 제조공정을 설명하는 도면.
제11도는 본 발명의 액정표시장치의 제조공정을 설명하는 도면.
제12도는 본 발명의 액정표시장치의 제조공정을 설명하는 도면.
제13도는 본 발명의 액정표시장치의 제조공정을 설명하는 도면.
제14도는 본 발명의 액정표시장치의 제조공정을 설명하는 도면.
제15도는 본 발명의 액정표시장치의 제조공정을 설명하는 도면.
제16도는 본 발명의 액정표시장치의 제조공정을 설명하는 도면.
제17도는 본 발명의 제 6의 실시예의 설명도.
제18도는 본 발명의 제 6의 실시예의 설명도.
제19도는 본 발명의 제 6의 실시예의 설명도.
제20도는 본 발명의 제 6의 실시예의 설명도.
제21도는 본 발명의 박막반도체장치를 사용한 액정표시장치 단면도.
제22도는 본 발명의 제 4의 실시예에서 표시한 단위화소를 복수배열한 평면도.
제23도는 본 발명의 박막반도체장치를 사용한 액정표시장치 전체의 등가회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리기판 10 : 주사신호선
11 : 제 3의 배선전극 13 : 제 1의 화소전극
14 : 영상신호선 15 : 소스전극
16 : 제 2의 화소전극 20 : Al2O3
21 : 게이트 SiN막 22 : 보호막
30 : 비결정성 Si막(a-Si)
31 : 비결정성 Si막 (n형 a-Si)
90 : 주사신호전극쪽 접속단자
91 : 영상신호전극쪽 접속단자
131 : 단자보호막
132 : 인출단자
TH : SiN막 개공부
D1∼D5 : 쇼트결함
DIRLB : 러빙의 방향
LCUT1∼LCUT4 : 레이저 절단부
d1 : 주사신호전극과 제 1의 화소전극간의 거리
d2 : 영상신호전극과 제 1의 화소전극간의 거리
d2 : 영상신호전극과 제 2의 화소전극간의 거리
w1 : 영상신호전극의 폭
w2 : 영상신호전극의 폭(분기배선부)
S : 분기배선부에서의 배선간 공간
502 : 박막트랜지스터
505 : 편광판
508 : 대향유리기판
506 : 액정층
507 : 컬러필터
510 : 대향전극
511 : 컬러필터보호막
SL : 실재
ORI2 : 하부배향막
BL : 백파이트
V : 수직주사회로
He : 위쪽영상신호구동회로
Ho : 아래쪽영상신호구동회로
SUP : 전원회로
SIL : 은페이스트재
ORI1 : 상부배향막
본 발명은 반도체장치에 관한 것으로서, 특히 박막반도체소자를 사용한 액티브매트릭스형의 액정표시장치 및 그 제조방법에 관한 것이다.
종래 액티브매트릭스 방식의 액정표시장치는, 고정세화, 다계조화의 방향에 있으나, 이것을 실현하기 위해서는 각 화소마다 부가용량을 형성하는 것이 필수조건이 된다. 부가용량은 액정층의 용량과 병렬로 TFT에 접속되어, TFT의 누설전류등에 의한 액정층에의 인가전압의 저하를 방지하는 역할을 가지나, 이 대표적인 구조로서는, 일본국 특개평 0-267618호 공보에 개시된 구조의 것이 있다.
상기 종래예와 같은 부가용량을 일본국 특개평 2-149824호 공보에 표시되는 동일층의 전극간 쇼트대책의 구성에 적용하면, 부가용량부의 절연막은 단층의 절연막으로 되기 때문에, 충분한 절연수율을 확보하는 것은 어렵다. 즉, 상기의 종래기술의 조합만으로는 고신뢰의 부가용량을 가지고, 또한 쇼트불량을 저감할 수 있는 실현하는 것은 곤란하였다.
또, 화소전극과 영상신호 배선간의 쇼트를 방지하기 위해서는 화소전극과 영상신호 배선간의 거리를 어느정도 확보 할 필요가 있기 때문에, 배선이 점유하는 면적이 크고, 화소전극의 면적을 충분히 확보할 수 없기 되므로 개구율이 저하한다. 개구율이 저하하면 표시장치의 표면휘도가 저하하기 때문에 이를 보완하기 위하여 백라이트의 휘도를 크게 하는 것이 필요하게 되고, 결과적으로 코스트가 증대한다.
이 문제는 표시장치가 고정세화 할수록 심각하게 된다. 개구율의 저하를 억제하기 위해서는, 복선화하지 않는 부분의 배선폭을 될 수 있는한 작게해서 배선의 점유면적을 작게하는 방법을 생각할 수 있으나, 배선폭을 축소하면 단선불량이 증대한다고 하는 문제가 있었다.
또, 종래, 화소전극에는 인듐-주석합금의 산화막(이하 ITO 막이라 기재함)이, 또 게이트절연막인 제 1 및 제 2의 절연막으로서는 플라즈마 화학기상 성장법(이하 PCVD 라 기재함)에 의해서 형성되는 질화실리콘막(이하 SiN 막이라 기재)이 가장 널리 사용되고 있다. ITO 막 위에 PCVD 법으로 SiN 막을 퇴적하면, 성막시의 환원성 분위기에 의해 ITO 막 표면이 환원되어 실투(失透)하는 것이 알려져있다. 이것을 방지하는 수단으로서 예를 들면, 일본국 특개소 59-9962호에서는 SiN 막 형성전에 미리 ITO 막을 SiO2막등의 절연막으로 보호하는 방법이 개시되어 있다. 그러나, 이와같은 방법은 공정수가증가하여 제조코스크의 상승을 초래한다고 하는 문제가 있었다.
또, 종래기술에서는 화소전극위에 보호절연막과 게이트절연막의 2층의 절연막이 적층되기 때문에, 화상의 늘어붙기가 일어나기 쉽게된다고 하는 문제가 있다.
본 발명의 목적은, 이상 설명한 바와 같은 종래기술의 문제점을 해결할 수 있는 구조를 제공하는데 있다.
본 발명의 목적은, 고신뢰부가용량을 구비한 박막반도체장치 구조 및 그 제조방법을 제공하는데 있다.
본 발명의 목적은 쇼트불량에 대해서 용장(冗長)성을 가진 배선을 구비한 박막반도체장치 구조 및 그 제조방법을 제공하는데 있다.
본 발명의 목적은, ITO 막을 실투시키는 일이 없는 박막반도체장치 구조 및 그 제조방법을 제공하는데 있다.
본 발명의 목적은, 액정인가전압의 저하를 방지할 수 있고 또한 쇼트불량이 없는 박막반도체장치의 구조를 제공하는데 있다.
본 발명의 목적은, 이상의 특징을 가진 박막반도체장치를 사용한 저코스트이고 또한 고성능의 액정표시장치를 제공하는데 있다.
상기의 과제를 해결하기 위하여, 투명절연기판위에 형성된 제 1의 금속전극으로 이루어진 주사신호전극 및 공통전극과, 상기 주사신호전극 및 공통전극위에 형성된 게이트절연막과, 상기 주사신호전극 및 공통전극에 교차하도록 게이트 절연막위에 형성된 영상신호전극과, 상기 주사신호전극 및 영상신호전극에 접속된 박막반도체소자와, 상기 박막반도체소자에 접속된 화소전극으로 이루어진 박막반도체장치에 있어서, 상기 화소전극을 상기 주사신호전극 및 공통전극과 동일한 평면위에 형성된 투명전극으로 이루어진 제 1의 화소전극과, 상기 게이트 절연막에 형성한 개공부분을 개재해서 상기 제 1의 화소전극에 접속된 금속전극으로 이루어진 제 2의 화소전극으로 구성하고, 상기 제 2의 화소전극과 공통전극 및 그들의 전극에 끼워유지된 절연층에 의해서 부가용량을 구성하였다. 또한, 상기 제 1의 화소전극에는 적어도 2개이상의 박막반도체소자를 접속하였다.
또, 상기 제 1의 금속전극은, Al, Ta, 또는 이들 금속원소를 성분으로해서 함유하는 합금막 또는, 이들 금속막을 복수적층한 복합막으로 구성하여, 금속의 자기산화막을 형성하였다.
또, 상기 게이트절연막에 형성한 개공부분의 면적은 상기 제 1의 화소전극의 면적의 50% 이상 100%미만으로 하였다.
상기 구성으로 하므로서, 화소전극과 영상신호전극을 게이트절연막에 의해서 분리하는 동시에, 게이트절연막과 동일한 절연구조를 가진 부가용량을 구성할 수 있으므로, 화소전극과 영상신호전극간의 쇼트불량을 방지하고 또한, 고신뢰의 부가용량을 구성할 수 있다. 또, 부가용량의 공통전극을 영상신호전극과는 분리해서 형성하였을 경우에 있어서도 상기와 마찬가지의 작용이 얻어진다. 이때, 제 1의 화소전극을 분할하고, 분할한 제 1의 화소전극을 제 2의 화소전극으로 접속하므로서, 나중에 설명하게 되는 레이저에 의한 수정기술을 사용하는 것이 가능하게 되어, 점결함불량에 대한 용장성을 가지게 할 수 있다. 또, 부가용량의 절연막이, 금속산화막을 함유하는 2층의 절연막으로 구성되므로, 부가용량부분의 절연내압이 향상하고, 쇼트불량을 대폭적으로 저감할 수 있다. 이때, 주사신호전극에 Al, Ta 또는 이들을 성분으로해서 함유하는 합금막, 또는 이들의 금속의 복합막을 사용하므로서, 고품질의 절연막이 얻지므로, 양호한 수율을 설현할 수 있다. 특히, 저항율이 작은 Al 또는 그 합금막을 사용하므로서, 신호의 전송지연을 억제할 수 있으므로 표시장치의 대면적화에 유리하게 된다.
또, 화소전극위의 게이트절연막을 50% 이상을 제거하므로서 화소전극위에 형성된 절연막의 막두께가 증가하지 않으므로, 액정인가전압의 저하나 화상의 늘어붙기등에 의한 표시품질 저하를 방지할 수 있다.
이하 본 발명의 실시예를 도면을 사용해서 설명한다.
제1도는 본 발명의 제 1의 실시예의 평면도, 제2도는 제1도의 A-A단면도, 제3도는 제1도의 B-B 단면도이다. 도면의(1)은 유리기판, (10)은 주사신호선, (13)은 화소전극, (14)는 영상신호선, (15)는 소스전극, (16)은 화소전극, (20)은 알루미늄산화막, (21)은 게이트 실리콘막, (22)는 보호막, (30)은 비결정성실리콘막이다.
본 실시예에서는 유리기판(1)위에 Al 로 이루어진 주사신호선(10)이 배치되고, 상기 주사신호선(10)의 표면 및 측면은 Al 의 자기산화막인 Al2O3막(20)에 의해서 피복되어 있다. 상기 주사신호선(10)과 동일평면안에 ITO 막으로 이루어진 제 1의 화소전극(13)이 배치된다.
이때, 제3도에 표시한 바와 같이 제 1의 화소전극(13)과 주사신호선(10)간의 거리 d1 은, 주사신호선 폭 WS 보다도 작게 되도록 배치되어 있다.
상기 주사신호선과 제 1의 화소전극위에는 제 1의 절연막으로서, 막속의 단위체적당의 Si-H 결합수가 2×1021∼1×1022cm-3의 범위인 SiN 막(21)이 플라즈마 CVD 법에 의해서 형성되어 있다.
여기서, 제 1의 화소전극위의 게이트 SiN 막(21)은, 제 1의 화소전극의 면적의 적어도 50%이상 100% 이하의 면적에서 개공, 제거되어 있다. 또, SiN 막(21)의 개공부분의 끝은 테이퍼 형상으로 가공되어 있으며, 기판면을 기준으로한 테이퍼부분의 각도는 15°∼30°로 되어 있다. 또, 상기 주사신호선의 위쪽에는 SiN 막을 개재해서 비결정성 Si(a-Si) 막(30)과 n 형불순물을 도프한 n 형의 비결정성 Si(n 형 a-Si) 막(31)이 형성되고, 상기 n 형의 비결정성 Si(a-Si) 막(31)에는 Al-Si 합금으로 이루어진 소스전극(15)와 드레인전극을 겸하는 영상신호선(14)가 접속되어, TFT를 구성하고 있다. 영상신호선(14)는, 주사신호선(10)에 교차하도록 배치되고, 소스전극(15)의 한쪽끝은 상기 제 1의 화소전극에 접속되어 있다. 여기서, 영상신호선(14)와 제 1의 화소전극(13)간의 거리 d2 는 영상신호선(14)의 폭 wd 보다도 작게 되도록 배치되어 있다.
또, 상기 제 1의 화소전극(13)에는, 제 2의 화소전극(16)이 접속되고, 제 2의 화소전극(16)의 일부는, 상기 주사신호선(10)의 위쪽에 뻗어 있고 부가용량 cadd를 구성하고 있다. 또, 이상의 구조전체를 보호막(22)로 피복하고 있다.
상기의 실시예에서는, 먼저 제 1의 화소전극(13)을 주사신호선(10)과 동일평면에 형성하므로서, 제 1의 화소전극(13)과 영상신호선(14)를 게이트 SiN 막(21)에 의해서분리하였으므로, 제 1의 화소전극(13)과 영상신호선(14)간에서의 쇼트불량을 저감할 수 있다.
또, 이런일로해서 제 1의 화소전극(13)과 영상신호선(14)간의 거리를 맞추어 정밀도 한계점까지 축소할 수 있으므로 제 1의 화소전극(13)의 폭을 확대할 수 있어 개구율이 향상한다.
다음에 제 1의 화소전극(13)에 접속한 제 2의 화소전극(16)과 주사신호선(10)과 이들에 끼워유지된 Al2O3막(20) 및 게이트 SiN 막(21)에 의해 부가용량을 구성하였으므로, 상기 개구율을 향상할 수 있는 효과와 동시에, 2층의 절연막으로 구성되는 고신뢰의 부가용량을 부여할 수 있어, 부가용량부분에서의 쇼트불량을 저감할 수 있다. 또, 주사신호선(10)을 Al2O3막(21)으로 피복하고, 주사신호선(10)과 제 1의 화소전극(13)을 절연분리하므로서 주사신호선(10)과 제 1의 화소전극(13)간의 거리를 맞추어 정밀도 한계점까지 축소 할 수 있으므로 제 1의 화소전극(13)의 폭을 확대할 수 있어 개구율이 향상한다.
다음에, 제 1의 화소전극(13)위의 SiN 막(20)의 50%이상을 제거하므로서 제 1의 화소전극(13)위의 절연막은 보호막(22)뿐만되므로, 종래와 같이 화소전극위가 절연막과 보호막의 2중구조가 되어, 막이 두껍게 되므로서 액정표시전압이 저하하는 것을 방지할 수 있다. 또, 이때 SiN 막(20)의 제거부분의 면적은 당연히, 제 1의 화소전극(13)의 면적의 100%를 초과하지 않도록할 필요가 있다.
또한, SiN 막은 제 1의 화소전극의 위에서 개공하므로서, SiN 막을 개공하였을때에 밑바탕의 유리기판이 깎이는 것을 방지할 수 있다. 밑바탕의 유리기판이 깎이면 제 1의 화소전극의 패턴끝부분에서의 단차가 크게되고, 나중에 형성하는 소스전극(15)등의 단절이 발생하기 쉽게되므로, SiN 막은 제 1의 화소전극의 위에서 개공하는 것이 필요하다. 또, SiN 막의 개공부의 끝은 테이퍼형상으로 가공하므로서, 소스전극(15)등의 단절을 방지할 수 있다. 특히, 수평면으로부터의 경사각도를 45°이하로하면 전극의 단절은 거의 완전하게 방지할 수 있다.
제4도, 제5도는 본 발명의 제 2의 실시예의 단면도 및 평면도이다. 본 실시예는, 부가용량을 구성하는 하부전극으로서 주사신호선(10)과는 별개로 형성한 제 3의 배선전극(11)을 사용하였을 경우의 실시예이다. 본 실시예에서는 제 1의 화소전극(13)이 제 3의 배선전극(11)을 사이에 두도록 배치된 2개의 전극으로 이루어지고, 이들 2개의 전극을 접속하는 제 2의 화소전극과 상기 제 3의 배선전극에 의해 부가용량을 구성하고 있는 점에 특징이 있다. 이와 같은 구조를 채택하므로서, 제 1의 실시예와 마찬가지로 영상신호전극과 제 2의 화소전극을 절연분리하면서, 2층의 절연막을 가진 고신뢰의 부가용량을 구성할 수 있다. 또, 상기 제 2의 화소전극과 제 1의 화소전극은 제 2의 화소전극에 형성한 볼록부분에서 접속하고 있다.
이 제 2의 화소전극에 형성한 볼록부는, 용이하게 레이저비임등의 수단에 의해 절단할 수 있으므로, 후술하는 바와 같이, 결함화소의 수정이 가능하게 된다.
또, 제 1의 실시예에서도 마찬가지였으나, 제5도중에 표시한 바와 같이, 영상신호선과 제 1의 화소전극간의 거리 d2 보다도 영상 신호선과 제 2의 화소전극간의 거리 d3을 크게하였으므로, 영상신호선과 제 2의 화소전극간의 쇼트불량이 발생하였을때도 이 부분을 후술하는 바와 같이 레이저비임등의 수단에 의해 절단할 수 있으므로, 결함화소의 수정이 가능하게 된다. 제 1의 화소전극과 영상신호선간은 SiN 막에 의해 절연분리되어 있으므로 이들의 사이에서의 쇼트는 원리적으로 발생하는 일은 없다. 따라서, 이런 일로해서, 사실상영상신호선과 화소전극간에서의 쇼트불량은 거의 전무하게 할 수 있다.
또, 제 2의 화소전극에 형성한 오목부분은 인접하는 2개의 영상신호선중 액정배향막은 러빙할때에 하류쪽으로 되도록 배치하였다. 도면중의 화살표시(DIRLB)는 러빙의 방향을 표시하고 있다. 이런 일로해서, 제 2의 화소전극의 러빙방향 하류쪽에 발생하는 러빙불균일이화소전극상에는 발생하지 않기 때문에 화상특성에 영향이 없도록 할 수 있다.
제6도는 본 발명의 제 3의 실시예의 평면도이다. 본 실시예의 단면구조는 제2도와 마찬가지이다. 본 실시예는 제 1의 화소전극에 2개의 TFT 가 접속되어 있는 것, 제 2의 화소전극과 제 1의 화소전극은 제 2의 화소전극에 형성한 볼록부분에서 접속한 것, 및 제 1의 화소전극에 형성한 SiN 막의 개공부 TH는장변(長邊)이 영상신호선과 평행이 되도록 배치된 대략 직 4각형의 형상으로 되어있는 점에 특징이 있다.
본 실시예에서는, TFT를 복수개 배설하므로서 TFT의 동작불량에 대해서 용장성을 가지게할 수 있는 것은 말할필요도 없으나, 그것뿐만이 아니고, TFT를 복수개 배설하는 동시에, 제 2의 화소전극에 볼록부분을 형성하여 절단가능하게 하므로서 부가용량부분에서 쇼트불량이 발생하였을때에, 제 2의 화소전극에 형성한 볼록부분에서 부가용량을 절단하는 동시에, TFT의 1개를 절단하므로서 결함화소를 구제할 수 있게 된다. 그 상세는 후술한다. 또, SiN 막의 개공부 TH를 장변이 영상 신호선과 평행이 되도록 배치된 대략 직4각형의 형상으로 하므로서, 반도체막(30), (31)의 에칭잔류에 의한 인접하는 영상신호선간에서의 쇼트를 방지할 수 있다. 즉, 감광성내식막패턴의 불량등에 의해서, 인접하는 2개의 영상신호간에 걸치도록 반도체막(30), (31)이 잔류하면 반도체막을 개재해서 영상신호간이 쇼트하나, 본 실시예의 구조에 의하면, SiN 막을 개공할때에, SiN 막위에 존재하는 반도체막은 에칭제거되므로, 개공부 TH에 의해서 배선간 쇼트를 야기한 반도체막은 분리되어, 배선간쇼트는 자동적으로 해소된다. 따라서, 개공부 TH를 장변이 제 2의 배선과 평행으로 배치한 직 4각형 형상으로 하므로서, 화소전극내의 어느 위치에서 반도체막의 남은 것이 발생하여도 배선간 쇼트는 일어나지 않도록 할 수 있다.
제7도는 본 발명의 제 4의 실시예의 평면도이다. 본 실시예의 단면구조는 제2도와 마찬가지이다. 실시예에서는, 영상신호선이, 주사신호선과의 교차부분에 있어서 분기되어 있고, 또, 분기부분에서의 배선의 폭 W2와 배선간 공간의 폭 S2의 층합은, 분기부분이외에서의 배선 폭 W1에 동등하게 되어있다. 이에 의해서, 배선교차부분에서의 배선간 쇼트불량을, 쇼트한쪽의 분기배선을 레이저등에 의해 절단하므로서 구제할 수 있다. 또, 분기부분이외의 배선폭 W1을 확대하므로서, 이 부분에서의 단선불량을 저감할 수 있다. 종래의 기술에서는, 배선폭을 확대하면 화소전극과의 쇼트를 방지하기 위하여 화소전극의 폭을 축소하지않을 수 없으므로 개구율이 저하해버린다고 하는 문제가 있었다. 본 실시예에서는, 영상신호선과 제 1의 화소전극을 SiN 막에 의해 절연분리하므로서, 영상신호선과 제 1의 화소전극간의 거리를 축소할 수 있기 때문에, 화소전극의 폭을 축소하는 일없이 배선폭을 확대할 수 있다. 따라서, 본 실시예에서는, 개구율의 저하를 조래하는 일없이 단선불량을 저감할 수 있다.
제8도는 본 발명 및 종래의 기술에 있어서의 영상신호선폭과영상신호선의 단선 수율 및 개구율의 관계를 비교한 도면이다. 영상신호선폭을 넓게 하면 개구율은 저하, 단선수율을 향상한다. 즉 개구율의 저하와 단선수율은 트래이드오프의 관계에 있다. 같은 배선폭으로 비교하면, 본 발명에서는 종래의 기술에 비교해서 약 10%개구율이 향상하는 것을 알 수 있다. 또, 예를 들면 개구율 34%(도면중의 횡선)에서 비교하면, 본 발명에서는 종래의 기술에 비교해서 배선폭을 8㎛정도 확대할 수 있으므로 약 15%단선수율이 향상하는 것을 알 수 있다. 이상의 효과는 영상신호선과 화소전극간의 거리를 축소할 수 있는 것에 의한다. 이로 인한 여유분을 화소전극폭의 확대에 충당하는지 영상신호선폭의 확대에 충당하는지에 따라서, 개구율 또는 단선수율의 향상을 선택할 수 있다. 본 발명의 효과는 이상 설명한 바에 의해 명백하다.
제9도는 본 발명의 제 5의 실시예를 설명하기 위한 평면도이다. 도면중의 D1∼D5는 쇼트불량개소를 표시한다. 또 LCUT1∼LCUT4는 레이저에 의한 절단을 표시한다. 먼저, 부가용량부분에서 주사신호선과 제 2의 화소전극간에서 쇼트가 발생하였을 경우 (D1)에는, LCUT1에서 표시한 부분을 절단하여 제 2의 화소전극을 제 1의 화소전극으로부터 분리한다. 이대로는 당해화소에는 부가용량이 없기 때문에 전압유지특성이 저하하거나, TFT의 게이트소스간의 기생용량에 기인하는 게이트펄스의 일어서기, 내리서기때의 소스전압의 변동이 크게되어, 정상적으로 동작하지 않게 된다. 이 때문에, LCUT4에서 표시한 부분을 절단하여 TFT를 1개 분리하므로서, 게이트소스간의 기생용량과 TFT의 오프전류를 감소하므로서, 당해 화소를 정상동작시키는 것이 가능하게 된다. 다음에, 부가용량부의 제 2의 화소전극과 영상신호선간에서 쇼트가 발생하였을 경우(D2)는, LCUT2로 표시한 부분을 절단하므로서 쇼트를 해소할 수 있다. 이를 실시하기 위해서는, 특히 제 2의 화소전극과 영상신호선간의 거리를 크게한 본 발명의 구조가 필요하다. 다음에, 주사신호선과 영상신호선간에서 쇼트가 발생하였을 경우(D3)에는, LCUT3으로 표시한 2개소를 절단하므로서, 단선을 발생시키는 일없이 쇼트불량을 해소할 수 있다. 최후에, 2개의 TFT중의 1개가 쇼트불량을 발생하였을 경우(D4, D5)에는, LCUT4로 표시한 2개소를 절단하고, 당해 TFT를 분리하므로서 쇼트불량을 해소할 수 있다.
이상과 같이, 본 발명의 구조 및 방법에 의하면, 발생할 수 있는 거의 모든 쇼트불량을 수정할 수 있게되므로, 제조수율을 비약적으로 향상시키는 것이 가능하게 된다.
다음에, 본 발명의 제 1의 실시예의 제조공정을 제10도∼제16도를 사용해서 설명한다.
먼저 제10도에 표시한 바와 같이, 유리기판위에 스패터링법에 의해 Al막을 300㎚퇴적해서, 주지의 사진평판법에 의해 소정의 형상으로 패터닝하여 주사신호선(10)을 얻는다. 여기서, 주사신호선(10)의 재료로서는 Al에 한정하지 않고 Al-Si, Al-Pd 등의 합금막, Ta, Ta-Mo, Ta-W 등의 Ta를 함유하는 금속막 또는 이들의 금속막을 적층한 복합막이라도 된다.
다음에, 제11도에 표시한 바와 같이, 양극산화법에 의해 주사신호선(10)의 표면 및 측면에 Al2O3막(20)을 형성한다. 이때 주사신호선(10)으로서 Ta를 사용하면, 당연히 Al2O3막 대신에 Ta2O5막이 생긴다.
다음에 제12도에 표시한 바와 같이, 스패터링법에 의해 ITO 막을 100㎚ 퇴적해서, 주지의 산진평판법에 의해 소정의 형상으로 패터닝하여 제 1의 화소전극(13)을 얻는다. 여기서, 제 1의 화소전극(13)의 형상은 Al2O3막(20)을 형성한 후에 행하는 것이 본 실시예의 특징이다. 이와 같이 하므로서, 제 1의 화소전극(13) 형성시에, 패터닝의 불량에 의해 제 1의 화소전극(13)이 주사신호선(10)상에 잔류하더라도, Al2O3 막(20)에 의해서 절연되기 때문에 쇼트는 되지않는다.
만일, 이공정을 반대로하면 패터닝의 불량이 발생하였을때에는 양전극간의 쇼트가 발생할 가능성이 있다.
계속해서 제13도에 표시한 바와 같이, 플라즈마 CVD법에 의해 SiN막(20), a-Si막(30)과 n 형 a-Si 막을 연속해서 형성하고, a-Si 막(30)과 n 형 a-Si 막을 주지의 사진평판법에 의해 소정의 형상으로 패터닝하고, 계속해서 제 1의 화소전극(13)위의 SiN 막(20)의 일부를 제거한다. 이때, 제15도, 제16도에 표시한 바와 같이 SiN 막을 가공하기 위한 감광성내식막패턴의 끝을 따라서 a-Si 막(30)의 패턴을 남겨두고, 에칭하므로서, a-Si 막과 SiN 막의 에칭레이트의 차이로부터 SiN 막의 개공끝을 테이퍼형상으로 가공할 수 있다. 또, SiN 막(20)을 형성하기 위하여, 전자사이클로트론공명을 이용한 마이크로파플라즈마 CVD법을 사용하면, 상온 근처의 형성온도에서도 양질의 SiN 막을 형성할 수 있으므로 ITO 막위에서도 보얗게 흐리거나, 투시불량을 발생하는 일없이 TFT의 게이트절연막으로서도 적용할 수 있게되는 양질의 SiN막을 형성할 수 있다.
다음에 제14도에 표시한 바와 같이, 스패터링법에 의해 Al-Si 막을 400㎚형성하여 소정의 형상으로 패터닝해서 영상신호선(14), 소스전극(15) 및 제 2의 화소전극(16)을 형성하고, 다음에, 소스전극과 영상신호선을 마이크로해서 TFT의 채널부의 n 형 a-Si 막을 에칭하고, 최후에 보호막으로서 플라즈마 CVD에 의해 SiN막을 800㎚ 형성해서 박막반도체장치가 완성한다.
제17도, 제18도, 제19도는 본 발명의 제 7의 실시예의 설명도이다.
제17도는 본 발명의 박막반도체장치전체의 모식도이다. TFT액티브매트릭스부(92)는 제1도∼제7도에서 설명한 바와 같은 구조의 화소가 배열형상으로 배열되어 있다. 주사신호선쪽 접속단자(90)은, TFT액티브매트릭스부 내부의 주사신호선(10)이 접속되어 TFT의 게이트에 신호를 공급하기 위한 단자이고, 영상신호선쪽 접속단자(91)에는 영상신호선(14)가 접속되고, 이것은 화소전극에 영상신호선(14)로부터의 신호를 공급하기 위한 단자이다.
제18도, 제19도는 1개의 주사신호선쪽 접속단자(90)의 단면 및 평면도이다.
주사신호선쪽 접속단자(90)에서는, 주사신호선(10)은, Cr 또는 Ta 로 이루어진 인출단자(132)에 접속되고, 이들을 덮게하는 ITO로 이루어진 단자부호막(131)이 형성되어 있다. 본 실시예의 특징은, 단자부보호막(131)은, 주사신호선(10)을 피복하는 Al2O3막의 위까지 뻗어 있고, 단자부보호막(131)의 폭은 주사신호선(10)의 폭보다도 넓게 되어 있는데 있다. 이와같이해서 Al2O3막으로 피복되어 있지 않는 주사신호선(10)을 ITO막으로 보호하므로서, ITO를 패터닝할때에 ITO의 에칭액에 주사신호선(10)이 맞히지 않도록 할 수 있으므로, ITO의 에칭액에 의해 주사신호선(10)이 부식하는 일이없이, 신뢰성이 높은 접속단자가 얻어진다.
또, 제20도에 표시한 바와 같이 인출단자(132)는 주사신호선(10)의 위쪽에 형성하여도 된다.
본 발명의 박막반도체장치를 사용해서 구성한 액정표시장치의 단면모식도를 제21도에 표시한다.
액정층(506)을 기준으로 하부의 유리기판(1)위에는, 주사신호선(10)과 영상신호선(14)가 매트릭스형상으로 형성되고, 그 교차점근방에 TFT(502)가 형성되어, ITO로 이루어진 제 1의 화소전극(13)을 구동한다. 액정층(506)을 사이에 두고 대향하는 대향유리기판(508)위에는 ITO로 이루어진 대향전극(510) 및 컬러필터(507), 컬러필터보호막(511), 차광용 블랙매트릭스패턴을 형성하는 차광막(512)가 형성되어 있다. 제21도의 중앙부는 1화소부분의 단면을, 좌측은 1쌍의 유리기판(1), (508)의 좌측가장자리부분에서 외부인출단자의 존재하는 부분의 단면을, 우측은 1쌍의 유리기판(1), (508)의 우측가장자리부분에서 외부인출단자가 존재하지 않는
부분의 단면을 표시하고 있다. 제21도의 좌측, 우측의 각각에 표시한 실재(SL)는 액정층(506)을 봉지하도록 구성되어 있으며, 액정봉입구(도시생략)를 제외한 유리기판(1), (508)의 가장자리 전체를 따라서 형성되어 있다. 실제는 예를 들면 에폭시수지로 형성되어 있다. 대향유리기판(508)쪽의 대향전극(510)은 적어도 1개소에 있어서, 은페이스재(SIL)에 의해서 유리기판(1)에 형성된 외부인출배선에 접속되어 있다. 이 외부접속배선은 주사신호선(10), (소스전극(15), 영상신호선(14)의 각각이 동일 제조공정에서 형성된다. 배향막(ORI1), (ORI2) 화소전극(13), 보호막(23), 컬러필터보호막(511), 게이트 SiN 막(21)의 각각의 층은 실재(SL)의 안쪽에 형성된다. 편광판(505)는 각각 1쌍의 유리기판(1), (508)의 바깥쪽의 표면에 형성되어 있다.
액정층(506)은 액정분자의 방향을 설정하는 하부배향막(ORI1)과 상부배향막(ORI2)사이에 봉입되어, 실재(SL)에 의해서 실되어 있다. 하부배향막(ORI1)은 유리기판(1)쪽의 보호막(23)의 상부에 형성된다. 대향유리기판(508)의 안쪽의 표면에는, 차광막(512), 컬러필터(507), 컬러필터(511), 대향전극(510) 및 상부배향막(ORI2)가 순차적으로 적층해서 형성되어 있다. 이 액정표시장치는 유리기판(1)쪽과 대향유리기판(508)쪽의 층을 따로따로 형성하고, 그후 상하유리기판(1), (508)을 맞포개고, 양자간에 액정(506)을 봉입하므로서 조립된다.
백라이트 BL로부터의 광의 투과를 화소전극(13)부분에서 조절하므로서 TFT구동형의 컬러액정 표시장치가 구성된다.
제22도는 유리기판쪽의 화소배열의 평면도이다. 각화소는 주사신호전극(10) 뻗어있는 방향과 동일열방향에 복수배치되고, 화소열 X1, X2, X3, ...... 의 각각을 구성하고 있다. 각화소열 X1, X2, X3, ....의 각각의 화소는 박막트랜지스터(TFT 1), (TFT 2) 및 화소전극(13)의 배치위치를 동일하게 구성하고 있다. 영상신호전극(14)는 주사신호전극(10)과 교차하도록 배치되어 각화소열중의 1개의 화소에 접속되어 있다.
제23도는 표시장치전체의 등가회로를 표시한다. X1G, X1+1G, ......는 녹색필터 G가 형성되는 화소에 접속된 영상신호선이다. 마찬가지로, X1B, X1+1B.......는 청색필터 B가, X1R, X1+1R......는 적색필터 R가 형성되는 화소에 접속되는 영상신호선이다. Y1, Y1+1.....은 제20도에 표시한 화소열 X1, X2.....를 선택하는 주사신호선(10)이며, 이들의 주사신호선(10)은 수직주사회로(V)에 접속되어 있다. 영상신호선은, 교호로 상부쪽 영상신호구동회로(He)와 하부쪽영상신호구동회로(Ho)에 접속되어 있다.
(SUP)는 1개의 전압원으로부터 복수의 분압된 안정화된 전압원을 얻기위한 전원회로나 호스트(상위연산처리장치)로부터의 CRT(음극선관)용의 정보를 액정표시 패널용의 정보에 변환하는 회로를 포함한 회로이다.
이상 설명한 바와 같이, 본 발명에 의하면 화소전극과 인접하는 배선전극을 절연막에 의해 분리하면서 고신뢰의 부가 용량을 부여할 수 있으므로, 쇼트불량이 적은 박막반도체장치를 실현하는 것이 가능하게 된다. 또, 개구율을 저하시키는 일없이 단선불량이 적고, 또한 쇼트불량에 대해서 수정가능한 구조를 가지는 박막반도체장치를 실현할 수 있다. 또, 발생할 수 있는 모든 쇼트불량을 수정 가능한 구조를 가진 박막반도체장치를 실현할 수 있으므로, 본 발명의 박막반도체장치를 사용해서 화상표시장치를 구성하므로서, 사실상 완전무결함의 표시장치를 실현할 수 있어, 양호한 제조수율을 얻을 수 있다.

Claims (24)

  1. 표면에 전극을 가진 제 1 및 제 2의 기판과, 상기 제 1의 기판과 제 2의 기판사이에 끼워유지된 액정층을 가지는 액티브매트릭스 방식의 액정표시장치에 있어서,
    상기 제 1 또는 제 2의 기판의 한쪽의 기관은 투명절연기판이고,
    상기 투명절연기관위에는,
    소정의 간격으로 서로 평행하게 배치한 복수의 주사신호전극과,
    상기 주사신호전극사이에, 상기주사신호전극과 동일한 층에 배치한 투명도전체로 이루어진 복수의 제 1의 화소전극과,
    일부가 상기 제 1의 화소전극과 접속하고 있고, 절연막을 개재하여 상기 주사신호전극위에 배치한 제 2의 화소전극과,
    상기 제 1의 화소전극, 상기 절연층 및 상기 제 2의 화소전극위에 보호용절연막을 형성한 것을 특징으로 하는 액정표시장치.
  2. 표면에 전극을 가진 제 1 및 제 2의 기판과, 상기 제 1의 기판과 제 2의 기판사이에 끼워유지된 액정층을 가지는 액티브매트릭스방식의 액정표시장치에 있어서,
    상기 제 1 또는 제 2의 기판의 적어도 한 쪽의 기판은, 투명절연기판이고,
    상기 투명절연기판위에는,
    소정의 간격으로 서로 평행하게 배치한 복수의 주사신호선극과,
    상기 주사신호전극사이에, 상기 주사신호전극과 동일한 층에, 상기 주사신호전극과 평행하게 형성한 공통전극과,
    상기 주사신호전극과 공통전극사이에, 상기 주사신호전극 및 상기 공통전극과 동일한 층에 배치된 투명도전체로 이루어진 복수의 제 1의 화소전극과,
    일부가 상기 공통전극을 개재해서 인접한 2개의 제 1의 화소전극과 각각 접속하고 있고, 절연막을 개재하여 상기 공통전극위에 배치한 제 2의 화소선극과, 상기 제 1의 화소전극, 상기 절연층 및 상기 제 2의 화소전극위에 보호절연막을 형성한 것을 특징으로 하는 액정표시장치.
  3. 제 1항에 있어서,
    상기 절연막은 2종류의 절연막으로 구성되는 것을 특징으로 하는 액정표시장치.
  4. 제 2항에 있어서,
    상기 절연막은 2종류의 절연막으로 구성되는 것을 특징으로 하는 액정표시장치.
  5. 제 1항에 있어서,
    상기 제 1의 화소전극과 상기 영상신호전극은 절연층에 의해서 절연분리되는 것을 특징으로 하는 액정표시장치.
  6. 제 2항에 있어서.
    상기 제 1의 화소전극과 상기 영상신호전극은 절연층에 의해서 절연분리되는 것을 특징으로 하는 액정표시장치.
  7. 투명절연기판위에,
    주사신호전극을 형성하는 공정과,
    기 주사신호선 전극과 동일한 층에 투명도체로 이루어진 제 1의 화소전극을 형성하는 공정과,
    적어도 상기 주사신호전극표면 및 제 1의 화소전극표면의 일부에 절연막을 형성하는 공정과,
    상기 주사신호전극위에 소정의 형상의 반도체막을 형성하는 공정과,
    영상신호전극 및 상기 반도체막과 제 1의 화소전극을 접속하는 소스전극과 제 2의 화소전극을 형성하는 공정과,
    보호절연막을 형성하는 공정을 가지는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 투명절연기판위에,
    주사신호전극과 공통전극을 동일한 층에 형성하는 공정과,
    상기 주사신호전극 및 상기 공통전극과 동일한 층에 투명도체로 이루어진 제 1의 화소전극을 형성하는 공정과,
    적어도 상기 주사신호전극표면, 공통전극표면 및 제 1의 화소전극표면의 일부에 절연막을 형성하는 공정과,
    상기 주사신호전극위에 소정의 형상의 반도체막을 형성하는 공정과,
    영상신호전극 및 상기 반도체막과 제 1의 화소전극을 접속하는 소스전극과 제 2의 화소전극을 형성하는 공정과,
    보호절연막을 형성하는 공정을 기지는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 7항에 있어서.
    상기 절연막을 형성하는 공정은, 제 1의 절연막울 형성하는 공정과, 제 2의 절연막을 형성하는 공정 및 절연막을 소정의 형상으로 패터닝하는 공정으로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 8항에 있어서,
    상기 절연막을 형성하는 공정은, 제 1의 절연막을 형성하는 공정과, 제 2의 절연막을 형성하는 공정 및 절연막을 소정의 형상으로 패터닝하는 공정으로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 7항에 있어서,
    상기 투명절연기판위의 불필요한 부분을 레이저광 등의 수속된 비임에 의해 절단하고, 절단된 장소의 양쪽을 전기적으로 분리하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 8항에 있어서,
    상기 투명절연기판위의 불필요한 부분을 레이저광 등의 수속된 비임에 의해 절단하고, 절단된 장소의 양쪽을 전기적으로 분리하는 공정을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 투명절연기판과, 이 투명절연기판상에 형성한 복수의 주사신호선과, 이들 복수의 주사신호선에 교차하도록 헝성한 븍수의 영상신호선과, 이들의 교차점에 대응하여 형성한 복수의 박막트랜지스터와, 상기 복수의 주사신호선의 일부와 상기 복수의 박막트랜지스터의 게이트영역에 접속한 복수의 게이트전극과, 상기 복수의 영상신호선의 일부와 상기 복수의 박막트랜지스터의 드레인영역에 접속한 복수의 드레인전극과, 상기 복수의 주사신호선 및 게이트전극의 표면 및 측면에 형성한 절연막과, 상기 복수의 박막트랜지스터의 소스영역에 접속되고 투명도전막으로 구성되는 복수의 화소전극과, 상기 복수의 화소전극에 접속되는 복수의 용량전극을 가지는 액정표시장치로서,
    상기 복수의 용량전극과 상기 주사신호선과 제 1 및 제 2절연막에 의해 부가용량을 형성하는 것을 특징으로 하는 액정표시장치.
  14. 제 13항에 있어서,
    상기 주사신호배선은, Al, Ta 또는 이들의 금속원소를 성분으로서 함유하는 합금막 또는 이들의 금속의 자기산화막을 복수적층한 복합막인 것을 특징으로 하는 액정표시장치.
  15. 제 13항에 있어서,
    상기 화소전극에 형성된 개구부의 단부는 적어도 그 일부가 절연막의 막압력에 연속적으로 변화하는 테이퍼형상으로 가공되어 있는 것을 특징으로 하는 액정표시장치.
  16. 제 13항에 있어서,
    상기 절연막은 2층구조의 절연막인 것을 특징으로 하는 액정표시장치.
  17. 제 13항에 있어서,
    상기 복수의 화소전극과 상기 복수의 영상신호선을 다른 층에 배치한 것을 특징으로 하는 액정표시장치.
  18. 투명절연기판과, 이 투명절연기판위에 형성한 복수의 수사신호선과, 이들 복수의 주사신호선에 교차하도록 형성한 복수의 영상신호선과, 상기 주사신호전극의 사이에, 상기 주사신호전극과 평행하게 형성한 공통전극과, 상기 주사신호선과 상기 영상신호선의 교점에 대응하여 형성한 복수의 박막트랜지스터와 상기 복수의 주사신호선의 일부와 상기 복수의 박막트랜지스터의 게이트영역에 접속되는 복수의 게이트전극과, 상기 복수의 영상신호선의 일부와 상기 복수의 박막트랜지스터의 드레인영역에 접속되는 복수의 드레인 전극과, 상기 공통전극위의 일부에 형성한 절연막과, 상기 복수의 박막트랜지스터의 소스 영역에 접속되고 투명도전막으로 구성되는 복수의 화소전극과, 상기 복수의 화소전극에 접속되는 복수의 용량전극을 가지는 액정표시장치로서,
    상기 복수의 용량전극과 상기 공통전극과 상기 절연막에 의해 부가용량을 형성한 것을 특징으로 하는 액정표시장치.
  19. 제 18항에 있어서,
    상기 주사신호배선은 Al, Ta 또는 이들의 금속원소를 성분으로서 함유하는 합금막 또는 이들의 금속의 자기산화막을 복수적층한 복합막인 것을 특징으로 하는 액정표시장치.
  20. 제 18항에 있어서,
    상기 절연막은, 2층구조의 절연막인 것을 특징으로 하는 액정표시장치.
  21. 제 20항에 있어서,
    상기 2층구조의 절연막의 어느 하나는, 막중에 단위면적당 Si-H 결합수가 2×1021cm-3이상 1×1022cm-3이하인 것을 특징으로 하는 액정표시장치.
  22. 제 20항에 있어서,
    상기 2층구조의 절연막의 막중의 단위체적당 N-H결합수에 대한 Si-H결합수의 비가 0.4 이하의 질화실리콘막에 의해 구성된 것을 특징으로 하는 액정표시장치.
  23. 제 16항에 있어서,
    상기 2층구조의 절연막의 어느 하나는, 막중에 단위면적당의 Si-H결합수가 2×1021cm-3∼1×1022cm-3인 것을 특징으로 하는 액정표시장치.
  24. 제 16항에 있어서,
    상기 2층구조의 절연막의 어느 하나의 막층의 단위체적당 N-H결합수에 대한 Si-H결합수의 비가 0.4 이하인 질화실리콘막에 의해 구성된 것을 특징으로 하는 하는 액정표시장치.
KR1019920016506A 1991-09-11 1992-09-09 액정표시장치 및 그 제조방법 KR100282681B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3231495A JPH0572553A (ja) 1991-09-11 1991-09-11 液晶表示装置およびその製造方法
JP91-231495 1991-09-11

Publications (2)

Publication Number Publication Date
KR930006483A KR930006483A (ko) 1993-04-21
KR100282681B1 true KR100282681B1 (ko) 2001-02-15

Family

ID=16924389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920016506A KR100282681B1 (ko) 1991-09-11 1992-09-09 액정표시장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5623350A (ko)
JP (1) JPH0572553A (ko)
KR (1) KR100282681B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07281211A (ja) * 1994-04-11 1995-10-27 Furontetsuku:Kk 電気光学素子
JPH0990421A (ja) * 1995-09-27 1997-04-04 Sharp Corp 液晶表示装置およびその製造方法
US5831283A (en) 1995-11-30 1998-11-03 International Business Machines Corporation Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
KR100247493B1 (ko) 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
US6256076B1 (en) 1997-03-19 2001-07-03 Samsung Electronics Co., Ltd. Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof
US5808706A (en) * 1997-03-19 1998-09-15 Samsung Electronics Co., Ltd. Thin-film transistor liquid crystal display devices having cross-coupled storage capacitors
KR20000002802A (ko) * 1998-06-23 2000-01-15 김영환 액정 표시 장치
KR100737633B1 (ko) * 2001-05-17 2007-07-10 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치
JP4498043B2 (ja) * 2004-07-20 2010-07-07 シャープ株式会社 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法
CN107045235A (zh) 2010-02-26 2017-08-15 株式会社半导体能源研究所 液晶显示装置
JP2017015776A (ja) * 2015-06-26 2017-01-19 日本精機株式会社 スクリーン装置及びヘッドアップディスプレイ装置
CN110993644A (zh) * 2019-11-06 2020-04-10 深圳市华星光电半导体显示技术有限公司 Oled显示面板及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032531A (en) * 1988-07-08 1991-07-16 Hitachi, Ltd. Method of manufacturing active matrix panel

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599962A (ja) * 1982-07-08 1984-01-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPS5933874A (ja) * 1982-08-19 1984-02-23 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲ−ト型電界効果トランジスタの製法
JPS62269120A (ja) * 1986-05-16 1987-11-21 Matsushita Electric Ind Co Ltd アクテイブマトリクス基板
JPS635380A (ja) * 1986-06-25 1988-01-11 株式会社日立製作所 平面デイスプレイ装置
JPS63186216A (ja) * 1987-01-28 1988-08-01 Nec Corp アクテイブマトリツクス液晶表示器
JPS6440817A (en) * 1987-08-06 1989-02-13 Asahi Glass Co Ltd Active matrix substrate
JPH01217325A (ja) * 1988-02-25 1989-08-30 Sharp Corp 液晶表示装置
JP2660532B2 (ja) * 1988-02-26 1997-10-08 株式会社日立製作所 液晶表示装置
JPH01219824A (ja) * 1988-02-29 1989-09-01 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板
JPH0814669B2 (ja) * 1988-04-20 1996-02-14 シャープ株式会社 マトリクス型表示装置
JP2664199B2 (ja) * 1988-04-27 1997-10-15 株式会社日立製作所 液晶ディスプレイパネルの製造方法
JPH01291217A (ja) * 1988-05-18 1989-11-22 Sharp Corp アクティブマトリクス基板
JPH0213928A (ja) * 1988-07-01 1990-01-18 Sharp Corp 薄膜トランジスタアレイ
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
JPH02149824A (ja) * 1988-11-30 1990-06-08 Nec Corp 薄膜トランジスタ
JPH02179615A (ja) * 1988-12-29 1990-07-12 Oki Electric Ind Co Ltd 液晶表示装置
EP0381428B1 (en) * 1989-01-31 1995-06-21 Sharp Kabushiki Kaisha Active matrix substrate and active matrix display display apparatus
JPH02228632A (ja) * 1989-03-01 1990-09-11 Seiko Instr Inc 電気光学装置及びその製造方法
JPH02245736A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 液晶表示装置およびその製造方法
JPH0334465A (ja) * 1989-06-30 1991-02-14 Hitachi Ltd 薄膜トランジスタおよびその製造方法並びに液晶ディスプレイ装置
JPH0381337A (ja) * 1989-08-25 1991-04-05 Matsushita Electric Ind Co Ltd 導電性高分子膜およびその製造方法
JP2616160B2 (ja) * 1990-06-25 1997-06-04 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
JPH0480722A (ja) * 1990-07-23 1992-03-13 Hitachi Ltd アクテイブマトリックス液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032531A (en) * 1988-07-08 1991-07-16 Hitachi, Ltd. Method of manufacturing active matrix panel

Also Published As

Publication number Publication date
KR930006483A (ko) 1993-04-21
US5623350A (en) 1997-04-22
JPH0572553A (ja) 1993-03-26

Similar Documents

Publication Publication Date Title
US5995175A (en) Liquid crystal display and a method for manufacturing the same
US5847780A (en) Liquid crystal display and a manufacturing method thereof
US6088072A (en) Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same
US6259200B1 (en) Active-matrix display apparatus
KR100326906B1 (ko) 면내스위칭형액정표시장치
JPH04194823A (ja) 液晶表示装置
KR19980072268A (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
JP2003307748A (ja) 液晶表示装置及びその製造方法
US5852482A (en) TFT array of liquid crystal display where dataline and source electrode projecting therefrom cross gate lines at only two points and repair method thereof
JPH10319431A (ja) 薄膜トランジスタアレイ基板
KR100282681B1 (ko) 액정표시장치 및 그 제조방법
US20040036815A1 (en) Liquid crystal display device
JP2006317867A (ja) 薄膜トランジスタ基板及び液晶表示パネル
JP2002116712A (ja) 表示装置および表示装置の製造方法
EP0709718A2 (en) Liquid crystal display apparatus and production method thereof
KR100482167B1 (ko) 액정표시장치및그제조방법
US6587161B1 (en) Liquid crystal display device and method for producing the same
JPH06208130A (ja) 液晶表示装置
JP3013818B2 (ja) 液晶表示装置およびその製造方法
JP2002090775A (ja) マトリクスアレイ基板
JPH09274202A (ja) 薄膜トランジスタアレイ基板
KR100282932B1 (ko) 박막장치
KR20020016311A (ko) 박막 트랜지스터의 액정표시소자
JPH11119259A (ja) アクティブマトリクス基板及びこれを用いた液晶表示装置
KR950004218B1 (ko) 매트릭스 어드레스 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee