JP2002116712A - 表示装置および表示装置の製造方法 - Google Patents
表示装置および表示装置の製造方法Info
- Publication number
- JP2002116712A JP2002116712A JP2000304852A JP2000304852A JP2002116712A JP 2002116712 A JP2002116712 A JP 2002116712A JP 2000304852 A JP2000304852 A JP 2000304852A JP 2000304852 A JP2000304852 A JP 2000304852A JP 2002116712 A JP2002116712 A JP 2002116712A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary capacitance
- scanning signal
- wiring
- display device
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
線との短絡および補助容量配線の開放を抑制すること
で、製造歩留りの向上を目的とする。 【解決手段】 絶縁性基板上に形成された走査信号配線
1と、前記走査信号配線1と絶縁膜を介して交差する映
像信号配線4と、前記走査信号配線1と前記映像信号配
線4とに囲まれた画素電極5と、前記走査信号配線1と
並行に配設された補助容量配線2とを備えた表示装置で
あって、前記補助容量配線2は、前記走査信号配線1の
間隙の略中央部および前記映像信号配線4との交差部に
おいて複数本配設され、かつ前記画素電極5の前記映像
信号配線4に沿う縁端部を覆う延長部7を備えたことを
特徴とする
Description
程における配線の短絡、断線防止に関するものであり、
とくに液晶表示装置に適用して好適なものである。
は、半導体薄膜などからなるスイッチ素子である薄膜ト
ランジスタ(Thin Film Transistor、以下TFTと称す
る)などが設けられた薄膜トランジスタアレイ基板(以
下、アレイ基板と称する)とカラーフィルタなどが形成
された対向基板とのあいだに液晶材料を挟持し、さらに
上下に偏光板などの偏光特性を持つフィルムを設置して
構成される。とくにTFTを用いたアクティブマトリク
ス型液晶表示装置の場合、画素電極と対向電極とのあい
だの液晶を介した画素容量に、映像信号回路から映像信
号配線を介して供給される電荷をTFTのスイッチング
作用を用いて蓄積し、前記画素電極と前記対向電極間の
液晶に所望の電圧を保持しつつ印加することにより表示
を行なう。
に形成される容量だけではTFTや液晶のリーク電流に
よる電圧降下や、走査信号配線や映像信号配線と画素電
極間の寄生容量などの影響により、画面内での輝度のム
ラやクロストークなどの表示不良が発生する場合が多
く、これらの問題を解決するために前記画素電極と対向
電極のあいだに形成される容量に並列に補助容量を形成
する方法が一般に用いられている。この補助容量を形成
する方法としては、走査信号配線と並行に設置した補助
容量配線に画素電極を絶縁膜を介して重ねることにより
形成する方法が一般的である。
晶表示装置を構成する画素の略一画素部分の平面図を示
したものであり、たとえば、特開平6−308533号
公報に開示されている。図11において、1はアレイ基
板上に形成した走査信号配線、2は前記走査信号配線1
と同一層の導電膜で形成した補助容量配線、3はアレイ
基板上のTFT、4はアレイ基板上に形成した映像信号
配線、5はアレイ基板上に形成した透明導電膜からなる
画素電極、6は対向基板に形成したブラックマトリク
ス、7は補助容量配線を延在させたアレイ基板上の遮光
膜である。なお、対向電極は対向基板上のほぼ全面に形
成されるため図では省略している。
容量配線2を画素電極5の端に沿って延在させることに
より、画素電極5との重なり面積を確保して充分な補助
容量を形成することができる。また、アレイ基板と対向
基板を重ね合せる際に左右の方向にズレが生じた場合で
も、前記補助容量配線を延在させた遮光膜7がアレイ基
板側の遮光体として機能するため、光漏れの発生を防止
することができる。
液晶表示装置として横方向電界方式を用いたアクティブ
マトリクス型液晶表示装置も実用化されている。図12
は横方向電界方式を用いた従来のアクティブマトリクス
型液晶表示装置を構成する画素の略一画素部分の平面図
を示したものであり、たとえば特開平7−261152
号公報に開示されているものである。図12において
は、図11と同じ構成部分については同一符号を付して
おり、詳細な説明は省略し、差異について説明する。図
12において21は画素電極、22はアレイ基板上に形
成した補助容量配線を延在させた対向電極である。
液晶表示装置では、補助容量配線2より延在させた遮光
膜が対向電極としても機能すること、および画素電極2
1に透明電極を用いずにTFTのソース/ドレイン電極
を延在させていること以外はほぼ図11に示したアクテ
ィブマトリクス型液晶表示装置の従来例と同様の構成で
ある。
のアクティブマトリクス型液晶表示装置においては、白
表示で視野角を変えた際に色が変化する問題が残る。こ
のため、図13に示すように画素電極21および対向電
極22を屈曲させ、視野角を変えた際の色変化を軽減さ
せる方法があり、たとえば特開平9−258269号公
報、特開平10−148826号公報に開示されてい
る。
おいて、歩留りの向上は製造コスト削減への効果が大き
く、重要な課題の一つとなっている。上述した従来の液
晶表示装置では、補助容量配線2が断線した場合、断線
した部分近くの補助容量配線の電位が変動するため、そ
の部分が線欠陥として視認される。また、補助容量配線
2もしくは補助容量配線2を延在させた遮光膜7または
対向電極22と走査信号配線1がパターン欠陥などによ
り短絡した場合には、ゲート信号が正常に供給されなく
なるためTFTのスイッチングが正常に行なえず、この
場合も線欠陥として視認される。いずれの場合の液晶表
示装置とも不良品となり、これらはアクティブマトリク
ス型液晶表示装置の歩留り低下の要因となっている。
対向電極22を屈曲させた横方向電界方式の液晶表示装
置では、電極の屈曲部分で液晶の分子の回転方向が反転
するディスクリネーションラインが発生し、白表示をし
た際この部分の透過率が小さくなるため、表示が暗くな
るという問題があり、画素形状を大きく変形させないた
めに一画素内で複数の屈曲部を設けたり、歩留りを改善
するために補助容量配線2を複数本設置した場合にはさ
らに表示が暗くなるという問題があった。
のであって、走査信号配線と補助容量配線との短絡およ
び補助容量配線の開放を抑制することで、製造歩留りの
向上を目的とするものである。
は、絶縁性基板上に形成された走査信号配線と、前記走
査信号配線と絶縁膜を介して交差する映像信号配線と、
前記走査信号配線と前記映像信号配線とに囲まれた画素
電極と、前記走査信号配線と並行に配設された補助容量
配線とを備えた表示装置であって、前記補助容量配線
は、前記走査信号配線の間隙の略中央部および前記映像
信号配線との交差部において複数本配設され、かつ前記
画素電極の前記映像信号配線に沿う縁端部を覆う延長部
を備えたことを特徴とするものである。
示装置において、前記走査信号配線と前記補助容量配線
とは、同一層の導電膜から形成されていることを特徴と
するものである。
示装置において、前記補助容量配線の延長部と前記走査
信号配線とは、少なくとも該補助容量配線と走査信号配
線との形成時に塗布する感光性樹脂膜のパターニングの
際に生じる前記補助容量配線の延長部と前記走査信号配
線とを短絡させる残膜または異物の最大寸法以上離した
ことを特徴とするものである。
のいずれかの表示装置において、前記複数本の補助容量
配線において、隣接する補助容量配線との距離を、少な
くとも該補助容量配線の形成時に塗布する感光性樹脂膜
のパターニングの際に生じる前記複数本の補助容量配線
を断線させる欠損または異物の最大寸法以上離したこと
を特徴とするものである。
のいずれかの表示装置において、前記補助容量配線の延
長部は、途中で切断されたフローティング部を含むこと
を特徴とするものである。
に形成された走査信号配線と、前記走査信号配線と絶縁
膜を介して交差する映像信号配線と、前記走査信号配線
と前記映像信号配線との交差部近傍に形成されたスイッ
チ素子の電極に接続された画素電極と、前記走査信号配
線と並行に配設され、かつ該走査信号配線と同一層の導
電膜で形成された補助容量配線と、前記補助容量配線に
接続され前記画素電極と並行に配設された対向電極とを
備え、前記画素電極と前記対向電極とのあいだに、前記
絶縁性基板に対して水平方向の電界を印加する表示装置
であって、前記補助容量配線は前記走査信号配線の間隙
の略中央部に配設され、かつ前記対向電極は前記補助容
量配線とは異なる層の導電膜で形成されたことを特徴と
するものである。
示装置において、前記補助容量配線は前記走査信号配線
の間隙の略中央部に複数本配設されたことを特徴とする
ものである。
示装置において、前記複数本の補助容量配線において、
隣接する補助容量配線との距離を、少なくとも該補助容
量配線の形成時に塗布する感光性樹脂膜のパターニング
の際に生じる前記複数本の補助容量配線を断線させる欠
損または異物の最大寸法以上離したことを特徴とするも
のである。
のいずれかの表示装置において、前記画素電極および前
記対向電極は1画素を形成する領域内において少なくと
も1箇所以上の屈曲部を有し、該屈曲部において少なく
とも1箇所以上の屈曲部と重なるように前記補助容量配
線を配設したことを特徴とするものである。
9のいずれかの表示装置において、前記対向電極は、対
向基板のブラックマトリクスの前記映像信号配線に沿う
縁端部を覆うよう配設したことを特徴とするものであ
る。
10のいずれかの表示装置において、前記対向電極は、
隣接する上下または左右の画素の対向電極の少なくとも
一方と接続されていることを特徴とするものである。
縁性基板上に走査信号配線を形成する工程と、前記走査
信号配線と電気的に絶縁する絶縁膜を形成する工程と、
前記走査信号配線と前記絶縁膜を介して映像信号配線を
形成する工程と、前記走査信号配線と前記映像信号配線
とに囲まれた領域に画素電極を形成する工程と、補助容
量配線となる導電膜を堆積し、該堆積された導電膜を前
記走査信号配線と並行に前記走査信号配線の間隙の略中
央部および前記映像信号配線との交差部において複数本
形成し、かつ前記画素電極の前記映像信号配線に沿う縁
端部を覆う延長部を形成するようパターニングする工程
とを含むことを特徴とするものである。
素電極と対向電極とのあいだに、絶縁性基板に対して水
平方向の電界を印加する表示装置の製造方法であって、
絶縁性基板上に走査信号配線と、該走査信号配線と並行
にかつ該走査信号配線の間隙の略中央部に補助容量配線
とを同一層の導電膜で形成する工程と、前記走査信号配
線と電気的に絶縁する絶縁膜を形成する工程と、前記走
査信号配線と前記絶縁膜を介して映像信号配線を形成す
る工程と、前記補助容量配線に接続され、かつ該補助容
量配線とは異なる層で対向電極を形成する工程とを含む
ことを特徴とするものである。
り説明する。図1は本実施の形態におけるTFTを用い
たアクティブマトリクス型液晶表示装置を構成する画素
の略一画素部分の平面図であり、図2および図3は、図
1における矢視I−I断面について製造工程を示した図
である。
た走査信号配線、2aは前記走査信号配線1と同一層の
導電膜で形成した補助容量配線、2bは前記走査信号配
線1と同一層の導電膜で形成した他の補助容量配線、2
は2aと2bをまとめた補助容量配線、3はアレイ基板
上の走査信号配線と映像信号配線との交差部の近傍に形
成されたスイッチ素子であるTFT、4はアレイ基板上
に形成した映像信号配線、5は走査信号配線と映像信号
配線とに囲まれた領域に形成した透明導電膜からなる画
素電極、6は対向基板に形成したブラックマトリクス、
7は補助容量配線における画素電極の映像信号配線に沿
う縁端部を覆う延長部、8は画素電極5とTFT3のソ
ース/ドレイン電極を電気的に接続するためのコンタク
トホールである。なお、対向電極は対向基板上のほぼ全
面に形成されるため図では省略した。
いだの距離であるAは、アレイ基板の製造工程におい
て、少なくとも補助容量配線の形成時に塗布する感光性
樹脂膜のパターニングの際に生じる複数本の補助容量配
線を断線させる欠損または異物などの最大寸法以上離し
て配置した。補助容量配線の形成時において、該欠損ま
たは異物などによって感光性樹脂膜のパターンに欠損部
が生じることで、補助容量配線の開放が生じる。
その発生率の関係を調べたところ、比較的高い頻度で発
生するパターン欠損の最大寸法は約15μmで、これ以
上のサイズのパターン欠損発生率は急激に低下する。し
たがって、Aを15μm以上とすれば補助容量配線2a
と補助容量配線2bの両方が、同一原因によって生じた
パターン欠損により同時に開放されることが無く、また
補助容量配線2aと補助容量配線2bの両方が異なるパ
ターン欠損によって同一画素内で断線する可能性は極め
て小さいため、補助容量配線の断線による線欠陥の発生
をほとんど無くすことができる。本実施の形態ではAは
20μmとした。
の映像信号配線に沿う縁端部を覆う延長部7と走査信号
配線1との間隔であるB、C、D、Eは、アレイ基板の
製造工程において、少なくとも補助容量配線と走査信号
配線との形成時に塗布する感光性樹脂膜のパターニング
の際に生じる補助容量配線の延長部と走査信号配線とを
短絡させる残膜または異物などの最大寸法以上離して配
置した。補助容量配線および走査信号配線の形成時にお
いて、該残膜または異物などによって感光性樹脂膜のパ
ターンに残膜が生じることで、補助容量配線と走査信号
配線との短絡が生じる。
残膜の寸法とその発生率の関係を調べたところ、比較的
高い頻度で発生するパターン残膜の最大寸法は約25μ
mで、これ以上のサイズのパターン残膜はほとんど発生
しなかった。したがって、間隔B、C、D、Eをそれぞ
れ25μm以上とすれば、補助容量配線2aまたは補助
容量配線2bと走査信号配線1がパターン残膜により短
絡されることがほとんど無く、補助容量配線2a、補助
容量配線2bと走査信号配線1との短絡による線欠陥の
発生をほとんど無くすことができる。本実施の形態では
間隔B、C、D、Eはそれぞれ25μmとした。
bとは、走査信号配線1の間隙のほぼ中央部に配置する
ことによって、少なくとも補助容量配線と走査信号配線
との形成時に塗布する感光性樹脂膜のパターニングの際
に生じる補助容量配線の延長部と走査信号配線とを短絡
させる残膜または異物などの最大寸法以上離して配置す
ることができ、補助容量配線と走査信号配線とが補助容
量配線の延長部を介さず、直接短絡するのを防止するこ
とが可能となる。
クス型液晶表示装置の製造方法を図2および図3に示す
工程断面図にしたがって説明する。まず、図2(a)に
示すようにガラス基板9上に走査信号配線1と同時に、
補助容量配線2a、2b、補助容量配線を延在させたア
レイ基板上の延長部7を、Cr、Al、Mo、Ta、C
u、Al−Cu、Al−Si−Cu、Ti、Wなどの単
体、もしくはこれらの合金、またはITO(Indium Tin
Oxide)などの透明導電膜、もしくはこれらを積層した
構造で、膜厚50nmから800nm程度の厚さで形成
する。この際のエッチング方法としては、断面が台形状
になるテーパーエッチングを用いてもよいが、膜厚が3
00nm程度以下と薄い場合には、断面が長方形となる
ようなエッチング方法を用いてもよい。
縁膜10を全面に堆積する。ゲート絶縁膜10は窒化シ
リコン、酸化シリコンまたは前記ゲート電極材料の酸化
膜、もしくはそれらの積層膜を用い、厚さは100nm
〜600nm程度とするのが適当である。その後、アモ
ルファスシリコン11、リンまたは砒素などの不純物を
含んだアモルファスシリコン12をCVD法またはスパ
ッタ法により堆積し、TFTのチャネル部を形成する。
配線4を薄膜トランジスタのソース/ドレイン電極13
と同時に形成する。前記映像信号配線4およびソース/
ドレイン電極13は、Cr、Al、Mo、Ta、Cu、
Al−Cu、Al−Si−Cu、Ti、W単体、もしく
はこれらを主成分とする合金、またはITOなどの透明
導電膜、もしくはこれらを積層した構造で形成する。そ
の後、ソース/ドレイン電極13をマスクとしてTFT
3のチャネル部のリンまたは砒素などの不純物を含んだ
アモルファスシリコン12をドライエッチングなどの方
法により削除する。
14を窒化シリコン、酸化シリコンなどの透明無機絶縁
膜またはアクリル、ポリイミド、ポリカーボネートなど
の透明有機絶縁膜もしくはこれらの積層膜により形成し
た後、TFT3のソース/ドレイン電極13上に画素電
極5と電気的接続をとるためのコンタクトホール8を形
成する。
極5をITOなどの透明導電膜で形成する。
膜トランジスタ集積装置を形成したアレイ基板15をブ
ラックマトリクス6、カラーフィルター16、対向電極
17を形成した対向基板18と液晶材料19を介して貼
り合わせる。
のTFTが形成されていない面と対向基板18のカラー
フィルターなどが形成されていない面に偏光板を貼付け
(図示せず)、映像信号配線4と、走査信号配線1、補
助容量配線2に駆動回路(図示せず)を接続し、蛍光管
などによるバックライト(図示せず)を取りつけること
によって液晶表示装置を作製する。
基板において補助容量配線2a、2bを走査信号配線の
間隙の略中央部の位置に複数本、少なくとも補助容量配
線の形成時に塗布する感光性樹脂膜のパターニングの際
に生じる複数本の補助容量配線を断線させる欠損または
異物などの最大寸法以上離して配置したことにより、補
助容量配線2a、2bが同時に断線する確率を大幅に低
減し、補助容量配線2a、2bの片方が断線しても表示
不良とならないため、補助容量配線の断線による線欠陥
の発生を大幅に低減できる。また、走査信号配線と補助
容量配線の延長部とは、少なくとも補助容量配線と走査
信号配線との形成時に塗布する感光性樹脂膜のパターニ
ングの際に生じる補助容量配線の延長部と走査信号配線
とを短絡させる残膜または異物などの最大寸法以上離し
て配置したことにより、走査信号配線1と補助容量配線
2a、2bが短絡する確率を低減することができる。さ
らに、補助容量配線の延長部7を、画素電極5の映像信
号配線4に沿う縁端部を覆うよう形成したことで、画素
電極の縁端部の光漏れを防止可能となる。
線1との短絡や、補助容量配線2の断線による線欠陥の
発生率を大幅に低下でき、歩留りよく液晶表示装置を作
製可能となる。
配線と補助容量配線とが同一層の導電膜で形成される場
合について示しているが、走査信号配線と補助容量配線
とが別々の層の導電膜で形成されてもよい。この場合、
走査信号配線と補助容量配線とが絶縁膜を介していれ
ば、走査信号配線と補助容量配線との短絡の可能性は極
めて低くなるが、上述したように、走査信号配線の間隙
の略中央部に配設された複数本の補助容量配線間の距離
を、少なくとも補助容量配線の形成時に塗布する感光性
樹脂膜のパターニングの際に生じる複数本の補助容量配
線を断線させる欠損または異物などの最大寸法以上離し
て配置することで、補助容量配線の断線を抑制すること
が可能となる。また走査信号配線と補助容量配線とが別
々の層の導電膜で形成される場合、本実施の形態におい
て補助容量配線を隣接する上下の画素の補助容量配線の
少なくとも一方と接続することにより、補助容量配線が
網目(格子)状に設置され、補助容量配線が断線した場
合も上下の画素の補助容量配線により電気的接続がなさ
れ、線欠陥の発生をさらに防止可能である。
図14に示すような画素構造が実開平7−29535号
公報に開示されている。図14において、図1と同じ構
成部分については同一符号を付しており、詳細な説明は
省略する。本公報は、補助容量配線2は、補助容量用絶
縁膜を介して設けられたゲートライン(走査信号配線)
1に並行な複数の電極2a、2bとこれらを連結する連
結部X、Yとからなっているので、補助容量配線とゲー
トラインが短絡することがなく、また複数のTFT3の
うち充電不足のTFTおよび連結部X、Yは、高エネル
ギー線照射によって切断可能であるため、極めて容易に
補助容量配線を分離、選択することを可能とするもので
ある。したがって、本発明とはその目的が異なるばかり
でなく、本発明は補助容量配線を、走査信号配線の間隙
の略中央部および映像信号配線との交差部において複数
本配設し、かつ画素電極の映像信号線に沿う縁端部を覆
う延長部を備えるような構成とすることで、補助容量配
線の断線による線欠陥の発生を防止するとともに、画素
電極の縁端部の光漏れをも防止可能となるものであり、
本発明とは異なる。
は本実施の形態におけるTFTを用いたアクティブマト
リクス型液晶表示装置を構成する画素の略一画素部分の
平面図を示している。図4において、図1と同じ構成部
分については同一符号を付しており、詳細な説明は省略
し、差異について説明する。図4において20は補助容
量配線の延長部におけるフローティング部である。
延在させた延長部7と走査信号配線1との間隔を所定寸
法以上離して走査信号配線1と補助容量配線2との短絡
を防止する方法を示したが、図4に示す様に、所定寸法
以上離すことをせず、たとえば10μm程度以下とし、
かわりに補助容量配線2を延在させた延長部7を途中で
切断し、周辺の導電膜と未接続であるフローティング部
20を設けてもよい。この構成とすることにより、走査
信号配線1と補助容量配線2が補助容量配線2を延在さ
せた延長部7を介して短絡する確率を大きく低減でき
る。また、延長部7およびフローティング部20を画素
電極の映像信号配線に沿う縁端部を覆うほぼ全域に形成
できるため、対向基板のブラックマトリクス6で遮光す
る領域を小さくすることで高開口率化が可能となり、品
質のよい液晶表示装置を作製できる。
ついては、第1の実施の形態に示した液晶表示装置の製
造方法とほぼ同様であるため説明は省略する。
ば、第1の実施の形態による効果に加えて、高開口率化
が可能でかつ歩留りのよい液晶表示装置を作製できる。
の実施の形態と同様に走査信号配線と補助容量配線とが
同一層の導電膜で形成される場合について示している
が、走査信号配線と補助容量配線とが別々の層の導電膜
で形成されてもよい。この場合も、走査信号配線と補助
容量配線とが絶縁膜を介していれば、走査信号配線と補
助容量配線との短絡の可能性は極めて低くなるが、上述
したように、走査信号配線の間隙の略中央部に配設され
た複数本の補助容量配線間の距離を、少なくとも補助容
量配線の形成時に塗布する感光性樹脂膜のパターニング
の際に生じる複数本の補助容量配線を断線させる欠損ま
たは異物などの最大寸法(たとえば15μm)以上離し
て配置することで、補助容量配線の断線を抑制すること
が可能となる。
施の形態においては、補助容量配線を走査信号配線の間
隙の略中央部に2本配設した例について示しているが、
3本以上配設した場合も同様の構成とすることによっ
て、同様の効果を奏することはいうまでもない。
8により説明する。図5は、本実施の形態におけるTF
Tを用いたアクティブマトリクス型液晶表示装置を構成
する画素の略一画素部分の平面図であり、図6および図
7は、図5における矢視II−II断面について製造工程を
示した図である。図5において、図1および図4と同じ
構成部分については同一符号を付しており、詳細な説明
は省略し、差異について説明する。図5において、21
は画素電極、22は画素電極21とのあいだで絶縁性基
板に対して水平方向(横方向)の電界を発生させる対向
電極、23は対向電極22の映像信号配線方向の延長
部、24は対向電極22の走査信号配線方向の延長部で
ある。
示装置におけるものであり、走査信号配線1と同一層の
導電膜で形成した補助容量配線2を延在させず、対向電
極22は走査信号配線1および補助容量配線2と別の層
の導電膜で形成し、対向電極22と補助容量配線2との
電気的接続は、コンタクトホール8を介して行なう。そ
の際、補助容量配線2は隣接する走査信号配線1から最
も距離が離れた1画素の略中央部に設置する。また、補
助容量配線2を中央部に設置しない場合でも、少なくと
も補助容量配線と走査信号配線との形成時に塗布する感
光性樹脂膜のパターニングの際に生じる補助容量配線の
延長部と走査信号配線とを短絡させる残膜または異物な
どの最大寸法(たとえば25μm)以上離して配置する
とよい。また対向電極22は、対向基板に形成したブラ
ックマトリクス6の映像信号配線に沿う縁端部を覆うよ
うに形成することで、対向基板のブラックマトリクス端
部の光漏れを防止することができる。
態の液晶表示装置では対向電極を介して走査信号配線1
と補助容量配線2が短絡する可能性が極めて低くなる。
このため、歩留りよく横方向電界方式の液晶表示装置を
作製することができる。
対向電極22を走査信号配線1をまたぐ映像信号配線方
向の延長部23を設けて、隣接する上下の画素の対向電
極22と接続してもよい。あるいは、点線部24で示し
たように、対向電極22を映像信号配線4をまたぐ走査
信号配線方向の延長部24を設けて、隣接する左右の画
素の対向電極22と接続してもよい。この場合は補助容
量配線2と対向電極22が網目(格子)状に設置される
ため、補助容量配線2が断線した場合も上下または左右
の画素の補助容量配線2と対向電極22とにより電気的
接続がなされ、線欠陥の発生をさらに防止できるととも
に、補助容量配線の電源供給経路の増大によって、補助
容量配線電位の安定化も可能となる。図5においては、
対向電極22を隣接する上下または左右の画素の対向電
極と接続した例について示しているが、上下または左右
それぞれの画素の対向電極の少なくとも一方と接続して
もよい。さらに、図5においては、対向電極22を隣接
する左右の画素の対向電極と、延長部24により対向電
極22の端部により接続した例について示しているが、
端部でなくとも同様の効果を奏する。
ス型液晶表示装置の製造方法を図6および図7に示す工
程断面図にしたがって説明する。まず、図6(a)に示
すようにガラス基板9上に走査信号配線1と同時に、補
助容量配線2を、Cr、Al、Mo、Ta、Cu、Al
−Cu、Al−Si−Cu、Ti、Wなどの単体、もし
くはこれらの合金、またはITOなどの透明導電膜、も
しくはこれらを積層した構造で、膜厚50nmから80
0nm程度の厚さで形成する。この際のエッチング方法
としては、断面が台形状になるテーパーエッチングを用
いてもよいが、膜厚が300nm程度以下と薄い場合に
は、断面が長方形となるようなエッチング方法を用いて
もよい。
縁膜10を全面に堆積する。ゲート絶縁膜10は窒化シ
リコン、酸化シリコンまたは前記ゲート電極材料の酸化
膜、もしくはそれらの積層膜を用い、厚さは100nm
〜600nm程度とするのが適当である。その後、アモ
ルファスシリコン11、リンまたは砒素などの不純物を
含んだアモルファスシリコン12をCVD法またはスパ
ッタ法により堆積し、TFTのチャネル部を形成する。
配線4、TFTのソース/ドレイン電極13、ソース/
ドレイン電極を延在させた画素電極21を同時に形成す
る。前記映像信号配線4、ソース/ドレイン電極13お
よび画素電極21は、Cr、Al、Mo、Ta、Cu、
Al−Cu、Al−Si−Cu、Ti、W単体、もしく
はこれらを主成分とする合金、またはITOなどの透明
導電膜、もしくはこれらを積層した構造で形成する。そ
の後、ソース/ドレイン電極13をマスクとしてチャネ
ル部のリンまたは砒素などの不純物を含んだアモルファ
スシリコン12をドライエッチングなどの方法により削
除し、チャネルエッチ型のTFT3を形成する。
14を窒化シリコン、酸化シリコンなどの透明無機絶縁
膜またはアクリル、ポリイミド、ポリカーボネートなど
の透明有機絶縁膜、もしくはこれら透明無機絶縁膜や有
機絶縁膜の積層膜により形成した後、補助容量配線2上
に対向電極22と電気的接続をとるためのコンタクトホ
ール8を形成する。
極22をCr、Al、Mo、Ta、Cu、Al−Cu、
Al−Si−Cu、Ti、W単体、もしくはこれらを主
成分とする合金、またはITOなどの透明導電膜、もし
くはこれらを積層した構造で形成する。
膜トランジスタ集積装置を形成したアレイ基板15をブ
ラックマトリクス6、カラーフィルター16、カラーフ
ィルターなどの保護層であるオーバーコート層25を形
成した対向基板18と液晶材料19を介して組合せ、映
像信号配線4と、走査信号配線1、補助容量配線2に駆
動回路(図示せず)を接続し、蛍光管などによるバック
ライト(図示せず)を取りつけることによって液晶表示
装置を作製する。
層に形成する方法を示したが、図6(d)の工程で図8
(a)に示す様にTFT3のソース/ドレイン電極上に
もコンタクトホール8を形成し、図7(a)の工程で、
図8(b)に示すように対向電極22と同一層に画素電
極21を設けてもよい。さらには、図6(b)の工程
後、補助容量配線2上にコンタクトホールを設け、その
後図6(c)の映像信号配線形成時に、対向電極22を
形成してもよい。この場合、図7(a)の工程が省略さ
れることにより、マスク枚数の減少によって製造効率の
向上が可能となる。
方向電界方式の液晶表示装置において走査信号配線1お
よび補助容量配線2と同一層の導電膜で対向電極22を
形成せず、補助容量配線2を走査信号配線1から離して
走査信号配線の間隙の略中央部に配置したため、補助容
量配線2と走査信号配線1との短絡による線欠陥の発生
を低減でき、歩留りよく作製可能となる。また、対向電
極22を上下および/または左右の画素の対向電極22
と接続した場合は、補助容量配線2が断線した場合も上
下または左右の画素の補助容量配線2と対向電極22と
により電気的接続がなされ、線欠陥の発生を防止でき、
さらに歩留りよく作製可能となる。
は本実施の形態におけるTFTを用いたアクティブマト
リクス型液晶表示装置を構成する画素の略一画素部分の
平面図を示している。図9において、図1、図4および
図5と同じ構成部分については同一符号を付しており、
詳細な説明は省略し、差異について説明する。
2を1本のみ配置した例について示したが、本実施の形
態では補助容量配線2を図9に示す様に複数本設置し、
それぞれを各画素内で対向電極22とコンタクトホール
8を介して接続してもよい。また、図9では補助容量配
線2は2本配設した場合を示したが、3本以上配設して
もよい。これらの場合において、複数本配置された補助
容量配線の間隔は、少なくとも補助容量配線の形成時に
塗布する感光性樹脂膜のパターニングの際に生じる複数
本の補助容量配線を断線させる欠損または異物などの最
大寸法(たとえば15μm)以上離して配置するのが好
ましい。さらに補助容量配線2は、走査信号配線の間隙
の略中央部に設置することで、走査信号配線1から少な
くとも補助容量配線と走査信号配線との形成時に塗布す
る感光性樹脂膜のパターニングの際に生じる補助容量配
線の延長部と走査信号配線とを短絡させる残膜または異
物などの最大寸法(たとえば25μm)以上離して配置
することができる。
ついては、第3の実施の形態に示した液晶表示装置の製
造方法とほぼ同様であるため説明は省略する。
方向電界方式の液晶表示装置において走査信号配線1お
よび補助容量配線2と同一層に対向電極22を形成せ
ず、補助容量配線2a、2bを走査信号配線1から離し
て走査信号配線の間隙の略中央部に配置したため、補助
容量配線2a、2bと走査信号配線1との短絡による線
欠陥の発生を低減でき、歩留りよく作製可能となる。ま
た、補助容量配線2が断線した場合も複数本配置した補
助容量配線2と対向電極22により電気的接続がなさ
れ、線欠陥の発生を防止でき、さらに歩留りよく作製可
能となる。さらに、複数本配置した補助容量配線間の距
離を、少なくとも補助容量配線の形成時に塗布する感光
性樹脂膜のパターニングの際に生じる複数本の補助容量
配線を断線させる欠損または異物などの最大寸法(たと
えば15μm)以上離して配置したことにより、補助容
量配線2a、2bが同時に断線する確率を大幅に低減
し、補助容量配線2a、2bの片方が断線しても表示不
良とならないため、補助容量配線の断線による線欠陥の
発生を大幅に低減できる。
向電極の映像信号配線方向の延長部23または走査信号
配線方向の延長部24を設けることで、補助容量配線2
が断線した場合も上下または左右の画素の補助容量配線
2と対向電極22とにより電気的接続がなされ、線欠陥
の発生をさらに防止できるとともに、補助容量配線の電
源供給経路の増大によって、補助容量配線電位の安定化
も可能となる。
10は本実施の形態におけるTFTを用いたアクティブ
マトリクス型液晶表示装置を構成する画素の略一画素部
分の平面図を示している。図10において、図1、図
4、図5および図9と同じ構成部分については同一符号
を付しており、詳細な説明は省略し、差異について説明
する。
表示装置において、視野角を変化させた際に色変化が起
こるという問題を軽減するために、1画素を形成する領
域内において電極を屈曲させた場合の走査信号配線と補
助容量配線との短絡および補助容量配線の断線を防止可
能な構成に関するものである。
本設けた補助容量配線を示し、2a、2b、2cをまと
めて補助容量配線2として示している。この場合、複数
本配置された補助容量配線の間隔は、少なくとも補助容
量配線の形成時に塗布する感光性樹脂膜のパターニング
の際に生じる複数本の補助容量配線を断線させる欠損ま
たは異物などの最大寸法(たとえば15μm)以上離し
て配置するのが好ましい。そして、走査信号配線1と同
一層の導電膜で形成された補助容量配線2a、2b、2
cを、別の工程で形成する画素電極21、対向電極22
の屈曲部と重なるように配設する。この際、走査信号配
線1および補助容量配線2と同一層の導電膜で対向電極
22を形成しない。これにより、複数の補助容量配線を
設けることにより補助容量配線自身に遮光される領域
と、屈曲部に発生するディスクリネーションラインをバ
ックライト光の透過方向において重ねることが可能とな
り、視野角を変化させた際の色変化がない液晶表示装置
を得ることができ、さらに表示輝度の低下を抑制し、製
造歩留りをも向上させることができる。
ついては、第3の実施の形態に示した液晶表示装置の製
造方法とほぼ同様であるため説明は省略する。
4等分する様に3本の補助容量配線2a、2b、2cを
配置した例について示したが、補助容量配線の本数は1
本または2〜7本程度のあいだの複数本としてもよく、
さらには図10では1画素を形成する領域内において屈
曲部を3箇所有する例について示しているが、屈曲部は
少なくとも1箇所以上であればよい。また、図10では
3箇所の屈曲部と重なるよう3本の補助容量配線を配設
した例について示したが、少なくとも1箇所以上の屈曲
部と重なるよう補助容量配線を配設してもよい。その
際、走査信号配線1に最も近い補助容量配線2と走査信
号配線1との距離は、複数本の補助容量配線を走査信号
配線の間隙の略中央部に配設することによって、少なく
とも補助容量配線と走査信号配線との形成時に塗布する
感光性樹脂膜のパターニングの際に生じる補助容量配線
の延長部と走査信号配線とを短絡させる残膜または異物
などの最大寸法(たとえば25μm)以上離して配置す
ることができる。
向電極の映像信号配線方向の延長部23または走査信号
配線方向の延長部24を設けることで、補助容量配線2
が断線した場合も上下または左右の画素の補助容量配線
2と対向電極22とにより電気的接続がなされ、線欠陥
の発生をさらに防止できるとともに、補助容量配線の電
源供給経路の増大によって、補助容量配線電位の安定化
も可能となる。
て、画素電極21および対向電極22と同様に屈曲させ
た場合を示したが、とくに屈曲させなくてもよい。この
場合、映像信号配線4と対向電極22とのあいだを広く
する必要があるため、開口率が低くなるものの、映像信
号配線4の配線距離が短くなるため映像信号配線4の配
線抵抗を小さくでき、信号遅延に伴う表示ムラなどの発
生を抑制可能となる。
野角を変化させた際の色変化がない液晶表示装置を歩留
りよく作製できる。
てはいずれもソース/ドレイン電極が走査信号配線より
上層に形成される逆スタガー型(ボトムゲート型)の構
成について示しているが、それらの層構成に限定される
ことなく、たとえば走査信号配線がソース/ドレイン電
極より上層に形成される正スタガー型(トップゲート
型)の構成などに適用しても、それぞれ同様の効果を奏
するのは勿論である。
いては、液晶を用いたアクティブマトリクス型表示装置
について説明を行なっているが、それに限定されること
なく、エレクトロルミネセンス素子、フィールドシーケ
ンシャルなどを用いたものであっても、絶縁性基板上に
走査信号配線と補助容量配線とを形成したあらゆる表示
装置に適用可能である。
上に形成された走査信号配線と、前記走査信号配線と絶
縁膜を介して交差する映像信号配線と、前記走査信号配
線と前記映像信号配線とに囲まれた画素電極と、前記走
査信号配線と並行に配設された補助容量配線とを備えた
表示装置であって、前記補助容量配線は、前記走査信号
配線の間隙の略中央部および前記映像信号配線との交差
部において複数本配設され、かつ前記画素電極の前記映
像信号配線に沿う縁端部を覆う延長部を備えているの
で、補助容量配線の断線による線欠陥の発生を抑制し、
画素電極の縁端部の光漏れを防止可能となる。
示装置において、前記走査信号配線と前記補助容量配線
とは、同一層の導電膜から形成されているので、より少
ない工程で、補助容量配線の断線による線欠陥の発生を
抑制可能となる。
示装置において、前記補助容量配線の延長部と前記走査
信号配線とは、少なくとも該補助容量配線と走査信号配
線との形成時に塗布する感光性樹脂膜のパターニングの
際に生じる前記補助容量配線の延長部と前記走査信号配
線とを短絡させる残膜または異物の最大寸法以上離した
ことを特徴としているので、補助容量配線と走査信号配
線との短絡を抑制することが可能となる。
のいずれかの表示装置において、前記複数本の補助容量
配線において、隣接する補助容量配線との距離を、少な
くとも該補助容量配線の形成時に塗布する感光性樹脂膜
のパターニングの際に生じる前記複数本の補助容量配線
を断線させる欠損または異物の最大寸法以上離したこと
を特徴としているので、複数本配設された補助容量配線
が同時に断線することがなく、補助容量配線の断線をさ
らに抑制可能となる。
のいずれかの表示装置において、前記補助容量配線の延
長部は、途中で切断されたフローティング部を含むこと
を特徴としているので、高開口率化が可能となる。
に形成された走査信号配線と、前記走査信号配線と絶縁
膜を介して交差する映像信号配線と、前記走査信号配線
と前記映像信号配線との交差部近傍に形成されたスイッ
チ素子の電極に接続された画素電極と、前記走査信号配
線と並行に配設され、かつ該走査信号配線と同一層の導
電膜で形成された補助容量配線と、前記補助容量配線に
接続され前記画素電極と並行に配設された対向電極とを
備え、前記画素電極と前記対向電極とのあいだに、前記
絶縁性基板に対して水平方向の電界を印加する表示装置
であって、前記補助容量配線は前記走査信号配線の間隙
の略中央部に配設され、かつ前記対向電極は前記補助容
量配線とは異なる層の導電膜で形成されているので、補
助容量配線と走査信号配線との短絡を抑制することが可
能となる。
示装置において、前記補助容量配線は前記走査信号配線
の間隙の略中央部に複数本配設されているので、補助容
量配線の断線による線欠陥の発生を抑制可能となる。
示装置において、前記複数本の補助容量配線において、
隣接する補助容量配線との距離を、少なくとも該補助容
量配線の形成時に塗布する感光性樹脂膜のパターニング
の際に生じる前記複数本の補助容量配線を断線させる欠
損または異物の最大寸法以上離したことを特徴としてい
るので、複数本配設された補助容量配線が同時に断線す
ることがなく、補助容量配線の断線をさらに抑制可能と
なる。
のいずれかの表示装置において、前記画素電極および前
記対向電極は1画素を形成する領域内において少なくと
も1箇所以上の屈曲部を有し、該屈曲部において少なく
とも1箇所以上の屈曲部と重なるように前記補助容量配
線を配設しているので、補助容量配線と走査信号配線と
の短絡または補助容量配線の断線の抑制に加えて、視野
角を変化させた際の色変化がない表示を行なうことが可
能となる。
9のいずれかの表示装置において、前記対向電極は、対
向基板のブラックマトリクスの前記映像信号配線に沿う
縁端部を覆うよう配設しているので、対向基板のブラッ
クマトリクス端部の光漏れを防止可能となる。
10のいずれかの表示装置において、前記対向電極は、
隣接する上下または左右の画素の対向電極の少なくとも
一方と接続されているので、補助容量配線が断線した場
合も上下または左右の画素の補助容量配線と対向電極と
により電気的接続がなされ、線欠陥の発生をさらに防止
できるとともに、補助容量配線の電源供給経路の増大に
よって、補助容量配線電位の安定化も可能となる。
縁性基板上に走査信号配線を形成する工程と、前記走査
信号配線と電気的に絶縁する絶縁膜を形成する工程と、
前記走査信号配線と前記絶縁膜を介して映像信号配線を
形成する工程と、前記走査信号配線と前記映像信号配線
とに囲まれた領域に画素電極を形成する工程と、補助容
量配線となる導電膜を堆積し、該堆積された導電膜を前
記走査信号配線と並行に前記走査信号配線の間隙の略中
央部および前記映像信号配線との交差部において複数本
形成し、かつ前記画素電極の前記映像信号配線に沿う縁
端部を覆う延長部を形成するようパターニングする工程
とを含むことを特徴としているので、補助容量配線の断
線による線欠陥の発生を抑制し、画素電極の縁端部の光
漏れを防止可能な表示装置を得ることができる。
素電極と対向電極とのあいだに、絶縁性基板に対して水
平方向の電界を印加する表示装置の製造方法であって、
絶縁性基板上に走査信号配線と、該走査信号配線と並行
にかつ該走査信号配線の間隙の略中央部に補助容量配線
とを同一層の導電膜で形成する工程と、前記走査信号配
線と電気的に絶縁する絶縁膜を形成する工程と、前記走
査信号配線と前記絶縁膜を介して映像信号配線を形成す
る工程と、前記補助容量配線に接続され、かつ該補助容
量配線とは異なる層で対向電極を形成する工程とを含む
ことを特徴としているので、補助容量配線と走査信号配
線との短絡を抑制することが可能な表示装置を得ること
ができる。
マトリクス型液晶表示装置を構成する画素の略一画素部
分の平面図である。
I−I断面について製造工程を示した図である。
I−I断面について製造工程を示した図であり、図2の
工程に続く工程を示した図である。
マトリクス型液晶表示装置を構成する画素の略一画素部
分の平面図である。
マトリクス型液晶表示装置を構成する画素の略一画素部
分の平面図である。
II−II断面について製造工程を示した図である。
II−II断面について製造工程を示した図であり、図6の
工程に続く工程を示した図である。
II−II断面について、他の製造工程を示した図である。
マトリクス型液晶表示装置を構成する画素の略一画素部
分の平面図である。
ブマトリクス型液晶表示装置を構成する画素の略一画素
部分の平面図である。
を構成する画素の略1画素部分の平面図である。
を構成する画素の略1画素部分の平面図である。
を構成する画素の略1画素部分の平面図である。
を構成する画素の略1画素部分の平面図である。
スシリコン 13 ソース/ドレイン電極 14 保護膜 15 アレイ基板 16 カラーフィルター 17 対向電極 18 対向基板 19 液晶材料 20 補助容量配線の延長部におけるフローティング部 21 画素電極 22 対向電極 23 対向電極の映像信号配線方向の延長部 24 対向電極の走査信号配線方向の延長部 25 オーバーコート層
Claims (13)
- 【請求項1】 絶縁性基板上に形成された走査信号配線
と、前記走査信号配線と絶縁膜を介して交差する映像信
号配線と、前記走査信号配線と前記映像信号配線とに囲
まれた画素電極と、前記走査信号配線と並行に配設され
た補助容量配線と、を備えた表示装置であって、前記補
助容量配線は、前記走査信号配線の間隙の略中央部およ
び前記映像信号配線との交差部において複数本配設さ
れ、かつ前記画素電極の前記映像信号配線に沿う縁端部
を覆う延長部を備えたことを特徴とする表示装置。 - 【請求項2】 前記走査信号配線と前記補助容量配線と
は、同一層の導電膜から形成されていることを特徴とす
る請求項1記載の表示装置。 - 【請求項3】 前記補助容量配線の延長部と前記走査信
号配線とは、少なくとも該補助容量配線と走査信号配線
との形成時に塗布する感光性樹脂膜のパターニングの際
に生じる前記補助容量配線の延長部と前記走査信号配線
とを短絡させる残膜または異物の最大寸法以上離したこ
とを特徴とする請求項2記載の表示装置。 - 【請求項4】 前記複数本の補助容量配線において、隣
接する補助容量配線との距離を、少なくとも該補助容量
配線の形成時に塗布する感光性樹脂膜のパターニングの
際に生じる前記複数本の補助容量配線を断線させる欠損
または異物の最大寸法以上離したことを特徴とする請求
項1、2または3記載の表示装置。 - 【請求項5】 前記補助容量配線の延長部は、途中で切
断されたフローティング部を含むことを特徴とする請求
項1、2、3または4記載の表示装置。 - 【請求項6】 絶縁性基板上に形成された走査信号配線
と、前記走査信号配線と絶縁膜を介して交差する映像信
号配線と、前記走査信号配線と前記映像信号配線との交
差部近傍に形成されたスイッチ素子の電極に接続された
画素電極と、前記走査信号配線と並行に配設され、かつ
該走査信号配線と同一層の導電膜で形成された補助容量
配線と、前記補助容量配線に接続され前記画素電極と並
行に配設された対向電極と、を備え、前記画素電極と前
記対向電極とのあいだに、前記絶縁性基板に対して水平
方向の電界を印加する表示装置であって、前記補助容量
配線は前記走査信号配線の間隙の略中央部に配設され、
かつ前記対向電極は前記補助容量配線とは異なる層の導
電膜で形成されたことを特徴とする表示装置。 - 【請求項7】 前記補助容量配線は前記走査信号配線の
間隙の略中央部に複数本配設されたことを特徴とする請
求項6記載の表示装置。 - 【請求項8】 前記複数本の補助容量配線において、隣
接する補助容量配線との距離を、少なくとも該補助容量
配線の形成時に塗布する感光性樹脂膜のパターニングの
際に生じる前記複数本の補助容量配線を断線させる欠損
または異物の最大寸法以上離したことを特徴とする請求
項7記載の表示装置。 - 【請求項9】 前記画素電極および前記対向電極は1画
素を形成する領域内において少なくとも1箇所以上の屈
曲部を有し、該屈曲部において少なくとも1箇所以上の
屈曲部と重なるように前記補助容量配線を配設したこと
を特徴とする請求項6、7または8記載の表示装置。 - 【請求項10】 前記対向電極は、対向基板のブラック
マトリクスの前記映像信号配線に沿う縁端部を覆うよう
配設したことを特徴とする請求項6、7、8または9記
載の表示装置。 - 【請求項11】 前記対向電極は、隣接する上下または
左右の画素の対向電極の少なくとも一方と接続されてい
ることを特徴とする請求項6、7、8、9または10記
載の表示装置。 - 【請求項12】 絶縁性基板上に走査信号配線を形成す
る工程と、前記走査信号配線と電気的に絶縁する絶縁膜
を形成する工程と、前記走査信号配線と前記絶縁膜を介
して映像信号配線を形成する工程と、前記走査信号配線
と前記映像信号配線とに囲まれた領域に画素電極を形成
する工程と、補助容量配線となる導電膜を堆積し、該堆
積された導電膜を前記走査信号配線と並行に前記走査信
号配線の間隙の略中央部および前記映像信号配線との交
差部において複数本形成し、かつ前記画素電極の前記映
像信号配線に沿う縁端部を覆う延長部を形成するようパ
ターニングする工程と、を含むことを特徴とする表示装
置の製造方法。 - 【請求項13】 画素電極と対向電極とのあいだに、絶
縁性基板に対して水平方向の電界を印加する表示装置の
製造方法であって、絶縁性基板上に走査信号配線と、該
走査信号配線と並行にかつ該走査信号配線の間隙の略中
央部に補助容量配線とを同一層の導電膜で形成する工程
と、前記走査信号配線と電気的に絶縁する絶縁膜を形成
する工程と、前記走査信号配線と前記絶縁膜を介して映
像信号配線を形成する工程と、前記補助容量配線に接続
され、かつ該補助容量配線とは異なる層で対向電極を形
成する工程と、を含むことを特徴とする表示装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000304852A JP2002116712A (ja) | 2000-10-04 | 2000-10-04 | 表示装置および表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000304852A JP2002116712A (ja) | 2000-10-04 | 2000-10-04 | 表示装置および表示装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002116712A true JP2002116712A (ja) | 2002-04-19 |
Family
ID=18785821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000304852A Pending JP2002116712A (ja) | 2000-10-04 | 2000-10-04 | 表示装置および表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002116712A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004145266A (ja) * | 2002-07-11 | 2004-05-20 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
JP2005266310A (ja) * | 2004-03-18 | 2005-09-29 | Chi Mei Electronics Corp | 表示装置 |
WO2007034596A1 (ja) * | 2005-09-22 | 2007-03-29 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法 |
JP2008209437A (ja) * | 2007-02-23 | 2008-09-11 | Epson Imaging Devices Corp | 液晶装置 |
US7483009B2 (en) | 2002-12-27 | 2009-01-27 | Sharp Kabushiki Kaisha | Display device substrate and liquid crystal display device having the same |
WO2009066498A1 (ja) * | 2007-11-22 | 2009-05-28 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、液晶パネル、テレビジョン受像機、液晶パネルの製造方法 |
US8039840B2 (en) | 2007-12-05 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2012093707A (ja) * | 2010-10-22 | 2012-05-17 | Samsung Mobile Display Co Ltd | ディスプレイ装置及びその製造方法 |
US8212953B2 (en) | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2013015843A (ja) * | 2008-02-21 | 2013-01-24 | Sharp Corp | アクティブマトリクス基板及び液晶表示装置 |
JP2013101183A (ja) * | 2011-11-07 | 2013-05-23 | Japan Display Central Co Ltd | 液晶表示装置 |
JP2013242575A (ja) * | 2013-06-24 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2013242470A (ja) * | 2012-05-22 | 2013-12-05 | Japan Display Inc | 液晶表示装置 |
US9035867B2 (en) | 2007-05-18 | 2015-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and driving method thereof |
WO2018159607A1 (ja) * | 2017-03-03 | 2018-09-07 | シャープ株式会社 | Tft基板およびtft基板を備えた走査アンテナ |
-
2000
- 2000-10-04 JP JP2000304852A patent/JP2002116712A/ja active Pending
Cited By (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004145266A (ja) * | 2002-07-11 | 2004-05-20 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
JP4657587B2 (ja) * | 2002-07-11 | 2011-03-23 | 三星電子株式会社 | 薄膜トランジスタ表示板 |
US7602358B2 (en) | 2002-12-27 | 2009-10-13 | Sharp Kabushiki Kaisha | Display device substrate and liquid crystal display device having the same |
US8605016B2 (en) | 2002-12-27 | 2013-12-10 | Sharp Kabushiki Kaisha | Display device substrate and liquid crystal display device having the same |
US7483009B2 (en) | 2002-12-27 | 2009-01-27 | Sharp Kabushiki Kaisha | Display device substrate and liquid crystal display device having the same |
US7576721B2 (en) | 2002-12-27 | 2009-08-18 | Sharp Kabushiki Kaisha | Display device substrate and liquid crystal display device having the same |
JP2005266310A (ja) * | 2004-03-18 | 2005-09-29 | Chi Mei Electronics Corp | 表示装置 |
JP4587063B2 (ja) * | 2004-03-18 | 2010-11-24 | 奇美電子股▲ふん▼有限公司 | 表示装置 |
US8344383B2 (en) | 2005-09-22 | 2013-01-01 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, and television apparatus |
US7838881B2 (en) | 2005-09-22 | 2010-11-23 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, television apparatus, manufacturing method of an active matrix substrate, and manufacturing method of a display device |
JPWO2007034596A1 (ja) * | 2005-09-22 | 2009-03-19 | シャープ株式会社 | アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法 |
WO2007034596A1 (ja) * | 2005-09-22 | 2007-03-29 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法 |
US8976308B2 (en) | 2005-12-26 | 2015-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US8212953B2 (en) | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9437623B2 (en) | 2005-12-26 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP4569836B2 (ja) * | 2007-02-23 | 2010-10-27 | ソニー株式会社 | 液晶装置 |
JP2008209437A (ja) * | 2007-02-23 | 2008-09-11 | Epson Imaging Devices Corp | 液晶装置 |
US9035867B2 (en) | 2007-05-18 | 2015-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and driving method thereof |
WO2009066498A1 (ja) * | 2007-11-22 | 2009-05-28 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、液晶パネル、テレビジョン受像機、液晶パネルの製造方法 |
US8421937B2 (en) | 2007-11-22 | 2013-04-16 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, television receiver, method for producing liquid crystal panel |
CN101952772B (zh) * | 2007-11-22 | 2013-07-03 | 夏普株式会社 | 有源矩阵基板、液晶面板、电视接收机、液晶面板的制造方法 |
US8039840B2 (en) | 2007-12-05 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US8878184B2 (en) | 2007-12-05 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2013015843A (ja) * | 2008-02-21 | 2013-01-24 | Sharp Corp | アクティブマトリクス基板及び液晶表示装置 |
JP2012093707A (ja) * | 2010-10-22 | 2012-05-17 | Samsung Mobile Display Co Ltd | ディスプレイ装置及びその製造方法 |
US9400409B2 (en) | 2011-11-07 | 2016-07-26 | Japan Display Inc. | Liquid crystal display |
JP2013101183A (ja) * | 2011-11-07 | 2013-05-23 | Japan Display Central Co Ltd | 液晶表示装置 |
JP2013242470A (ja) * | 2012-05-22 | 2013-12-05 | Japan Display Inc | 液晶表示装置 |
US9459507B2 (en) | 2012-05-22 | 2016-10-04 | Japan Display Inc. | Liquid crystal display device |
JP2013242575A (ja) * | 2013-06-24 | 2013-12-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
WO2018159607A1 (ja) * | 2017-03-03 | 2018-09-07 | シャープ株式会社 | Tft基板およびtft基板を備えた走査アンテナ |
CN110392930A (zh) * | 2017-03-03 | 2019-10-29 | 夏普株式会社 | Tft基板和具备tft基板的扫描天线 |
CN110392930B (zh) * | 2017-03-03 | 2023-06-30 | 夏普株式会社 | Tft基板和具备tft基板的扫描天线 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4130490B2 (ja) | 液晶表示装置 | |
US7342621B2 (en) | Thin film transistor substrate for a liquid crystal display wherein a black matrix formed on the substrate comprises an inner aperture formed completely within the black matrix | |
KR100493869B1 (ko) | 횡전계 방식의 액정표시장치 및 그 제조방법 | |
US5517342A (en) | Liquid crystal display having additional capacitors formed from pixel electrodes and a method for manufacturing the same | |
US7663711B2 (en) | Liquid crystal display and methods of fabricating and repairing the same | |
US20080049155A1 (en) | Active Matrix Substrate, Method for Correcting a Pixel Deffect Therein and Manufacturing Method Thereof | |
US6724444B2 (en) | Liquid crystal display device | |
WO2011030583A1 (ja) | 液晶表示装置及びその製造方法 | |
JP4784382B2 (ja) | 液晶表示装置 | |
JP2003195330A (ja) | 液晶表示装置 | |
KR101818452B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
US9235091B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
US7894010B2 (en) | Liquid crystal display panel and method for fabricating the same | |
US20020054037A1 (en) | Matrix array substrate | |
US6822716B2 (en) | In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same | |
KR100482167B1 (ko) | 액정표시장치및그제조방법 | |
US5663575A (en) | Liquid crystal display device providing a high aperture ratio | |
US7362390B2 (en) | Liquid crystal display panel and thin film transistor array | |
JP2001092378A (ja) | アクティブマトリクス基板 | |
JP3279929B2 (ja) | 液晶表示装置 | |
JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JPH1152421A (ja) | 液晶表示装置 | |
KR100909413B1 (ko) | 횡전계방식 액정 표시 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070517 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070612 |