KR100909413B1 - 횡전계방식 액정 표시 소자 및 그 제조방법 - Google Patents

횡전계방식 액정 표시 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100909413B1
KR100909413B1 KR1020020060738A KR20020060738A KR100909413B1 KR 100909413 B1 KR100909413 B1 KR 100909413B1 KR 1020020060738 A KR1020020060738 A KR 1020020060738A KR 20020060738 A KR20020060738 A KR 20020060738A KR 100909413 B1 KR100909413 B1 KR 100909413B1
Authority
KR
South Korea
Prior art keywords
line
common electrode
liquid crystal
gate
electrode
Prior art date
Application number
KR1020020060738A
Other languages
English (en)
Other versions
KR20040031341A (ko
Inventor
홍형기
정진열
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020060738A priority Critical patent/KR100909413B1/ko
Publication of KR20040031341A publication Critical patent/KR20040031341A/ko
Application granted granted Critical
Publication of KR100909413B1 publication Critical patent/KR100909413B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/14—Protective coatings, e.g. hard coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 횡전계방식 액정 표시 소자에 관한 것으로, 제 1 및 제 2기판과; 상기 제 1기판에 종횡으로 배열되어 화소를 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차점에 형성된 박막트랜지스터와; 상기 화소 내에 게이트 라인과 평행하게 배치되며, 횡전계를 발생시키는 적어도 한쌍의 제 1공통 전극 및 화소 전극과; 상기 데이터 라인과 평행하게 배치되며, 상기 각각의 제 1공통 전극들을 연결하는 공통 전극 라인과; 상기 공통 전극 라인과 일부분 중첩하며, 각각의 화소 전극들을 연결하는 화소 전극 라인과; 상기 데이터 라인과 평행하게 배치되며, 공통 전극 라인과 중첩하는 제 2공통 전극과; 상기 제 1기판과 제 2기판 사이에 형성된 액정층을 포함하여 이루어진다.

Description

횡전계방식 액정 표시 소자 및 그 제조방법{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATION METHOD THEREOF}
도 1a 내지 도 1b는 일반적인 횡전계방식 액정 표시 소자의 구조를 도시한 도면.
도 2a 내지 도 2b는 본 발명의 제 1실시예에 따른 횡전계방식 액정 표시 소자를 도시한 도면.
도 3a 내지 도 3b는 본 발명의 제 2실시예에 따른 횡전계방식 액정 표시 소자를 도시한 도면.
도 4는 도 3a의 A 영역의 확대 도면.
도 5는 본 발명의 제 3실시예에 따른 횡전계방식 액정 표시 소자를 도시한 도면.
도 6a내지 도 6e는 본 발명의 제 2실시예에 따른 횡전계방식 액정 표시 소자의 공정 수순도.
***도면의 주요부분에 대한 부호의 설명***
201, 301: 게이트 라인 203, 303: 데이터 라인
206, 306: 제 1공통 전극 206a, 306a: 공통 전극 라인
207, 307: 화소 전극 207a, 307a: 화소 전극 라인
324: 제 2공통 전극
본 발명은 액정 표시 소자에 관한 것으로, 특히 개구율 향상 및 화질의 신뢰성을 확보할 수 있는 횡전계방식 액정 표시 소자 및 그 제조 방법에 관한 것이다.
고화질, 저전력의 평판 표시 소자(flat panel display device)로서 주로 사용되는 트위스트 네마틱 모드(twisted nematic mode) 액정 표시 소자(liquid crystal display device)는 시야각이 좁다는 단점이 있다. 이것은 액정분자의 굴절율 이방성(refractive anisotropy)에 기인하는 것으로, 기판과 수평하게 배향된 액정분자가 액정패널(liquid crystal display panel)에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
따라서, 액정분자를 기판과 거의 수평한 방향으로 배향하여 시야각 문제를 해결하는 횡전계방식 액정 표시 소자(In Plane Switching mode LCD)가 최근에 활발하게 연구되고 있다.
도 1은 일반적인 횡전계방식 액정 표시 소자의 단위 화소를 개략적으로 도시한 것으로, 도 1a는 평면도이고, 도 1b는 도 1a의 I-I'선의 단면도이다.
도 1a에 도시한 바와 같이, 투명한 제 1기판(10) 상에 게이트 라인(1) 및 데이터 라인(3)이 종횡으로 배열되어 화소 영역을 정의한다. 실제의 액정 표시 소자에서는 n개의 게이트 라인(1)과 m개의 데이터 라인(3)이 교차하여 n×m개의 화소가 존재하지만, 도면에는 설명을 간단하게 하기 위해 단지 한 화소만을 나타내었다.
상기 화소 영역 내에는 상기 게이트 라인(1)과 데이터 라인(3)의 교차점에는 게이트 전극(1a), 반도체층(5) 및 소스/드레인 전극(2a/2b)으로 구성된 박막트랜지스터(thin film transistor;9)가 배치되어 있으며, 상기 게이트 전극(1a) 및 소스/드레인 전극(2a/2b)은 각각 게이트 라인(1) 및 데이터 라인(3)에 접속된다. 또한, 게이트 절연막(12)은 기판 전체에 걸쳐서 적층되어 있다.
화소 영역 내에는 상기 게이트 라인(1)과 평행하게 공통 전극 라인(3)이 배열되고, 액정분자를 스위칭 시키는 적어도 한쌍의 전극 즉, 공통 전극(6)과 화소 전극(7)이 서로 평행하게 배열되어 있다. 상기 공통 전극(6)은 게이트 전극(1a)과 동시에 형성되어 공통 전극 라인(4)에 접속되며, 화소 전극(7)은 소스/드레인 전극(2a/2b)과 동시에 형성되어 박막트랜지스터(9)의 드레인 전극(2b)과 접속된다. 그리고, 상기 소스/드레인 전극(2a/2b)을 포함하는 기판 전체에 걸쳐서 보호막(11) 및 제 1배향막(12a)이 도포되어 있다. 또한, 상기 공통 전극(6)은 화소 영역 외곽에 형성된 화소 전극(7)과 데이터 라인(3) 사이에 발생하는 횡전계를 차폐시키기 위하여 화소영역의 외곽에 형성하는 것이 바람직하다. 또한, 상기 공통 전극 라인(4)과 중첩되어 형성된 화소 전극 라인(14)은 그 사이에 개재된 절연막(8)을 사이에 두고 축적 용량이 형성된다.
제 2기판(20)에는 박막트랜지스터(9), 게이트 라인(1) 및 데이터 라인(3)으로 빛이 새는 것을 방지하는 블랙매트릭스(21)와 칼라필터(23)가 형성되어 있으며, 그 위에는 제 2배향막(12b)이 도포되어 있다. 또한, 상기 제 1 및 제 2기판(10,20) 사이에는 액정층(13)이 형성된다.
화소 내에 나란히 배치된 화소 전극(7)과 공통 전극(6)은 그 간격이 균일하게 형성되어야 한다. 그러나, 일반적으로 화소의 크기는 가로 방향의 폭보다 세로 방향의 폭이 넓기 때문에 상기와 같이 수직 방향의 전극 구조를 가지는 액정 표시 소자에서 화소 전극과 공통 전극간의 간격을 설계하는데 매우 제한적이다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해서 이루어진 것으로, 게이트 라인과 나란한 방향, 즉 수평 방향으로 공통 전극과 화소 전극을 배치하여, 액정 표시 소자의 설계시 자유도를 증가시키는데 있다.
본 발명의 다른 목적은 수평 전극 구조를 가지는 횡전계방식 액정 표시 소자에 있어서, 공통 전극 라인 상에 별도로 공통 전극을 형성하여 화소 전극에 미치는 데이터 전압의 영향을 효율적으로 차폐시키고, 아울러 축적 용량을 향상시켜 화질의 신뢰도를 향상시키는데 있다.
본 발명의 또 다른 목적은 수평 전극 구조를 가지는 횡전계방식 액정 표시 소자에 있어서, 공통 전극과 화소 전극의 양쪽 끝단에서 발생되는 전경 현상을 방지하여 화질을 더욱 향상시키는데 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
상기한 목적을 달성하기 위한 본 발명의 횡전계방식 액정 표시 소자는 투명 한 기판 상에 종횡으로 배열되어 화소를 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차점에 형성되며, 게이트 전극, 반도체층 및 소스/드레인 전극으로 구성된 박막트랜지스터와; 상기 게이트 라인과 평행하게 배치된 공통 전극 및 화소 전극과; 상기 공통 전극과 연결되며, 데이터 라인에 인접하는 공통 전극 라인과; 상기 화소 전극과 연결되며, 상기 공통 전극 라인과 소정간격 중첩하는 화소 전극 라인을 포함하여 이루어진다. 이때, 공통 전극 라인과 화소 전극 라인은 게이트 절연막을 사이에 두고 축적 용량(storage capacitor)을 형성한다.
상기와 같이, 공통 전극과 화소 전극을 게이트 라인과 나란하게 배치함으로써, 가로 방향의 화소 폭에 비하여 세로 방향의 화소 폭이 넓기 때문에 상기 두 전극간의 이격 거리를 좀더 자유롭게 설계할 수가 있다. 다시 말해서, 수직 방향의 전극 구조를 가지는 횡전계방식 액정 표시 소자에 비해서, 수평 방향의 전극 구조를 적용하여 횡전계방식 액정 표시 소자를 설계할 경우, 화소 전극과 공통 전극 사이의 거리 설계에 대한 자유도가 증가하게 된다.
또한, 본 발명의 다른 목적을 달성하기 위한 횡전계방식 액정 표시 소자는 상기와 같은 구조를 가지는 액정 표시 소자에 있어서, 화소 전극에 미치는 데이터 전압의 영향을 최소화하기 위한 것으로, 제 1기판 및 제 2기판과; 상기 제 1기판 위에 종횡으로 배열되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막트랜지스터와; 상기 게이트 라인과 평행하게 배치된 제 1공통 전극 및 화소 전극과; 상기 제 1공통 전극과 연 결되며, 데이터 라인에 인접하는 공통 전극 라인과; 상기 화소 전극과 연결되며, 상기 공통 전극 라인과 소정간격 중첩하는 화소 전극 라인과; 상기 공통 전극 라인과 중첩하는 제 2공통 전극과; 상기 제 1기판과 제 2기판 사이에 형성된 액정층을 포함하여 이루어진다. 이때, 공통 전극 라인 및 화소 전극 라인은 게이트 절연막을 사이에 두고 제 1축적용량을 형성하고, 화소 전극 라인과 공통 전극은 보호막을 사이에 두고 제 2축척 용량을 형성한다.
상기와 같이, 데이터 라인에 인접하는 화소 영역의 외곽에 제 2공통 전극 추가로 배치시킴으로써, 화소 전극에 미치는 데이터 전압을 영향을 더욱 효과적으로 차폐할 수 있다. 아울러, 상기 제 1공통 전극과 화소 전극의 중첩 영역에서 발생되는 커패시터 이외에도 제 2공통 전극에 의한 새로운 커패시터가 발생되기 때문에 커패시터의 용량을 증가시켜 화질을 더욱 향상시킬 수가 있다.
이하, 참조한 도면을 통하여 상기와 같은 본 발명의 횡전계방식 액정 표시 소자에 대하여 상세히 설명한다.
도 2는 본 발명에 따른 제 1실시예를 도시한 것으로, 도 2a는 수평 구조의 전극 구조를 가지는 횡전계방식 액정 표시 소자의 단위 화소를 도시한 평면도이고, 도 2b는 도 2a에 있어서 II-II'의 수직 단면도이다.
도면에 도시한 바와 같이, 종횡으로 배열된 게이트 라인(101)과 데이터 라인(103)에 의해서 화소가 정의되며, 상기 화소 내에는 화소 전극(107)과 공통 전극(106)이 게이트 라인(101)과 평행하게 배치되어 있다. 또한, 상기 게이트 라인(101)과 데이터 라인(103)의 교차부에는 박막트랜지스터(109)가 배치되어 있으 며, 상기 박막트랜지스터(109)는 게이트 라인(101)으로부터 인출된 게이트 전극(101a)과, 상기 게이트 전극(101a) 상에 형성된 반도체층(105)과 상기 반도체층(105) 상에 형성된 소스/드레인 전극(102a,102b)으로 구성된다. 그리고, 화소 내에 배치된 각각의 공통 전극(106)을 연결하는 공통 전극 라인(106a) 및 각각의 화소 전극(107)을 연결하는 화소 전극 라인(107a)이 데이터 라인(103)과 평행하게 배치되어 있다. 상기 화소 전극(107)은 게이트 라인(101)과 일부분 중첩하고, 드레인 전극(102b)과 연결된다. 이때, 화소 전극(107)과 게이트 라인(101)과의 제 1중첩 영역(150)과 공통 전극 라인(106a)과 화소 전극 라인(107a)과의 제 2중첩 영역(160)에서 축적 용량이 형성된다.
도 2b에 도시한 바와 같이, 게이트 라인(101), 공통 전극 라인(106a) 및 공통 전극(106)은 투명한 기판(110) 위에 형성되어 있으며, 게이트 절연막(108) 상에는 공통 전극 라인(106a)과 소정 간격 중첩하는 화소 전극(107)이 형성되어 있다. 그리고, 상기 화소 전극(107) 및 게이트 절연막(108) 상에는 보호막(111) 및 제 1배향막(112a)이 도포되어 있다.
또한, 제 1기판에 대향하는 제 2기판(120)에는 화소 사이로 빛이 새는 것을 방지하기 위한 블랙매트릭스(121)와 칼라필터(123)가 형성되어 있으며, 그 위에는 제 2배향막(112b)이 도포되어 있다. 이때, 상기 블랙매트릭스(121)는 게이트 라인(101) 및 게이트 라인(101)에 인접하는 제 1공통 전극 라인(106a)을 포함하는 영역까지 형성되어 있다. 또한, 상기 제 1 및 제 2기판(110,120) 사이에는 액정층(113)이 형성된다.
상기 제1실시예와 같은 구조를 가지는 액정 표시 소자는 화소 전극과 공통 전극이 게이트 라인과 평행하게 배치됨에 따라 두 전극간의 이격 거리 및 전극의 폭을 좀더 자유롭게 설계할 수가 있다. 이를 좀더 상세히 설명하면, 일반적으로 게이트 라인과 데이터 라인에 의해서 정의되는 화소는 세로 방향의 폭이 가로 방향의 폭에 비해서 약 3배정도 넓게 설계된다. 따라서, 종래 데이터 라인에 평행하게 배치된 공통 전극 및 화소 전극이 일정한 간격을 유지하면서, 화소의 가로폭 내부에 배치해야하는 수직 전극 구조의 경우 설계시 공통 전극과 화소 전극간의 이격 간격이 한정되었다. 그러나, 가로폭에 비하여 약 3배정도 넓은 세로폭 내부에 공통 전극 및 화소 전극을 배치하게 되면, 종래 수직 전극 구조에 비해 공통 전극과 화소 전극 간의 이격 거리 및 전극의 폭을 설계하는데 있어서 자유도가 증가하게 된다.
그러나. 데이터 라인에 인가되는 데이터 전압이 화소 전극에 미치는 영향 때문에 화질의 신뢰성이 저하되는 문제가 발생된다.
도 3은 데이터 전압이 화소 전극에 미치는 영향을 최소화하기 위한 본 발명의 제 2실시예에 따른 횡전계방식 액정 표시 소자를 도시한 도면으로, 도 3a는 제 2실시예에 따른 횡전계방식 액정 표시 소자를 개략적으로 도시한 평면도이고, 도 3b는 도 3a의 III-III'를 따라 절단된 수직 단면도이다.
도면에 도시한 바와 같이, 제 2실시예에 따른 횡전계방식 액정 표시 소자는 종횡으로 배열된 게이트 라인(201) 및 데이터 라인(203)에 의해서 화소가 정의되고, 상기 게이트 라인(201)과 데이터 라인(203)의 교차부에는 박막트랜지스터(209)가 배치되어 있다. 상기 박막트랜지스터(209)는 게이트 전극(201a)과 상기 게이트 전극(201a) 상에 형성된 반도체층(205)과 상기 반도체층(205) 상에 형성된 소스/드레인 전극(202a,202b)으로 구성되며, 도면에 상세히 도시하지는 않았지만, 상기 게이트 전극(201a)과 반도체층(205)의 절연을 위한 게이트 절연막(208)이 개재되어 있다.
화소 내에는 제 1공통 전극(206)과 화소 전극(207)이 일정한 간격을 두고서, 게이트 라인(201)과 평행하게 배치되어 있으며, 화소 전극(207)은 게이트 라인(201)과 서로 다른층에 형성되며, 일부분이 중첩되어 있다. 이때, 제 1공통 전극(206)들 중에 하나가 게이트 라인(201)과 나란하게 연장되어 외부로부터의 제 1공통 전극(206)에 공통 전압을 인가하는 역할을 한다. 또한, 화소 전극(207)은 게이트 라인(201)과 중첩하지 않고 게이트 라인(201)에 인접하는 영역에 배치될 수도 있다. 이는 제 1공통 전극(206)이 게이트 라인(201)과 동일한 평면상에 형성되기 때문에 제 1공통 전극(206)이 게이트 라인(201)과 인접하도록 배치되는 경우, 공정 중에 이들 간의 단락(short) 불량이 발생되지 않도록 충분한 거리를 두어야 한다. 이와 같은 게이트 라인(201)과 제 1공통 전극(206) 사이의 이격 거리로 인하여 개구율이 감소하게 된다. 따라서, 화소 전극(207)을 게이트 라인(201)에 인접하도록 또는 중첩하도록 형성함으로써, 개구율 저하를 막을 수 있다.
한편, 상기 화소 내에 배치된 각각의 화소 전극(207)을 연결하는 화소 전극 라인(207a)과 각각의 제 1공통 전극(206)을 연결하는 공통 전극 라인(206a)이 데이터 라인(203)과 평행하게 배치되어 있으며, 상기 공통 전극 라인(206a) 상에는 콘택홀(224a)을 통하여 공통 전극 라인(206a)과 접속하는 제 2공통 전극(224)이 배치 되어 있다.
도 3b에 도시한 바와 같이, 공통 전극 라인(206a)은 유리와 같은 투명한 물질로 이루어진 제 1기판(210) 상에 형성되어 있으며, 화소 전극(207)은 제 1기판(210)에 형성된 게이트 절연막(208) 상에 데이터 라인(203)과 함께 형성되어 있다. 또한, 도면에 도시하지는 않았지만, 상기 제 1기판(210) 위에는 박막트랜지스터(209)의 게이트 전극(201a)이 형성되어 있고 게이트 절연막(208) 상에는 반도체층(205)이 형성되어 있으며, 상기 반도체층(205) 위에는 소스 및 드레인 전극(202a,202b)이 형성되어 있다. 또한, 제 2공통 전극(224)은 상기 소스/드레인 전극(202a/202b)과 제 1공통 전극(206) 및 화소 전극(207)을 포함하는 제 1기판(210) 전체에 걸쳐서 형성된 보호막(211) 상에 형성되어 있으며, 상기 보호막(211) 상에는 공통 전극 라인(206a)과 중첩하는 제 2공통 전극(224)이 형성되고, 그 상부에는 제 1배향막(212a)이 도포되어 있다.
또한, 제 1기판에 대향하는 제 2기판(220)에는 화소 사이로 빛이 새는 것을 방지하기 위한 블랙매트릭스(221)와 칼라필터(223)가 형성되어 있으며, 그 위에는 제 2배향막(212b)이 도포되어 있다. 또한, 상기 제 1 및 제 2기판(210,220) 사이에는 액정층(213)이 형성되어 있다.
상기와 같은 구조를 가지는 본 발명의 제 2실시예는 데이터 라인(203)과 인접하는 공통 전극 라인(206a) 상에 제 2공통 전극(224)을 추가로 형성함에 따라, 화소 전극(207)에 미치는 데이터 전압의 영향을 최대한 차폐시킬 수 있다. 즉, 도 2b에 도시된 제 1실시예와 비교해볼 때, 데이터 라인(203)에 인접하는 화소 전극(207)의 하부에만 공통 전극 라인이 형성된 구조보다 도 3b와 같이 화소 전극(207)을 사이에 두고 그 하부 및 상부에 각각 공통 전극 라인(206a)과 제 2공통 전극(224)이 동시에 형성된 구조가 데이터 라인(203)에 노출되는 화소 전극(207)의 유효 영역이 작다. 따라서, 데이터 전압이 화소 전극(207)에 미치는 영향을 더욱 효과적으로 차단할 수가 있다.
또한, 상기와 같은 구조를 가지는 본 발명의 제 2실시예는 도 2a에 도시된 제 1실시예의 액정 표시 소자와 동일한 면적의 광투과 영역 즉, 개구율을 가지면서 축적 용량을 더욱 향상시킬 수가 있다. 즉, 게이트 라인(201)과 화소 전극(207)의 제 1중첩 영역(250)에서 발생되는 축적 용량은 동일하나, 공통 전극 라인(206a)과 화소 전극 라인(207a)의 제 2중첩 영역(260)에 제 2공통 전극(224)이 추가로 형성됨에 따라, 축적 용량이 더욱 증가하게 된다.
도 3b의 확대 도면 A에 도시한 바와 같이, 제 2중첩 영역(260)에서 발생되는 축적 용량(Cst)은 게이트 절연막(208)을 사이에 두고 그 하부에 형성된 공통 전극 라인(206)과 그 상부에 형성된 화소 전극 라인(206a)에 의한 제 1축적 용량(Cst1)과 보호막(211)을 사이에 두고 그 하부에 형성된 화소 전극 라인(207a)과 그 상부에 형성된 제 2공통 전극(224)에 의한 제 2축적 용량(Cst2)의 합으로 이루어지며, 그 합은 Cst1+Cst2이 된다. 따라서, 제 1실시예와 비교해 볼 때, 제 2축적 용량(Cst2)이 증가하게 된다. 축적 용량은 게이트 전극에 게이트 신호가 인가되는 동안 게이트 전압을 충전한 후, 다음 게이트 라인의 구동시 화소 전극에 데이터 전압이 공급되는 기간동안 충전된 전압을 유지시켜 화소 전극의 전압 변동을 방지하 는 역할을하기 때문에, 축적 용량이 증가하게 되면, 화소 전극의 전압 변동에 의한 플리커(flicker)를 더욱 효과적으로 방지할 수 있게 된다.
한편, 상기 제 2실시예와 같은 구조를 가지는 횡전계방식 액정 표시 소자에서 전압이 인가되지 않는 경우에는 액정층(213) 내에 액정 분자가 제 1배향막(212a) 및 제 2배향막(212b)의 배향 방향에 따라 배향 되지만, 제 1공통 전극(206)과 화소 전극(207) 사이에 전압이 인가되면 기판과 평행하게 스위칭되어, 상기 제 1공통 전극(206)과 화소 전극(207) 사이에 발생되는 전계 방향으로 배향된다. 그러나, 상기 제 1공통 전극(206)과 화소 전극(207)의 발생되는 그 위치마다 약간씩 차이가 있다. 즉, 화소의 중심부에 발생하는 전계는 데이터 라인(203)과 나란한 방향으로 발생하지만, 그 제 1공통 전극(206) 및 화소 전극(207)의 모서리부에서는 인접하는 화소 전극 라인(207a) 또는 공통 전극 라인(206a)의 영향으로 인하여 전계의 방향이 휘어지게 된다.
이하, 상기 A영역의 확대도면(도 4)을 통하여 상기 문제점에 대하여 좀더 상세히 설명한다. 도 4는 도 3a에 있어서 A영역을 확대한 도면으로, 설명의 편의를 위하여 두 개의 광투과 영역 중 하나는 ①이라 하고, 다른 하나는 ②라 정의한다. 도면에 도시한 바와 같이, ①과 ②의 중심부에 발생되는 전계(280)는 모두 제 1공통 전극(206) 및 화소 전극(207)의 연장선과 수직인 방향으로 분포한다. 또한, ①과 ②의 모서리부에서 발생되는 전계는 공통 전극 라인(206a) 및 화소 전극 라인(207a) 영향으로 인하여 그 방향이 휘어진다. 즉, ①의 모서리부에서 발생되는 전계(270a)와 ②의 모서리부에서 발생되는 전계(270b)는 제 1공통 전극(206)을 기 준으로 서로 대칭적으로 분포한다. 일반적으로, 액정은 액정의 대칭축과 상기 전계와 이루는 각이 작은 쪽으로 기울어지는 특성을 가진다. 따라서, 상기 제 1공통 전극(206)과 화소 전극(207)에 신호가 인가되지 않으면, 러빙 방향을 따라 액정분자가 배향 되지만, 상기 두 전극에 신호가 인가되면, ① 및 ②에 발생되는 전계의 방향을 따라 액정 분자가 배열되기 때문에 ①의 모서리부에 배열되는 액정분자(275)는 ② 및 화소 중심 영역의 액정 분자(276,277)와 반대방향으로 배열된다. 이와 같이 액정 분자가 이상 배열되는 부분은 빛의 투과특성이 다른 부분과 다르게 나타나는 전경 현상이 발생한다.
도 5는 본 발명의 제 3실시예를 도시한 것으로, 상기 전경이 발생하는 영역을 최소화한 것이다.
도면에 도시한 바와 같이, 화소 전극 라인(307a)을 제외한 모든 구성이 도 3a에 도시한 제 2실시예와 동일하며, 여기에서는 그 차이점만을 설명하기로 한다.
제 3실시예에 따른 본 발명의 횡전계방식 액정 표시 소자는 제 1공통 전극(306a) 및 화소 전극(307)의 양쪽 끝단에 분포하는 전계의 방향을 고려하여 공통 전극 라인(306a)과 중첩하는 화소 전극 라인(307a)을 꺾어주는 구조로 형성한 것이다. 즉, 상기 화소 전극 라인(307a)에 의한 화소의 가로폭은 변경하지 않고, 각각의 화소 전극 라인(307a)을 광투과 영역의 단위로 하여 좌우 방향으로 교대로 꺾어지도록 형성한 것이다. 확대 도면에 도시한 바와 같이, 상기와 같이 화소 전극 라인(307a)이 좌우로 꺾어지는 구조는 그 모서리부에서 형성되는 전계(370a,370b)가 ① 및 ② 영역에서 액정 분자(375,376)가 동일한 방향을 가지도록 한다. 따라 서, 전경 현상을 막을 수 있으며, 고화질의 액정표시 소자의 실현을 가능하도록 한다.
상기와 같은 구조의 액정 표시 소자의 제조 방법은 기판에 게이트 전극 및 게이트 라인과 함께 공통 전극 라인 및 상기 게이트 라인과 평행한 제 1공통 전극을 형성하는 단계와; 상기 게이트 전극 상에 반도체층을 형성하는 단계와; 상기 반도체층 상에 소스/드레인 전극 및 데이터 라인과 함께 화소 전극 라인 및 상기 제 1공통 전극과 나란한 화소 전극을 형성하는 단계와; 상기 데이터 라인 및 상기 화소 전극이 형성된 기판 전면에 보호막을 형성한 후, 상기 제 1공통 전극의 일부를 노출시키는 콘택홀을 형성하는 단계와; 상기 데이터 라인에 인접하는 제 1공통 전극에 대응하는 보호막 상에 상기 공통전극라인과 접속하는 제 2공통 전극을 형성하는 단계를 포함하여 이루어진다. 이때, 상기 콘택홀 및 제 2공통 전극을 형성하는 단계에서는 게이트/데이터 패드부와 게이트/데이터 드라이버 직접회로를 연결하는 공정이 함께 형성된다. 따라서, 본 발명의 제 2공통 전극을 형성하기 위한 별도의 추가 공정이 이루어지지 않는다.
이하, 도 6a내지 도 6e의 공정 수순도를 참조하여 본 발명에 따른 횡전계방식 액정 표시 소자의 제조 방법에 대하여 상세히 설명한다.
먼저, 도 6a에 도시한 바와 같이, 유리와 같은 투명한 절연 기판(210)을 준비한 다음, 그 위에 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속을 스퍼터링 방법을 통하여 증착한 후, 패터닝하여 게이트 라인(201), 게이트 전극(201a), 공통 전극 라인(206a) 및 제 1공통 전극(206)을 형성한다. 이때, 제 1공통 전극(206)은 게이트 라인(201)과 평행하게 형성되고, 공통 전극 라인은 각각의 제 1공통 전극(206)들과 연결되며, 제 1공통 전극(206)과는 수직으로 형성한다.
이어서, 도 6b에 도시한 바와 같이, 상기 기판 전면에 걸쳐서 SiNx 또는 SiOx 등을 플라즈마 CVD 방법으로 증착하여 게이트 절연막(미도시)을 형성한 다음, 그 상부에 비정질 실리콘, n+ 비정질 실리콘을 적층하고 패터닝하여 반도체층(205)을 형성한다. 이때, 데이터 라인이 형성될 영역에도 반도체층(205)을 형성한다. 이것은 데이터 라인 형성시 공정상의 불량으로 인하여 데이터 라인의 단락(open) 발생시 반도체층(205)을 통하여 데이터 신호가 끊기지 않고 공급될 수 있도록 형성한 것이다.
그 다음, 도 6c에 도시한 바와 같이, Cu, Mo, Ta, Al, Cr, Ti, Al 합금과 같은 금속을 스퍼터링 방법을 통하여 증착한 다음 패터닝하여 상기 반도체층(205) 상에 데이터 라인, 소스/드레인 전극(202a/202b), 상기 드레인 전극(202b)과 연결된 화소 전극(207) 및 화소 전극 라인(214)을 형성한다. 이때, 상기 소스 전극(202a)과 드레인 전극(202b) 사이에 비정질 실리콘의 반도체층(205)이 노출되도록 형성한다. 또한, 상기 화소 전극(207)은 제 1공통 전극(206)과 일정한 간격을 두고서 평행하게 배치도록 형성하며, 화소 전극 라인(207a)은 각각의 화소 전극(207)들을 연결하며, 공통 전극 라인(206a)과 일부분 중첩되도록 형성한다.
그 다음, 도 6d에 도시한 바와 같이, 상기 반도체층(205)을 포함한 소스/드레인 전극(202a/202b) 및 화소 전극(207)이 형성된 화소 영역의 게이트 절연막(미도시) 상부 전면에 걸쳐서 SiOx나 SiNx와 같은 무기물 또는 BCB나 아크릴과 같은 유기물을 적층하여 보호막(미도시)을 형성한 후, 상기 게이트 절연막 및 보호막의 일부를 식각하여 데이터 라인(203)에 인접하는 제 1공통 전극(206)의 일부를 노출시키는 콘택홀(224a)을 형성한다.
이후에, 도 6e에 도시한 바와 같이, 보호막 상부에 ITO나 IZO와 같은 투명한 물질을 스퍼터링 방법으로 증착한 후, 패터닝하여 상기 공통 전극 라인(206a)과 중첩하며, 콘택홀(224a)을 통하여 공통 전극 라인(206a)과 접속하는 제 2공통 전극(224)을 형성한다. 이때, 도면에 도시하진 않았지만, 게이트/데이터 패드부 및 게이트/데이터 드라이버 직접회로와의 접속(contact) 공정이 함께 이루어진다. 여기에서, 상기 제 2공통 전극(224)은 전술한 제 2실시예의 설명에서 상술한 바와 같이, 데이터 전압으로부터 화소 전극에 미치는 영향을 효율적으로 차폐함과 아울러, 축적 용량을 더욱 증가시킴으로써, 화질의 신뢰성을 더욱 향상시키기 위한 목적으로 형성된 것으로, 제 2공통 전극을 형성하기 위한 별도의 추가 공정이 필요 없다.
상술한 바와 같이, 본 발명에 의하면, 화소 전극과 공통 전극을 게이트 라인과 평행한 수평 방향 전극 구조를 형성함으로써, 설계시 상기 두 전극 간의 간격 및 전극폭에 대한 자유도를 증가킬 수 있다.
또한, 데이터 라인에 인접하는 공통 전극 라인과 중첩하는 공통 전극을 하나 더 형성함으로써, 화소 전극에 미치는 데이터 전압의 영향을 효율적으로 차폐시키고, 축적 용량을 향상시켜 화질의 신뢰도를 향상시킬 수 있다.
또한, 데이터 라인에 인접하는 화소 전극 라인을 광투과 영역을 단위로하여 좌우로 꺾어지는 구조로 형성함으로써, 화소 전극 및 공통 전극의 양쪽 끝단에서 발생되는 전경 현상을 방지 할 수 있다.

Claims (15)

  1. 제 1 및 제 2기판과;
    상기 제 1기판에 종횡으로 배열되어 화소를 정의하는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차점에 형성된 스위칭 소자와;
    상기 화소 내에 게이트 라인과 평행하게 배치되며, 횡전계를 발생시키는 적어도 한쌍의 제 1공통 전극 및 화소 전극과;
    상기 데이터 라인과 평행하게 배치되며, 상기 각각의 제 1공통 전극들을 연결하는 공통 전극 라인과;
    상기 공통 전극 라인과 일부분 중첩하며, 각각의 화소 전극들을 연결하는 화소 전극 라인과;
    상기 데이터 라인과 평행하게 배치되며, 공통 전극 라인과 중첩하는 제 2공통 전극과;
    상기 제 1기판과 제 2기판 사이에 형성된 액정층을 포함하여 이루어지는 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  2. 제 1항에 있어서, 상기 화소 전극은 게이트 라인과 중첩되어 있는 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  3. 제 1항에 있어서, 상기 게이트 라인과 화소 전극은 게이트 절연막을 사이에 두고 배치되어 있는 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  4. 제 1항에 있어서, 상기 공통 전극 라인과 화소 전극 라인은 게이트 절연막을 사이에 두고 배치되어 있는 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  5. 제 1항에 있어서, 상기 화소 전극 라인과 제 2공통 전극을 보호막을 사이에 두고 배치되어 있는 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  6. 제 1항에 있어서, 상기 공통 전극 라인과 제 2공통 전극은 게이트 절연막 및 보호막을 사이에 두고 배치되어 있는 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  7. 제 1항에 있어서, 상기 공통 전극 라인과 제 2공통 전극은 콘택홀을 통하여 접속되어 있는 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  8. 제 1항에 있어서, 상기 제 2공통 전극은 투명한 물질로 이루어져 있는 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  9. 제 8항에 있어서, 상기 투명한 물질은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)인 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  10. 제 1항에 있어서, 상기 스위칭소자는 게이트 전극과;
    상기 게이트 전극 위에 형성된 게이트 절연막과;
    상기 게이트 절연막 위에 형성된 반도체층과;
    상기 반도체층 위에 형성된 소스 전극 및 드레인 전극으로 구성되어 있는 것을 특징으로 하는 횡전계방식 액정 표시소자.
  11. 제 1항에 있어서, 상기 제 2기판에는 블랙매트릭스와 칼라필터가 형성되어 있는 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  12. 제 1항에 있어서, 상기 화소 전극 라인은 좌우로 꺾어진 구조인 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  13. 제 1항에 있어서, 상기 제 1공통 전극과 화소 전극의 양쪽 끝단에 형성되는 전계의 방향이 동일한 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  14. 제 1기판 및 제 2기판과;
    상기 제 1기판에 종횡으로 배열되어 화소를 정의하는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차점에 배치되며, 게이트 전극과 상기 게이트 전극 상에 형성된 반도체층과 상기 반도체층 상에 형성되며 데이터 라인으로부터 인출된 소스 및 드레인 전극으로 구성된 박막트랜지스터와;
    화소 내에 상기 게이트라인과 평행하게 배치되며, 횡전계를 발생시키는 제 1공통 전극 및 화소 전극과;
    상기 데이터 라인과 평행하게 배열되며, 상기 제 1공통 전극과 접속하는 공통 전극 라인과;
    상기 공통 전극 라인과 중첩하고, 상기 화소전극과 접속하며, 좌우 방향으로 꺾어진 화소 전극 라인과;
    상기 공통전극 라인 및 화소전극 라인을 포함하는 기판 전면에 형성되며, 상기 공통전극 라인의 일부를 노출시키는 콘택홀이 형성된 보호막과;
    상기 보호막 상에 형성되며, 상기 콘택홀을 통하여 상기 공통전극라인과 접속하고, 이와 중첩하는 제 2공통 전극과;
    상기 제 1기판과 제 2기판 사이에 형성된 액정층을 포함하여 이루어지는 것을 특징으로 하는 횡전계방식 액정 표시 소자.
  15. 제 1 및 제 2 기판을 제공하는 단계와;
    상기 제1 기판에 게이트전극 및 게이트라인을 형성하는 단계와;
    상기 제1 기판상에 상기 게이트라인과 평행하게 배치되는 제1 공통전극과 함께 공통전극라인을 형성하는 단계와;
    상기 공통전극라인, 제1 공통전극, 게이트전극 및 게이트라인을 포함한 제1기판상에 게이트절연막을 형성하는 단계와;
    상기 게이트절연막상에 반도체층과 상기 반도체층상에 소스/드레인전극 및 상기 게이트라인과 함께 화소를 정의하며 상기 게이트라인과 교차되게 배열되고, 상기 공통전극라인과 평행하게 배치되는 데이터라인을 형성하는 단계와;
    상기 데이터라인과 소스/드레인전극을 포함한 제 1 기판에 상기 드레인전극과 전기적으로 접속되며 상기 게이트라인과 평행하게 배치되면서 일부분이 상기 게이트라인과 중첩되는 화소전극과 함께, 상기 화소전극과 연결되며 상기 공통전극라인과 일부분이 중첩되는 화소전극라인을 형성하는 단계와;
    상기 화소전극과 화소전극라인을 포함한 제1기판 전면에 보호막을 형성하는 단계와;
    상기 보호막상에 형성되어, 상기 데이터라인과 평행하게 배치되며, 상기 공통전극라인과 접속되며 상기 공통전극라인과 중첩하는 제2 공통전극을 형성하는 단계; 및
    상기 제1 기판과 제2 기판사이에 액정층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 횡전계방식 액정표시소자의 제조방법.
KR1020020060738A 2002-10-04 2002-10-04 횡전계방식 액정 표시 소자 및 그 제조방법 KR100909413B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020060738A KR100909413B1 (ko) 2002-10-04 2002-10-04 횡전계방식 액정 표시 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020060738A KR100909413B1 (ko) 2002-10-04 2002-10-04 횡전계방식 액정 표시 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040031341A KR20040031341A (ko) 2004-04-13
KR100909413B1 true KR100909413B1 (ko) 2009-07-28

Family

ID=37331575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020060738A KR100909413B1 (ko) 2002-10-04 2002-10-04 횡전계방식 액정 표시 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100909413B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652218B1 (ko) 2004-06-29 2006-12-01 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법
KR101307961B1 (ko) * 2006-11-29 2013-09-26 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980083766A (ko) * 1997-05-19 1998-12-05 구자홍 횡전계방식 액정표시장치
KR19990003530A (ko) * 1997-06-25 1999-01-15 김영환 액정 표시 소자
KR20010063296A (ko) * 1999-12-22 2001-07-09 박종섭 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
KR20020041327A (ko) * 2000-04-05 2002-06-01 모리시타 요이찌 액정표시패널

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980083766A (ko) * 1997-05-19 1998-12-05 구자홍 횡전계방식 액정표시장치
KR19990003530A (ko) * 1997-06-25 1999-01-15 김영환 액정 표시 소자
KR20010063296A (ko) * 1999-12-22 2001-07-09 박종섭 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
KR20020041327A (ko) * 2000-04-05 2002-06-01 모리시타 요이찌 액정표시패널

Also Published As

Publication number Publication date
KR20040031341A (ko) 2004-04-13

Similar Documents

Publication Publication Date Title
KR100895016B1 (ko) 횡전계방식 액정 표시 소자 및 그 제조방법
EP0555100B1 (en) An active matrix liquid crystal display
US6335770B1 (en) In-plane switching mode LCD with specific arrangement of common bus line, data electrode, and common electrode
US7349051B2 (en) In plane switching mode liquid crystal display device having particular common lines
US7379145B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR101127839B1 (ko) 횡전계형 액정 표시 장치
US20040263750A1 (en) IPS type LCD and method for fabricating the same
KR20060001662A (ko) 수평전계방식 액정표시소자 및 그 제조방법
JP4293867B2 (ja) 画素の大型化に対応したｉｐｓ液晶ディスプレイ
JP2002116712A (ja) 表示装置および表示装置の製造方法
US7365819B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
JP2001092378A (ja) アクティブマトリクス基板
US20060215098A1 (en) Liquid crystal display
KR100585872B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR100909413B1 (ko) 횡전계방식 액정 표시 소자 및 그 제조방법
KR101785914B1 (ko) 횡전계형 액정표시장치
KR101255314B1 (ko) 횡전계형 액정 표시 장치 및 이의 제조 방법
KR101166578B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR100870668B1 (ko) 횡전계방식 액정 표시 소자
KR100652219B1 (ko) 횡전계방식 액정표시소자
KR101374105B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100500682B1 (ko) 액정표시소자및그제조방법
KR20040087591A (ko) 횡전계방식 액정표시소자
KR20050063006A (ko) 수평구동방식 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 11