KR101255314B1 - 횡전계형 액정 표시 장치 및 이의 제조 방법 - Google Patents

횡전계형 액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101255314B1
KR101255314B1 KR1020060060613A KR20060060613A KR101255314B1 KR 101255314 B1 KR101255314 B1 KR 101255314B1 KR 1020060060613 A KR1020060060613 A KR 1020060060613A KR 20060060613 A KR20060060613 A KR 20060060613A KR 101255314 B1 KR101255314 B1 KR 101255314B1
Authority
KR
South Korea
Prior art keywords
pattern
storage
pixel
electrode
pixel electrode
Prior art date
Application number
KR1020060060613A
Other languages
English (en)
Other versions
KR20080002054A (ko
Inventor
윤상필
문홍만
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060060613A priority Critical patent/KR101255314B1/ko
Publication of KR20080002054A publication Critical patent/KR20080002054A/ko
Application granted granted Critical
Publication of KR101255314B1 publication Critical patent/KR101255314B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133738—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homogeneous alignment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 수평 횡전계형 모드에 있어서, 데이터 라인에 인접한 부위에서 차광 패턴을 구비하여 전경선의 발생을 줄인 횡전계형 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 횡전계형 액정 표시 장치는 서로 대향되는 제 1 기판 및 제 2 기판;과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하며, 각각 제 1 방향과 제 2 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인;과, 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터;와, 상기 화소 영역의 양 에지부에 각각 제 2 방향으로 형성된 제 1 스토리지 패턴 및 제 2 스토리지 패턴;과, 상기 제 1 스토리지 패턴의 상부에 상기 제 1 스토리지 패턴을 오버랩하여 제 1 스토리지 캐패시터를 형성하는 공통 전극 연결 패턴;과, 상기 제 2 스토리지 패턴의 상부에 상기 제 2 스토리지 패턴을 오버랩하여 제 2 스토리지 캐패시터를 형성하는 화소 전극 연결 패턴;과, 상기 제 2 스토리지 패턴과는 이격하도록 상기 공통 전극 연결 패턴으로부터 상기 화소 영역내로 분기되는 공통 전극;과, 상기 제 1 스토리지 패턴과는 이격하도록 상기 화소 전극 연결 패턴으로부터 상기 화소 영역내로 분기되는 화소 전극;과, 상기 제 1 스토리지 패턴과 상기 화소 전극 사이의 이격된 영역에 형성된 제 1 차광 패턴;과, 상기 제 2 스토리지 패턴과 상기 공통 전극 사이의 이격된 영역에 형성된 제 2 차광 패턴;과, 상기 제 2 스토리지 패턴으로부터 꺽어져 상기 게이트 라인과 평행한 방향으로 형성된 공통 라인; 및 상기 제 1, 제 2 기판 사이에 액정층을 포함하며 이루어짐을 특징으로 한다.
수평 횡전계(H-IPS: Horizontal In-Plane Switching), 전경선, 차광패턴, 스토리지 캐패시터

Description

횡전계형 액정 표시 장치 및 이의 제조 방법{In-Plane Switching mode Liquid Crystal Display Device and Method for Manufacturing the Same}
도 1은 일반적인 횡전계형 액정 표시 장치의 구동 원리를 설명하기 위한 개략 단면도
도 2는 종래의 횡전계형 액정 표시 장치를 나타낸 평면도
도 3a 및 도 3b는 각각 데이터 라인에 8V, 10V 인가시 러빙 방향과 전계 방향의 상관관계를 나타낸 평면도
도 4는 수평 횡전계(H-IPS)형 액정 표시 장치를 나타낸 평면도
도 5는 본 발명의 횡전계형 액정 표시 장치를 나타낸 평면도
도 6은 도 5의 I~I' 선상 및 Ⅱ~Ⅱ' 선상의 구조 단면도
도 7a 내지 도 7c는 본 발명의 횡전계형 액정 표시 장치를 제조하기 위한 공정 평면도
도 8a 내지 도 8c는 본 발명의 횡전계형 액정 표시 장치를 제조하기 위한 공정 단면도
*도면의 주요 부분에 대한 부호의 설명*
101 : 게이트 라인 102 : 데이터 라인
102a : 소오스 전극 102b : 드레인 전극
103 : 화소 전극 104 : 공통 전극
111 : 공통 라인 111a : 제 1 스토리지 패턴
111b : 제 2 스토리지 패턴 113 : 화소 스토리지 패턴
114 : 공통 전극 스토리지 패턴 121a: 제 1 차광 패턴
121b : 제 2 차광 패턴 131 : 제 1 콘택홀
132 : 제 2 콘택홀
본 발명은 액정 표시 장치에 관한 것으로 특히, 수평 횡전계형 모드에 있어서, 데이터 라인에 인접한 부위에서 차광 패턴을 구비하여 전경선의 발생을 줄인 횡전계형 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
일반적인 액정 표시 장치는, 일정 공간을 갖고 합착된 제 1 기판 및 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 제 1 기판에는 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인이 배열된다. 그리고, 상기 각 화소 영역(P)에는 화소 전극이 형성되고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 상기 게이트 라인에 인가되는 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.
그리고, 상기 제 2 기판에는 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층이 형성되고, 상기 컬러 필터층 위에는 화상을 구현하기 위한 공통 전극이 형성되어 있다.
상기와 같은 액정 표시 장치는 상기 화소 전극과 공통 전극 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층의 액정이 배향되고, 상기 액정층의 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.
이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있어 이러한 TN 모드의 단점을 극복하기 위한 횡전계형(IPS: In-Plane Switching) 모드 액정 표시 장치가 개발되었다.
한편, 횡전계형(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.
이하, 첨부된 도면을 참조하여 종래의 횡전계형 액정 표시 장치를 설명하면 다음과 같다.
이하, 첨부된 도면을 참조하여 종래의 을 설명하면 다음과 같다.
도 1은 일반적인 횡전계형 액정 표시 장치의 구동 원리를 설명하기 위한 개략 단면도이다.
도 1과 같이, 일반적인 횡전계형 액정 표시 장치는 박막 트랜지스터 어레이 기판인 하부 기판(10)과 컬러 필터 어레이 기판인 상부 기판(20) 서로 이격되어 대향하여 형성되며, 상기 상하부 기판(10, 20) 사이에 액정층(3)이 개재되며, 상기 하부 기판(10) 내부면에는 공통 전극(13) 및 화소 전극(15)이 모두 형성되어 있다.
상기 액정층(3)은 상기 공통 전극(13)과 화소 전극(15)의 수평전계에 의해 구동되고, 액정층(3) 내에 액정분자가 수평전계에 의해 이동하므로 시야각이 넓어지는 특성을 띠게 된다.
도 2는 종래의 횡전계형 액정 표시 장치를 나타낸 평면도이다.
도 2와 같이, 종래의 횡전계형 액정 표시 장치는, 하부 기판(10) 상에는 종횡으로 교차되어 화소 영역을 정의하는 게이트 라인(11)과 데이터 라인(12)이 형성되어 있고, 상기 화소 영역 내에 공통 전극(13) 및 화소 전극(15)이 상기 데이터 라인(12)에 평행한 방향으로 형성되며, 서로 교번하여 형성되어 있다.
그리고, 상기 게이트 라인(11)에서 돌출되어 형성된 게이트 전극(11a)과, 상기 게이트 전극(11a)을 포함한 하부 기판(10)의 전면에 게이트 절연막(미도시)을 개재하여 상기 게이트 전극(11a)과 오버랩하는 반도체층(18)과, 상기 반도체층(18) 양측에 상기 데이터 라인(12)에서 돌출되어 형성된 소오스 전극(12a) 및 이와 소정 간격 이격된 드레인 전극(12b)으로 이루어진 박막 트랜지스터(TFT)가 형성된다. 상기 박막 트랜지스터(TFT)의 드레인 전극(12b)은 상기 화소 전극(15)과 연결되어 형성된다.
상기 공통 전극(13)은 상기 화소 전극(15)과 소정 간격 이격하여 형성하며, 상기 게이트 라인(11) 또는 데이터 라인(12)을 형성할 때, 동시에 형성한다. 제시된 도면에는 상기 공통 전극(13)이 게이트 라인(11)과 동일층에 형성되어 있다.
그리고, 상기 데이터 라인(12)과 화소 전극(15)과의 사이의 층간에는 보호막(미도시)을 더 증착한다.
그리고, 상기 보호막 및 화소 전극(15)을 포함한 하부 기판(10) 전면에 제 1 배향막(미도시)을 형성한다.
또한, 상기 공통 전극(13)은 공통 라인(19)으로부터 전압 신호를 인가받으며, 상기 화소 전극(15)은 상기 드레인 전극(12b)을 통해 화소 전압을 인가받으며, 상기 화소 전극(15)과 공통 전극(13) 사이에 수평 전계를 형성하여 액정(3)을 구동한다.
여기서, 상기 공통 전극(13)은 화소 영역의 최외곽 영역에 형성되는 제 1 공통 전극(13a)과 화소 영역 중앙에 형성된 제 2 공통 전극(13b)으로 구분될 수 있다. 이러한 공통 전극들(13) 중 화소 영역의 외곽에 위치하는 제 1 공통 전극(13a)은 데이터 라인(12)과 화소 전극간(15)의 발생하는 화질 불량 현상인 크로스토크(cross-talk)를 최소화하고, 빛샘을 방지하고자 하는 목적으로 중앙에 형성되는 공통 전극(13b)에 비해 보다 넓은 폭으로 형성하므로, 이에 의해 개구율이 떨어지는 문제점이 있다.
이러한 개구율 저하 문제는 액정 분자의 초기 방향을 결정짓는 러빙 방향과 전압 인가시 액정 분자의 구동을 유도하는 전계 방향과도 밀접한 관계를 가지고 있다.
또한, 종래의 횡전계를 형성하는 전극의 배치 구조는, 러빙 방향 및 전계 방향과 관련되어 개구율을 감소시키는 문제점이 있었다.
도 3a, 3b는 상기 도 2의 A영역에 대한 확대도면으로서, 러빙 방향과 전계 방향의 상관관계를 중심으로 도시한 것이며, 액정 분자의 초기 배열을 유도하는 러 빙 방향을 대각선 방향(한 예로, 우하(右下) 방향에서 좌상(左上) 방향으로 하고, 전압인가시 화소 전극과 공통 전극과 직교되는 방향으로 횡전계(26)가 형성되는 것을 기본조건으로 한다.
도 3a는 공통 전극(13a, 13b), 화소 전극(15)에 각각 5V, 8V의 전압이 인가되고, 데이터 라인(12)에는 8V의 전압이 인가되는 조건 하에서는, 공통 전극(13a, 13b)과 화소 전극(15) 사이에 3V의 전압차가 발생되고, 전압차에 의한 전계에 의해 액정 분자의 제 1 방향자(24)가 결정된다.
도 3b는, 상기 도 3a에서와 같이 공통 전극(13a, 13b)과 화소 전극(15) 간에 3V의 전압차가 발생하더라도, 데이터 라인(12)에 인가되는 전압을 변화시켰을 때 실제 구동 영역의 전계에도 변화가 발생되어 도 3a에 따른 제 1 방향자(24)보다 조금 더 회전된 제 2 방향자(28)를 가지게 되고, 이에 따라 공통 전극(13a, 13b)과 화소 전극(15)에 도 3a와 같이 동일한 전압이 인가되는 조건이더라도 신호 전압차에 의해 색감의 변화가 발생하게 된다.
이러한 문제점은, 화소 영역별 외곽에 위치하는 공통 전극의 폭을 넓히는 방법으로 해결 가능하다. 그러나, 전극의 폭이 넓어질수록 개구율은 감소하게 된다.
상기와 같은 종래의 횡전계형 액정 표시 장치는 다음과 같은 문제점이 있다.
첫째, 데이터 라인에 인가되는 신호 전압에 차이에 의해 최외곽 공통 전극과 데이터 라인 사이의 영역에 대응되는 액정의 배향이 불안정하다.
근래에는 이러한 최외곽 공통 전극과 데이터 라인 사이의 불안정한 액정 배 향에 따른 빛샘을 방지하기 위해 최외곽 공통 전극의 폭을 키워 상기 최외곽 공통 전극과 데이터 라인 사이의 영역을 줄이는 방법이 소개되고 있다. 그러나, 이 경우에는 차광성의 최외곽 공통 전극이 가리는 만큼 개구율의 손실이 발생한다.
둘째, 최외곽 공통 전극과 데이터 라인 사이의 영역을 최소화한다고 하더라도, 전압 온 상태에서 데이터 라인에 인가되는 신호 전압에 의한 영향으로 실제 구동 영역, 즉, 최외곽 공통 전극과 화소 전극 사이에서도 러빙 방향(우하에서 좌상을 향하는 방향)에 대해 액정의 배향 틀어짐이 발생하고 있다. 이러한 액정의 배향 틀어짐은 컨트러스트 비(Contrast Ration)를 낮추게 하여 색감을 저하하게 하는 요인으로 작용한다.
셋째, 데이터 라인에 평행한 방향, 즉, 수직한 방향으로 공통 전극 및 화소 전극이 배열되었을 때, 전계가 수평 방향으로 조성되어 좌우 시야각의 특성이 좋으나 상대적으로 상하 시야각은 떨어지는 문제점이 나타난다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 가로 방향의 전극을 형성하며, 액정 셀의 위상차를 소정 값으로 택하여 형성함으로써, 개구율의 감소없이 휘도를 향상시키며, 좌우 시야각 특성을 향상시킨 횡전계형 액정 표시 장치를 제공하는 데, 그 목적이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 수평 횡전계형 모드에 있어서, 데이터 라인에 인접한 부위에서 차광 패턴을 구비하여 전경선의 발생을 줄인 횡전계형 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치는 서로 대향되는 제 1 기판 및 제 2 기판;과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하며, 각각 제 1 방향과 제 2 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인;과, 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터;와, 상기 화소 영역의 양 에지부에 각각 제 2 방향으로 형성된 제 1 스토리지 패턴 및 제 2 스토리지 패턴;과, 상기 제 1 스토리지 패턴의 상부에 상기 제 1 스토리지 패턴을 오버랩하여 제 1 스토리지 캐패시터를 형성하는 공통 전극 연결 패턴;과, 상기 제 2 스토리지 패턴의 상부에 상기 제 2 스토리지 패턴을 오버랩하여 제 2 스토리지 캐패시터를 형성하는 화소 전극 연결 패턴;과, 상기 제 2 스토리지 패턴과는 이격하도록 상기 공통 전극 연결 패턴으로부터 상기 화소 영역내로 분기되는 공통 전극;과, 상기 제 1 스토리지 패턴과는 이격하도록 상기 화소 전극 연결 패턴으로부터 상기 화소 영역내로 분기되는 화소 전극;과, 상기 제 1 스토리지 패턴과 상기 화소 전극 사이의 이격된 영역에 형성된 제 1 차광 패턴;과, 상기 제 2 스토리지 패턴과 상기 공통 전극 사이의 이격된 영역에 형성된 제 2 차광 패턴;과, 상기 제 2 스토리지 패턴으로부터 꺽어져 상기 게이트 라인과 평행한 방향으로 형성된 공통 라인; 및 상기 제 1, 제 2 기판 사이에 액정층을 포함하며 이루어짐에 그 특징이 있다.
상기 공통 전극 및 상기 화소 전극은 투명 전극으로 이루어진다.
상기 공통 전극과 상기 화소 전극은 동일층에 형성된다.
삭제
상기 제 2 스토리지 패턴은 상기 공통 라인과 일체형으로 연결된다.
삭제
상기 제 1 스토리지 패턴 및 상기 제 2 스토리지 패턴은 상기 게이트 라인과 동일층에 형성된다.
상기 제 1 스토리지 패턴 및 상기 제 2 스토리지 패턴은 차광 금속으로 이루어진다.
삭제
제 1 스토리지 패턴과 상기 공통 전극 연결 패턴이 오버랩되는 부위에 제 1 스토리지 캐패시터가 형성된다.
상기 공통 전극 연결 패턴과 상기 공통 라인이 전기적으로 연결된다.
삭제
삭제
상기 제 1 스토리지 패턴으로부터 상기 제 1 차광 패턴이 돌출되며, 상기 제 1 차광 패턴은 상기 화소 전극과 전기적으로 연결된다.
상기 공통 전극 연결 패턴 및 화소 전극 연결 패턴은 상기 화소 전극과 동일층에 형성된다.
상기 제 1 차광 패턴은 상기 제 1 스토리지 패턴과 일체형으로 형성되며, 상기 제 2 차광 패턴은 상기 제 2 스토리지 패턴과 일체형으로 형성된다.
상기 화소 전극은 상기 박막 트랜지스터와 전기적으로 연결된다.
또한, 동일한 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치의 제조 방법은 복수개의 화소 영역을 구비하며, 서로 대향되는 제 1 기판 및 제 2 기판을 준비하는 단계;와, 상기 제 1 기판 상에 제 1 금속층을 증착하고 이를 선택적으로 제거하여, 제 1 방향으로 게이트 라인과, 상기 게이트 라인으로부터 돌출되는 게이트 전극과, 상기 제 1 방향과 교차하는 제 2 방향으로 상기 화소 영역의 양 에지부에 제 1, 제 2 스토리지 패턴 및 상기 제 1, 제 2 스토리지 패턴에서 상기 화소 영역 내로 제 1, 제 2 차광 패턴을 형성하고, 상기 제 2 스토리지 패턴과 일체형으로, 상기 제 2 스토리지 패턴으로부터 꺽어져 상기 제 1 방향의 공통 라인을 형성하는 단계;와, 상기 제 1 기판 상에 제 2 금속층을 증착하고 이를 선택적으로 제거하여, 상기 게이트 라인과 교차하여 화소 영역을 정의하도록, 제 2 방향으로 데이터 라인과, 상기 데이터 라인으로부터 돌출되는 소오스 전극 및 드레인 전극을 형성하는 단계;와, 상기 제 1 기판 상에 투명 전극을 증착하고 이를 선택적으로 제거하여, 제 1 스토리지 패턴을 오버랩하는 공통 전극 연결 패턴과, 상기 공통 전극 연결 패턴에서 분기되어 상기 제 2 차광 패턴을 부분적으로 오버랩하는 공통 전극을 형성하고, 상기 제 2 스토리지 패턴을 오버랩하는 화소 전극 연결 패턴과, 상기 화소 전극 연결 패턴에서 분기되어 상기 제 1 차광 패턴을 부분적으로 오버랩하는 화소 전극을 형성하는 단계; 및 상기 제 1, 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.
상기 제 1 금속층은 차광 금속이다.
상기 투명 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO (Indium Tin Zinc Oxide)중 어느 하나로 이루어진다.
삭제
상기 제 2 금속층의 선택적인 제거 후, 보호막을 형성하고, 상기 드레인 전극 상부 및 상기 공통 라인 상부에 각각 제 1 콘택홀 및 제 2 콘택홀을 형성하는 단계를 더 포함한다.
상기 공통 전극 연결 패턴의 형성시 상기 제 2 콘택홀을 통해 상기 공통 전극 연결 패턴과 상기 공통 라인을 전기적으로 연결한다.
상기 화소 전극의 형성시 상기 드레인 전극과 상기 제 1 콘택홀을 통해 상기 화소 전극과 상기 드레인 전극 및 상기 제 1 차광 패턴을 전기적으로 연결한다.
상기 제 1 금속층의 선택적인 제거 후, 상기 제 1 기판 전면에 게이트 절연막을 형성하는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 횡전계형 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 4는 수평 횡전계(H-IPS)형 액정 표시 장치를 나타낸 평면도이다.
도 4와 같이, 수평 횡전계형 액정 표시 장치는, 제 1 기판(미도시) 상에, 서로 교차하여 화소 영역을 정의하는 게이트 라인(21)과, 데이터 라인(22)과, 상기 게이트 라인과 데이터 라인의 교차부에 형성되는 박막 트랜지스터(TFT)와, 상기 화소 영역에 서로 교번하여 상기 게이트 라인(21)과 평행한 방향으로 형성되는 화소 전극(24b) 및 공통 전극(24a)을 포함하여 이루어진다. 그리고, 상기 공통 전극(24a)은 상기 화소 영역 양 외곽부에 상기 데이터 라인(22)과 인접하여 상기 데이터 라인(22) 방향으로 형성되며, 상기 공통 전극(24a)을 연결하는 공통 전극 연 결 패턴(23a)과, 상기 화소 전극(24b)을 연결하는 화소 전극 연결 패턴(23b)을 포하여 이루어진다. 그리고, 상기 화소 전극 연결 패턴(23b)은 그 하부에 게이트 라인과 동일한 방향으로 형성되는 공통 라인(31)으로부터 꺽어지는 스토리지 패턴(31a)을 포함하여 이루어진다.
여기서, 상기 박막 트랜지스터는 게이트 라인(21)에 형성된 게이트 전극과, 상기 데이터 라인(22)으로부터 상기 게이트 전극 부위로 돌출되는 소오스 전극(22a)과, 상기 소오스 전극(22a)과 소정 간격 이격되는 드레인 전극(22b)을 포함하여 이루어지며, 여기서, 상기 화소 전극(24b)은 상기 드레인 전극(22b)과 제 1 콘택홀(26a)을 통해 전기적으로 연결된다.
상기 공통 라인(31)으로부터 돌출된 돌기 패턴(31b)은 제 2 콘택홀(26b)을 통해 상기 공통 전극 연결 패턴(23a)와 전기적으로 연결된다.
이와 같이, 가로 방향(게이트 라인 방향) 또는 가로 방향과 유사한 수준으로 화소 전극(24b) 및 공통 전극(24a)을 배치하게 되면, 상기 데이터 라인(22)에 공통 전극 연결 패턴(23a)의 폭을 줄여 형성할 수 있다. 이는 종래의 수직 방향의 화소 전극 및 공통 전극 배치를 갖는 구조에서 최외각 공통 전극이 갖는 폭보다 줄여진 값이다. 따라서, 개구율을 종래 구조보다 향상시킬 수 있다.
한편, 서로 오버랩된 상기 스토리지 패턴(31a)은 상기 화소 전극 연결 패턴(23b)과 오버랩되어 그 오버랩된 부위에 스토리지 캐패시터(Cst)가 정의된다.
그러나 이와 같은 구조의 수평 횡전계형 액정 표시 장치는 화소 전극과 공통 전극간의 전위차로 인해 액정이 트위스트(twist)되며, 각각 공통 전극 연결 패턴과 화소 전극 연결 패턴의 에지부는 전극의 형성시 쇼트되지 않도록, 간격을 확보하여 형성된다. 이로 인해 상기 양 에지부 사이에 이격된 부위만큼 원하지 않는 전경선(disclination)이 발생하며, 이 전경선의 발생으로 휘도 감소가 발생한다.
또한, 스토리지 캐패시터(Cst: storage capacitor)는 화소 영역에서, 화소 전극 연결 패턴과 스토리지 패턴간에만 형성되기 때문에, 정격 용량의 스토리지 캐패시터를 형성하기 위하여는 오버랩되는 영역을 넓혀야 하므로(즉, 상기 화소 전극 연결 패턴과 스토리지 패턴의 오버랩 영역을 늘려야 하므로), 차광성의 공통 전극 패턴이 화소 영역 내에서 차지하는 면적이 커져 전체적으로 투과 영역이 감소하게 된다.
이하, 이러한 형상의 수평 횡전계형 방식에 있어서, 문제점을 방지한 본 발명의 횡전계형 액정 표시 장치를 설명한다.
도 5는 본 발명의 횡전계형 액정 표시 장치를 나타낸 평면도이며, 도 6은 도 5의 I~I' 선상 및 Ⅱ~Ⅱ' 선상의 구조 단면도이다.
도 5 및 도 6과 같이, 본 발명의 횡전계형 액정 표시 장치는 서로 대향되는 제 1 기판(100) 및 제 2 기판(미도시)과, 상기 제 1 기판(100) 상에 서로 교차하여 화소 영역을 정의하며, 각각 제 1 방향과 제 2 방향으로 형성되는 복수개의 게이트 라인(101)과 데이터 라인(102)과, 상기 게이트 라인(101)과 데이터 라인(102)의 교차부에 형성된 박막 트랜지스터(TFT)와, 상기 화소 영역의 제 2 방향의 에지부에 각각 형성된 제 1 스토리지 패턴(111a) 및 제 2 스토리지 패턴(111b)과, 상기 제 1 스토리지 패턴(111a)을 오버랩하여 그 상측에 형성되는 공통 전극 연결 패턴(114) 과, 상기 공통 전극 연결 패턴(114)으로부터 분기되어 상기 화소 영역내로 들어오는 복수개의 공통 전극(104)과, 상기 제 2 스토리지 패턴(111b)을 오버랩하여 그 상측에 형성되는 화소 전극 연결 패턴(113)과, 상기 화소 전극 연결 패턴(113)으로부터 분기되어 상기 화소 영역내로 들어오는 복수개의 화소 전극(103)과, 상기 제 2 스토리지 패턴(111b)과 상기 공통 전극(104) 사이의 이격된 영역에 형성된 제 1 차광 패턴(121a)과, 상기 제 1 스토리지 패턴(111a)과 상기 화소 전극(103) 사이의 이격된 영역에 형성된 제 2 차광 패턴(121b) 및 상기 제 1 기판(100)과 상기 제 2 기판 사이에 형성되는 액정층(미도시)을 포함하며 이루어진다.
여기서, 상기 화소 전극(103)은 상기 제 1 스토리지 패턴(111a)과는 이격하며, 상기 공통 전극(104)은 상기 제 2 스토리지 패턴(111b)과 이격된다. 그리고, 상기 화소 전극(103)과 상기 제 1 스토리지 패턴(111a)간의 이격 공간에 제 1 차광 패턴(121a)이 형성되고, 상기 공통 전극(104)과 상기 제 2 스토리지 패턴(111b)간의 이격 공간에 제 2 차광 패턴(121b)가 형성된다.
여기서, 상기 제 1, 제 2 차광 패턴(121a, 121b)는 상기 화소 전극(103)과 제 1 스토리지 패턴(111a)간 및 상기 공통 전극(104)과 상기 제 2 스토리지 패턴(111b)간의 전기적 절연을 위해 이격 공간을 둔 부위에 전경선이 발생하여, 휘도 감소가 일어나기 때문에 이 부위를 가려주기 위해 형성되는 것이다.
여기서, 상기 제 1, 제 2 차광 패턴(121a, 121b)은 상기 게이트 라인(101)과 동일층의 금속으로 이루어지며, 동일한 패터닝 공정에서 형성된다.
그리고, 도 5 및 도 6에서 도시된 바와 같이, 각 화소 영역에 데이터 라 인(102)에 인접한 양 에지부에서 각각 제 1 스토리지 패턴(111a)과 공통 전극 연결 패턴(114)이 오버랩된 제 1 스토리지 캐패시터(Cst1)와, 제 2 스토리지 패턴(111b)과 화소 전극 연결 패턴(113)이 오버랩된 제 2 스토리지 캐패시터(Cst2)가 형성됨으로써, 적어도 2 영역에서 스토리지 캐패시터가 형성되어 보다 스토리지 용량이 커지게 되어, 도 4의 일반적인 수평 횡전계 구조에 비하여 스토리지 캐패시터 확보에 스토리지 형성시 공정 마진을 둘 수 있다. 또한, 일반적인 수평 횡전계 구조와 동일한 용량을 확보하는 경우에는 상기 제 1, 제 2 스토리지 패턴(111a, 111b)의 면적을 줄일 수 있어, 상대적으로 개구율의 증가를 기대할 수 있다.
여기서, 상기 제 1, 제 2 스토리지 패턴(111a, 111b)은 게이트 라인(101)과 동일한 차광 금속으로 이루어지고, 상기 화소 전극 연결 패턴(113), 공통 전극 연결 패턴(114), 화소 전극(103) 및 공통 전극(104)은 모두 투명한 투명 전극으로 이루어지면, 모두 동일한 공정에서 패터닝하여 형성된다.
이 때, 상기 투명 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO (Indium Tin Zinc Oxide)중 어느 하나로 이루어진다.
또한, 상기 제 2 스토리지 패턴(111b)과 일체형으로 상기 게이트 라인(101)과 평행한 제 1 방향으로 공통 라인(111)이 형성된다.
여기서, 상기 제 2 스토리지 패턴(111b)은 상기 공통 라인(111)과 전기적으로 연결되며, 상기 공통 라인(111)과 상기 제 2 스토리지 패턴(111b)은 일체형으로 형성된다.
이러한 상기 제 1 스토리지 패턴(111a) 및 상기 제 2 스토리지 패턴(111b)은 상기 게이트 라인(101)과 동일층에 형성된다. 그리고, 상기 제 1 스토리지 패턴(111a) 및 상기 제 2 스토리지 패턴(111b)은 차광 금속으로 이루어진다.
그리고, 상기 제 1 스토리지 패턴(111a)의 상부에 상기 제 1 스토리지 패턴(111a)을 오버랩하는 공통 전극 연결 패턴(111a)을 더 형성한다.
이러한 상기 제 1 스토리지 패턴(111a)과 상기 공통 전극 연결 패턴(114)이 오버랩되는 부위에, 두 패턴 사이에 게이트 절연막(118) 및 보호막(119)을 더 개재하여 제 1 스토리지 캐패시터(Cst1)가 형성된다. 이러한 제 1 스토리지 캐패시터(Cst1)는 상기 제 1 스토리지 패턴(111a)에는 화소 전압 신호가 인가되고, 상기 공통 전극 연결 패턴(114)은 공통 라인에 인가되는 공통 전압 신호가 인가되어, 캐패시터로 기능하는 것이다.
상기 제 2 스토리지 패턴(111b)과 상기 화소 전극 연결 패턴(113)이 오버랩되는 부위에, 두 패턴 사이에 게이트 절연막(118) 및 보호막(119)을 더 개재하여 제 2 스토리지 캐패시터(Cst2)가 형성된다. 여기서, 상기 제 2 스토리지 패턴(111b)에는 공통 전압 신호가 인가되고, 상기 화소 전극 연결 패턴(113)에는 화소 전압 신호가 인가된다.
상기 공통 전극 연결 패턴(114) 및 화소 전극 연결 패턴(113)은 상기 화소 전극(103)과 동일층에 형성된다.
상기 제 1 차광 패턴(121a)은 상기 제 1 스토리지 패턴(111a)과 일체형으로 형성되며, 상기 제 2 차광 패턴(121b)은 상기 제 2 스토리지 패턴(111b)과 일체형으로 형성된다.
그리고, 상기 게이트 라인(101) 등의 층과 상기 데이터 라인(102) 등의 층 사이에는 게이트 절연막(118)이 개재되고, 상기 데이터 라인(102) 등의 층과 상기 투명 전극 성분의 화소 전극(103) 및 공통 전극(104) 등의 층 사이에는 보호막(119)이 개재된다.
상기 화소 전극(113)은 상기 박막 트랜지스터(TFT)와 전기적으로 연결된다.
여기서, 상기 박막 트랜지스터(TFT)는 게이트 라인(101)에 형성된 게이트 전극(게이트 라인과 일체형)과, 상기 데이터 라인(102)으로부터 상기 게이트 전극 부위로 돌출되며, 'U'자형 형상을 갖도록 형성된 소오스 전극(102a)과, 상기 소오스 전극(102a)과 소정 간격 이격되는 드레인 전극(102b)을 포함하여 이루어지며, 여기서, 상기 화소 전극(103)은 상기 드레인 전극(102b))과 제 1 콘택홀(131)을 통해 전기적으로 연결되며, 이 때, 상기 제 1 콘택홀(131)은 보호막(119) 및 그 하측에 게이트 절연막(118)까지 제거되어 상기 제 1 차광 패턴(121)을 노출시켜, 상기 제 1 콘택홀(131)에 매립되는 상기 화소 전극(103)은 제 1 차광 패턴(121)과 상기 드레인 전극(102b)에 함께 콘택된다. 따라서, 상기 드레인 전극(102b)을 통해 화소 전압은 상기 화소 전극(103) 및 상기 제 1 차광 패턴(121)에 함께 전달되고, 상기 화소 전극(103)과 일체형의 화소 전극 연결 패턴 및 제 1 차광 패턴(121)과 일체형의 제 1 스토리지 패턴에 함께 전달된다.
여기서, 공통 라인(111)과 상기 공통 전극 연결 패턴(114) 사이에는 상기 보호막(119) 및 게이트 절연막(118)이 소정 폭 제거되어 제 2 콘택홀(132)이 형성되고, 상기 제 2 콘택홀(132)을 상기 공통 전극 연결 패턴(114)이 매립하여 상기 공 통 전극 연결 패턴(114)과 상기 공통 라인(111)과 전기적 콘택된다. 따라서, 상기 공통 라인(111)을 통해 인가된 신호는 상기 공통 전극 연결 패턴(114)을 통해 각 공통 전극(104)으로 분기되어 전달된다.
이하, 도면을 참조하여 본 발명의 횡전계형 액정 표시 장치의 제조 방법에 대해 설명한다.
도 7a 내지 도 7c는 본 발명의 횡전계형 액정 표시 장치를 제조하기 위한 공정 평면도이며, 도 8a 내지 도 8c는 본 발명의 횡전계형 액정 표시 장치를 제조하기 위한 공정 단면도이다.
본 발명의 횡전계형 액정 표시 장치는의 제조 방법은 기판(100) 상에 복수개의 화소 영역을 구비하며, 서로 대향되는 제 1 기판(100) 및 제 2 기판(미도시)을 준비한 후 진행된다.
이어, 도 7a 및 도 8a와 같이, 상기 제 1 기판(100) 상에 제 1 금속층을 증착하고 이를 선택적으로 제거하여, 제 1 방향으로 게이트 라인(101)과, 상기 게이트 라인(101)으로부터 돌출되는 게이트 전극(101a)과, 상기 제 1 방향과 교차하는 제 2 방향으로 상기 화소 영역의 양 에지부에 제 1, 제 2 스토리지 패턴(111a, 111b) 및 상기 제 1, 제 2 스토리지 패턴(111a, 111b)에서 상기 화소 영역 내로 제 1, 제 2 차광 패턴(121a, 121b)을 형성한다. 이 때, 상기 제 2 스토리지 패턴(111b)과 일체형으로 게이트 라인(101)과 평행한 방향으로 꺽인 공통 라인(111)을 함께 형성한다.
이어, 도 7b 및 도 8b와 같이, 상기 게이트 라인(101), 게이트 전극(101a), 제 1, 제 2 스토리지 패턴(111a, 111b) 및 제 1, 제 2 차광 패턴(121a, 121b)을 포함한 제 1 기판(100) 전면에 게이트 절연막(118)을 형성한다.
이어, 상기 게이트 절연막(118) 상에 비정질 실리콘층(135a와 동일층) 및 불순물층(135b와 동일층)을 차례로 증착하고, 이를 선택적으로 제거하여 반도체층 패턴을 형성한다.
이어, 상기 제 1 기판(100) 상에 제 2 금속층을 증착하고 이를 선택적으로 제거하여, 상기 게이트 라인(101)과 교차하여 화소 영역을 정의하도록, 제 2 방향으로 데이터 라인(102)과, 상기 데이터 라인(102)으로부터 돌출되는 소오스 전극(102a) 및 드레인 전극(102b)을 형성한다. 이와 같은 상기 소오스/드레인 전극(102a, 102b)의 형성시 상기 소오스/드레인 전극(102a, 102b) 사이에 노출된 불순물층을 함께 제거되어 불순물층 패턴(135b)을 형성하고, 상기 비정질 실리콘층(135a) 및 불순물층 패턴(135b)의 적층체의 반도체층(135)를 형성한다.
이어, 상기 데이터 라인(102), 소오스/드레인 전극(102a/102b), 반도체층(135)을 포함한 상기 게이트 절연막(118) 상에 보호막(119)을 형성하고, 상기 보호막(119) 및 상기 게이트 절연막(118)을 선택적으로 제거하여, 상기 드레인 전극(102b)의 소정 부위와 이와 인접한 상기 제 1 차광패턴(121a)의 소정 부위를 노출하는 제 1 콘택홀(131) 및 , 상기 제 1 스토리지 패턴(111a)에 인접한 상기 공통 라인(111)의 소정 부위를 노출하는 제 2 콘택홀(132)을 형성하는 단계를 더 포함한다.
이어, 도 7c 및 도 8c와 같이, 상기 제 1, 제 2 콘택홀(131, 132)을 포함한 보호막(119) 상에, 상기 제 1, 제 2 콘택홀(131, 132)을 매립하여 투명 전극을 증착하고 이를 선택적으로 제거하여, 상기 제 1 스토리지 패턴(111a)을 오버랩하는 공통 전극 연결 패턴(114)과, 상기 공통 전극 연결 패턴(114)으로 분기되어 상기 제 2 차광 패턴(121b)을 부분적으로 오버랩하는 공통 전극(104)을 형성하고, 상기 제 2 스토리지 패턴(111b)을 오버랩하는 화소 전극 연결 패턴(113)과, 상기 화소 전극 연결 패턴(113)으로 분기되어 상기 제 1 차광 패턴(121a)을 부분적으로 오버랩하는 화소 전극(103)을 형성한다. 여기서, 상기 제 2 콘택홀(132)을 통해 상기 공통 전극 연결 패턴(114)과 상기 공통 라인(111)이 전기적으로 연결된다. 그리고, 상기 드레인 전극(102b) 및 하측의 제 1 차광 패턴(121a)과, 상기 제 1 콘택홀(131)을 통해 상기 화소 전극(103)과 상기 드레인 전극(102b)이 전기적으로 연결된다.
도시되지는 않았지만, 상기 제 2 기판 상에 상술한 박막 트랜지스터 어레이에 대응되는 블랙 매트릭스층 및 컬러 필터층을 포함한 컬러 필터 어레이(미도시)를 형성하고, 이어, 상기 제 1, 제 2 기판 사이에 액정층(미도시)을 형성한다.
본 발명의 횡전계형 액정 표시 장치는 수평 횡전계(H-IPS: Horizontal In-Plnae Switching) 방식을 따른 것으로, 화소 영역 에지부에서 발생하는 전경선에 의한 구동 불량 영역의 발생을 방지하기 위해 화소 영역의 일측 데이터 라인에 인접한 부위에는 제 1 차광 패턴을 형성하여, 화소 전극과 오버랩되도록 하고, 타측 데이터 라인에 인접한 부위에 제 2 차광 패턴을 형성하여 공통 전극과 오버랩되도록 하여, 전경선 발생을 최소화하여 투과율의 증가시킬 수 있다.
또한, 데이터 라인에 인접한 양측에 스토리지 패턴과 화소 전극 연결 패턴 또는 공통 전극 연결 패턴의 오버랩 구간에 형성되는 스토리지 캐패시터의 형성으로, 하나의 화소 영역에 적어도 2개의 스토리지 캐패시터가 형성될 수 있어, 일반적인 수평 횡전계 방식에 이용되는 스토리지 캐패시터의 용량과 동일하게 구현할 경우에는, 스토리지 캐패시터 형성에 이용되는 스토리지 패턴의 면적을 줄일 수 있다. 또한, 스토리지 패턴의 면적을 줄이지 않을 경우에는 전체적으로 스토리지 캐패시터의 용량이 늘어나게 되어, 스토리지 캐패시터의 확보에 마진을 확보할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 횡전계형 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 본 발명의 횡전계형 액정 표시 장치는 수평 횡전계(H-IPS: Horizontal In-Plnae Switching) 방식을 따른 것으로, 화소 영역 에지부에서 발생하는 전경선에 의한 구동 불량 영역의 발생을 방지하기 위해 화소 영역의 일측 데이터 라인에 인접한 부위에는 제 1 차광 패턴을 형성하여, 화소 전극과 오버랩되도록 하고, 타측 데이터 라인에 인접한 부위에 제 2 차광 패턴을 형성하여 공통 전극과 오버랩되 도록 하여, 전경선 발생을 최소화하여 투과율의 증가시킬 수 있다.
둘째, 데이터 라인에 인접한 양측에 스토리지 패턴과 화소 전극 연결 패턴 또는 공통 전극 연결 패턴의 오버랩 구간에 형성되는 스토리지 캐패시터의 형성으로, 하나의 화소 영역에 적어도 2개의 스토리지 캐패시터가 형성될 수 있어, 일반적인 수평 횡전계 방식에 이용되는 스토리지 캐패시터의 용량과 동일하게 구현할 경우에는, 스토리지 캐패시터 형성에 이용되는 스토리지 패턴의 면적을 줄일 수 있다. 또한, 스토리지 패턴의 면적을 줄이지 않을 경우에는 전체적으로 스토리지 캐패시터의 용량이 늘어나게 되어, 스토리지 캐패시터의 확보에 마진을 확보할 수 있다.

Claims (25)

  1. 서로 대향되는 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하며, 각각 제 1 방향과 제 2 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인;
    상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터;
    상기 화소 영역의 양 에지부에 각각 제 2 방향으로 형성된 제 1 스토리지 패턴 및 제 2 스토리지 패턴;
    상기 제 1 스토리지 패턴의 상부에 상기 제 1 스토리지 패턴을 오버랩하여 제 1 스토리지 캐패시터를 형성하는 공통 전극 연결 패턴;
    상기 제 2 스토리지 패턴의 상부에 상기 제 2 스토리지 패턴을 오버랩하여 제 2 스토리지 캐패시터를 형성하는 화소 전극 연결 패턴;
    상기 제 2 스토리지 패턴과는 이격하도록 상기 공통 전극 연결 패턴으로부터 상기 화소 영역내로 분기되는 공통 전극;
    상기 제 1 스토리지 패턴과는 이격하도록 상기 화소 전극 연결 패턴으로부터 상기 화소 영역내로 분기되는 화소 전극;
    상기 제 1 스토리지 패턴과 상기 화소 전극 사이의 이격된 영역에 형성된 제 1 차광 패턴;
    상기 제 2 스토리지 패턴과 상기 공통 전극 사이의 이격된 영역에 형성된 제 2 차광 패턴;
    상기 제 2 스토리지 패턴으로부터 꺽어져 상기 게이트 라인과 평행한 방향으로 형성된 공통 라인; 및
    상기 제 1, 제 2 기판 사이에 액정층을 포함하며 이루어짐을 특징으로 하는 횡전계형 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 공통 전극 및 상기 화소 전극은 투명 전극으로 이루어진 것을 특징으로 하는 횡전계형 액정 표시 장치.
  3. 제 2항에 있어서,
    상기 공통 전극과 상기 화소 전극은 동일층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  4. 삭제
  5. 제 1항에 있어서,
    상기 제 2 스토리지 패턴은 상기 공통 라인과 일체형으로 연결된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  6. 삭제
  7. 제 1항에 있어서,
    상기 제 1 스토리지 패턴 및 상기 제 2 스토리지 패턴은 상기 게이트 라인과 동일층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  8. 제 1항에 있어서,
    상기 제 1 스토리지 패턴 및 상기 제 2 스토리지 패턴은 차광 금속으로 이루어진 것을 특징으로 하는 횡전계형 액정 표시 장치.
  9. 삭제
  10. 삭제
  11. 제 1항에 있어서,
    상기 공통 라인과 상기 공통 전극 연결 패턴은 전기적으로 연결된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  12. 삭제
  13. 삭제
  14. 제 1항에 있어서,
    상기 제 1 스토리지 패턴으로부터 상기 제 1 차광 패턴이 돌출되며, 상기 제 1 차광 패턴은 상기 화소 전극과 전기적으로 연결된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  15. 제 1항에 있어서,
    상기 공통 전극 연결 패턴 및 화소 전극 연결 패턴은 상기 화소 전극과 동일층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  16. 제 1항에 있어서,
    상기 제 1 차광 패턴은 상기 제 1 스토리지 패턴과 일체형으로 형성되며, 상기 제 2 차광 패턴은 상기 제 2 스토리지 패턴과 일체형으로 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  17. 제 1항에 있어서,
    상기 화소 전극은 상기 박막 트랜지스터와 전기적으로 연결된 것을 특징으로 하는 횡전계형 액정 표시 장치.
  18. 복수개의 화소 영역을 구비하며, 서로 대향되는 제 1 기판 및 제 2 기판을 준비하는 단계;
    상기 제 1 기판 상에 제 1 금속층을 증착하고 이를 선택적으로 제거하여, 제 1 방향으로 게이트 라인과, 상기 게이트 라인으로부터 돌출되는 게이트 전극과, 상기 제 1 방향과 교차하는 제 2 방향으로 상기 화소 영역의 양 에지부에 제 1, 제 2 스토리지 패턴 및 상기 제 1, 제 2 스토리지 패턴에서 상기 화소 영역 내로 제 1, 제 2 차광 패턴을 형성하고, 상기 제 2 스토리지 패턴과 일체형으로, 상기 제 2 스토리지 패턴으로부터 꺽어져 상기 제 1 방향의 공통 라인을 형성하는 단계;
    상기 제 1 기판 상에 제 2 금속층을 증착하고 이를 선택적으로 제거하여, 상기 게이트 라인과 교차하여 화소 영역을 정의하도록, 제 2 방향으로 데이터 라인과, 상기 데이터 라인으로부터 돌출되는 소오스 전극 및 드레인 전극을 형성하는 단계;
    상기 제 1 기판 상에 투명 전극을 증착하고 이를 선택적으로 제거하여, 제 1 스토리지 패턴을 오버랩하는 공통 전극 연결 패턴과, 상기 공통 전극 연결 패턴에서 분기되어 상기 제 2 차광 패턴을 부분적으로 오버랩하는 공통 전극을 형성하고, 상기 제 2 스토리지 패턴을 오버랩하는 화소 전극 연결 패턴과, 상기 화소 전극 연결 패턴에서 분기되어 상기 제 1 차광 패턴을 부분적으로 오버랩하는 화소 전극을 형성하는 단계; 및
    상기 제 1, 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
  19. 제 18항에 있어서,
    상기 제 1 금속층은 차광 금속인 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
  20. 제 18항에 있어서,
    상기 투명 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 ITZO (Indium Tin Zinc Oxide)중 어느 하나로 이루어진 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
  21. 삭제
  22. 제 18항에 있어서,
    상기 제 2 금속층의 선택적인 제거 후, 보호막을 형성하고, 상기 드레인 전극 상부 및 상기 공통 라인 상부에 각각 제 1 콘택홀 및 제 2 콘택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
  23. 제 22항에 있어서,
    상기 공통 전극 연결 패턴의 형성시 상기 제 2 콘택홀을 통해 상기 공통 전극 연결 패턴과 상기 공통 라인을 전기적으로 연결하는 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
  24. 제 22항에 있어서,
    상기 화소 전극의 형성시 상기 드레인 전극과 상기 제 1 콘택홀을 통해 상기 화소 전극과 상기 드레인 전극 및 상기 제 1 차광 패턴을 전기적으로 연결하는 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
  25. 제 18항에 있어서,
    상기 제 1 금속층의 선택적인 제거 후, 상기 제 1 기판 전면에 게이트 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
KR1020060060613A 2006-06-30 2006-06-30 횡전계형 액정 표시 장치 및 이의 제조 방법 KR101255314B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060060613A KR101255314B1 (ko) 2006-06-30 2006-06-30 횡전계형 액정 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060613A KR101255314B1 (ko) 2006-06-30 2006-06-30 횡전계형 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080002054A KR20080002054A (ko) 2008-01-04
KR101255314B1 true KR101255314B1 (ko) 2013-04-23

Family

ID=39213909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060613A KR101255314B1 (ko) 2006-06-30 2006-06-30 횡전계형 액정 표시 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101255314B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101110005B1 (ko) * 2005-03-10 2012-01-31 엘지디스플레이 주식회사 화소부의 빛 샘이 방지된 액정표시소자
KR101536128B1 (ko) * 2008-12-09 2015-07-27 엘지디스플레이 주식회사 횡전계형 액정표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026639A (ko) * 1997-09-25 1999-04-15 구자홍 횡전계방식 액정표시소자 및 그 제조방법
KR100296554B1 (ko) 1999-03-19 2001-07-12 윤종용 액정 표시 장치 및 그 제조 방법
KR20050087552A (ko) * 2004-02-27 2005-08-31 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치 및 그 제조방법
KR20060000806A (ko) * 2004-06-29 2006-01-06 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026639A (ko) * 1997-09-25 1999-04-15 구자홍 횡전계방식 액정표시소자 및 그 제조방법
KR100296554B1 (ko) 1999-03-19 2001-07-12 윤종용 액정 표시 장치 및 그 제조 방법
KR20050087552A (ko) * 2004-02-27 2005-08-31 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치 및 그 제조방법
KR20060000806A (ko) * 2004-06-29 2006-01-06 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20080002054A (ko) 2008-01-04

Similar Documents

Publication Publication Date Title
KR101127839B1 (ko) 횡전계형 액정 표시 장치
US6950165B2 (en) In-plane switching mode liquid crystal display device
KR100698047B1 (ko) 횡전계형 액정 표시 장치 및 그 제조 방법
KR100741890B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100652218B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
JP4813899B2 (ja) 液晶表示素子及びその製造方法
EP1087255A2 (en) Liquid crystal display device
KR100689312B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR20040031338A (ko) 횡전계방식 액정 표시 소자 및 그 제조방법
JP2001174818A (ja) 液晶表示装置
KR20070072131A (ko) 멀티도메인 액정표시소자
CN111381404A (zh) 液晶显示装置
US8159642B2 (en) In-plane switching mode liquid crystal display device having auxiliary pixel electrodes
KR101255314B1 (ko) 횡전계형 액정 표시 장치 및 이의 제조 방법
KR101308454B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100989165B1 (ko) 횡전계 방식 액정표시장치 및 제조 방법
KR20060114561A (ko) 횡전계형 액정 표시 장치
KR101264692B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100918651B1 (ko) 횡전계형 액정 표시 장치 및 그 제조 방법
KR100909413B1 (ko) 횡전계방식 액정 표시 소자 및 그 제조방법
KR101002337B1 (ko) 액정표시장치 및 그의 제조방법
KR100652219B1 (ko) 횡전계방식 액정표시소자
KR20090056641A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
JP2020139968A (ja) 表示装置
KR20050063006A (ko) 수평구동방식 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7