JP4587063B2 - 表示装置 - Google Patents

Description

本発明は、表示画素に対応して形成された複数の画素回路と、複数の前記画素回路間に配置され、前記画素回路に対して走査信号を供給する走査線および前記画素回路に対して表示信号を供給する信号線とが形成されたアレイ基板を備えた表示装置に関するものである。

ＣＲＴディスプレイにおいて進歩の遅かったディスプレイの高解像度化は、液晶をはじめとする新たな技術の導入と共に飛躍的な進歩を遂げようとしている。すなわち、液晶表示装置は微細加工を施すことによりＣＲＴディスプレイに比べて高精細化が比較的容易である。

液晶表示装置として、スイッチング素子としてのＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いたアクティブマトリックス方式の液晶表示装置が知られている。このアクティブマトリックス方式の液晶表示装置は、走査線と信号線とをマトリックス状に配設し、その交点にスイッチング素子たる薄膜トランジスタおよび画素電極が配設されたＴＦＴアレイ基板と、その基板と所定の間隔を隔てて配置される対向基板との間に液晶材料を封入し、薄膜トランジスタによって画素電極に蓄積する電荷を制御して表示階調に応じた電圧を液晶材料に印加することによって、液晶の電気光学的効果を利用した表示を可能としている。薄膜トランジスタのオン・オフは、走査線と信号線とによって与えられる電位によって制御され、かかる走査線および信号線は、それぞれ一方の端部において駆動回路に接続されている。

さらに、近年の液晶表示装置では、液晶材料に対する電圧を安定化させるために、画素電極との間で補助容量を形成するための補助容量線を備えた構成も提案されている。走査線および信号線は、多数の画素電極に対して所定電荷を供給する機能を有することから、走査線および信号線の電位は時間変動する性質を有し、かかる電位変動が画素電極の電位に影響を及ぼすことによって表示画像の品位が低下することが知られている。このため、ほぼ一定の電位に維持された補助容量線を画素電極の一部と重なり合うよう配置することによって、画素電極の電位を安定化している（例えば特許文献１参照。）。具体的には、近年の液晶表示装置は、例えば走査線とほぼ平行になるよう配置され、両端部において定電位供給源と接続された補助容量線を備えた構成を有する。

特開平１１−１８３９３２号公報

しかしながら、補助容量線を備えた従来の表示装置は、補助容量線上に生じる断線による画像品位の低下が問題となる。アレイ基板上に液晶材料を封入した状態で画像表示を行った場合には、例えば断線が生じた箇所を挟んで隣接する画素を比較すると、仮に同一色または同一階調の表示を意図していた場合であっても、両端に配置された定電圧供給源から供給される電位に関する時間遅延の差に応じて、異なる色または異なる階調が表示されているものとユーザに認識される程度に表示品位が低下することとなる。

また、補助容量線が他の配線構造と短絡することも問題となる。通常は、補助容量線は走査線と同一層上に形成された構成を有することから、補助容量線を配置する領域が走査線近傍となる場合には、補助容量線と走査線との間で短絡が発生するおそれが無視できないこととなる。補助容量線と別個独立に電位が供給される走査線等の配線構造と短絡が生じた場合には、断線が生じた場合と同様に表示画像の品位の低下につながるため、かかる短絡が生じることは好ましくない。

一方で、補助容量線を備えた従来の表示装置は、補助容量線における断線、短絡の検出が容易でないという問題を有する。通常、補助容量線は行列状に配置された多数の画素電極に対して、かかる行列の行方向に延伸した状態で配置され、行数に応じた本数の補助容量線が両端部において電気的に接続した並列回路を構成している。従って、かかる並列回路を構成する多数の補助容量線の一部に断線が生じた場合であっても、並列回路の両端部間における電気的導通状態は保たれることとなり、一部の補助容量線が断線していることを検出することはできない。また、複数の補助容量線が並列回路を形成していない場合であっても、一般的に行われる静電的な検査によって補助容量線の断線の有無を検出することは困難である。従って、アレイ基板レベルでは補助容量線における異状の検出は困難であり、かかる観点からも断線、短絡の発生確率を低減した補助容量線を備えた表示装置の実現が要請されることとなる。

本発明は、上記に鑑みてなされたものであって、補助容量線等の配線構造の断線発生確率を低減すると共に、かかる配線構造の走査線および信号線との短絡を抑制した表示装置を実現することを目的とする。

上述した課題を解決し、目的を達成するために、請求項１にかかる表示装置は、表示画素に対応して形成された複数の画素回路と、複数の前記画素回路間に配置され、前記画素回路に対して走査信号を供給する走査線および前記画素回路に対して表示信号を供給する信号線とが形成されたアレイ基板を備えた表示装置であって、前記アレイ基板は、前記画素回路が配置された領域を通過するよう配置され、前記走査線および前記信号線と別個独立の電位が与えられた配線構造と、前記配線構造と、前記配線構造が通過する前記画素回路の端部との間の領域に配置された迂回配線と、前記配線構造と前記迂回配線との間を複数箇所において電気的に接続する接続配線とを備え、前記迂回配線は、前記配線構造および前記迂回配線によって前記画素回路を光学的に複数の領域に分割し、分割した領域の幅がそれぞれ異なる値となるよう配置されたことを特徴とする。

この請求項１の発明によれば、迂回配線および迂回配線と配線構造とを複数箇所にて接続する接続配線を有することとしたため、配線構造が断線した場合であっても接続配線および迂回配線によって迂回経路を確保することが可能である。また、迂回配線を画素回路の端部とかかる画素回路を通過する配線構造との間に配置することとしたため、画素回路外部に配置された走査線等の他の配線構造との間に所定距離だけ離隔した構成となり、迂回配線と他の配線構造との間の短絡発生確率を低減することが可能である。

また、請求項２にかかる表示装置は、上記の発明において、前記画素回路は、表示階調に応じた電荷を蓄積すると共に前記画素回路の外延を規定する画素電極を備え、前記迂回配線は、前記画素電極に対して絶縁層を介して配置されると共に前記配線構造と、前記配線構造が通過する前記画素電極の端部との間の領域に配置されたことを特徴とする。

また、請求項３にかかる表示装置は、上記の発明において、前記配線構造および前記迂回配線は、ほぼ一定の電位を供給されると共に前記画素電極と重なり合う部分において前記画素電極との間に補助容量を形成することを特徴とする。

また、請求項４にかかる表示装置は、上記の発明において、前記迂回配線は、単一の画素回路内で終端するよう形成され、前記接続配線は、同一画素回路内の複数箇所において前記迂回配線と前記配線構造とを電気的に接続するよう配置されたことを特徴とする。

また、請求項５にかかる表示装置は、上記の発明において、前記配線構造は、両端部よりほぼ一定の電位を供給されるよう形成されたことを特徴とする。

また、請求項６にかかる表示装置は、上記の発明において、前記アレイ基板は、前記信号線と電気的に接続された信号線駆動回路と、前記走査線と電気的に接続された走査線駆動回路とをさらに備え、前記アレイ基板と対向して配置された対向基板と、前記アレイ基板と前記対向基板との間に封入された液晶層とをさらに備えたことを特徴とする。

本発明にかかる表示装置は、迂回配線および迂回配線と配線構造とを複数箇所にて接続する接続配線を有する構成としたため、配線構造が断線した場合であっても接続配線および迂回配線によって迂回経路を確保できるという効果を奏する。また、迂回配線を画素回路の端部とかかる画素回路を通過する配線構造との間に配置する構成としたため、画素回路外部に配置された走査線等の他の配線構造との間に所定距離だけ離隔した構成となり、迂回配線と他の配線構造との間の短絡発生確率を低減できるという効果を奏する。

以下に、本発明にかかる表示装置を実施するための最良の形態（以下、単に「実施の形態」と称する）について図面を参照しつつ説明を行う。なお、図面は模式的なものであって現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。また、以下においては特許請求の範囲における配線構造について補助容量線を例として説明しているが、具体的な配線構造としては補助容量線に限定して解釈する必要はない。さらに、以下の説明においては、薄膜トランジスタについて、ゲート電極以外の電極構造は、ソース電極およびドレイン電極のいずれとしても機能させることが可能である場合には、ソース／ドレイン電極と称することとする。また、以下で言及する薄膜トランジスタは、ｎチャネルのものとして説明するが、ｐチャネルのものに本発明を適用可能なことは言うまでもない。

図１は、本実施の形態にかかる表示装置の全体構成を示す模式図である。なお、図１では、アレイ基板１が他の構成要素と分離した状態で表示されているが、これはアレイ基板１の表面構造の理解を容易にするために便宜的に表示したものであって、実際の液晶表示装置では、アレイ基板１と、配向膜５ａとは密着した構造を有する。

本実施の形態にかかる表示装置は、図１に示すように、所定の回路構造が形成されたアレイ基板１と、アレイ基板１に対向して配置された対向基板２と、アレイ基板１と対向基板２との間に封入される液晶層３とを備える。より詳細には、アレイ基板１上には配向膜５ａ、対向基板２の下面には共通電極４および配向膜５ｂが形成され、配向膜５ａ、５ｂは液晶層３と直接接する構成となっている。また、アレイ基板１の外面および対向基板２の外面上に偏光板６ａ、６ｂがそれぞれ配置されている。また、アレイ基板１の下部には、所定のプリズム構造を有し、アレイ基板１に対して平面光を出力するバックライト１２が配置されている。

アレイ基板１および対向基板２は、それぞれ光透過性に優れた透明プラスチック基板または無アルカリガラス等を母材として形成され、表面が平坦性に優れた構造を有する。なお、対向基板２の内表面上には共通電極４が配置され、後述する画素回路７に備わる画素電極との間で所定の電界を生じる機能を有する。また、図示を省略したが、カラー表示を行う表示装置の場合、対向基板の内面上または外面上にＲ、Ｇ、Ｂに対応した光透過特性を有するカラーフィルタを配置した構成を採用するのが通常である。

液晶層３は、配向性を有する液晶分子を主成分として形成されている。液晶層３に含まれる液晶分子の例としては、例えばフッ素系ネマチック液晶分子を使用することが可能である。この他の液晶分子であっても、一般にＴＮ方式の液晶表示装置に利用可能な液晶分子であれば、液晶層３を構成する液晶分子として利用可能であって、液晶分子について特に限定する必要はない。

配向膜５ａ、５ｂは、液晶層３に含まれる液晶分子の配向方向を規定するためのものである。具体的には、配向膜５ａ、５ｂは、それぞれ液晶層３と接する表面に異方性を持たせた構造を有し、かかる異方性構造に従って配向膜５ａ、５ｂ近傍の液晶分子の配向方向が規定される。

偏光板６ａ、６ｂは、入力光のうち所定方向の偏光成分のみを通過させる透過軸を備えた構造を有する。液晶層３に含まれる液晶分子の配向方向と、偏光板６ａ、６ｂとの間に生じる光学的な相関関係に基づいて、後述する画素回路７ごとの光透過率が制御されて画像表示が行われている。

次に、アレイ基板１上に形成された回路構造について説明する。図１に示すように、アレイ基板１上には、画素電極および所定の回路素子によって形成され、表示画素に対応して行列状に配置された複数の画素回路７と、複数の画素回路７間に配置され、画素回路７によって形成される行列の行方向に延伸し、画素回路７に対して所定の走査信号を供給する複数の走査線８と、画素回路７によって形成される行列の列方向に延伸し、画素回路７に対して表示階調に応じた表示信号を供給する複数の信号線９と、画素回路７を選択するための走査信号を生成する走査線駆動回路１０と、表示信号を生成する信号線駆動回路１１と、画素回路７に対して補助容量の基準電位を与えるための補助容量線１３と、補助容量線１３の両端部と電気的に接続され、補助容量線１３に対してほぼ定電位を供給するための定電圧供給回路１４ａ、１４ｂとを備える。

アレイ基板１上における画素回路７およびその周辺回路構造についてさらに詳細に説明する。図２は、画素回路７およびその周辺における配線構造について示す平面図である。なお、図２において同一のハッチングにて示した構成要素、例えば走査線８、補助容量線１３、迂回配線１７および接続配線１８は、それぞれ同一層上に形成されたものであり、異なるハッチングにて示された構成要素は、互いに異なる層上に形成されたものであることとする。

図２に示すように、画素回路７は、液晶層３に対して電圧を与えるために表示階調に応じた電荷を保持するための画素電極１５と、画素電極１５に対する電荷供給を制御するための薄膜トランジスタ１６とを備える。また、アレイ基板は、図２にも示すように画素回路７を通過するよう配置された補助容量線１３と、補助容量線１３と平行な方向に延伸し、補助容量線１３と画素回路７の端部との間に配置された迂回配線１７と、補助容量線１３と垂直方向に延伸し、迂回配線１７と補助容量線１３との間を複数箇所にて電気的に接続する接続配線１８ａ、１８ｂとを有する。

画素電極１５は、所定の電荷が供給されることによって、アレイ基板１上に封入される液晶層３内に含まれる液晶分子に対して表示階調に応じた電界を印加するためのものである。具体的には、画素電極１５は、対向基板２上に形成された共通電極４との間に蓄積電荷に応じた電位差を生じ、かかる電位差に基づいて液晶層３中の液晶分子に対して表示階調に応じた電界を印加する機能を有する。また、本実施の形態において、画素電極１５は、画素回路７の外延を規定する機能も果たしており、本実施の形態において、「画素回路７の端部」は画素電極１５の端部と同義であるものとする。

薄膜トランジスタ１６は、画素電極１５に対する電荷供給を制御するためのものである。具体的には、薄膜トランジスタ１６は、一方のソース／ドレイン電極が画素電極１５と接続され、他方のソース／ドレイン電極が信号線９と接続されると共に、ゲート電極が走査線８と接続された構造を有する。従って、薄膜トランジスタ１６は、信号線９と画素電極１５との間の導通状態を制御する機能を有し、具体的には、走査線８から供給される電位に応じて両者の導通状態を制御している。

迂回配線１７は、行列状に配置された各画素回路７に対応して備えられるものであり、特定の画素回路７において、かかる特定の画素回路７を通過するよう配置された補助容量線１３と、特定の画素回路７の端部との間に配置されている。なお、単一の迂回配線１７が複数の画素回路７を通過するよう配置した構成としても良いが、本実施の形態にかかる表示装置では、迂回配線１７は、図２に示すように単一の画素回路７内で終端するよう形成され、単一の画素回路７内において、補助容量線１３と複数箇所において電気的に接続された構成を有する。

より好ましい構成としては、迂回配線１７は、迂回配線１７および補助容量線によって分割される画素回路７の領域が、それぞれ異なる幅となるよう配置されている。すなわち、図２に示す幅ｄ₁、ｄ₂、ｄ₃がそれぞれ異なる幅となるよう迂回配線１７は配置されている。

接続配線１８ａ、１８ｂは、それぞれ補助容量線１３と迂回配線１７との間を電気的に接続するためのものである。後述するように、迂回配線１７は補助容量線１３が途中で断線した場合に補助容量線１３の両端間の電気的導通を確保するためのものであることから、かかる機能を実現するため、接続配線１８は、少なくとも対応する補助容量線１３に対して複数配置され、迂回配線１７と補助容量線１３との間を複数箇所において電気的に接続する機能を有する。なお、本実施の形態では、より好ましい形態として、図２にも示すように、単一画素回路７内において補助容量線１３と迂回配線１７との間を接続配線１８ａ、１８ｂとによって複数の箇所において電気的に接続した構成を備えたこととする。

さらに好ましい構成としては、接続配線１８ａ、１８ｂは、少なくとも信号線９と重なり合いを生じない領域上に配置されることとする。さらに好ましい構成としては、接続配線１８ａ、１８ｂは、画素回路７内に配置されることとする。

次に、本実施の形態にかかる表示装置において、迂回配線１７および接続配線１８を設けたことによる利点について説明する。まず、迂回配線１７は、補助容量線１３に断線が生じた場合に、補助容量線１３の両端に配置された定電圧供給回路１４ａ、１４ｂから供給される電位信号の迂回経路として機能する。図３は、補助容量線１３に断線が生じた場合における迂回配線１７の機能を示す模式図である。図３に示すように、ある画素回路７内において補助容量線１３の一部が破損して補助容量線１３に断線箇所１９が生じた場合には、断線箇所１９が生じた画素回路７における接続配線１８ａ、１８ｂおよび迂回配線１７による迂回経路が形成されることとなる。

このため、断線箇所１９が発生した場合であっても、断線箇所１９の両側であって、かつ断線箇所１９と最も近接した位置に配置された接続配線（図３の例では接続配線１８ａ、１８ｂ）と、接続配線と接続された迂回配線１７とによって迂回経路が形成され、定電圧供給回路１４ａ、１４ｂの双方より供給される電位は、かかる迂回経路を通過して補助容量線１３上を伝送されることとなる。従って、断線箇所１９が発生した場合であっても、補助容量線１３の両端間における電気的導通は確保されることとなり、本実施の形態にかかる表示装置は、断線箇所１９が生じても補助容量線１３の機能が失われることなく、高品位の画像表示を維持できるという利点を有する。

また、本実施の形態では、より好ましい構成として、迂回配線１７が単一の画素回路７内で終端するよう配置され、複数の画素回路７に渡って同一の迂回配線１７が配置されないこととしている。かかる構成を採用した場合、異なる層上に形成された信号線９との間における電気的短絡の発生確率の上昇を抑制することが可能である。すなわち、本実施の形態においてより好ましい構成を採用した場合、信号線９と重なり合いを生じるのは補助容量線１３のみであり、信号線９と重なり合う部分の面積は従来と同等の程度に抑制することが可能である。従って、層間短絡の発生確率は従来と同程度に抑制され、迂回配線１７および接続配線１８を新たに設けたことによって、層間短絡の発生確率が上昇することはない。

さらに、本実施の形態においては、迂回配線１７を、補助容量線１３と画素回路７の端部との間に配置することとしている。かかる構成を採用することにより、迂回配線１７は、同一層上に形成される走査線８との間隔を所定距離だけ確保することが可能であり、この結果、迂回配線１７と走査線８との間に電気的短絡を生じる確率を低減することが可能である。すなわち、図２にも示したとおり、走査線８と画素回路７とは互いに重なり合いを生じることなく配置されており、かつ走査線８の端部と、当該端部に対応する画素回路７の端部とは所定間隔を隔てて対向するよう配置されている。従って、画素回路７の端部よりもいわば内側に迂回配線１７を配置することによって、迂回配線１７と走査線８との間には所定の距離が確保され、この結果、両者間における電気的短絡の発生確率を低減することが可能である。なお、同一層上に形成された配線構造間の電気的短絡を防止するためには、製造条件等にもよるが、端部間の距離がおよそ１０μｍ程度だけ離隔させた構成とすることがより効果的である。従って、本実施の形態にかかる表示装置において、走査線８の端部と迂回配線１７の端部との間の距離を１０μｍ以上とする構成を採用することも好ましい。

また、本実施の形態にかかる表示装置は、迂回配線１７を画素回路７の端部と補助容量線１３との間に配置する構成としたことにより、補助容量線１３および迂回配線１７によって、画素回路７を光学的に複数の領域に分割した構成を有することとなる。このため、画素回路７の配列周期と、バックライト１２に備わるプリズム構造の周期との関係に起因して生じる光干渉によるいわゆるモアレ現象の発生を抑制することができるという利点を有する。すなわち、迂回配線１７および補助容量線１３によって画素回路７を複数の領域に光学的に分割することによって、バックライト１２に備わるプリズム構造の周期との関係に乱れが生じることとなり、光干渉の発生を低減することが可能である。なお、迂回配線１７の配置位置は上記条件を満たしていれば任意の場所とすることが可能であることから、よりモアレ現象の発生を低減する配置パターン、例えば図２における幅ｄ₁、ｄ₂、ｄ₃が互いに相違するような構成を採用することが可能である。また、個々の画素回路７ごとに幅ｄ₁、ｄ₂、ｄ₃がそれぞれ異なる値となるよう迂回配線１７を配置することとしても良い。

なお、本実施の形態にかかる表示装置において、迂回配線１７等を設けない従来の表示装置と比較して開口率が低下することはない。すなわち、補助容量線等と画素電極とによって形成される補助容量の容量値は、重なり合いを生じる面積に比例して定まるものであり、本実施の形態にかかる表示装置でも、補助容量線１３、迂回配線１７および接続配線１８と、画素電極１５とが重なり合う部分において補助容量が形成される。従って、従来と同等の容量値を有する補助容量を実現する場合には、本実施の形態にかかる表示装置は、従来の補助容量線と画素電極とが重なり合う面積と、補助容量線１３、迂回配線１７および接続配線１８と、画素電極１５とが重なり合う面積が等しくなるよう形成される。このことは、画素回路７内において遮光機能を有する部分の面積が従来と何ら変わらないことを意味しており、従って、本実施の形態にかかる表示装置は、開口率を従来と同等に維持しつつ、上記の利点を享受することを可能としている。

（変形例１）
次に、実施の形態にかかる表示装置の変形例１について説明する。図４は、変形例１にかかる表示装置における画素回路７およびその近傍における配線構造について示す平面図である。図４に示すように、本変形例１においては、接続配線２０ａ、２０ｂは、それぞれ近傍に位置する信号線９に沿って画素回路７の行方向の両端部全体を覆うよう配置され、補助容量線１３と迂回配線１７との間を電気的に接続する機能のみならず、信号線９から生じる電界を静電遮蔽する機能を有する。

信号線９は、多数の画素回路７によって形成される行列において、同一列に属する画素回路７と電気的に接続された構成を有し、かかる同一列に属する画素回路７に対して、各表示画素における表示階調に応じた電圧たる表示信号を順次供給する機能を有する。このため、各表示画素における表示階調の違い等に起因して信号線９の電位は時々刻々変動する機能を有することとなり、画素電極１５は信号線９の電位に起因した電界の影響によって画素電極１５の電位が表示階調に応じたものから変化するおそれがある。

従って、本変形例１では、補助容量線１３と電気的に接続されたためにほぼ一定の電位に維持される接続配線２０ａ、２０ｂを信号線９に沿って延伸させることとし、かかる構造により信号線９より生じる電界が画素電極１５に到達することを抑制している。このように、接続配線に迂回配線１７と補助容量線１３との間の電気的接続機能のみならず、静電遮蔽機能を持たせることも有効である。

（変形例２）
次に、本実施の形態にかかる表示装置の変形例２について説明する。本変形例２にかかる表示装置では、実施の形態および変形例１の場合と異なり、いわゆる多重画素構造を備えた表示装置において、接続配線および迂回配線を設けた構成を有する。すなわち、本変形例２では、複数の列に属する画素回路に対して単一の信号線によって表示階調に応じた電位供給が行われる構成を採用しており、信号線の本数を低減すると共に信号線駆動回路の数または大きさを低減している。

本変形例２にかかる表示装置において、画素回路およびその周辺配線構造について具体的に説明する。図５は、画素回路２８およびその周辺回路の構造について示す模式図である。図５に示すように、画素回路２８は、画素回路２８−１および画素回路２８−２の２種類の構造を有し、それぞれが走査線２３および信号線２４と電気的に接続した構成を有する。なお、図５に示すように、隣接して配置される画素回路２８−１、２８−２は、それぞれ同一の信号線２４と電気的に接続した構成を有し、異なる列に属する画素回路２８−１、２８−２が同一の信号線２４を共有する構造を採用することによって、一般的な液晶表示装置よりも信号線２４の数を低減している。

画素回路２８−１は、画素電極２５と、画素電極２５に一方のソース／ドレイン電極が接続され、他方のソース／ドレイン電極が信号線２４と電気的に接続された第１薄膜トランジスタ２６とを備える。また、画素回路２８−１は、一方のソース／ドレイン電極が後段の走査線２３−３に接続され、他方のソース／ドレイン電極が第１薄膜トランジスタ２６のゲート電極と電気的に接続され、ゲート電極が走査線２３−２と一体化した第２薄膜トランジスタ２７を備える。

第１薄膜トランジスタ２６は、第２薄膜トランジスタ２７によって駆動状態を制御され、オン状態に制御された際に、信号線２４によって与えられる表示信号たる電位を画素電極２５に対して供給する機能を有する。また、第２薄膜トランジスタ２７は、走査線２３−２によって供給される走査信号たる電位によって駆動状態を制御され、オン状態に制御された際に、第１薄膜トランジスタ２６のゲート電極に対して走査線２３−３の電位を供給する機能を有する。

画素回路２８−２は、画素回路２８−１と同様に画素電極２５を備える一方で、画素電極２５に対して表示信号を供給するための回路素子として、単一の第３薄膜トランジスタ２９のみを備える構造を有する。具体的には、第３薄膜トランジスタ２９は、一方のソース／ドレイン電極が画素電極２５に電気的に接続され、他方のソース／ドレイン電極が信号線２４に電気的に接続され、ゲート電極が走査線２３−２に電気的に接続された構造を有する。従って、画素回路２８−２の場合は、走査線２３−２から供給される電位に基づいて第３薄膜トランジスタ２９の駆動状態が制御され、第３薄膜トランジスタ２９がオン状態に制御された際に、信号線２４からの表示信号たる電位を画素電極２５に供給することとなる。

かかる構成の画素回路２８を備えた表示装置においても、画素回路２８−１、２８−２を通過するよう配置された補助容量線１３に対して実施の形態と同様に迂回配線１７および接続配線１８ａ、１８ｂを設けることが有効である。すなわち、画素電極に対する電荷供給メカニズムが相違する場合であっても、補助容量線１３に対して迂回配線１７および接続配線１８ａ、１８ｂを配置することにより、図２に示した構成と同様の利点を享受することが可能である。

また、図５に示す多重画素構造に関して、変形例１と同様に接続配線を列方向にさらに延伸させた構成としても良い。すなわち、図６に示すように、多重画素構造を有する画素回路３０−１、３０−２に対して、静電遮蔽機能を併せ持つそれぞれ接続配線２０ａ、２０ｂを備えることにより、信号線２４と、第２薄膜トランジスタ２７の他方のソース／ドレイン電極と走査線２３−３とを結ぶ配線構造とによって生じる電界が画素電極３１に及ぼす影響を低減することが可能である。

なお、図６に示す構成では、画素電極３１と走査線２３（図６の例では走査線２３−１）とが一部において互いに重なり合うよう形成され、かかる重なり合い部分に補助容量３２が形成されている。すなわち、走査線２３の電位は比較的安定した状態を維持することから、走査線２３と画素電極３１とを一部において互いに重なり合わせることにより補助容量３２を形成した場合に、補助容量線１３等によって形成される補助容量と同様の機能を発揮することが可能である。

次に、本変形例２における表示装置の動作について簡単に説明する。図７は、アレイ基板上に形成される回路構造を模式的に示す等価回路図であり、図８は、図７に示す走査線２３−１〜２３−４および信号線２４−１の電位変動を示すタイムチャートである。以下、図７および図８を適宜参照して、本実施の形態にかかる液晶表示装置の動作について簡単に説明する。

まず、図８にも示すように、期間Δｔ₁において、走査線２３−２、２３−３の双方が駆動電位を供給する。このため、第１薄膜トランジスタ２６、第２薄膜トランジスタ２７および第３薄膜トランジスタ２９がオン状態となり、画素電極２５−１、２５−２、２５−４が信号線２４−１と電気的に導通する。このため、画素電極２５−１、２５−２、２５−４は、期間Δｔ₁における信号線２４−１の電位Ｖａと等しい電位が供給される。

そして、期間Δｔ₂において、走査線２３−３からの駆動電位の供給が停止され、走査線２３−２のみが駆動電位を供給する。このため、期間Δｔ₂では、第２薄膜トランジスタ２７および第３薄膜トランジスタ２９のみが駆動し、第１薄膜トランジスタ２６の駆動が停止する。従って、画素電極２５−２と信号線２４−１との間の導通は維持される一方で画素電極２５−１、２５−４と信号線２４−１との間が絶縁される。このため、期間Δｔ₂において、画素電極２５−１、２５−４の電位はＶａに維持される一方、画素電極２５−２の電位は、期間Δｔ₂における信号線２４−１の電位Ｖｂに変化する（なお、図８ではＶａ＝Ｖｂのケースを示している）。

以後、同様のプロセスを経て各画素電極に対する電位供給が行われる。すなわち、期間Δｔ₃においては、期間Δｔ₁と同様に走査線２３−３、２３−４から駆動電位が供給されることにより、画素電極２５−３、２５−４、２５−６が信号線２４−１の電位Ｖｃを供給される。また、期間Δｔ₄には、期間Δｔ₂と同様に走査線２３−３のみから駆動電位が供給されることにより、画素電極２５−４のみが信号線２４−１と導通し、信号線２４−１の電位Ｖｄを供給される。この後も同様であって、画素電極２５−５、２５−６にも所定電位が供給される。また、信号線２４−１と異なる信号線２４−２と導通可能な画素電極２５−７〜２５−１２についても同様に表示階調に応じた電位が供給される。本実施の形態にかかる液晶表示装置は、画素電極の電位に起因した電界の影響によって光透過率が変動することから、個々の画素電極２５に表示階調に応じた電位が供給されることによって、画面上に各表示画素が所定階調で表示されることとなり、全体として１枚の画像が表示される。

実施の形態にかかる表示装置の全体構成を示す模式図である。 実施の形態にかかる表示装置に備わる画素回路およびその周辺における回路構造を示す平面図である。 迂回配線の機能を説明するための模式図である。 変形例１にかかる表示装置に備わる画素回路およびその周辺における回路構造を示す平面図である。 変形例２にかかる表示装置に備わる画素回路およびその周辺における回路構造を示す平面図である。 変形例２にかかる表示装置に備わる画素回路およびその周辺における回路構造の別の例を示す平面図である。 変形例２にかかる表示装置のアレイ基板上における配線構造について示す等価回路図である。 変形例２にかかる表示装置の動作を説明するためのタイムチャートである。

符号の説明

１ アレイ基板
２ 対向基板
３ 液晶層
４ 共通電極
５ａ、５ｂ 配向膜
６ａ、６ｂ 偏光板
７ 画素回路
８ 走査線
９ 信号線
１０ 走査線駆動回路
１１ 信号線駆動回路
１２ バックライト
１３ 補助容量線
１４ａ、１４ｂ 定電圧供給回路
１５ 画素電極
１６ 薄膜トランジスタ
１７ 迂回配線
１８ａ、１８ｂ 接続配線
１９ 断線箇所
２０ａ、２０ｂ 接続配線
２３ 走査線
２４ 信号線
２５ 画素電極
２６ 薄膜トランジスタ
２７ 薄膜トランジスタ
２８ 画素回路
２９ 薄膜トランジスタ
３０ 画素回路
３１ 画素電極
３２ 補助容量

Claims (6)

1. 表示画素に対応して形成された複数の画素回路と、複数の前記画素回路間に配置され、前記画素回路に対して走査信号を供給する走査線および前記画素回路に対して表示信号を供給する信号線とが形成されたアレイ基板を備えた表示装置であって、
   前記アレイ基板は、
   前記画素回路が配置された領域を通過するよう配置され、前記走査線および前記信号線と別個独立の電位が与えられた配線構造と、
   前記配線構造と、前記配線構造が通過する前記画素回路の端部との間の領域に配置された迂回配線と、
   前記配線構造と前記迂回配線との間を複数箇所において電気的に接続する接続配線と、
   を備え、
   前記迂回配線は、前記配線構造および前記迂回配線によって前記画素回路を光学的に複数の領域に分割し、分割した領域の幅がそれぞれ異なる値となるよう配置されたことを特徴とする表示装置。
2. 前記画素回路は、表示階調に応じた電荷を蓄積すると共に前記画素回路の外延を規定する画素電極を備え、
   前記迂回配線は、前記画素電極に対して絶縁層を介して配置されると共に前記配線構造と、前記配線構造が通過する前記画素電極の端部との間の領域に配置されたことを特徴とする請求項１に記載の表示装置。
3. 前記配線構造および前記迂回配線は、ほぼ一定の電位を供給されると共に前記画素電極と重なり合う部分において前記画素電極との間に補助容量を形成することを特徴とする請求項２に記載の表示装置。
4. 前記迂回配線は、単一の画素回路内で終端するよう形成され、
   前記接続配線は、同一画素回路内の複数箇所において前記迂回配線と前記配線構造とを電気的に接続するよう配置されたことを特徴とする請求項１〜３のいずれか一つに記載の表示装置。
5. 前記配線構造は、両端部よりほぼ一定の電位を供給されるよう形成されたことを特徴とする請求項１〜４のいずれか一つに記載の表示装置。
6. 前記アレイ基板は、
   前記信号線と電気的に接続された信号線駆動回路と、
   前記走査線と電気的に接続された走査線駆動回路と、
   をさらに備え、
   前記アレイ基板と対向して配置された対向基板と、
   前記アレイ基板と前記対向基板との間に封入された液晶層と、
   をさらに備えたことを特徴とする請求項１〜５のいずれか一つに記載の表示装置。

Images