JP4911793B2 - 液晶表示装置 - Google Patents

Description

本発明は液晶表示装置に関し、特にアクティブマトリクス型の液晶表示装置に関する。

アクティブマトリクス型の液晶表示装置は、互いに対向する一対の基板と、この一対の基板間に挟持された液晶層と、マトリクス状に配置された複数の表示画素からなる表示部と、を備えている。上記一対の基板の一方は、表示部において、複数の表示画素が配列する行に沿って配置された走査線と、複数の表示画素が配列する列に沿って配置された信号線と、を備えている。液晶層に含まれる液晶分子は、液晶層に印加される電界によって、その配向状態が制御される。

一対の基板の一方にマトリクス状に配置された複数の第１電極と、複数の第１電極と対向する第２電極とを有し、第１電極と第２電極との間に生じる横電界によって液晶層に含まれる液晶分子の配向状態を制御するＩＰＳ（In-Plane Switching）方式やＦＦＳ（Fringe Field Switching）方式の液晶表示装置が提案されている。

液晶表示装置ではフリッカ対策として、走査ライン毎に液晶印加電圧の極性を反転させる交番反転駆動が提案されている。ＩＰＳ方式やＦＦＳ方式の液晶表示装置で交番電界駆動を行う場合、第２電極を走査ライン毎に配置し、１フレーム期間毎に第２電極に供給する電圧をハイ（Ｈ）レベルとロー（Ｌ）レベルとのいずれかに切り替えて、液晶層に印加される電圧の極性を反転させる。この構成では、第２電極に供給される２種類の電圧と、第１電極に順次書き込まれる映像信号とにより液晶層に含まれる液晶分子の配向が制御される。

ここで、第２電極の抵抗が大きくなると、第２電極の信号入力端の近傍と、信号入力端から離れた位置とで電位に差が生じて、クロストークの原因となることがあった。

従来、平坦化膜上に画素電極や共通電極を配置した場合に、平坦化膜の下層に配置されたスイッチング素子及びコモン配線と、画素電極及び共通電極とを電気的に接続させる複数のコンタクトホールを単一の工程で形成することができるＦＦＳモードの液晶表示装置が提案されている（特許文献１参照）。

特開２００８−１８０９２８号公報

本発明は、上記事情に鑑みて成されたものであって、表示品位の良好な液晶表示装置を提供することを目的とする。

本発明の態様による液晶表示装置は、第１基板と、前記第１基板と対向するように配置された第２基板と、前記第１基板と前記第２基板との間に挟持された液晶層と、を備え、前記第１基板は、マトリクス状に配置された複数の画素電極と、前記複数の画素電極が配列する行方向に沿って延びる複数の対向電極と、を備え、前記対向電極は、絶縁層を介して複数の前記画素電極と対向するように配置された第１対向電極と、前記第１対向電極と絶縁層を介して対向するように配置され、前記絶縁層に設けられたコンタクトホールを介して前記第１対向電極と電気的に接続された第２対向電極と、を備え、前記第２対向電極は、前記第１対向電極よりも配線抵抗が小さく、所定数行および所定数列のマトリクス状に前記画素電極が配列した前記第１基板の領域において、前記各行および各列について、１以下の前記コンタクトホールが配置されている液晶表示装置である。

本発明によれば、表示品位の良好な液晶表示装置を提供することができる。

本発明の一実施形態に係る液晶表示装置の一例を概略的に示す図である。 図１に示す液晶表示装置の表示部の一構成例を説明するための図である。 図１に示す液晶表示装置の表示部を構成する第１表示画素の一構成例を説明するための図である。 図１に示す液晶表示装置の表示部を構成する第２表示画素の一構成例を説明するための図である。 図４に示す線Ｖ−Ｖにおける断面の一例を示す図である。

以下、本発明の一実施形態について、図面を参照して詳細に説明する。図１に示すように、本実施形態に係る液晶表示装置は、アレイ基板１０と、アレイ基板１０と対向するように配置された対向基板２０と、アレイ基板１０と対向基板２０との間に挟持された液晶層ＬＱと、マトリクス状に配置された複数の表示画素ＰＸを含む表示部ＤＹＰを備えている。液晶表示装置は、図示しない光源装置によって、アレイ基板１０側から照明される。

複数の表示画素ＰＸは、後に説明する第１表示画素ＰＸ１および第２表示画素ＰＸ２を含む。図２に、所定数行および所定数列で配列する複数の表示画素ＰＸからなる表示部ＤＹＰの所定領域内における、第２表示画素ＰＸ２の配置位置を示す。図２では、例えば、３２画素（行）×１９２画素（列）の領域内で、各行に第２表示画素ＰＸ２が１つ配置され、同じ列に２以上の第２表示画素ＰＸ２が配置されないように構成されている。また、第２表示画素ＰＸは、表示画素ＰＸが配列する行方向において、一定表示画素ＰＸ毎に配置される。

さらに、第２表示画素ＰＸ２は、互いに一定距離以上を置いて配置されている。図２では、１つの第２表示画素ＰＸ２を中心とした半径が所定距離の領域内で、中心の１つの第２表示画素ＰＸ２のみが配置されるように、その他の第２表示画素ＰＸ２の配置位置が設定される。

アレイ基板１０は、基板ＳＢ１（図５に示す）と、基板ＳＢ１の上層にマトリクス状に配置された画素電極ＰＥと、複数の画素電極ＰＥが配列する行に沿って配置された複数の走査線ＧＬ（ＧＬ１、ＧＬ２、…）と、複数の画素電極ＰＥが配列する列に沿って配置された複数の信号線ＳＬ（ＳＬ１、ＳＬ２、…）と、画素電極ＰＥの配列する行方向に沿って延びる複数の対向電極ＣＥと、走査線ＧＬと信号線ＳＬとが交差する位置近傍に配置された画素スイッチＳＷを備えている。画素電極ＰＥと画素スイッチＳＷとは、各表示画素ＰＸに配置されている。

複数の走査線ＧＬは、アレイ基板１０の表示部ＤＹＰの周囲に配置された走査線駆動回路ＧＤに電気的に接続されている。複数の信号線ＳＬは、アレイ基板１０の表示部ＤＹＰの周囲に配置された信号線駆動回路ＳＤに電気的に接続されている。

画素スイッチＳＷのゲート電極は、対応する走査線ＧＬに電気的に接続されている（あるいは一体に形成されている）。画素スイッチＳＷのソース電極は、対応する信号線に電気的に接続されている（あるいは一体に形成されている）。画素スイッチＳＷのドレイン電極は、対応する画素電極ＰＥに電気的に接続されている（あるいは一体に形成されている）。

図３乃至図５に示すように、対向電極ＣＥは、第１対向電極ＣＥＡと第２対向電極ＣＥＢとを備えている。図５に示すように、第１対向電極ＣＥＡは、複数の画素電極ＰＥと絶縁層Ｌ４を介して対向するように配置されている。第２対向電極ＣＥＢは、第２表示画素ＰＸ２において、第１対向電極ＣＥＡと絶縁層Ｌ２、Ｌ３を介して対向するように配置されている。

図５に示すように、画素電極ＰＥは、絶縁層Ｌ１〜Ｌ４に設けられたコンタクトホールＨＬ１、ＨＬ２によって、コンタクト電極ＥＡを介して半導体層ＳＥＭと電気的に接続されている。コンタクト電極ＥＡは、信号線ＳＬと同層に配置され、例えばチタンとアルミニウムとチタンと３層（ＴＡＴ）を含む構成である。

画素電極ＰＥおよび第１対向電極ＣＥＡは例えばＩＴＯ（Indium Tin Oxide）等の透明導電性材料によって形成されている。図３および図４に示すように、画素電極ＰＥは、スリットＳＴを備えている。スリットＳＴは、信号線ＳＬが延びる方向と略平行に延びている。スリットＳＴの端部は、信号線ＳＬが延びる方向に対して、配向膜（図示せず）のラビング方向との成す角度が大きくなる方向に屈曲している。

対向電極ＣＥにはその両端から対向電圧が供給される。１フレーム期間において、複数の対向電極ＣＥに供給される対向電圧は、１走査ライン毎あるいは複数ライン毎に極性が反転される。さらに、各対向電極ＣＥに供給される対向電圧は、１フレーム期間毎に極性が反転される。すなわち本実施形態に係る液晶表示装置は、１又は複数走査ライン毎に、液晶層ＬＱに供給される電界の極性が反転されるライン反転駆動方式を採用している。

第２対向電極ＣＥＢは走査線ＧＬと同層に配置され、例えばモリブデンタングステン（ＭｏＷ）により形成されている。図４および図５に示すように、第１対向電極ＣＥＡと第２対向電極ＣＥＢとは第２表示画素ＰＸ２において、絶縁層Ｌ２、Ｌ３に設けられたコンタクトホールＨＬ３、ＨＬ４により、コンタクト電極ＥＢを介して電気的に接続されている。コンタクト電極ＥＢは、信号線ＳＬと同層に配置され、例えばチタンとアルミニウムとチタンと３層（ＴＡＴ）により形成されている。

すなわち、図３乃至図５に示すように、第１表示画素ＰＸ１には、画素電極ＰＥと半導体層（Ｐｏｌｙ−Ｓｉ）ＳＥＭとを電気的に接続させるためのコンタクトホールＨＬ１、ＨＬ２が設けられ、第２表示画素ＰＸ２には、さらに、第１対向電極ＣＥＡと第２対向電極ＣＥＢとを電気的に接続させるためのコンタクトホールＨＬ３、ＨＬ４が設けられている。

上記液晶表示装置において、対応する走査線ＧＬに画素スイッチＳＷをオンさせるオン信号が供給されると、画素スイッチＳＷのゲート電極にオン信号が供給され、ソース電極−ドレイン電極間が導通し、対応する信号線に供給された映像信号が、画素電極ＰＥに供給される。

画素電極ＰＥに印加される電圧と、第１対向電極ＣＥＡに印加される電圧との電位差が生じると、画素電極ＰＥのスリットＳＴと対向する第１対向電極ＣＥＡの部分から、画素電極ＰＥへと斜め方向の電界が生じ、液晶層ＬＱ内に横電界が生じる。この横電界により、液晶層ＬＱに含まれる液晶分子（図示せず）の配向状態が制御される。

なお、横電界とは、アレイ基板１０の基板ＳＢ１の基板面と略平行な方向の電界成分を含む電界であって、アレイ基板１０上に配置された画素電極ＰＥと第１対向電極ＣＥＡとの間に生じるものである。

ここで、例えば対向電極をＩＴＯにより形成すると、対向電極の配線抵抗が大きくなり、対向電極の充電に時間を要することがあった。さらに、対向電極が充電に時間がかかると、このことがクロストーク等の原因となって表示品位が低下することがあった。

そこで、本実施形態に係る液晶表示装置では、対向電極ＣＥが、第１対向電極ＣＥＡと、第１対向電極ＣＥＡと略平行に延びる第２対向電極ＣＥＢとを備え、第１対向電極ＣＥＡと第２対向電極ＣＥＢとを電気的に接続させている。

第２対向電極ＣＥＢは、モリブデンタングステンによって形成され、その配線抵抗はＩＴＯよりも小さい。そのため、第１対向電極ＣＥＡは、対向電極駆動回路（図示せず）から、あるいはその両端部における第２対向電極ＣＥＢとの接続部（図示せず）から対向電圧が供給されるとともに、第２表示画素ＰＸ２において第２対向電極ＣＥＢとからも対向電圧が供給される。このことによって、本実施形態に係る液晶表示装置では、第１対向電極ＣＥＡの配線抵抗が大きい場合であっても、第１対向電極ＣＥＡの充電に要する時間を短くすることができ、クロストーク等による表示品位の劣化が改善された。

なお、表示部ＤＹＰ内での第２表示画素ＰＸ２の割合が多くなると、表示部ＤＹＰ全体での開口率が低下する。一方、第２表示画素ＰＸ２を配置する間隔が大きくなると、第１対向電極ＣＥＡの配線抵抗が十分小さくならず、第１対向電極ＣＥＡの充電時間が長くなり表示品位の劣化を改善することが困難になる。なお、第１対向電極ＣＥＡの充電時間は、略４μ秒以下となることが望ましい。

そこで、本実施形態では、図２に示すように、所定数行および所定数列に配列する表示画素ＰＸからなる表示部ＤＹＰの領域において、各行および各列に１以下の第２表示画素ＰＸ２が配置されているとともに、行方向（対向電極ＣＥが延びる方向）において所定の間隔をおいて配置されている。

換言すれば、所定数行および所定数列に画素電極ＰＥが配列したアレイ基板１０の領域において、画素電極ＰＥの配列する各行および各列について、１以下のコンタクトホールＨＬ３、ＨＬ４が配置されている。また、第１対向電極ＣＥＡと第２対向電極ＣＥＢとを電気的に接続させるコンタクトホールＨＬ３、ＨＬ４は、画素電極ＰＥが配列した各行において、所定の間隔をおいて設けられている。

このように第２表示画素ＰＸ２を配置することによって、行方向および列方向にスジ状の輝度ムラが生じることが回避される。また、第１対向電極ＣＥＡと第２対向電極ＣＥＢとが電気的に接続される位置の間隔を、第１対向電極ＣＥＡの充電時間が十分短くなるように設定することによって、クロストーク等による表示品位の劣化を改善することができる。

上記のように、本実施形態に係る液晶表示装置によれば、表示品位の良好な液晶表示装置を提供することができる。

さらに、本実施形態では、第２対向電極ＣＥＢは、走査線ＧＬと同層に設けられている。したがって、第２対向電極ＣＥＢを設けるために新たな導電層を設ける必要がないため、製造コストが高くなることを回避することができる。

なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。図２に示すように第２表示画素ＰＸ２の配置位置は一例であって、本願発明における第２表示画素ＰＸ２の配置位置が図２に示す配置位置に限定されるものではない。第２表示画素ＰＸの配置は、表示部の開口率が一定以上であって、かつ、対向電極ＣＥの充電時間が十分短くなるように設定されれば図２の配置位置に限られない。

また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。

ＬＱ…液晶層、ＰＸ…表示画素、ＰＸ１…第１表示画素、ＰＸ２…第２画素電極、ＤＹＰ…表示部、ＰＥ…画素電極、ＣＥ…対向電極、ＣＥＡ…第１対向電極、ＣＥＢ…第２対向電極、ＳＷ…画素スイッチ、Ｌ１〜Ｌ４…絶縁層、ＨＬ１〜ＨＬ４…コンタクトホールＨＬ、１０…アレイ基板（第１基板）、２０…対向基板（第２基板）。

Claims (5)

1. 第１基板と、前記第１基板と対向するように配置された第２基板と、前記第１基板と前記第２基板との間に挟持された液晶層と、を備え、
   前記第１基板は、マトリクス状に配置された複数の画素電極と、
   前記複数の画素電極が配列する行方向に沿って延びる複数の対向電極と、を備え、
   前記対向電極は、絶縁層を介して複数の前記画素電極と対向するように配置された第１対向電極と、前記第１対向電極と絶縁層を介して対向するように配置され、前記絶縁層に設けられたコンタクトホールを介して前記第１対向電極と電気的に接続された第２対向電極と、を備え、
   前記第２対向電極は、前記第１対向電極よりも配線抵抗が小さく、
   所定数行および所定数列のマトリクス状に前記画素電極が配列した前記第１基板の領域において、前記各行および各列について、１以下の前記コンタクトホールが配置されている液晶表示装置。
2. 第１基板と、前記第１基板と対向するように配置された第２基板と、前記第１基板と前記第２基板との間に挟持された液晶層と、マトリクス状に配置された複数の表示画素を含む表示部と、を備え、
   前記第１基板は、前記複数の表示画素のそれぞれに配置された画素電極と、前記複数の表示画素が配列する行方向に沿って延びる複数の対向電極と、を備え、
   前記表示画素は、前記表示部の所定数行および所定数列で前記表示画素が配列する所定領域内において前記表示画素が配列する各行に１つ配置され同じ列に２以上配置されない第２表示画素を含み、
   前記対向電極は、絶縁層を介して複数の前記画素電極と対向するように配置された第１対向電極と、前記第１対向電極と絶縁層を介して対向するように配置され、前記第２表示画素において前記絶縁層に設けられたコンタクトホールを介して前記第１対向電極と電気的に接続された第２対向電極と、を備え、
   前記第２対向電極は、前記第１対向電極よりも配線抵抗が小さい液晶表示装置。
3. 前記第１基板は、前記複数の画素電極が配列する行方向に沿って延びる複数の走査線と、前記複数の画素電極が配列する列方向に沿って延びる複数の信号線と、をさらに備え、
   前記第２対向電極は前記複数の走査線と同層に配置されている請求項１又は請求項２記載の液晶表示装置。
4. 前記第１対向電極は、ＩＴＯ（Indium Tin Oxide）によって形成されている請求項１又は請求項２記載の液晶表示装置。
5. 前記第２表示画素は、互いに一定距離以上を置いて配置され、１つの前記第２表示画素を中心とした半径が所定距離の領域内に、１つの前記第２表示画素が配置されている請求項２記載の液晶表示装置。

Images