TWI497182B

TWI497182B - 顯示裝置

Info

Publication number: TWI497182B
Application number: TW102115853A
Authority: TW
Inventors: Chih Yuan Hou
Original assignee: Ye Xin Technology Consulting Co Ltd
Priority date: 2013-05-03
Filing date: 2013-05-03
Publication date: 2015-08-21
Also published as: CN104133328A; TW201443532A

Description

顯示裝置

本發明涉及一種顯示裝置，且特別涉及一種能有效降低公共電極阻抗值的顯示裝置。

顯示裝置具有輕薄、大尺寸化、平面化及數位化等優點，近年來需求迅速增加，大量使用在電視、電腦監視器、行動電話、車用螢幕與數位相框等等。同時，隨著需求迅速增加，對於顯示裝置的品質要求，也越來越高。

與傳統扭曲向列型(twisted nematic)顯示裝置相比，平面內切換型(in-plane switching，IPS)顯示裝置和邊緣場切換型(fringe field switching，FFS)顯示裝置具有廣視角的優點。在平面內切換型(IPS)顯示裝置和邊緣場切換型(FFS)顯示裝置中公共電極為位於陣列基板的透明銦錫氧化物層。銦錫氧化物材料本身具有較高阻抗值，會影響信號傳輸速率。然而在高解析度的要求下，需要高信號傳輸速率。

先前技術中一般通過增加公共電極的膜厚來降低其阻抗值，然而隨著公共電極膜厚的增加，會衍生出銦錫氧化物多晶化的問題，這樣在進行蝕刻工序時，會產生銦錫氧化物殘留問題，而且增加銦錫氧化物的膜厚也會增加生產成本。

有鑑於此，有必要提供一種降低公共電極阻抗值的顯示裝置。

本發明提供一種顯示裝置，該顯示裝置的陣列基板包括：基板；薄膜電晶體，該薄膜電晶體設置於該基板之上；第一鈍化層，該第一鈍化層覆蓋該薄膜電晶體；金屬導電層，該金屬導電層至少包括第一部分，該第一部分位於該第一鈍化層之上，且該金屬導電層的膜厚小於30Å；公共電極，該公共電極覆蓋於該金屬導電層的該第一部分之上，且與該金屬導電層的該第一部分直接接觸並電性導通；第二鈍化層，該第二鈍化層覆蓋該第一鈍化層和該公共電極；像素電極，該像素電極位於該第二鈍化層之上。

本發明提供另一種顯示裝置，該顯示裝置的陣列基板包括：基板；至少一個電極層設置於該基板上，該電極層包括層疊設置的非金屬導電層及金屬導電層，非金屬導電層與金屬導電層之間電性導通且二者間傳遞的電信號相同，且該金屬導電層的膜厚小於30Å。

由於該金屬導電層的膜厚小於30Å，因此，在該厚度下，光可透過該金屬導電層，且由於本發明中該公共電極重疊於部分或全部該金屬導電層的第一部分之上，因此可有效降低該公共電極的阻抗值，提高信號的傳輸速率，從而可降低不良信號的影響，滿足高解析度的要求。

200、300‧‧‧陣列基板

T‧‧‧薄膜電晶體

41、71‧‧‧基板

44、74‧‧‧半導體層

42‧‧‧遮光層

441‧‧‧溝道區

43‧‧‧緩衝層

442‧‧‧摻雜區

431‧‧‧氮化矽層

45、73‧‧‧閘極絕緣層

432‧‧‧氧化矽層

451‧‧‧氧化矽層

48、75‧‧‧資料電極

452‧‧‧氮化矽層

481、751‧‧‧源極

46、72‧‧‧閘極

482、752‧‧‧汲極

47、76‧‧‧層間介質層

49‧‧‧第一接觸孔

471‧‧‧氮化矽層

50、77‧‧‧第一鈍化層

472‧‧‧氧化矽層

51、80‧‧‧第二鈍化層

52、78‧‧‧金屬導電層

53、79‧‧‧公共電極

521‧‧‧第一部分

54‧‧‧第二接觸孔

522‧‧‧第二部分

55、82‧‧‧像素電極

56‧‧‧第三接觸孔

81‧‧‧通孔

圖1為本發明實施方式顯示裝置的陣列基板的剖視圖。

圖2a-2c為本發明實施方式中金屬導電層第一部分的不同圖案設計放大俯視圖。

圖3為本發明另一實施方式顯示裝置的陣列基板的剖視圖。

下文將參照附圖來描述根據本發明的顯示裝置。

圖1示出本發明實施方式顯示裝置的陣列基板200的剖視圖，本實施方式中，該陣列基板200可由低溫多晶矽(low-temperature polycrystalline silicon，LTPS)半導體工藝形成。替代實施方式中，陣列基板可由非晶矽半導體工藝形成。

該陣列基板100包括基板41、遮光層42、緩衝層43、薄膜電晶體T。該基板41可為玻璃基板或透明塑膠基板。

該遮光層42為設置在該基板41上用來阻擋光線之金屬層。該緩衝層43覆蓋該基板41和該遮光層42。本實施方式中，該緩衝層43為疊層結構，其包括氮化矽層431和氧化矽層432。替代實施方式中，該緩衝層43也可為單層氮化矽層431或單層氧化矽層432。

該薄膜電晶體T設置於該緩衝層43上，其至少包括半導體層44、閘極絕緣層45、閘極46和資料電極48。該資料電極48包括源極481和汲極482。

該半導體層44為部分覆蓋該緩衝層43上的多晶矽層，其包括溝道區441和位於該溝道區441兩側的摻雜區442。該摻雜區442為在該半導體層44相反的兩端摻雜磷離子形成。磷離子可以有效提高該摻雜區442的導電性。該遮光層42主要用來防止入射光照射到該溝道區441，該緩衝層43主要用來防止該基板41中的雜質進入該半導體層44中。

該閘極絕緣層45覆蓋該半導體層44和該緩衝層43。本實施方式中，該閘極絕緣層45為包括氧化矽層451和氮化矽層452的疊層結構。該氧化矽層451覆蓋整個半導體層44。該氮化矽層452僅設於該半導體層44的該溝道區441。替代實施方式中，該閘極絕緣層45也可為單層氧化矽層451或單層氮化矽層452，此時該單層氮化矽層452為覆蓋整個半導體層44的整層結構。

該閘極46為設置在該閘極絕緣層45上的金屬鉬層。該閘極46與該氮化矽層452層疊並設於該半導體層44的該溝道區441。本實施方式中，該閘極46及該氮化矽層452分別都包括兩個相互間隔的島狀部分。

層間介質層47覆蓋該薄膜電晶體T。本實施方式中，該層間介質層47為包括氮化矽層471和氧化矽層472的疊層結構。替代實施方式中，該層間介質層47可為單層氮化矽層471或單層氧化矽層472。本實施方式中，該閘極絕緣層45及該層間介質層47共同定義有兩個第一接觸孔49，每個第一接觸孔49分別貫穿該閘極絕緣層45的預定部分和該層間介質層47的預定部分，以露出部分該半導體層44。本實施方式中，該每個第一接觸孔49對應一個摻雜區442。

該資料電極48通過該第一接觸孔49與該半導體層44接觸。該兩個第一接觸孔49中的資料電極48分別定義為源極481和汲極482。本實施方式中，該資料電極48為鉬-鋁-鉬的疊層金屬結構。替代實施方式中，該資料電極48可為單層金屬鉬層。

本實施方式中，該陣列基板還包括第一鈍化層50、金屬導電層52、公共電極53、第二鈍化層51、和像素電極55。

該第一鈍化層50覆蓋該層間介質層47和該源極481。該第一鈍化層50為有機絕緣層。該第一鈍化層50定義有貫穿該第一鈍化層50預定部分的第二接觸孔54。該第二接觸孔54用於露出該汲極482。

該金屬導電層52為金屬鉬層，其包括相互絕緣隔離的第一部分521和第二部分522。該第一部分521位於該第一鈍化層50之上，用來傳輸公共電壓。該第二部分522部分覆蓋該第一鈍化層50及該第二接觸孔54的內表面，並與該汲極482接觸。本實施方式中，該金屬導電層52的膜厚需小於30Å，以實現透光之目的。

該公共電極53為覆蓋於該金屬導電層52的該第一部分521之上的銦錫氧化物層。該公共電極53與該金屬導電層52的該第一部分521直接接觸並電性導通，二者傳遞的電信號相同。本實施方式中，該公共電極53為完全覆蓋該金屬導電層52的第一部分521上的銦錫氧化物層，且兩者面積相等。替代實施方式中，該公共電極53完全重疊於該金屬導電層52的第一部分521，該金屬導電層52的第一部分521沒有全部被該公共電極53覆蓋。

該第二鈍化層51為覆蓋該第一鈍化層50和該公共電極53的氮化矽層。本實施方式中，該第二鈍化層51定義有貫穿該第二鈍化層51預定部分的第三接觸孔56。該第三接觸孔56對應該第二接觸孔54設置，用於露出該金屬導電層52的第二部分522。

該像素電極55為覆蓋部分該第二鈍化層51的銦錫氧化物層，其依次通過該第三接觸孔56及該第二接觸孔54連接該金屬導電層52的第二部分522，進而實現同該汲極482的電連接。

替代實施方式中，該金屬導電層52可設計不同的圖案。圖2a-2c為本發明實施方式中該金屬導電層52的該第一部分521不同圖案設計的三個實施方式放大俯視圖。如圖2a所示，該金屬導電層52的第一部分521的圖案可為片狀結構。如圖2b所示，該金屬導電層52的第一部分521的圖案也可為馬賽克圖案。如圖2c所示，該金屬導電層52的第一部分521的圖案也可為網格圖案。

本實施方式中，由於該公共電極53部分覆蓋或完全覆蓋膜厚小於30Å的該金屬導電層52的第一部分521，因此，該公共電極53的阻抗值可被有效降低。

替代實施方式中，本發明也可應用於非晶矽技術領域，如圖3所示，本發明另一實施方式的陣列基板300包括基板71、薄膜電晶體T。該基板71可為玻璃基板或透明塑膠基板。

該薄膜電晶體T設置於該基板71之上，其至少包括閘極72、閘極絕緣層73、半導體層74和資料電極75。該資料電極75包括源極751和汲極752。

該閘極72為設置在該基板71之上的金屬鉬層。該閘極絕緣層73完全覆蓋該閘極72，本實施方式中，該閘極絕緣層73為單層氮化矽層或單層氧化矽層。替代實施方式中，該閘極絕緣層73可為氮化矽層和氧化矽層的疊層結構。該半導體層74為部分覆蓋該閘極絕緣層73的非晶矽層，且該半導體層74完全覆蓋該閘極72。該資料電極75設置在該半導體層74和該閘極絕緣層73之上，該源極751和該汲極752分別位於該半導體層74的兩側，彼此電性絕緣，且都與該半導體層74部分重疊。本實施方式中，該資料電極75為單層金屬鉬層。替代實施方式中，該資料電極75可為鉬-鋁-鉬的層疊金屬結構。

層間介質層76覆蓋該薄膜電晶體T。本實施方式中，該層間介質層76為單層氮化矽層或單層氧化矽層。替代實施方式中，該層間介質層76可為氮化矽層和氧化矽層的疊層結構。

本實施方式中，該陣列基板300還包括第一鈍化層77、金屬導電層78、公共電極79、第二鈍化層80、像素電極82。

該第一鈍化層77覆蓋該層間介質層76，且該第一鈍化層77為有機絕緣層。該金屬導電層78為金屬鉬層，用來傳輸公共電壓。本實施方式中，該金屬導電層78只包括位於該第一鈍化層77之上的第一部分，且該金屬導電層78的膜厚小於30Å，以實現透光之目的。

該公共電極79為覆蓋於該金屬導電層78的第一部分上的銦錫氧化物層，且與該金屬導電層78的該第一部分直接接觸並電性導通，二者傳遞的電信號相同。由於本實施方式中，該金屬導電層78只包括位於該第一鈍化層77之上的第一部分，因此，本實施方式中，該公共電極79實際覆蓋於該金屬導電層78之上。本實施方式中，該公共電極79完全覆蓋該金屬導電層78，且兩者面積相等。替代實施方式中，該公共電極79完全重疊於該金屬導電層78，而該金屬導電層78沒有完全被該公共電極79覆蓋。

該第二鈍化層80為覆蓋該第一鈍化層77和該公共電極79的氮化矽層。本實施方式中，該第二鈍化層80、該第一鈍化層77和該層間介質層76共同定義有通孔81，該通孔貫穿該第二鈍化層80預定部分、該第一鈍化層77預定部分和該層間介質層76預定部分，用於露出部分該汲極752。

該像素電極82為位於該第二鈍化層80的銦錫氧化物層，其通過該通孔81與該汲極752電連接。

替代實施方式中，該金屬導電層78可設計成不同的圖案，如圖2a-2c所示的片狀結構、馬賽克圖案或網格圖案。

本實施方式中，由於該公共電極79部分覆蓋或完全覆蓋膜厚小於30Å的該金屬導電層78，因此，該公共電極79的阻抗值可被有效降低。

替代實施方式中，該陣列基板可包括透明基板。至少一個電極層設置於該基板上，該電極層包括層疊設置的非金屬導電層及金屬導電層，該非金屬導電層與該金屬導電層之間電性導通且二者間傳遞的電信號相同，該金屬導電層位於基板與非金屬導電層之間且與該非金屬導電層直接接觸。該非金屬導電層為銦錫氧化物層。該金屬導電層為膜厚小於30Å的金屬鉬層，可實現透光。

該陣列基板還可包括：設置於該基板之上的薄膜電晶體；覆蓋該薄膜電晶體的第一鈍化層；由上述電極層形成的公共電極，由於該公共電極為非金屬導電層與金屬導電層的層疊結構，因此可有效降低該公共電極的阻抗值；覆蓋該第一鈍化層和該公共電極的第二鈍化層；位於該第二鈍化層之上的像素電極。

本發明精神或範圍的情況下可對本發明作出各種修改和變型。因此，本發明旨在涵蓋落入所附權利要求書範圍及其等效範圍內的對本發明的所有各種修改和變型。

200‧‧‧陣列基板

471‧‧‧氮化矽層

41‧‧‧基板

472‧‧‧矽氧化層

42‧‧‧遮光層

48‧‧‧資料電極

43‧‧‧緩衝層

481‧‧‧源極

431‧‧‧氮化矽層

482‧‧‧汲極

432‧‧‧氧化矽層

49‧‧‧第一接觸孔

T‧‧‧薄膜電晶體

50‧‧‧第一鈍化層

44‧‧‧半導體層

51‧‧‧第二鈍化層

441‧‧‧溝道區

52‧‧‧金屬導電層

442‧‧‧摻雜區

521‧‧‧第一部分

45‧‧‧閘極絕緣層

522‧‧‧第二部分

451‧‧‧氧化矽層

53‧‧‧公共電極

452‧‧‧氮化矽層

54‧‧‧第二接觸孔

46‧‧‧閘極

55‧‧‧像素電極

47‧‧‧層間介質層

56‧‧‧第三接觸孔

Claims

一種顯示裝置，該顯示裝置的陣列基板包括：基板；薄膜電晶體，該薄膜電晶體設置於該基板之上；第一鈍化層，該第一鈍化層覆蓋該薄膜電晶體；金屬導電層，該金屬導電層至少包括第一部分，該第一部分位於該第一鈍化層之上，且該金屬導電層的膜厚小於30Å，以實現透光之目的；公共電極，該公共電極覆蓋於該金屬導電層的該第一部分之上，且與該金屬導電層的該第一部分直接接觸並電性導通；第二鈍化層，該第二鈍化層覆蓋該第一鈍化層和該公共電極：像素電極，該像素電極位於該第二鈍化層之上。
如申請專利範圍第1項所述之顯示裝置，其中，該公共電極完全重疊於該金屬導電層的該第一部分，該金屬導電層的該第一部分沒有全部被該公共電極覆蓋。
如申請專利範圍第1項所述之顯示裝置，其中，該公共電極完全覆蓋該金屬導電層的該第一部分，且兩者面積相等。
如申請專利範圍第1-3項任意一項所述之顯示裝置，其中，該金屬導電層的第一部分的圖案為片狀結構、馬賽克圖案或網格結構。
如申請專利範圍第1-3項任意一項所述之顯示裝置，其中，該金屬導電層的材料為金屬鉬。
如申請專利範圍第1-3項任意一項所述之顯示裝置，其中，該公共電極和該像素電極的材料為銦錫氧化物。
如申請專利範圍第1-3項任意一項所述之顯示裝置，其中，該薄膜電晶體至少包括一半導體層、一閘極絕緣層、一閘極和一資料電極，其中該資料電極包括一源極和一汲極。
如申請專利範圍第7項所述之顯示裝置，其中，該半導體層由多晶矽形成，其包括一溝道區和位於該溝道區兩側的一摻雜區。
如申請專利範圍第7項所述之顯示裝置，其中，該半導體層由非晶矽形成。
一種顯示裝置，該顯示裝置的陣列基板包括：基板；至少一個電極層設置於該基板上，該電極層包括層疊設置的非金屬導電層及金屬導電層，非金屬導電層與金屬導電層之間電性導通且二者間傳遞的電信號相同，且該金屬導電層的膜厚小於30Å，以實現透光之目的。
如申請專利範圍第10項所述之顯示裝置，其中，該金屬導電層位於基板與非金屬導電層之間。
如申請專利範圍第10項所述之顯示裝置，其中，該非金屬導電層與金屬導電層直接接觸。
如申請專利範圍第10項所述之顯示裝置，其中，該非金屬導電層的材料為銦錫氧化物。
如申請專利範圍第10項所述之顯示裝置，其中，該金屬導電層的材料為金屬鉬。
如申請專利範圍第10-14項中任意一項所述之顯示裝置，其中，該陣列基板還包括：薄膜電晶體，該薄膜電晶體設置於該基板之上；第一鈍化層，該第一鈍化層覆蓋該薄膜電晶體；由上述電極層形成的公共電極；第二鈍化層，該第二鈍化層覆蓋該第一鈍化層和該公共電極；像素電極，該像素電極位於該第二鈍化層之上。