JP6850540B2 - 表示パネル及び表示装置 - Google Patents

表示パネル及び表示装置 Download PDF

Info

Publication number
JP6850540B2
JP6850540B2 JP2016039775A JP2016039775A JP6850540B2 JP 6850540 B2 JP6850540 B2 JP 6850540B2 JP 2016039775 A JP2016039775 A JP 2016039775A JP 2016039775 A JP2016039775 A JP 2016039775A JP 6850540 B2 JP6850540 B2 JP 6850540B2
Authority
JP
Japan
Prior art keywords
layer
metal oxide
gate
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016039775A
Other languages
English (en)
Other versions
JP2016167060A (ja
Inventor
惠敏 黄
惠敏 黄
信宏 林
信宏 林
立偉 宋
立偉 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Publication of JP2016167060A publication Critical patent/JP2016167060A/ja
Application granted granted Critical
Publication of JP6850540B2 publication Critical patent/JP6850540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示パネル及び表示装置に関する。
科学技術の進歩により、フラットパネルディスプレイは、すでに様々な分野で広く使用されてきた。フラットディスプレイパネルは、外観が薄くて軽いほか、低消費電力及び無放射などの優れた特性を有しているので、徐々に従来の陰極線管表示装置に取って代わり、例えば、携帯電話、携帯用マルチメディア機器、ノートパソコン、テレビや表示スクリーンなどのさまざまな電子製品に応用され始めている。
液晶表示パネルを例とすると、従来の液晶表示パネルは薄膜トランジスタ基板とカラーフィルタ基板、及び液晶層を備え、薄膜トランジスタ基板とカラーフィルタ基板は対向して設置され、液晶層は薄膜トランジスタ基板とカラーフィルタ基板との間に挟まれて設置される。市場の激しい競争のため、表示パネル及び表示装置のサイズと表示彩度の飽和度に対する要求が急速に高まってくると同時に、薄膜トランジスタの電気特性と安定性に対する要求も高まっている。そのうち、金属酸化物（Metal oxide-based, MOSs）を半導体層の材料とする薄膜トランジスタは、室温で調製することができるほか、良好な電流出力特性と、より低いリーク電流と、アモルファスシリコン薄膜トランジスタ（amorphous silicon thin film transistor, a-Si TFT）より１０倍以上高い電子移動度を持っており、表示パネルの電力消費を低減し、表示パネルの動作周波数を高めることができるので、すでに次世代の表示パネルと表示装置における駆動素子の主流となっている。
しかしながら、金属酸化物半導体層はより好ましい電気的性能を有するが、薄膜トランジスタの製造過程後において、常に金属酸化物半導体層の電気的特性の破壊を引起す。金属酸化物半導体層の電気的特性の破壊を避けるために、従来の薄膜トランジスタの半導体層に保護層を追加して保護するようにしている。しかし、薄膜トランジスタのドレインとソースは半導体層と接続しなければならないので、一旦、保護層を追加した後、ドレインとソースは保護層の孔を通じて半導体層と接続する必要があるが、保護層の孔の設置によって、ドレインとソースは比較的に大きなレイアウト面積が必要となることで、ドレイン、またはソースとゲートとのオーバーラップ面積が大きくなり、したがって、画素のフィードスルー電圧（feedthrough voltage）の上昇や、画素の開口率の低下を招き、表示品質に悪影響が生じている。
したがって、保護層の設置のために生じる、画素のフィードスルー電圧の上昇や、画素の開口率の低下によって、表示品質が影響されることのない表示パネル及び表示装置を、如何にして提供するかが重要な課題の１つとなる。
上記課題に鑑みて、本発明の目的は、画素のフィードスルー電圧を低減させ、また、画素の開口率を大きくすることのできる表示パネル及び表示装置を提供することを課題とする。
上記目的を達成するため、本発明の表示パネルは、薄膜トランジスタと基板を備えた薄膜トランジスタ基板と、前記薄膜トランジスタ基板上に設置される表示媒質層とを備え、前記薄膜トランジスタは、ゲートと、金属酸化物層と、ソースと、ドレインと、誘電体層及び保護層とを備え、前記基板上に設置され、前記ゲートと前記金属酸化物層は対向設置され、且つ前記ゲートは前記金属酸化物層上に設置され、前記誘電体層は前記ゲートと前記金属酸化物層の間に設置され、前記保護層は前記ゲートと前記金属酸化物層の上に設置され、前記ソースと前記ドレインはそれぞれ前記保護層の開口部を通じて前記金属酸化物層に接続され、且つ前記ゲート、または前記金属酸化物層の側辺の一部は、複数の前記開口部のうちの少なくとも１つに重なるように設置され、前記金属酸化物層は前記薄膜トランジスタのチャネル層であり、前記ゲートと前記チャネル層との間には前記誘電体層を有し、前記チャネル層の材料は金属酸化物半導体であり、前記複数の開口部のうちの１つに位置する前記誘電体層は第１厚さを備え、前記チャネル層と前記ゲートとの間に位置する前記誘電体層は第２厚さを備え、前記第２厚さと前記第１厚さの差は、ゼロより大きいか等しく且つ３０００Å未満であり、または、ゼロより大きいか等しく且つ前記保護層の厚さより小さいことを特徴とする。
上記目的を達成するため、本発明に基づいた表示装置は薄膜トランジスタ基板と表示媒質層を備えた表示パネルと、前記表示パネルに対向設置されるバックライトモジュールとを備え、前記表示媒質層は前記薄膜トランジスタ基板上に設置され、前記薄膜トランジスタ基板は薄膜トランジスタと基板を備え、前記薄膜トランジスタは前記基板上に設置され、且つゲートと、金属酸化物層と、ソースと、ドレインと、誘電体層及び保護層を備え、前記ゲートと前記金属酸化物層は対向設置され、且つ前記ゲートは前記金属酸化物層上に設置され、前記誘電体層は前記ゲートと前記金属酸化物層の間に設置され、前記保護層は前記ゲートと前記金属酸化物層の上に設置され、前記ソースと前記ドレインはそれぞれ前記保護層の開口部を通じて前記金属酸化物層に接続され、且つ前記ゲート、または前記金属酸化物層の側辺の一部は、複数の前記開口部のうちの少なくとも１つに重なるように設置され、前記金属酸化物層は前記薄膜トランジスタのチャネル層であり、前記ゲートと前記チャネル層との間に前記誘電体層を有し、前記チャネル層の材料は金属酸化物半導体であり、前記複数の開口部のうちの１つに位置する前記誘電体層は第１厚さを備え、前記チャネル層と前記ゲートとの間に位置する前記誘電体層は第２厚さを備え、前記第２厚さと前記第１厚さの差は、ゼロより大きいか等しく且つ３０００Å未満であり、または、ゼロより大きいか等しく且つ前記保護層の厚さより小さいことを特徴とする。
一実施例において、金属酸化物層は、薄膜トランジスタのチャネル層であり、ゲートとチャネル層との間に誘電体層を有し、且つチャネル層の材料は金属酸化物半導体であることを特徴とする。
一実施例において、ソース、またはドレインは前記複数の開口部のうちの１つに設置され、且つチャネル層に接することを特徴とする。
一実施例において、ゲートは対向する２つの第１側辺を備え、且つ前記複数の第１側辺の一部はそれぞれ保護層の２つの開口部と重なることを特徴とする。
一実施例において、金属酸化物層は、薄膜トランジスタのチャネル層であり、且つ対向する２つの第２側辺を備える。前記複数の第２側辺の一部はそれぞれ保護層の２つの開口部に重なることを特徴とする。
一実施例において、ゲートは対向する２つの第１側辺を備え、金属酸化物層は、薄膜トランジスタのチャネル層であり、且つ対向する２つの第２側辺を備える。前記複数の第１側辺の一部と前記複数の第２側辺の一部はそれぞれ保護層の２つの開口部に重なることを特徴とする。
一実施例において、前記複数の開口部のうちの１つに位置する誘電体層は第１厚さを備え、チャネル層とゲートとの間に位置する誘電体層は第２厚さを備え、第２厚さと第１厚さの差は、ゼロより大きいか等しく且つ３０００Å未満であり、または、ゼロより大きいか等しく且つ保護層の厚さより小さいことを特徴とする。
一実施例において、金属酸化物層は、バッファ層を介して基板上に設置され、金属酸化物層はチャネルエリアを有し、ゲートは誘電体層を介してチャネルエリア上に設置され、且つチャネルエリアの材料は金属酸化物半導体であることを特徴とする。
一実施例において、金属酸化物層は、更に、チャネルエリアの両側に位置する２つの導電エリアを備え、ソース、またはドレインは前記複数の開口部のうちの１つに設置され、且つバッファ層と前記複数の導電エリアのうちの１つに接続されることを特徴とする。
上記により、本発明の表示パネルと表示装置において、薄膜トランジスタ基板の保護層は、金属酸化物層上に設置され、ソースとドレインはそれぞれ保護層の開口部を通じて金属酸化物層に接続され、且つゲート、または金属酸化物層の側辺の一部は複数の前記開口部のうちの少なくとも１つに重なるように設置される。よって、一部の実施例において、従来技術と比較して、薄膜トランジスタのゲートの一部、または金属酸化物層の側辺は前記複数の開口部のうちの１つに重なるように設置されるため、本発明の表示パネル及び表示装置は、画素のフィードスルー電圧を低減させ、また、画素の開口率を大きくする効果を生じさせ、表示品質を高めることができる。
本発明の好ましい実施例に係る表示パネルの平面図である。 図１Ａに示される表示パネルの直線Ａ−Ａに沿った断面図である。 本発明の好ましい実施例の異なる実施態様の表示パネルの平面図である。 図２Ａに示される表示パネルの直線Ａ−Ａに沿った断面図である。 本発明の好ましい実施例の異なる実施態様の表示パネルの平面図である。 図３Ａに示される表示パネルの直線Ａ−Ａに沿った断面図である。 本発明の好ましい実施例の異なる実施態様の表示パネルの平面図である。 図４Ａに示される表示パネルの直線Ａ−Ａに沿った断面図である。 本発明の好ましい実施例に係る表示装置の概略図である。
以下、関連する図面を参照しながら、本発明の表示パネルと表示装置における好適な実施例について説明する。このうち同じ構成要素は同じ符号を付して説明する。
図１Ａ及び図１Ｂを参照されたい。図１Ａは本発明の好ましい実施例に係る表示パネル１の平面図であり、図１Ｂは図１Ａに示される表示パネルの直線Ａ−Ａに沿った断面図である。図１Ｂは表示パネル１の画素構造、またはサブ画素構造に対応するものと考えることができる。
本実施例の表示パネル１は、薄膜トランジスタ基板１１、対向基板１２、及び表示媒質層１３を含む。薄膜トランジスタ基板１１と対向基板１２は対向して設置され、表示媒質層１３は薄膜トランジスタ基板１１と対向基板１２との間に挟まれて設置される。薄膜トランジスタ基板１１はそれぞれ半透明材料を含み、この半透明材料は、例えば、ガラス基板、石英基板、プラスチック基板であるが、これらに限定されない。表示パネル１は、液晶表示パネル、または有機発光ダイオード表示パネルである。本実施例において、表示パネル１は、液晶表示パネルを例とし、表示媒質層１３は液晶層であり、且つ対向基板１２はカラーフィルタ基板である。しかし、表示パネル１が有機発光ダイオード表示パネルである時、表示媒質層１３は有機発光ダイオード層である。一実施例において、仮に、有機発光ダイオード層が白色光を発する場合、対向基板１２はカラーフィルタ基板である。もう１つの実施例において、仮に、有機発光ダイオード層が、例えば、赤、緑、青の光を発する場合、対向基板１２は保護基板（Cover plate）であり、有機発光ダイオード層が外部の水蒸気、または異物によって汚染を受けないように保護することができる。または、もう１つの実施例において、有機発光ダイオード表示パネルは対向基板１２を設置せずに、透光性材料（例えば、ゼリー）を介して有機発光ダイオード層（表示媒質層１３）を覆うことで、有機発光ダイオード層が外部からの水蒸気、または異物によって汚染を受けないように保護することができる。
図１Ｂに示すように、薄膜トランジスタ基板１１は薄膜トランジスタＴと、基板１１１と、パッシベーション層ＰＡＳと、第１電極ＰＥとを備える。
薄膜トランジスタＴは画素のスイッチ素子である。この薄膜トランジスタＴは基板１１１上に設置され、且つゲートＧと、金属酸化物層Ａと、ソースＳと、ドレインＤと、保護層Ｐを備える。本実施例は以下、ゲート（bottom-gate）薄膜トランジスタを例とする。本発明の特徴を正確に説明するために、図１Ａでは、図１Ｂの基板１１１と、表示媒質層１３と、誘電体層Ｉ及びパッシベーション層ＰＡＳを表示しない。
基板１１１は透光性材料で作られ、且つその材料は、例えば、ガラス、石英、またはプラスチックであるが、これらに限定されない。ゲートＧは基板１１１上に設置されるとともに、ゲートＧの材料は、金属（例えば、アルミニウム、銅、銀、モリブデン、またはチタン）、もしくはその合金からなる単層構造、または多層構造である。その一部が駆動信号を伝送する導線は、例えば走査線（図示されない）であり、ゲートＧと同じ層（一般的には第１金属層Ｍ１と知られているが図示しない）に同一の製造工程によって設置することで、この導線とゲートＧを互いに電気的に接続させることができる。誘電体層ＩはゲートＧと基板１１１上に設置されるとともに、誘電体層Ｉは、例えば、有機シリコン酸化物などの有機材料であり、または、例えば、シリコン窒化物、シリコン酸化物、酸窒化ケイ素、炭化ケイ素、酸化アルミニウム、酸化ハフニウム、または上記材料から構成された多層構造の無機材料であるが、これらに限定されない。誘電体層ＩはゲートＧを完全に覆う必要があり、基板１１１の一部を覆うか、または基板１１１の全部を覆うかを選択することができる。
金属酸化物層Ａは誘電体層Ｉ上に設置されるとともに、ゲートＧに対向設置される。ソースＳとドレインＤは金属酸化物層Ａ上に設置されるとともに、それぞれ金属酸化物層Ａに接続される。ソースＳとドレインＤとの間は、所定の間隔を有する。ここの間隔は、ソースＳとドレインＤとが互いに接続されておらず、距離をおいて分離されていることを表す。ソースＳとドレインＤの材料は、金属（例えば、アルミニウム、銅、銀、モリブデン、またはチタン）、またはその合金からなる単層構造、または多層構造（多層構造は、例えば、窒化モリブデン/アルミニウム/窒化モリブデンの多層金属層である）である。その一部が駆動信号を伝送する導線は、例えばデータラインＤＬ（図１Ａ）であり、ソースＳとドレインＤと同じ層（一般的には第２金属層Ｍ２として知られているが図示しない）に同一の製造工程によって設置することができる。また、本実施例の金属酸化物層Ａは、薄膜トランジスタＴのチャネル層Ｃ（または活性層と称する）であり、且つ誘電体層ＩはゲートＧとチャネル層Ｃとの間に位置する。金属酸化物層Ａ（チャネル層Ｃ）の材料は、例えば、金属酸化物半導体を含む。前記の金属酸化物半導体は金属酸化物層を含み、この金属酸化物は、インジウム、ガリウム、亜鉛、スズ、またはこれらの組み合わせを成分として含んでおり、例えば、インジウムガリウム亜鉛酸化物（Indium Gallium Zinc Oxide, IGZO）とすることができる。
保護層Ｐは金属酸化物層Ａ（チャネル層Ｃ）上に設置される。ここの保護層Ｐは、薄膜トランジスタＴのエッチング停止（etch stop）層を形成し、保護層Ｐがない部分でソースＳとドレインＤはそれぞれ金属酸化物層Ａ（チャネル層Ｃ）上に設置される。即ち、ソースＳとドレインＤはそれぞれ保護層Ｐの１つの開口部Ｈ内に設置されるとともに、保護層Ｐの開口部Ｈを通じて金属酸化物層Ａに接続される。本実施例において、保護層Ｐはチャネル層Ｃに設置されるとともに、ソースＳとドレインＤに対応して、２つの開口部Ｈを有し、且つ前記複数の開口部Ｈはチャネル層Ｃを露出させ、ソースＳ、またはドレインＤはそれぞれ前記複数の開口部Ｈのうちの１つ内に設置されるとともに、チャネル層Ｃに接続される。薄膜トランジスタＴのチャネル層Ｃが導通していない時、ソースＳとドレインＤは電気的に分離される。保護層Ｐは例えば、有機シリコン酸化物などの有機材料であり、またはシリコン窒化物、シリコン酸化物、酸窒化ケイ素、炭化ケイ素、酸化アルミニウム、酸化ハフニウムなどの単層無機材料であり、または上記材料から構成された多層無機材料とすることができるが、本発明はこれらに限定されない。
ゲートＧ、または金属酸化物層Ａの側辺の一部は、開口部Ｈと重なるように設置される。本実施例において、図１Ａに示すように、平面図で見た場合、ゲートＧは２つの対向する第１側辺ｓ１を有するとともに、前記複数の第１側辺ｓ１の一部はそれぞれ保護層Ｐの２つの開口部Ｈと重なる（平面図で見た場合、第１側辺ｓ１の一部は開口部Ｈを貫通して見える）。また、図１Ｂに示すように、断面図で見た場合、ゲートＧの２つの第１側辺ｓ１の一部は開口部Ｈ内に開口部Ｈと対応して位置する。
パッシベーション層ＰＡＳは薄膜トランジスタＴを覆うように設置されると同時に、通孔Ｏを有する。パッシベーション層ＰＡＳの材料は、例えばＰＦＡ、または有機酸化ケイ素化合物などの有機材料、または無機材料から形成することができる。無機材料は例えば、酸化ケイ素（ＳｉＯｘ）、またはシリコン窒化物（ＳｉＮｘ）の単層または多層構造であるが、本発明はこれらに限定されない。また、第１電極ＰＥは、パッシベーション層ＰＡＳ上に設置されるとともに、パッシベーション層ＰＡＳの通孔Ｏ内に充填されることで、ドレインＤに接続する。本実施例において、第１電極ＰＥは、画素電極である。また、対向基板１２は、第２電極（図示しない）を有し、第２電極は、共通電極である。第１電極ＰＥ、または第２電極の材料は、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、アルミニウム亜鉛酸化物（ＡＺＯ）、酸化スズカドミウム（ＣＴＯ）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）などの透明の導電性材料であるが、本発明はこれらに限定されない。
したがって、表示パネル１における複数の走査線が走査信号を受信する時、各走査線がそれぞれ対応する前記複数の薄膜トランジスタＴを導通させ、且つ対応する各行の画素のデータ信号を複数のデータラインＤＬ（図１Ａ）によって、その対応する画素の第１電極ＰＥに伝送し、表示パネル１に画像画面を表示させることができる。
公知技術においては、薄膜トランジスタＴのゲートＧの幅は金属酸化物層Ａ（チャネル層Ｃ）とほぼ同じ幅であるため、ゲートＧの２つの対向する第１側辺ｓ１は開口部Ｈと重なることはなく、開口部Ｈの外側に位置する。しかし、本実施例のゲートＧの第１側辺ｓ１の一部と保護層Ｐの２つの開口部Ｈはそれぞれ重なって設置されることで、ゲートＧの面積を公知技術に比べて相対的に小さくすることが可能になる。フィードスルー効果によるフィードスルー電圧は、第１金属層Ｍ１（図示しない）と第２金属層Ｍ２（図示しない）とが重なる面積に関連するため、仮に、第１金属層Ｍ１と第２金属層Ｍ２の重なる面積が比較的に大きい場合、フィードスルー電圧の値も比較的に大きくなり、通常、画素の表示品質に対して、不利な影響をもたらす。これに対して、公知技術と比べて、本実施例のゲートＧ（第１金属層Ｍ１）とソースＳ、ドレインＤ（第２金属層Ｍ２）の重なる面積は比較的に小さいため、画素のフィードスルー電圧を低下することができ、表示品質に対する影響も比較的に小さいため、表示パネル１の表示品質を高めることができる。
図２Ａから図４Ｂをそれぞれ参照されたい。図２Ａから図４Ｂは本発明の好ましい実施例の異なる実施態様の表示パネル１ａ、１ｂ、１ｃの平面図及びそれらに対応する断面図である。
図２Ａと図２Ｂに示すように、表示パネル１ａと前記表示パネル１の主な違いは、表示パネル１ａのゲートＧの２つの対向する第１側辺ｓ１は、対応する開口部Ｈの外側に位置するが、金属酸化物層Ａ（チャネル層Ｃ）は２つの対向する第２側辺ｓ２を有するとともに、前記複数の第２側辺ｓ２の一部はそれぞれ保護層Ｐの２つの開口部Ｈと重なって設置されることで、開口部Ｈ内に位置するソースＳとドレインＤはそれぞれ誘電体層Ｉと金属酸化物層Ａとに接続することができる点である。
本実施例において、前記複数の開口部Ｈのうちの１つの誘電体層Ｉは第１厚さｄ１を有し、チャネル層ＣとゲートＧとの間の誘電体層Ｉは第２厚さｄ２を有し、第２厚さｄ２と第１厚さｄ１との差は０より大きいか等しく、且つ３０００Åよりも小さい［０≦（ｄ２-ｄ１）＜３０００Å］。または、第２厚さｄ２と第１厚さｄ１との差は０より大きいか等しく、且つ保護層Ｐの厚さよりも小さい［０≦（ｄ２-ｄ１）＜保護層Ｐの厚さ。ここで、保護層Ｐの厚さは、例えば３０００Åである］。
よって、本実施例において、図２Ａに示すように、平面図で見た場合、チャネル層Ｃは２つの対向する第２側辺ｓ２を有するとともに、前記複数の第２側辺ｓ２の一部はそれぞれ保護層Ｐの２つの開口部Ｈと重なる（平面図で見た場合、第２側辺ｓ２の一部は開口部Ｈを貫通して見える）。また、図２Ｂに示すように、断面図で見た場合、チャネル層Ｃの２つの第２側辺ｓ２の一部は開口部Ｈ内に開口部Ｈと対応して位置する。また、表示パネル１ａのその他の素子の技術的特徴は前記表示パネル１における同じ素子を参照することができるため、ここでは繰り返して述べない。
公知技術においては、薄膜トランジスタＴの金属酸化物層Ａ（チャネル層Ｃ）とゲートＧの幅はほぼ同じ幅であるため、金属酸化物層Ａ（チャネル層Ｃ）の２つの対向する第２側辺ｓ２は開口部Ｈと重なることはなく、開口部Ｈの外側に位置する。しかし、本実施例の金属酸化物層Ａの第２側辺ｓ２の一部は保護層Ｐの２つの開口部Ｈとそれぞれ重なって設置されることで、金属酸化物層Ａの面積は公知技術と比べて比較的に小さくできるため、相対的に、ソースＳとドレインＤの設置面積は比較的に小さくできる。したがって、公知技術と比べて、本実施例のゲートＧ（第１金属層Ｍ１）とソースＳ、ドレインＤ（第２金属層Ｍ２）の重なる面積を比較的に小さくできるため、画素のフィードスルー電圧を低下する効果を有し、表示品質の効果を高めることができる。
また、図３Ａと図３Ｂに示すように、表示パネル１ｂと前記表示パネル１ａの主な違いは、金属酸化物層Ａ（チャネル層Ｃ）の２つの側辺ｓ２の一部はそれぞれ保護層Ｐの２つの開口部Ｈと重なると共に、表示パネル１ｂのゲートＧの第１側辺ｓ１の一部も、同様に、それぞれ保護層Ｐの２つの開口部Ｈと重なることで、開口部Ｈ内に位置するソースＳとドレインＤはそれぞれ誘電体層Ｉと金属酸化物層Ａに接続する点である。
よって、本実施例において、図３Ａに示すように、平面図で見た場合、ゲートＧの第１側辺ｓ１の一部とチャネル層Ｃの第２側辺ｓ２の一部はそれぞれ保護層Ｐの２つの開口部Ｈと重なる（平面図で見た場合、第１側辺ｓ１と第２側辺ｓ２は開口部Ｈを貫通して見える）。また、図３Ｂに示すように、断面図で見た場合、ゲートＧの２つの第１側辺ｓ１の一部は開口部Ｈ内に開口部Ｈと対応して位置するとともに、チャネル層Ｃの２つの第２側辺ｓ２の一部も開口部Ｈ内に開口部Ｈと対応して位置する。また、表示パネル１ｂのその他の素子の技術的特徴は前記表示パネル１における同じ素子を参照することができるため、ここでは繰り返して述べない。
上記より、本実施例のゲートＧの第１側辺ｓ１の一部とチャネル層Ｃの第２側辺ｓ２の一部はそれぞれ保護層Ｐの２つの開口部Ｈと重なることによって、公知技術と比べると、ゲートＧとチャネル層Ｃの面積はいずれも小さく、同様に、ソースＳとドレインＤの設置面積もチャネル層Ｃの面積に対応して縮小することができる。したがって、公知技術と比べて、本実施例のゲートＧ（第１金属層Ｍ１）とソースＳ、ドレインＤ（第２金属層Ｍ２）の重なる面積が比較的に小さいため、画素のフィードスルー電圧を低下できる効果を有することで、表示品質の効果を高めることができる。また、ゲートＧとソースＳ、ドレインＤの重なる面積が比較的に小さいため、パッシベーション層ＰＡＳの通孔Ｏを形成する時、隣接する（左側の）ゲートＧ、またはチャネル層Ｃの位置により一層近接させることで、画素の透明領域が拡大し、画素の開口率を高めることができる。また、画素面積を比較的に小さくすることができるため、本実施例は、比較的に高い解析度（ＰＰＩ）のパネルに適用することができる。
図４Ａと図４Ｂに示すように、表示パネル１ｃと前記表示パネル１の主な違いは、表示パネル１ｃの薄膜トランジスタＴｃはトップゲート型（top-gate）の薄膜トランジスタであることである。よって、表示パネル１ｃの金属酸化物層Ａはバッファ層Ｂを介して基板１１１上に設置される。バッファ層Ｂの材料は、例えば二酸化シリコンであるが、これに限定されることはない。それによって、金属酸化物層Ａと基板１１１を分離する。本実施例の金属酸化物層Ａは１つのチャネルエリアＣ１及びチャネルエリアＣ１の両側に位置する２つの導電エリアＣ２を有する。ゲートＧは、誘電体層Ｉを介してチャネルエリアＣ１上に設置することで、チャネルエリアＣ１に対向して設置される。チャネルエリアＣ１の材料は金属酸化物半導体であり、例えば、ＩＧＺＯであり、且つ薄膜トランジスタＴｃの活性層である。また、本実施例のソースＳ、またはドレインＤは開口部Ｈ内に設置するとともに、バッファ層Ｂ、及び前記複数の導電エリアＣ２のうちの１つと接続する。
また、表示パネル１ｃのその他の素子の技術的特徴は前記表示パネル１における同じ素子を参照することができるため、ここでは繰り返して述べない。
特に説明したいことは、図４Ｂに示すように、本実施例のソースＳとドレインＤは導電エリアＣ２に接続するとともに、導電エリアＣ２とチャネルエリアＣ１を介して電気的に接続される。導電エリアＣ２とチャネルエリアＣ１は、まとめて金属酸化物層Ａと呼ばれ、導電エリアＣ２は、イオン衝撃により、金属酸化物層Ａからその特性を変えることによって、導電エリアＣ２とチャネルエリアＣ１の性質は、少なくとも、（１）導電エリアＣ２のインピーダンスはチャネルエリアＣ１と比べて低い、（２）導電エリアＣ２のキャリア濃度はチャネルエリアＣ１と比べて高い、（３）導電エリアＣ２の水素イオン濃度はチャネルエリアＣ１と比べて高い、（４）導電エリアＣ２の酸素イオン濃度はチャネルエリアＣ１と比べて低い、などといった違いを有する。
よって、本実施例において、図４Ａに示すように、平面図で見た場合、金属酸化物層Ａの前記複数の第２側辺ｓ２の一部はそれぞれ保護層Ｐの２つの開口部Ｈと重なる（平面図で見た場合、第２側辺ｓ２は開口部Ｈを貫通して見える）。また、図４Ｂに示すように、断面図で見た場合、金属酸化物層Ａの２つの第２側辺ｓ２の一部は開口部Ｈ内に開口部Ｈと対応して位置する。
上記より、本実施例の金属酸化物層Ａの第２側辺ｓ２の一部はそれぞれ保護層Ｐの２つの開口部Ｈと重なることによって、金属酸化物層Ａの面積は公知のゲートの薄膜トランジスタと比べて小さくでき、金属酸化物層Ａがブラックマトリックス層に遮蔽されていない実施例において、金属酸化物層Ａの面積は比較的に小さくできるため、画素開口率が公知技術と比べて相対的に高く、且つ比較的に高い解像度（ＰＰＩ）を有するパネルに適用することができる。
図５を参照されたい。図５は本発明の好ましい実施例に係る表示装置２の概略図である。
表示装置２は表示パネル３とバックライトモジュール４（Backlight Module）を備え、表示パネル３とバックライトモジュール４は対向して設置される。表示装置２は液晶表示装置であり、表示パネル３は、上記の表示パネル１、１ａ〜１ｃのうちの１つ、またはその変化態様とすることができるが、具体的な技術内容は、上記の記載内容を参照することができるので、ここではこれ以上の説明は行わない。バックライトモジュール４から発する光線Ｅが表示パネル３を透過した時、表示パネル３の各画素が色彩を呈することによって画像を形成させることができる。
上記により、本発明の表示パネルと表示装置において、薄膜トランジスタ基板の保護層は、金属酸化物層上に設置され、ドレインとソースはそれぞれ保護層の開口部を通じて金属酸化物層に接続され、且つ一部のゲート、または金属酸化物層の片側は複数の前記開口部のうちの少なくとも１つに重なるように設置される。よって、一部の実施例において、従来技術と比較して、薄膜トランジスタのゲート、または金属酸化物層の側辺の一部は前記複数の開口部のうちの１つに重なるように設置されるため、本発明の表示パネル及び表示装置は画素のフィードスルー電圧を低減させ、また、画素の開口率を大きくする効果を生じさせ、表示品質を高めることができる。
上記実施例は例示的なものであって、本発明を限定するためのものではない。本発明の技術的思想および範囲から逸脱することなく行われる等価の修正または変更は、いずれも別紙の特許請求の範囲に含まれる。
本発明は以上の如く構成したため、画素のフィードスルー電圧を低減させ、また、開口率を大きくすることのできる表示パネル及び表示装置を提供し得るものである。
１、１ａ〜１ｃ、３：表示パネル
１１：薄膜トランジスタ基板
１１１：基板
１２：対向基板
１３：表示媒質層
２：表示装置
４：バックライトモジュール
Ａ：金属酸化物層
Ｂ：バッファ層
Ｃ：チャネル層
Ｃ１：チャネルエリア
Ｃ２：導電エリア
Ｄ：ドレイン
ｄ１：第１厚さ
ｄ２：第２厚さ
ＤＬ：データライン
Ｅ：光線
Ｇ：ゲート
Ｈ：開口部
Ｉ：誘電体層
Ｏ：通孔
Ｐ：保護層
ＰＡＳ：パッシベーション層
ＰＥ：第１電極
Ｓ：ソース
ｓ１：第１側辺
ｓ２：第２側辺
Ｔ、Ｔｃ：薄膜トランジスタ

Claims (9)

  1. 薄膜トランジスタと基板を備えた薄膜トランジスタ基板と、
    前記薄膜トランジスタ基板上に設置される表示媒質層とを備え、
    前記薄膜トランジスタは、ゲートと、金属酸化物層と、ソースと、ドレインと、誘電体層及び保護層とを備え、前記基板上に設置され、
    前記ゲートと前記金属酸化物層は対向設置され、且つ前記ゲートは前記金属酸化物層上に設置され、
    前記誘電体層は前記ゲートと前記金属酸化物層の間に設置され、
    前記保護層は前記ゲートと前記金属酸化物層の上に設置され、
    前記ソースと前記ドレインはそれぞれ前記保護層の開口部を通じて前記金属酸化物層に接続され、
    且つ前記ゲート、または前記金属酸化物層の側辺の一部は、複数の前記開口部のうちの少なくとも１つに重なるように設置され、
    前記金属酸化物層は前記薄膜トランジスタのチャネル層であり、
    前記ゲートと前記チャネル層との間には前記誘電体層を有し、
    前記チャネル層の材料は金属酸化物半導体であり、
    前記複数の開口部のうちの１つに位置する前記誘電体層は第１厚さを備え、前記チャネル層と前記ゲートとの間に位置する前記誘電体層は第２厚さを備え、前記第２厚さと前記第１厚さの差は、ゼロより大きいか等しく且つ３０００Å未満であり、または、ゼロより大きいか等しく且つ前記保護層の厚さより小さいこと、
    を特徴とする表示パネル。
  2. 前記金属酸化物層は、前記薄膜トランジスタのチャネル層であり、前記ゲートと前記チャネル層との間には前記誘電体層を有し、前記チャネル層の材料は金属酸化物半導体であることを特徴とする請求項１に記載の表示パネル。
  3. 前記ソース、または前記ドレインは前記複数の開口部のうちの１つに設置され、且つ前記チャネル層に接することを特徴とする請求項２に記載の表示パネル。
  4. 前記ゲートは対向する２つの第１側辺を備え、且つ前記複数の第１側辺の一部はそれぞれ前記保護層の２つの前記開口部に重なることを特徴とする請求項１に記載の表示パネル。
  5. 前記金属酸化物層は、前記薄膜トランジスタのチャネル層であり、且つ対向する２つの第２側辺を備え、前記複数の第２側辺の一部はそれぞれ前記保護層の２つの前記開口部に重なることを特徴とする請求項１に記載の表示パネル。
  6. 前記ゲートは対向する２つの第１側辺を備え、前記金属酸化物層は、前記薄膜トランジスタのチャネル層であり、且つ２つの対向する第２側辺を備え、前記複数の第１側辺の一部と前記複数の第２側辺の一部はそれぞれ前記保護層の２つの前記開口部に重なることを特徴とする請求項１に記載の表示パネル。
  7. 前記金属酸化物層は、バッファ層を介して前記基板上に設置され、前記金属酸化物層はチャネルエリアを有し、前記ゲートは前記誘電体層を介して前記チャネルエリア上に設置され、且つ前記チャネルエリアの材料は金属酸化物半導体であることを特徴とする請求項１に記載の表示パネル。
  8. 前記金属酸化物層は、更に、前記チャネルエリアの両側に位置する２つの導電エリアを備え、前記ソース、または前記ドレインは、前記複数の開口部のうちの１つに設置され、且つ前記バッファ層と前記複数の導電エリアのうちの１つに接続することを特徴とする請求項７に記載の表示パネル。
  9. 薄膜トランジスタ基板と表示媒質層を備えた表示パネルと、
    表示パネルに対向設置されるバックライトモジュールとを備え、
    前記表示媒質層は前記薄膜トランジスタ基板上に設置され、
    前記薄膜トランジスタ基板は薄膜トランジスタと基板を備え、
    前記薄膜トランジスタは前記基板上に設置され、且つゲートと、金属酸化物層と、ソースと、ドレインと、誘電体層及び保護層を備え、
    前記ゲートと前記金属酸化物層は対向設置され、且つ前記ゲートは前記金属酸化物層上に設置され、
    前記誘電体層は前記ゲートと前記金属酸化物層の間に設置され、
    前記保護層は前記ゲートと前記金属酸化物層の上に設置され、
    前記ソースと前記ドレインはそれぞれ前記保護層の開口部を通じて前記金属酸化物層に接続され、
    且つ前記ゲート、または前記金属酸化物層の側辺の一部は、複数の前記開口部のうちの少なくとも１つに重なるように設置され、
    前記金属酸化物層は前記薄膜トランジスタのチャネル層であり、
    前記ゲートと前記チャネル層との間に前記誘電体層を有し、
    前記チャネル層の材料は金属酸化物半導体であり、
    前記複数の開口部のうちの１つに位置する前記誘電体層は第１厚さを備え、前記チャネル層と前記ゲートとの間に位置する前記誘電体層は第２厚さを備え、前記第２厚さと前記第１厚さの差は、ゼロより大きいか等しく且つ３０００Å未満であり、または、ゼロより大きいか等しく且つ前記保護層の厚さより小さいこと、
    を特徴とする表示装置。
JP2016039775A 2015-03-03 2016-03-02 表示パネル及び表示装置 Active JP6850540B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104106690A TWI540371B (zh) 2015-03-03 2015-03-03 顯示面板及顯示裝置
TW104106690 2015-03-03

Publications (2)

Publication Number Publication Date
JP2016167060A JP2016167060A (ja) 2016-09-15
JP6850540B2 true JP6850540B2 (ja) 2021-03-31

Family

ID=56850748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016039775A Active JP6850540B2 (ja) 2015-03-03 2016-03-02 表示パネル及び表示装置

Country Status (3)

Country Link
US (1) US9653482B2 (ja)
JP (1) JP6850540B2 (ja)
TW (1) TWI540371B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964554B2 (en) * 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
KR20210129656A (ko) 2019-01-23 2021-10-28 코르보 유에스, 인크. Rf 반도체 디바이스 및 이를 형성하는 방법
KR20210129658A (ko) 2019-01-23 2021-10-28 코르보 유에스, 인크. Rf 반도체 디바이스 및 이를 형성하는 방법
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW577615U (en) * 2003-04-21 2004-02-21 Toppoly Optoelectronics Corp Dual-face display panel module sharing the same ASIC chip
KR102153841B1 (ko) * 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012160679A (ja) * 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
EP2685505B1 (en) * 2011-03-11 2016-12-21 Sharp Kabushiki Kaisha Thin-film transistor and display device
JP2014109590A (ja) * 2012-11-30 2014-06-12 Panasonic Liquid Crystal Display Co Ltd 表示装置及び表示装置の製造方法
JP2014170829A (ja) * 2013-03-04 2014-09-18 Sony Corp 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法
JP2014187181A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
TWI567995B (zh) * 2013-06-27 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
TWM489301U (en) * 2014-05-09 2014-11-01 Chunghwa Picture Tubes Ltd Thin film transistor and pixel structure

Also Published As

Publication number Publication date
TWI540371B (zh) 2016-07-01
US9653482B2 (en) 2017-05-16
US20160260745A1 (en) 2016-09-08
TW201632971A (zh) 2016-09-16
JP2016167060A (ja) 2016-09-15

Similar Documents

Publication Publication Date Title
TWI533055B (zh) 顯示面板
US9401375B2 (en) Display panel and display device
US10186526B2 (en) Display panel
US10177177B2 (en) Display panel and display device
US9606407B2 (en) Display panel and display apparatus
JP6850540B2 (ja) 表示パネル及び表示装置
TWI628498B (zh) 顯示裝置及其顯示面板
WO2017024708A1 (zh) 显示基板及其制作方法、显示器件
CN110931538A (zh) 一种显示面板及电子设备
TWI581317B (zh) 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
US11664389B2 (en) Thin film transistor substrate and display device
US20160141253A1 (en) Display substrate and manufacturing method thereof as well as display device
US10074691B2 (en) Display panel
CN105988253B (zh) 显示面板及显示装置
JP2013222178A (ja) 表示装置
CN118011691A (zh) 显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210308

R150 Certificate of patent or registration of utility model

Ref document number: 6850540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250