JP5046229B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に関し、特に、同一基板上の電極間の横方向の電界によって液晶分子の配向方向が制御される液晶表示装置に関する。

液晶表示装置の広視野角化を図る手段の一つとして、同一基板上の電極間に横方向の電界を発生させ、この電界により液晶分子を基板に平行な面内で回転させることで光スイッチング機能を持たせる方式が開発されている。この技術の例としては、インプレイン・スイッチング（In-plane Switching，以降、「ＩＰＳ」と略称する）方式や、ＩＰＳ方式を改良したフリンジフィールド・スイッチング（Fringe-Field Switching，以降、「ＦＦＳ」と略称する）方式が知られている。

次に、ＦＦＳ方式の液晶表示装置について図面を参照して説明する。図１２は、ＦＦＳ方式の液晶表示装置を示す平面図であり、図１３は図１２のＹ−Ｙ線に沿った断面図である。実際の液晶表示装置では、複数の画素がマトリクス状に配置されているが、これらの図では１つの画素１Ｐのみを示している。

光源ＢＬと対向して、ガラス基板等からなるＴＦＴ基板１０が配置されている。ＴＦＴ基板１０の光源ＢＬと対向する側の表面には、光源ＢＬの光を直線偏光する第１の偏光板１１が形成されている。ＴＦＴ基板１０の反対側の表面には、シリコン酸化膜もしくはシリコン窒化膜等からなるバッファ膜１２が形成されている。

そして、画素選択用の薄膜トランジスタＴＲの形成領域のバッファ膜１２上に、ポリシリコン等からなる能動層ＰＳが形成されている。バッファ膜１２上には、シリコン酸化膜もしくはシリコン窒化膜等からなり能動層ＰＳを覆うゲート絶縁膜１３が形成されている。ゲート絶縁膜１３上には、能動層ＰＳと対向するように、ゲート線ＧＬが形成されている。ゲート線ＧＬは、クロムもしくはモリブデンを含む金属等からなる。ゲート絶縁膜１３上には、クロムもしくはモリブデンを含む金属等からなり共通電位を供給する共通電位線ＣＯＭが形成されている。ゲート線ＧＬ、共通電位線ＣＯＭ、及びゲート絶縁膜１３は、層間絶縁膜１４に覆われている。

層間絶縁膜１４には、能動層ＰＳのソース領域を露出するコンタクトホールＣＨ１、及びドレイン領域を露出するコンタクトホールＣＨ２が設けられている。また、層間絶縁膜１４には、共通電位線ＣＯＭを露出するコンタクトホールＣＨ３が設けられている。

そして、層間絶縁膜１４の表面には、コンタクトホールＣＨ１を通して能動層ＰＳのソース領域と接続された表示信号線ＤＬが形成されている。また、層間絶縁膜１４の表面には、コンタクトホールＣＨ２を通して能動層ＰＳのドレイン領域と接続されたドレイン電極１５が形成されている。また、層間絶縁膜１４の表面には、コンタクトホールＣＨ３を通して共通電位線ＣＯＭと接続されたパッド電極１６が形成されている。これらの表示信号線ＤＬ、ドレイン電極１５、及びパッド電極１６は、アルミニウムもしくはアルミニウム合金を含む金属等からなる。さらに、表示信号線ＤＬ、ドレイン電極１５、パッド電極１６及び層間絶縁膜１４は、パッシベーション膜５８に覆われている。

パッシベーション膜５８上には平坦化膜５９が形成されている。パッシベーション膜５８及び平坦化膜５９には、ドレイン電極１５を露出するコンタクトホールＣＨ５、及びパッド電極１６を露出するコンタクトホールＣＨ６が設けられている。

平坦化膜５９上には、コンタクトホールＣＨ５を通してドレイン電極１５と接続され、ＩＴＯ等の第１層透明電極からなる画素電極６０が形成されている。画素電極６０には、表示信号に応じた電圧が印加される。また、画素電極６０上には、これを覆う絶縁膜６１が形成されている。絶縁膜６１上には、平行に延びる複数のスリットＳを有し、ＩＴＯ等の第２層透明電極からなる共通電極６２が形成されている。また、共通電極６２は、コンタクトホールＣＨ６を通してパッド電極１６と接続される。また、絶縁膜６１上には、共通電極６２を覆う不図示の配向膜が形成されている。

また、ＴＦＴ基板１０と対向して、ガラス基板等からなるカラーフィルタ基板（以降、「ＣＦ基板」と略称する）２０が配置されている。ＴＦＴ基板１０と対向する側のＣＦ基板２０の表面には、不図示のカラーフィルタ及び配向膜が形成されている。ＴＦＴ基板１０と対向しない側のＣＦ基板２０の表面には、第２の偏光板２１が形成されている。第１及び第２の偏光板１１，２１は、各偏光板の偏光軸が互いに直交する関係を以って配置されている。また、ＴＦＴ基板１０とＣＦ基板２０との間には、液晶３０が封止されている。

上記液晶表示装置では、画素電極６０に表示電圧が印加されない状態（無電圧状態）では、液晶３０の液晶分子の長軸の平均的な配向方向（以降、単に「配向方向」と略称する）が第１の偏光板１１の偏光軸と平行な傾きとなる。このとき、液晶３０を透過する直線偏光は、その偏光軸が第２の偏光板２１の偏光軸と直交するため、第２の偏光板２１から出射されない。即ち表示状態は黒表示となる。（ノーマリーブラック）

一方、画素電極６０に表示電圧が印加されると、共通電極６２からスリットＳを通して下方の画素電極６０へ向かう電界が生じる。（図１３の矢印を参照）この電界は平面的に見ると、スリットＳの長手方向に垂直な電界であり、液晶分子はその電界の電気力線に沿うように回転する。（図１２の矢印を参照）このとき、液晶３０に入射した直線偏光は複屈折により楕円偏光となるが、第２の偏光板２１を透過する直線偏光成分を有することになり、この場合の表示状態は白表示となる。なお、ＦＦＳ方式の液晶表示装置については、以下の特許文献１に記載されている。
特開２００２−２９６６１１号公報

上述のように画素電極６０に表示電圧が印加されると、図１２のスリット中央部ＳＣではスリットＳの長手方向に垂直な電気力線が発生するが、スリットＳのエッジＳＥではこれとは異なる方向の電気力線が発生する。液晶分子の配向方向がスリット中央部ＳＣとは異なり、この配向方向が異なる液晶部分がドメイン（図１２で円で囲んだ部分）となる。このような液晶分子の配向の欠陥はディスクリネーションとよばれる。このディスクリネーションに起因して、光学的特性の劣化、すなわち、ノーマリーブラックでは局所的な透過率、コントラストの低下を引き起こすという問題があった。

そこで、本発明に係る液晶表示装置は、走査線と信号線の交差点付近に配置される薄膜トランジスタと、薄膜トランジスタに接続される画素電極と、画素電極上に絶縁膜を介して配置され、共通電位が供給される共通電極と、を備える画素がマトリクス状に配置され、共通電極は、各々信号線を横断する方向にＸ個の画素の幅分の長さを有する複数のスリットを備え、複数のスリットは、信号線を横断する方向に１画素の幅ずつずらされて信号線の延在方向に配置されると共に、画素と画素の境界にエッジが配置され、Ｘは、Ｌを信号線の延在方向の画素のピッチ（μｍ）、ＴＢＭを信号線の延在方向にあるブラックマトリクスの幅（μｍ）、ｌをスリットの線幅（μｍ）、ｓをスリットのスペース幅（μｍ）として、式
Ｌ−ＴＢＭ≧（ｌ＋ｓ）×Ｘ
を満たすものである。

本発明の液晶表示装置によれば、共通電極のスリットが複数の画素を横断して延びているので、画素の中に存在するスリットのエッジの個数が少なくなり、ディスクリネーションに起因する透過率、コントラストの低下を抑えることができる。

第１の実施の形態
本発明の第１の実施の形態による液晶表示装置について図１を参照して説明する。図１において、図１２と同一の構成部分については同一の符号を付している。赤色、緑色、青色に対応する３画素（以下、それぞれＲ画素、Ｇ画素、Ｂ画素という）を１絵素として、複数の絵素がマトリクスにＴＦＴ基板上に配置されている。Ｒ画素、Ｇ画素、Ｂ画素の各画素において、ゲート線ＧＬが左右方向（横方向）に延びており、このゲート線ＧＬに交差するように表示信号線ＤＬが上下方向（縦方向）に延びている。ゲート線ＧＬと表示信号線ＤＬの交差点付近に薄膜トランジスタＴＲが配置され、この画素選択用の薄膜トランジスタＴＲに接続された画素電極６０が設けられている。この画素電極６０上に絶縁膜を介して、共通電極６２−１が設けられている。共通電極６２−１は左右方向に延びる共通電位線ＣＯＭに接続されている。

共通電極６２−１には各１絵素内を左右方向、即ち表示信号線ＤＬに直交する方向に直線的に延びて横断し、各絵素の境界にエッジＳＥ１を有する複数のスリットＳ１が開口されている。尚、スリットＳ１が開口される方向は表示信号線ＤＬに正確に直交する方向である必要はなく、略直交する方向であってもよく、例えば、左右方向（横方向）から斜めに５度程度傾けてもよい。

このようなスリットＳ１を設けたことにより、各画素の中に存在するスリットＳ１のエッジＳＥ１が少なくなり、ディスクリネーションに起因する透過率、コントラストの低下を抑えることができる。特に、透過率、コントラストに影響が大きいＧ画素を絵素の中央に配置することにより、Ｇ画素についてはスリットＳ１のエッジＳＥ１は存在しないため、透過率、コントラストを最大にすることができる。なお、ＴＦＴ基板とＣＦ基板との間に液晶が封入されている点については従来例と同様である。

第２の実施の形態
次に、本発明の第２の実施の形態について図２を参照して説明する。図２において、図１２と同一の構成部分については同一の符号を付している。この実施の形態でも、Ｒ画素、Ｇ画素、Ｂ画素の３画素を１絵素として、複数の絵素がマトリクスに配置されているが、図２では４画素のみを示している。

第１の実施の形態と異なるのは、共通電極６２−２に複数のスリットＳ２が開口されており、各スリットＳ２は２画素の幅（画素の横方向の幅、言い換えれば左右方向の幅）だけ左右方向に延びており、そのようなスリットＳ２が、１画素の幅だけ左右方向にずらして、上下方向に配置されている点である。つまり、１行目のスリットＳ２の下の第２行目のスリットＳ２は、第１行目のスリットＳ２に対して１画素の幅だけ左右方向にずらされている。そして、さらに下の３行目のスリットＳ２は第２行目のスリットＳ２に対して１画素の幅だけ左右方向にずらされ、結果として、第１行目のスリットＳ２と同じになる。

こうすることで、１つの画素でみた場合、スリットＳ２のエッジＳＥ２の個数は、従来例（図１２）の１／２になる。スリットＳ２のエッジＳＥ２の個数が減少することにより、透過率の増加、コントラストを向上させることができる。

第３の実施の形態
次に、本発明の第３の実施の形態について図３を参照して説明する。図３において、図１２と同一の構成部分については同一の符号を付している。この実施の形態でも、Ｒ画素、Ｇ画素、Ｂ画素の３画素を１絵素として、複数の絵素がマトリクスに配置されているが、図３では５画素のみを示している。

第１の実施の形態と異なるのは、共通電極６２−３に複数のスリットＳ３が開口されており、各スリットＳ３は３画素の幅だけ左右方向に延びており、そのようなスリットＳ３が、１画素の幅だけ左右方向にずらして、上下方向に配置されている点である。つまり、１行目のスリットＳ３に対して、その下の第２行目のスリットＳ３は第１行目のスリットＳ３に対して１画素の幅だけ右方向にずらされている。そして、さらに下の３行目のスリットＳ３は第２行目のスリットＳ３に対して１画素の幅だけ右方向にずらされる。そして、さらに下の４行目のスリットＳ３は第３行目のスリットＳ３に対して１画素の幅だけ右方向にずらされ、結果として、第１行目のスリットＳ３と同じになる。

こうすることで、１つの画素でみた場合、スリットＳ３のエッジＳＥ３の個数は、従来例（図１２）の１／３になる。スリットＳ３のエッジＳＥ３の個数が減少することにより、透過率の増加、コントラストを向上させることができる。

第２、第３の実施の形態にならって、共通電極のスリットの長さを４画素以上の幅と等しくなるようにさらに延長していくことにより、１画素内でのスリットのエッジの個数はさらに減少させることができる。しかしながら、スリットの長さを延長するほど、画素内に配線されているストライプ状の共通電極も左右方向に延長され、その抵抗も高くなる。すると、動作中に共通電極の電位に歪みが生じ、クロストーク等により表示品位を低下させることになる。そこで、スリットの長さはクロストーク等の不具合が起こらない長さに抑えることが好ましい。

そのために、1つの画素ごとのエッジの個数を同じにする。そのようなスリットの長さの限界をＮ個の画素の幅で定義すると、Ｎは以下の式を満たすＸのうち、最大の自然数である。
Ｌ−ＴＢＭ≧（ｌ＋ｓ）×Ｘ
Ｌは縦方向の画素のピッチ（μｍ）、ＴＢＭは縦方向にあるブラックマトリクスの幅（μｍ）、ｌはスリットの線幅（μｍ）、ｓはスリットのスペース幅（μｍ）である。

例えば、Ｌ＝１５０μｍ、ＴＢＭ＝２０μｍ、ｌ＋ｓ＝６．５μｍの場合、Ｘ≦２０となり、スリット長さの限界Ｎは２０となる。前述の場合には、各スリットは２０画素の幅だけ左右方向に延びており、１画素の幅だけ左右方向にずらして、上下方向に配置されるので、１つの画素ごとのエッジの個数は１つずつとなり、各画素のエッジは均等になる。

第４の実施の形態
本発明の第４の実施の形態について図４を参照して説明する。図４において、図１２と同一の構成部分については同一の符号を付している。

第１、第２及び第３の実施の形態によれば、複数の共通電極のスリットＳ１，Ｓ２，Ｓ３は表示信号線ＤＬに直交する方向に直線的に延びて複数の画素を横断しているが、本実施の形態では、複数の共通電極６２ＡのスリットＳ４は表示信号線ＤＬに平行に延びて、上下方向（縦方向）に配列された複数の画素を横断している。複数の共通電極６２ＡのスリットＳ４は表示信号線ＤＬに完全に平行ではなくて良く、略平行であってもよく、例えば、上下方向（縦方向）から５度程度傾けてもよい。

画素は上下方向に長いため、縦のスリットを用いると、横のスリットを用いた場合に比べて、スリットのエッジ数を減らすことができることから、ディスクリネーションの影響が少なくなり、左右方向（横方向）に延びたスリットＳ１，Ｓ２，Ｓ３のものに比べると、透過率等を向上させることができる。

一方、スリットＳ４を用いた場合、画素電極をＩＴＯ等の第２層透明電極とすると、左右方向に隣接する画素の間で一方が白表示、他方が黒表示の場合に、白表示の画素の電界の影響を受けて、黒表示の画素の端部が光り抜けを起こし、隣接する画素の色が混ざり合うという混色の問題が発生する。

これを避けるために、本実施の形態では、画素電極６０をＩＴＯ等の第１層透明電極で形成し、共通電極６２ＡをＩＴＯ等の第２層透明電極で形成している。このようなスリットＳ４を用いても、スリットＳ４のエッジは画素の境界に存在し、そのエッジで発生するディスクリネーションによって透過率が低下するという問題は依然としてある。

そこで、本実施の形態では、スリットＳ４を表示領域の上下方向（縦方向）の全画素を横断させるようにした。これにより、スリットＳ４のエッジは画素内には無くなり、ディスクリネーションに起因する透過率の低下がなくなる。

第５の実施の形態
本発明の第５の実施の形態について図５、図６を参照して説明する。図５は画素のレイアウト図であるが、図６は図５のＸ−Ｘ線に沿った断面図である。図５、図６において、図１２、図１３と同一の構成部分については同一の符号を付している。

本実施の形態が第４の実施の形態と異なる点は、画素コンタクト部上にスリットＳ４を設けて、画素電極６０と共通電極６２Ａのショートを防止したことである。

図６に示すように、薄膜トランジスタＴＲのドレイン電極１５は、パッシベーション膜５８及び平坦化膜５９に形成されたコンタクトホールＣＨ５を通して、画素電極６０に接続される。そして、画素電極６０上に絶縁膜６１を介して共通電極６２Ａが形成される。しかし、コンタクトホールＣＨ５部において、絶縁膜６１のステップカバレージが悪化しているため、コンタクトホールＣＨ５上に共通電極６２Ａがあると、絶縁膜６１が局所的に薄くなり、あるいは欠落し、共通電極６２Ａと画素電極６０とがショートするおそれがある。そこで、コンタクトホールＣＨ５上には共通電極６２ＡのスリットＳ４を設けるようにして、共通電極６２Ａと画素電極６０とのショートを防止した。

第６の実施の形態
本発明の第６の実施の形態について図７を参照して説明する。図７において、図１２と同一の構成部分については同一の符号を付している。共通電極６２Ａは、コンタクトホールＣＨ６を介してパッド電極１６に接続される。パッド電極１６はコンタクトホールＣＨ３を介して共通電位線ＣＯＭに接続される。

したがって、コンタクトホールＣＨ６上に共通電極６２Ａがなければパッド電極１６と共通電極６２Ａとのコンタクトが得られないことになる。そこで、本実施の形態においては、共通電極６２Ａとパッド電極１６とのコンタクト部上ではスリットＳ４を切断する、つまりスリットＳ４を設けずに共通電極６２Ａを残すようにした。これにより、共通電極６２Ａを、パッド電極１６を介して確実に共通電位線ＣＯＭに接続することができる。

第７の実施の形態
本発明の第７の実施の形態について図８を参照して説明する。図８において、図１２と同一の構成部分については同一の符号を付している。第６の実施の形態においては、共通電極６２Ａと共通電位線ＣＯＭとのコンタクト部は、Ｒ画素、Ｇ画素、Ｂ画素の全画素に設けられているが、そのようなコンタクト部を設けると画素の開口率が低下し、透過率が低下するという問題が生じる。そこで、本実施の形態では、Ｒ画素、Ｇ画素、Ｂ画素の中で、いずれか１色の画素についてのみ共通電極６２Ａと共通電位線ＣＯＭとのコンタクト部を設けることにより、透過率の低下を抑えたものである。Ｂ画素は、他色の画素に比して、視感性が低いため透過率の低下の影響を受けにくいことから、Ｂ画素についてのみ、若しくは、主にＢ画素に対して前記コンタクト部を設けることが好ましい。このように、主としてＢ画素にコンタクト部を設けることで、Ｒ画素、Ｇ画素については透過率を向上することができ、Ｂ画素の透過率は下がるもののその影響は最小限にできる。

第８の実施の形態
本発明の第８の実施の形態について図９を参照して説明する。図９において、図１２と同一の構成部分については同一の符号を付している。本実施の形態においては、画素の開口率向上のために画素内から共通電位線ＣＯＭを削除する。共通電極６２Ａの端部は表示領域の外周に配置され、共通電位Ｖｃｏｍが供給された外周共通電位線に接続される。すると、第４〜第７の実施の形態のように共通電極６２ＡのスリットＳ４を表示領域の上下方向（縦方向）の全画素を横断させると、共通電極６２Ａは非常に細長い配線になって、その抵抗が高くなり、共通電極６２Ａに供給される共通電位信号の歪みが元に戻る緩和時間が長くなることから、クロストーク等の表示異常が発生するおそれがある。

そこで、本実施の形態においては、共通電極６２ＡのスリットＳ４を表示領域の上下方向（縦方向）の全画素を横断させることはせず、スリットＳ４が横断する画素数の最大は、１画素内のスリットＳ４の数とした。図９のレイアウト例では、１画素内のスリットＳ４の数は５であるので、スリットＳ４が横断する画素数の最大は５である。これにより、クロストーク等の表示異常の発生を防止することができる。

第９の実施の形態
本発明の第９の実施の形態について図１０を参照して説明する。図１０において、図１２と同一の構成部分については同一の符号を付している。第８の実施の形態においては、複数の画素を横断する共通電極６２ＡのスリットＳ４は、同じ画素境界で切断されていた。これに対して、本実施の形態においては、各スリットＳ４をそれぞれ別々の画素境界で切断し、即ち、スリットＳ４のエッジＳＥ４を別々の画素境界に配置して、表示ムラの発生を防止したものである。もちろん、第８の実施の形態の構成に、本実施の形態の構成を加えてもよい。

第１０の実施の形態
本発明の第１０の実施の形態について図１１を参照して説明する。図１１において、図１２と同一の構成部分については同一の符号を付している。本実施の形態は、第９の実施の形態において、さらに画素コンタクト部上に共通電極６２ＡのスリットＳ４を設けて、画素電極６０と共通電極６２Ａのショートを防止したことである。（図６と同様のコンタクト構造）

なお、共通電位線ＣＯＭを削除した第８乃至第１０の実施の形態においては、画素の境界に配置される左右方向（横方向）のブラックマトリクスを全部又は部分的に削除することが好ましい。これは、本発明によれば、スリットのエッジ数が減少してディスクリネーションによる表示異常が抑制されることから、ディスクリネーション部をブラックマトリクスで遮光する必要がなくなるからである。

この場合、ブラックマトリクスは画素コンタクト部（薄膜トランジスタＴＲのドレイン電極１５と画素電極６０とのコンタクト部）のような段差部に設置することが好ましい。これは画素コンタクト部では段差が生じて、液晶分子の配向の乱れが生じて、光漏れが生じるからであり、そのような段差部ではブラックマトリクスによって光漏れを防止することが有効であるからである。

また、第１乃至第３の実施の形態においては、画素配列の方法としてストライプ配列であるが、本発明は複数の画素を互いにずらして配列するデルタ配列の画素配列についても適用することができる。例えば、共通電極のスリットはデルタ配列された複数の画素を横断するように設けられる。

また、第１乃至第３の実施の形態と、第４乃至第１０の実施の形態とは共通電極のスリットの延びる方向が異なっているが、その他の特徴構成については互いに他の実施の形態の構成に加えることができる。

また、第１乃至第１０の実施の形態においては、共通電極には複数の画素を横断して延びるスリットが、複数、開口されているが、複数の画素を横断して延びるスリットは、１つだけであってもよい。

また、第４乃至第１０の実施の形態においては、上下方向（縦方向）にスリットＳ４を連結しているため、ゲート線ＧＬの電界がスリットＳ４を通して液晶層に影響を及ぼすことになる。この場合、いわゆる焼き付きの問題が発生し、表示品位を低下させることになる。そこで、ゲート線ＧＬに対して上下方向にあるどちらかの画素電極６０をゲート線ＧＬ上まで延在させて、ゲート線ＧＬの電界を遮蔽することができる構成とすることが好ましい。

尚、第１乃至第３の実施の形態のように表示信号線ＤＬ上にスリットＳ１，Ｓ２，Ｓ３を左右方向（横方向）に連結した場合にも、上記と同じ理由で表示信号線ＤＬに対して左右方向にあるどちらかの画素電極６０を表示信号線ＤＬ上まで延在させることが好ましいが、表示信号線ＤＬの場合は、共通電位Ｖｃｏｍに対して極性が反転し、ほぼ対称な信号となっているため影響が小さいので、必ずしも画素電極６０を表示信号線ＤＬ上まで延在させる必要はない。

本発明の第１の実施形態による液晶表示装置の画素のレイアウト図である。 本発明の第２の実施形態による液晶表示装置の画素のレイアウト図である。 本発明の第３の実施形態による液晶表示装置の画素のレイアウト図である。 本発明の第４の実施形態による液晶表示装置の画素のレイアウト図である。 本発明の第５の実施形態による液晶表示装置の画素のレイアウト図である。 図５のＸ−Ｘ線に沿った断面図である。 本発明の第６の実施形態による液晶表示装置の画素のレイアウト図である。 本発明の第７の実施形態による液晶表示装置の画素のレイアウト図である。 本発明の第８の実施形態による液晶表示装置の画素のレイアウト図である。 本発明の第９の実施形態による液晶表示装置の画素のレイアウト図である。 本発明の第１０の実施形態による液晶表示装置の画素のレイアウト図である。 従来例の液晶表示装置の一画素の平面図である。 図１２のＹ−Ｙ線に沿った断面図である。

符号の説明

１Ｐ 画素 １０ ＴＦＴ基板 １１ 第１の偏光板
１２ バッファ膜 １３ ゲート絶縁膜 １４ 層間絶縁膜
１５ ドレイン電極 １６ 電極 ２０ ＣＦ基板
２１ 第２の偏光板 ３０ 液晶層 ５８ パッシベーション膜
５９ 平坦化膜 ６０ 画素電極 ６１ 絶縁膜
６２，６２−１，６２−２，６２−３，６２Ａ 共通電極 ＢＬ 光源
ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４，ＣＨ５，ＣＨ６ コンタクトホール
ＣＯＭ 共通電位線 ＤＬ 表示信号線 ＧＬ ゲート線
ＰＳ 能動層 Ｓ，Ｓ１，Ｓ２，Ｓ３，Ｓ４ スリット
ＳＣ スリット中央部
ＳＥ，ＳＥ１，ＳＥ２，ＳＥ３ ＳＥ４ エッジ ＴＲ 薄膜トランジスタ

Claims (4)

1. 走査線と信号線の交差点付近に配置される薄膜トランジスタと、前記薄膜トランジスタに接続される画素電極と、前記画素電極上に絶縁膜を介して配置され、共通電位が供給される共通電極と、を備える画素がマトリクス状に配置され、
   前記共通電極は、各々前記信号線を横断する方向にＸ個（Ｘは２以上の自然数）の画素の幅分の長さを有する複数のスリットを備え、
   前記複数のスリットは、前記信号線を横断する方向に１画素の幅ずつずらされて前記信号線の延在方向に配置されると共に、画素と画素の境界にエッジが配置され、
   前記Ｘは、Ｌを前記信号線の延在方向の画素のピッチ（μｍ）、ＴＢＭを前記信号線の延在方向にあるブラックマトリクスの幅（μｍ）、ｌを前記スリットの線幅（μｍ）、ｓを前記スリットのスペース幅（μｍ）として、式
   Ｌ−ＴＢＭ≧（ｌ＋ｓ）×Ｘ
   を満たす液晶表示装置。
2. 前記画素電極は、前記信号線上に延在され、前記スリットのエッジは、前記信号線上に配置される請求項１に記載の液晶表示装置。
3. 前記スリットは、前記走査線と、平行または略平行に配置されている請求項１または２に記載の液晶表示装置。
4. 前記スリットの前記信号線を横断する方向の長さは、前記Ｘがとり得る最大の自然数に応じて設定される請求項１乃至３のいずれかに記載の液晶表示装置。

Images